CN112019205A

CN112019205A - 用于接收信号发射器的数字输入信号的数字输入电路

Info

Publication number: CN112019205A
Application number: CN202010466318.4A
Authority: CN
Inventors: B·哈雷尔
Original assignee: Pilz GmbH and Co KG
Current assignee: Pilz GmbH and Co KG
Priority date: 2019-05-29
Filing date: 2020-05-28
Publication date: 2020-12-01
Also published as: DE102019114460A1; EP3745596B1; US11239650B2; JP2020195136A; EP3745596A1; US20200381914A1; EP3745596C0

Abstract

本发明涉及一种用于接收数字输入信号的数字输入电路，所述数字输入电路包括：‑第一子电路，所述第一子电路具有第一数字输入端并且具有第一阈值元件，当第一数字输入信号达到或者低于下阈值时，所述第一子电路占据第一状态，而当所述第一数字输入信号达到或者超过上阈值时，所述第一子电路占据第二状态，以及‑至少一个第二子电路，所述第二子电路具有第二数字输入端并且具有第二阈值元件，当第二数字输入信号达到或者低于下阈值时，所述第二子电路占据第一状态，而当第二数字输入信号达到或者超过上阈值时，所述第二子电路占据第二状态，其中，所述数字输入电路具有组合的测试和电流提高装置，所述测试和电流提高装置构成为用于产生操控信号。

Description

用于接收信号发射器的数字输入信号的数字输入电路

技术领域

本发明涉及一种用于接收至少一个信号发射器的数字输入信号的数字输入电路，所述数字输入电路包括：

-第一子电路，所述第一子电路具有第一数字输入端并且具有第一阈值元件，第一数字输入信号能经由所述第一数字输入端输送给所述第一子电路，借助于所述第一阈值元件能确定所述第一子电路的状态，其中，当所述第一数字输入信号达到或低于下阈值时，所述第一子电路占据第一状态，而当所述第一数字输入信号达到或超过上阈值时，所述第一子电路占据第二状态，以及

-至少一个第二子电路，所述第二子电路具有第二数字输入端并且具有第二阈值元件，第二数字输入信号能经由所述第二数字输入端输送给所述第二子电路，借助于所述第二阈值元件能确定所述第二子电路的状态，其中，如果所述第二数字输入信号达到或低于下阈值，则所述第二子电路占据第一状态，而当所述第二数字输入信号达到或超过上阈值时，所述第二子电路占据第二状态。

背景技术

开头所述类型的数字输入电路例如可以在开关设备中或者在安全开关设备中使用，所述开关设备或安全开关设备设置用于安全相关的应用、特别是在自动化工作的技术设备中设置用于安全相关的应用。这种数字输入电路具有至少两个数字输入端，经由所述数字输入端可以接收至少一个信号发射器的数字输入信号。所述数字输入信号例如来自传感器装置或信号仪器、例如紧急关停按键、紧急停止按键、防护门或开关垫，它们按照本发明意义可以是信号发射器。

被数字输入电路接收的数字输入信号是二进制信号，并且特征在于两个定义的状态，所述两个定义的状态例如可以通过两个静态的电位来定义。所述二进制状态的特征在于不同的电压状态，其中，当达到或低于定义的电压阈值时，于是占据第一状态。在此涉及所谓的低电平状态。当达到或超过定义的电压阈值时，于是占据第二状态。在此涉及所谓的高电平状态。

在现有技术中以完全不同的实施方式已知用于接收至少一个信号发射器的数字输入信号的数字输入电路。在典型地以24V(DC)的工作电压运行的吸收电流(stromziehend)的数字输入电路中，按照标准EN 61131-2:2007在三种不同的类型(类型1、类型2和类型3)之间进行区分。这三种类型的数字输入电路特别是在其高电平、其低电平和在其电流消耗方面彼此不同。

类型1的数字输入电路必须最晚在输入电压为15V时强制性地识别出高电平。因此，在实践中，在输入电压＜15V的情况下已经检测到该高电平。此外，类型1的数字输入电路必须在15V至30V的整个输入电压范围内识别出高电平。电流消耗为在高电平范围中≥2mA并且可能直至15mA。此外，类型1的数字输入电路(以及还有在下面提到的类型2和3)必须能够在从-3V至5V的整个范围内检测到低电平。因此，在实际中，在输入电压>5V的情况下已经检测到低电平。在从-3V至5V的范围内，输入电流可以在0mA至15mA之间。当输入电压在5V至15V之间时，0.5mA的电流极限于是为重要的。在该范围内，只要输入电流≤0.5mA，输入端就必须同样识别出低电平。类型1的这种数字输入电路特别是用于机电开关设备、例如压力按键或继电器触点，或者用于3导体传感器装置。对于类型1的数字输入电路的典型应用示例是紧急关停开关设备。

类型2的数字输入电路例如适用于2导体传感器装置和适用于半导体传感器，所述2导体传感器装置和半导体传感器为了其运行而需要相对高的静态电流。处于11V至30V之间的高电平范围内的电流消耗典型地是≥6mA并且可以直至30mA。

类型3的数字输入电路恰好在高电压的情况下的特征在于，相比于类型2的数字输入电路更少的功率消耗和废热，从而与在类型2的数字输入电路的情况相比，可以将更大数量的数字输入电路和因此更大数量的物理数字输入端综合到一个数字输入模块中。类型3的数字输入电路必须在11V至30V之间的输入电压范围中识别出高电平。在11V至30V之间的高电平范围内，电流消耗典型地≥2mA并且可能直至15mA。在-3V至5V之间的输入电压范围内，类型3的数字输入电路必须在允许的电流消耗在0mA至15mA之间的情况下识别出低电平。附加地，当输入电压处于5V至11V之间并且输入电流≤1.5mA时，必须识别出低电平。

在大量安全相关的应用中，使用具有数字输入端的数字输入电路，其中，所述输入电路包括至少一个测试装置，利用所述测试装置可以周期性地检查，配置给数字输入端的子电路是否还能够识别出具有与安全状态相应的低电平的输入信号。例如，从DE 10 2013106 739 A1中已知这种数字输入电路。

原则上值得期望的是，具有上述类型的测试装置的数字输入电路可以附加地装备有用于短时间地提高在数字输入端上的输入电流的电流提高装置，而不会由此降低安全级别。安全级别降低的问题于是特别是当在一个模块中应该成本有利地实现多个安全的数字输入端时出现。

在DE 10 2013 101 932 A1中详细描述短时间地提高输入电流的优点、例如降低干扰、特别是在数字输入端上的线路开路的情况下的干扰。从上述文献中已知，通过周期性地提高输入电流来主动地抵消在输入端上的可能的干扰。因此，电流提高不是连续地、而是仅在定义的时刻发生。相应的电流提高装置确保在其激活状态下对数字输入端的可靠且快速的分析。如果在分析数字输入端时考虑到例如由于输入端的串扰而引起的故障，则优选激活电流提高装置。通过提高在数字输入端上的电流，可以在那里更快地调节以定义的电压电平形式的二进制状态。特别是，能够更快速且特别是更可靠地识别出数字关断状态，在所述数字关断状态中通常期望零电位(即低电平信号)。

对于在一个模块中实现具有至少两个安全的数字输入端的数字输入电路的可能解决方案，所述数字输入电路不仅具有测试功能而且具有电流提高功能，该解决方案可以通过将如在DE 10 2013 106 739 A1中所述的测试装置与如在DE 10 2013 101 932 A1中所公开的电流提高装置相组合来得出。然而，如以下所阐述的那样，该组合结合有相当显著的实际缺点。

在图1中示出这种数字输入电路200，所述数字输入电路具有两个数字输入端I1、I2、测试装置201和电流提高装置202。以下应当阐述该数字输入电路200的一些重要方面，然而，不应当详细探讨电路结构的细节。

为了实现在图1中示出的数字输入电路200，对于测试装置201使用了按照DE 102013 106 739 A1的图3的实施例，以及对于电流提高装置202使用了按照DE 10 2013 101932 A1的图7的实施例。该实现方案的决定性的缺点在于，单个的构件故障(即在所述两个数字输入端I1、I2之一的电流提高路径中的解耦二极管203、204的短路)已经能够导致危险的状态。在图1中，第二输入端I2的解耦二极管203的短路借助于在那里示出的桥F1图形地阐明。如果在第一输入端I1上(例如通过操纵的紧急关停开关)施加高电平信号而在第二输入端I2上施加(高阻的)低电平信号，则在这种情况下于是产生危险状态。在这种情况下，在第一输入端I1上的高电平信号会导致电流经由第一输入端I1的电流提高路径并且经由短路F1流入到第二数字输入端I2的子电路中。这将导致，在第二数字输入端I2上本来存在的低电平信号被在第一数字输入端I1上的高电平信号在一定程度上“覆盖”。因此，配置给第二数字输入I2的子电路现在同样将识别出高电平状态。结果是，即使在借助于测试装置201测试所述两个数字输入端I1、I2的子电路的情况下也无法识别出即时带来危险的情况。因为在测试期间，输入端I1、I2的两个子电路不管解耦二极管203的当前构件故障而又识别出低电平状态，如在所述两个数字输入端的子电路的无故障状态下所期望的那样。因此，仍然未发现构件故障以及因此带来危险的情况。

如果数字输入电路200的数字输入端I1和I2用于检测双通道传感器信号，则由于第二输入端I2的解耦二极管203的无法识别的短路F1而消除所述两个数字输入端I1、I2的子电路的双通道结构。这将导致，在第一数字输入端I1上附加地出现的所谓的“困在高点的故障(Stuck-at-High-Fehler)”(亦即保留在高电平状态中)足以用在第一数字输入端I1上的有故障的高电平信号来“覆盖”信号发射器的在第二数字输入端I2上的低电平信号。这意味着，即使在双通道运行的情况下，两个故障也已经足以导致带来危险的状态。

在图2中示出具有按照DE 10 2013 106 739 A1的图3的测试装置301的数字输入电路300，其中，在数字输入端I1、I2的电流提高路径中分别加入了一个按照DE 10 2013101 932 A1的图7的解耦二极管303、304。在图1和2中所示的数字输入电路200、300具有电流提高装置202、302到相应的输入电路200、300的不同连接部或连接点。在进一步观察中表明，该实施方式也结合有显著的实际缺点。

为了在该变型方案中能够出现带来危险的状态，根据参数设计必须存在三个或四个构件故障。这例如是第一数字输入端I1的子电路的晶体管T1的基极的断路(故障F1)、第二数字输入端I2的子电路的解耦二极管303的短路(故障F2)、电流提高装置302的光电耦合器305的集电极的断路(故障F3)以及根据参数设计还有在第一数字输入端I1的子电路的晶体管T1的集电极与基极之间的电阻306的短路(故障F4)。在这些故障中，在第一数字输入端I1上的高电平信号又会导致电流经由所述两个电流提高连接部和经由第二数字输入端I2的子电路的光电耦合器。在此，在故障情况下在一个输入端上(当前在第二数字输入端I2上)的低电平信号又可能被在另一个输入端上(当前在第一数字输入端I1上)的高电平信号“覆盖”。在此也仍然存在如下缺点，即，通过对所述两个数字输入端I1、I2的子电路的测试无法识别出所述故障F1至F4。因此，即使在图2所示的数字输入电路300中，由于故障累积，不仅在单通道中而且在双通道运行中也可能发生带来危险的情况。

发明内容

因此，本发明的目的是提供一种开头所述类型的数字输入电路，所述数字输入电路能实现在数字输入端上提高电流，在存在故障的情况下、特别是在存在电路架构的构件故障的情况下实现并且在此简单地构建高安全级别，。

所述目的的解决方案提供一种同类型的、具有权利要求1的特征部分的特征的数字输入电路。从属权利要求涉及本发明有利的进一步扩展方案。

按照本发明的数字输入电路具有组合的测试和电流提高装置，所述测试和电流提高装置构成为用于产生操控信号，使得利用所述操控信号来同时实施对所述两个子电路进行功能测试并且提高所述数字输入端的输入电流。按照本发明的具有组合的测试和电流提高装置的数字输入电路能够以有利的方式实现(特别是周期性地)提高在数字输入端上的输入电流，并且在此同时实施对数字输入端的各子电路的功能测试。通过将测试装置与电流提高装置按照本发明地组合成唯一的测试和电流提高装置，即使在存在潜在危险的(构件)故障的情况下，数字输入电路的安全级别也以有利的方式保持在非常高的级别上。通过在电流提高阶段期间同时实施的测试来可靠地识别出潜在危险的(构件)故障。此外，可以以有利的方式省去电位分离的、同样存在潜在故障的构件。这有助于简化电路结构并且减少潜在的误差源。在此介绍的具有相应构造的测试和电流提高装置的数字输入电路的重要特性在于，在出现如下故障电流时，该故障电流在测试激活且电流提高激活的情况下也继续流动，该故障电流如此高，使得尽管在所述两个子电路的输入端上施加低电平信号，所述两个子电路之一也识别出高电平状态。由此通过测试至少揭示潜在危险的构件故障。借助于本发明特别是也可以实现按照IEC61131-2标准的类型3的数字输入电路。

在一种优选实施方式中提出，所述数字输入电路这样构成，使得数字输入端的各子电路相互仅具有唯一的横向连接部。由此能够以有利的方式进一步降低在所述至少两个子电路之一中的一个或多个(构件)故障对相应另外的子电路产生影响的危险。该实施方式特别是能通过如下方式实现，即，所述数字输入电路按照本发明具有组合的测试和电流提高装置，而不是具有至少一个测试装置和一个与所述测试装置分开的电流提高装置。

在一种特别优选的实施方式中提出，所述子电路构成为，使得在接收组合的测试和电流提高装置用于测试子电路的操控信号时，经由数字输入端输送给子电路的数字输入信号的电平在内部被如此程度地降低，使得所述电平相应于相关的子电路的第一状态。因此，即使将代表第二状态的高电平信号分别施加到各数字输入端上，配置给所述两个输入端的子电路在测试期间也必须分别识别出与相关的子电路的第一状态相应的低电平状态。如果所述子电路中的至少之一没有识别出该第一状态(低电平状态)，则存在故障。

在一种有利的实施方式中提出，所述第一子电路具有第一电子开关元件、特别是第一开关晶体管，借助于所述第一电子开关元件，将组合的测试和电流提高装置连接到第一子电路上。

在另一种有利的实施方式中规定，所述第二子电路具有第二电子开关元件、特别是第二开关晶体管，借助于所述第二电子开关元件，将组合的测试和电流提高装置连接到第二子电路上。

借助于组合的测试和电流提高装置的操控信号可以操控优选地构造为开关晶体管的电子开关元件。在一种优选的实施方式中，所述第一和第二子电路的电子开关元件、特别是开关晶体管可以彼此并联连接。

在一种特别有利的实施方式中提出，所述两个子电路中的每个子电路具有至少两个稳压元件以及两个电流源，其中，所述电流源优选交叉地这样相继连接，使得至少对于定义子电路的第二状态的输入信号，穿流第一电流源的稳压元件的电流基本上包括第二电流源的经稳定的电流，并且穿流第二电流源的稳压元件的电流基本上包括第一电流源的经稳定的电流。由此实现，两个并联的恒定的或基本上恒定的电流在所述两个子电路中的每个子电路的第一和第二电流源的区域中流动。

在一种特别优选的实施方式中可以规定，所述组合的测试和电流提高装置具有时钟参考装置，该时钟参考装置构成用于调制所述电流提高装置的操控信号。因此，借助于所述时钟参考装置产生经调制的(时钟驱动的)操控信号，所述操控信号能实现在所述两个数字输入端上的电流提高，并且借助于该操控信号可以同时测试所述至少两个子电路的功能性。所述时钟参考装置例如可以同步到在数字输入端上周期性出现的干扰信号的时钟节拍上。

按照另一方面，本发明涉及一种用于接通和防故障地关断用电器、特别是技术设备的安全开关设备，其中，所述安全开关设备具有数字输入电路，所述数字输入电路具有用于接收至少一个信号发射器的数字输入信号的至少两个数字输入端。按照本发明的安全开关设备的特征在于，所述数字输入电路按照权利要求1至8之一实施。

附图说明

借助于以下参照附图对优选实施例的说明使本发明的其他特征和优点变得清楚。图中：

图1示出非本发明的技术方案的数字输入电路的示例，

图2示出非本发明的技术方案的数字输入电路的另一示例，

图3示出按照本发明的优选实施例构造的数字输入电路，

图4示出示意性地强烈简化地示出的具有按照图3构造的数字输入电路的安全开关设备。

具体实施方式

以下应该参照图3更详细地阐述数字输入电路100的优选实施例。

数字输入电路100具有第一电路部分I，所述第一电路部分形成数字输入电路100的初级侧并且包括第一数字输入端10和第二数字输入端10’，至少一个在此未明确示出的信号发射器的二进制输入信号可以经由所述第一数字输入端和第二数字输入端输送给数字输入电路100。可以给数字输入电路100提供数字输入信号的所述至少一个信号发射器特别是可以是传感器装置或信号仪器、例如紧急关断按键、紧急停止按键、防护门、开关垫、双手开关、终端位置开关或定位开关。所述信号仪器例如也可以无接触地工作，并且例如构造为光栅或光栏或者包括光栅或光栏。

由所述至少一个信号发射器提供的数字输入信号是二进制信号，并且特征在于两个定义的状态，所述两个定义的状态特别是可以通过两个静态电位给出。如上所述，这两个状态通过不同的电压电平表征。在此涉及第一状态以及第二状态，在所述第一状态中，输入电压U_IN低于定义的阈值并且该第一状态通常也被称为低电平状态；在所述第二状态中，输入电压U_IN超过定义的阈值并且该第二状态通常也被称为高电平状态。所述低电平状态通过输入电压U_IN≤U_Low,max以及输入电流I_IN≤I_Low,max来表征。所述高电平状态通过输入电压U_High,min≤U_IN≤U_High,max和输入电流I_IN≥I_Hhigh,min来定义。

此外，所述数字输入电路100具有形成数字输入电路100的次级侧的第二电路部分II。(以下还要进一步详细探讨的)三个耦合元件11、11’、21引起所述两个电路部分I、II的完全的电流分隔13。所述电流分隔13特别是能实现在识别出关断状态的情况下保护设置在第二电路部分II中的电子构件免受由于过电压造成的损坏和由此引起的故障。

数字输入电路100对于所述两个数字输入端10、10中的每个数字输入端分别包括一个子电路14、14’。将第一输入端10的数字输入信号输送给第一子电路14而将第二输入端10’的数字输入信号输送给第二子电路14’。在在此所示的实施例中，两个子电路14、14’具有相同的电路结构，以下应该详细地阐述所述电路结构。所述子电路14、14’被划分成第一电路部分I和第二电路部分II。

所述两个子电路14、14’分别包括一个输入电阻17、17’以及至少一个输入滤波器件12、12’，所述输入滤波器件设置用于改善电磁兼容性(缩写：EMV)。通常，输入滤波器件12、12’可以具有一个或多个用于改善电磁兼容性的构件。这些构件可以特别是涉及电容、电阻和二极管(例如Z二极管)以用于平滑输入信号或者用于限制定义的输入电压。当前通过电容来表征所述两个子电路14、14’的输入滤波器件12、12’。

在所述两个子电路14、14’的输入滤波器件12、12’上分别连接有一个限流装置15、15’，所述限流装置在该实施例中构成为线性调节器

并且包括构造为双极晶体管(npn晶体管)的晶体管150、150’、Z二极管151、151’以及用于Z二极管151、151’的串联电阻152、152’。所述限流装置15、15’规定在配置给所述限流装置的数字输入端10、10’中的最大电流。

最后，在第一数字输入端10的限流装置15之后跟随有第一耦合元件11和第一阈值元件16。在该实施例中，第一耦合元件11是光电耦合器，所述光电耦合器具有在第一电路部分I中的初级侧上的发光二极管110以及具有在第二电路部分II中的次级侧上的集电极-发射极路径111。由此，在该电路部分中提供电流分隔13。借助于第一耦合元件11，将经由第一数字输入端10输送的输入信号传递至第二电路部分II，其中，通过第一阈值元件16来设定定义的阈值，经由第一数字输入端10输送的数字输入信号必须超过该阈值，以便所述数字输入信号可以借助于第一耦合元件11传递至第二电路部分II。因此，第一耦合元件11和第一阈值元件16能够探测在第一数字输入端10上的输入信号的相应状态(高电平状态或低电平状态)。因此，所述第一耦合元件和第一阈值元件决定性地对探测低电平状态(关断状态)负责。

第一阈值元件16当前是Z二极管，所述Z二极管直接设置在光电耦合器的发光二极管110的阴极上，从而在那里将定义的电压电平设定为阈值。仅当在第一数字输入端10上的输入信号超过该电压电平时，电流才穿流光电耦合器的发光二极管110，从而光电耦合器的集电极-发射极路径111变得导电。由此，可以检测出在第一数字输入端10上的高电平信号。

以相似的方式，在第二数字输入端10’的限流装置15之后跟随有第二耦合元件11’以及第二阈值元件16’。在本实施例中，第二耦合元件11’同样是光电耦合器，所述光电耦合器具有在第一电路部I中的初级侧上的发光二极管110’以及具有在第二电路部II中的次级侧上的集电极-发射极路径111’。由此，在该电路部分中也提供电流分隔13。借助于第二耦合元件11’，将经由第二数字输入端10’输送的输入信号传递至第二电路部分II，其中，通过第二阈值元件16’同样设定定义的阈值，经由第二数字输入端10’输送的输入信号必须超过该阈值，以便借助于第二耦合元件11’可以将所述输入信号传递至第二电路部分II。因此，第二耦合元件11’和第二阈值元件16’在第二耦合元件和第二阈值元件方面探测在第二数字输入端10上的输入信号的相应状态，并且因此决定性地对探测低电平状态(关断状态)负责。

第二阈值元件16’当前同样是Z二极管，所述Z二极管直接设置在光电耦合器的发光二极管110’的阴极上，从而在那里将定义的电压电平设定为阈值。仅当在第二数字输入10’上的输入信号超过该电压电平时，电流才穿流光电耦合器的发光二极管110’，从而光电耦合器的集电极-发射极路径111’变得导通。

经由分别连接到所述两个集电极-发射极路径111、111’之一上的两个输出端18、18’，数字输入信号到达至少一个连接在下游的、在此未明确示出的逻辑单元以用于进一步的信号处理。优选地，对于所述两个输出端18、18’中的每个输出端设置一个自身的逻辑单元。所述逻辑单元例如可以由集成的半导体组件、特别是微控制器、ASIC、FPGA或其他集成的逻辑组件来构建并且优选地设计为双通道的，以确保可靠的信号处理。所述逻辑单元可以是数字输入电路100的一部分或者是开关设备的、特别是安全开关设备的一部分，借助于该开关设备可以接通和安全地关断连接在所述开关设备上的用电器。在此，所述逻辑单元根据输入信号产生一个或多个用于操控用电器、特别是技术设备的输出信号。备选地，也可以为两个输出端18、18’仅设置唯一的逻辑单元。

数字输入电路100还具有组合的测试和电流提高装置20，所述测试和电流提高装置在在此所示的实施例中部分地在第一电路部分I中实现并且部分地在第二电路部分II中实现。所述组合的测试和电流提高装置20包括第三耦合元件21，所述第三耦合元件引起与第一电路部分I和因此与数字输入电路100的初级侧的耦合。在本实施例中，第三耦合元件21是光电耦合器，所述光电耦合器具有在第二电路部分II中的发光二极管210以及具有在第一电路部分I中的集电极-发射极路径211。由此，在该电路部分中也提供电流分隔13。

第三耦合元件21的集电极-发射极路径211具有连接部212，作为所述组合的测试和电流提高装置20的一部分的第三耦合元件21经由该连接部连接到第一数字输入端10的子电路14的第一电子开关元件上，该第一电子开关元件当前构成为第一开关晶体管23。此外，将第三耦合元件21经由连接部212也连接到第二数字输入端10’的子电路14’的第二电子开关元件上，该第二电子开关元件当前构成为第二开关晶体管23’。在此，所述两个子电路14、14’的当前构造为双极晶体管(npn晶体管)的开关晶体管23、23’彼此并联连接并且仅通过唯一的横向连接部213彼此连接，该唯一的横向连接部也形成在所述两个子电路14、14之间的唯一的横向连接。与第三耦合元件21的连接部212的连接经由共同的引线214来进行。所述两个开关晶体管23、23’中的每个开关晶体管的基极分别与串联电阻19、19’相连接。

所述组合的测试和电流提高装置20构成为用于产生操控信号，其中，利用同一操控信号能实现同时对配置给所述两个数字输入端10、10’的子电路14、14’的测试并且此外还能提高在数字输入端10、10’上的输入电流。

所述组合的测试和电流提高装置20具有连接到第三耦合元件21上的时钟参考装置24，从而所述第三耦合元件21以时钟参考装置24的时钟节拍闭合并且又打开，并且因此是导电或者不导电的。因此，借助于时钟参考装置24产生时钟驱动的、经调制的操控信号，该操控信号能够实现在所述两个数字输入端10、10’上的电流提高，并且借助于该操控信号能够同时对所述两个子电路14、14’的功能性进行测试。所述操控信号分别控制开关晶体管23、23’的基极。

在此，为了测试，在内部如此程度地下降经由数字输入端10、10’馈入的数字输入信号的电平，使得即使在相关的数字输入端10、10’上分别施加高电平信号，配置给所述两个数字输入端10、10’的子电路14、14’也必须分别识别出低电平状态。

如果组合的测试和电流提高装置20激活并且周期性地产生操控信号，则限流装置15、15’的晶体管150、150’的发射极电位被借助于组合的测试和电流提高装置20的操控信号操控的开关晶体管23、23’下拉到接近0V的电平(即相应于第一状态的低电平信号)上。由此实现：形成第一耦合元件11的光电耦合器和形成第二耦合元件11’的光电耦合器截止，并且所述两个数字输入端10、10’的子电路14、14’因此必须识别出低电平状态，只要各子电路无故障地工作的话。同时，经由所述两个子电路14、14’的限流装置15、15’的晶体管150、150’流过经提高的输入电流。该输入电流基本上仅受用于相应的输入端10、10’的输入电阻17、17’的大小限制。如果现在在组合的测试和电流提高装置20的以上述方式产生操控信号的激活状态中，子电路14、14’中的一个或两个子电路没有识别出低电平状态，则存在故障。

所述时钟参考装置24例如可以同步到在数字输入端10、10上周期性出现的干扰信号的时钟节拍上。如果干扰效应衰减，则又可以停用电流提高(并且因此还有对所述两个子电路14、14’的测试)。在此，所述停用可以在第三耦合元件21的定义的开关持续时间(所述定义的开关持续时间在此通过连接到时钟参考装置24上的调节元件25来调节)之后进行，或者当控制设备、特别是安全控制设备的上级控制/分析单元或者可以是数字输入电路100的一部分或者控制设备的一部分的逻辑单元已经识别出定义的状态时主动地进行。用于调节开关持续时间的调节元件25例如也可以集成到上级的控制/分析单元中或集成到逻辑单元中。

所述两个数字输入端10、10’的潜在安全技术风险特别是构成在各数字输入端之间的电气横向连接。如果两个单独的测试和电流提高装置用于两个(亦或更多个)数字输入端10、10’，则由此也导致在数字输入端10、10’之间的至少两个分隔开的横向连接。如更上面已经详细阐述的那样，这可能导致可能出现的构件故障不再能够被可靠地识别为这样的构件故障并且因此可能发生危险状态。通过在此设置的组合的测试和电流提高装置20(所述组合的测试和电流提高装置将所述两个功能统一在唯一的组件中)，在所述两个数字输入端10、10’的子电路14、14’之间仅还存在唯一的横向连接部213。在此，所述横向连接部是将第一开关晶体管23与第二开关晶体管23’彼此连接的电连接部分。该唯一的横向连接部213能够以有利的方式特别是实现及时地识别数字输入电路100的潜在危险的构件故障，这应该在下面还更详细地阐述。

安全技术上的危险普遍基于在数字输入端10、10’上的高电平信号和在当前构成为光电耦合器的第三耦合元件21上的电压源的高电平信号。在出现构件故障的情况下，由此在一定情况下可能出现故障电流穿过在所述两个数字输入端10、10’之间存在的横向连接部213，其中，所述故障电流导致所述数字输入端10、10’之一识别出高电平状态，尽管在那里实际上施加低电平信号。

以下应该更详细地阐述在图3中以附图标记F1、F2、F3、F4、F5、F6标识的不同故障对数字输入电路100的影响。在此应当假定，在观察时刻在第一数字输入端10上施加高电平信号而在第二数字输入端10’上施加低电平信号。

故障F2和F4在此代表第一开关晶体管23和第二开关晶体管23’的有故障的、特别是断开的接地连接。其余的故障F1、F3、F5和F6涉及在第一或第二子电路14、14’的相关的电子构件中的短路，所述短路通过相应的桥来表征。

故障F1和F2：

如果组合的测试和电流提高装置20未激活并且因此不产生用于提高电流和用于测试子电路14、14’的操控信号，则故障电流从第一数字输入端10经由限流装置15的晶体管150和第一子电路14的第一开关晶体管23流至第二子电路14’的开关晶体管23’。由此接通第二开关晶体管23’，并且将第二子电路14’的限流装置15’的晶体管150’的发射极拉到(ziehen)0V的电压值上，从而在第二数字输入端10’上还存在安全的低电平状态，所述低电平状态可以被第二子电路14’相应地识别。

如果组合的测试和电流提高装置20激活并且因此产生用于提高电流和用于测试子电路14、14’的操控信号，则形成第一子电路14的第一耦合元件11的光电耦合器根据在第一数字输入端10上的输入电压的幅度导通或截止。因此，在测试期间的故障识别与在第一数字输入端10上的输入电压的幅度有关。然而，在此对故障F1、F2的“安全地”识别还不是必需的，因为不存在危险的状态。因为第二数字输入端10’保持在安全状态中，因为尽管存在故障F1、F2在那里还存在可以被第二子电路14’相应地识别的(安全的)低电平状态。

故障F1、F2、F4和F5：

如果组合的测试和电流提高装置20未激活，则故障电流从第一数字输入端10经由限流装置15的晶体管150、第一子电路14的第一开关晶体管23以及设置在第二子电路14’中的第二开关晶体管23’的基极-集电极路径流到第二子电路14’的形成第二耦合元件11’的光电耦合器中。所述故障电流在此能够足以使配置给第二数字输入端10’的第二子电路14’识别出潜在危险的高电平状态。

如果组合的测试和电流提高装置20激活，则故障电流足以使配置给第二数字输入端10’的第二子电路14’识别出潜在危险的高电平状态。因此，在测试中识别出所述故障。

故障F2、F4、F5和F6：

如果组合的测试和电流提高装置20未激活，则故障电流从组合的测试和电流提高装置20的在形成第三耦合元件21的光电耦合器上的电压源经由第二开关晶体管23’的基极-集电极路径流到第二子电路14’的形成第二耦合元件11’的光电耦合器中。这导致第二数字输入端10’的子电路14’识别出潜在危险的高状态。

如果组合的测试和电流提高装置20激活，则在测试激活的情况下所述故障电流也流动。第二数字输入端10’的子电路14’在此又识别出潜在危险的高电平状态。因此，在测试中可靠地识别出所述故障。在此应注意，故障F2和F4作为所谓的共同原因故障也可能同时出现。

这里所介绍的组合的测试和电流提高装置20的重要特性在于，在出现如下故障电流时，该故障电流在测试激活且电流提高激活的情况下也继续流动，该故障电流如此高，使得尽管在所述两个子电路的输入端10、10’上施加低电平信号，所述两个子电路14、14’之一也识别出高电平状态。由此通过所述测试至少揭示潜在危险的构件故障。有故障的数字输入端10、10’或者具有这些(和必要时还有其他)数字输入端10、10’的整个输入模块于是可以置于安全状态中并且例如可以被安全地关断。

以下还应该简短地阐述组合的测试和电流提高装置20对数字输入端10、10’的反应时间的影响。因为在该实现方案中，数字输入端10、10’的子电路14、14’在电流提高阶段期间识别出低状态，所以数字输入端10、10’的反应时间提高了电流提高阶段的持续时间。然而，因为借助时钟参考装置24也可以使所述电流提高阶段和与此相关联的测试阶段保持得相对短(例如大约200μs)，所以这仅构成不重要的缺点。

具有组合的测试和电流提高装置20的数字输入电路100，如其在此所描述的那样相对于单独的测试和电流提高装置的主要优点特别是：

-在不同的电路架构中、特别是也在具有电流源的数字输入电路100中维持数字输入端10、10’的高安全级别，

-通过所述测试可靠地识别潜在危险的(构件)故障，

-节省电位分隔构件。

在此处还应注意，在图3中未示出在电位分隔构件的输出端上的附加的测试装置，所述电位分隔构件当前是在电路部分I与II之间的、构成为光电耦合器的第一和第二耦合元件11、11’，如其例如在DE 10 2013 106 739 A1中所描述的那样。为了实现安全的输入端10、10’，这些测试装置仍然是必需的。

图4以示意性地强烈简化的形式示出用于接通和防故障地关断用电器501、特别是技术设备的安全开关设备500。所述安全开关设备500具有数字输入电路100，该数字输入电路100具有用于接收信号发射器502的数字输入信号的至少两个数字输入端10、10’，所述信号发射器特别是可以是信号仪器、例如紧急关断开关。所述数字输入电路100以上述方式实施。出于冗余的原因，信号发射器502构造成双通道的。出于冗余的原因，在安全开关设备500与用电器501之间的连接同样设计为双通道的，从而存在两个用于安全地关断用电器501的关断路径。

Claims

1.用于接收至少一个信号发射器(502)的数字输入信号的数字输入电路(100)，所述数字输入电路包括：

-第一子电路(14)，所述第一子电路具有第一数字输入端(10)并且具有第一阈值元件(16)，第一数字输入信号能经由所述第一数字输入端输送给所述第一子电路(14)，借助于所述第一阈值元件能确定所述第一子电路(14)的逻辑状态，其中，当所述第一数字输入信号达到或者低于下阈值时，所述第一子电路(14)占据第一状态，而当所述第一数字输入信号达到或者超过上阈值时，所述第一子电路(14)占据第二状态，以及

-至少一个第二子电路(14’)，所述第二子电路具有第二数字输入端(10’)并且具有第二阈值元件(16’)，第二数字输入信号能经由所述第二数字输入端输送给所述第二子电路(14’)，借助于所述第二阈值元件能确定所述第二子电路(14’)的逻辑状态，其中，当所述第二数字输入信号达到或者低于下阈值时，所述第二子电路(14’)占据第一状态，而当所述第二数字输入信号达到或者超过上阈值时，所述第二子电路(14’)占据第二状态，

其特征在于，所述数字输入电路(100)具有组合的测试和电流提高装置(20)，所述测试和电流提高装置构成为用于产生操控信号，使得利用所述操控信号同时实施对所述两个子电路(14、14’)进行功能测试并且提高所述数字输入端(10、10’)的输入电流。

2.按照权利要求1所述的数字输入电路(100)，其特征在于，所述数字输入电路(100)构成为，使得所述数字输入端(10、10’)的子电路(14、14’)相互仅具有唯一的横向连接部(213)。

3.按照权利要求1或2所述的数字输入电路(100)，其特征在于，所述子电路(14、14’)构成为，使得在接收组合的测试和电流提高装置(20)用于测试子电路(14、14)的操控信号时，经由数字输入端(10、10’)输送给子电路(14、14’)的数字输入信号的电平在内部被降低为，使得所述电平相应于相关的子电路(14、14’)的第一状态。

4.按照权利要求1至3之一所述的数字输入电路(100)，其特征在于，所述第一子电路(14)具有第一电子开关元件、特别是第一开关晶体管(23)，借助于所述第一电子开关元件将组合的测试和电流提高装置(20)连接到第一子电路(14)上。

5.按照权利要求1至4之一所述的数字输入电路(100)，其特征在于，所述第二子电路(14’)具有第二电子开关元件、特别是第二开关晶体管(23’)，借助于所述第二电子开关元件将组合的测试和电流提高装置(20)连接到所述第二子电路(14’)上。

6.按照权利要求5所述的数字输入电路(100)，其特征在于，所述第一和第二子电路(14、14’)的电子开关元件、特别是开关晶体管(23、23)彼此并联连接。

7.按照权利要求1至6之一所述的数字输入电路(100)，其特征在于，所述组合的测试和电流提高装置(20)具有时钟参考装置(24)，所述时钟参考装置构成为用于调制所述电流提高装置(20)的操控信号。

8.按照权利要求1至7之一所述的数字输入电路(100)，其特征在于，所述两个子电路(14、14’)中的每个子电路具有至少两个稳压元件以及两个电流源，其中，所述电流源优选交叉地相继连接，使得至少对于定义子电路(14、14’)的第二状态的输入信号，穿流第一电流源的稳压元件的电流基本上包括第二电流源的经稳定的电流，并且穿流第二电流源的稳压元件的电流基本上包括第一电流源的经稳定的电流。

9.用于接通和防故障地关断用电器(501)、特别是技术设备的安全开关设备(500)，其中，所述安全开关设备(500)具有数字输入电路(100)，所述数字输入电路具有用于接收至少一个信号发射器(502)的数字输入信号的至少两个数字输入端(10、10’)，其特征在于，所述数字输入电路(100)按照权利要求1至8之一实施。