JP3704219B2 - 出力クランプ回路 - Google Patents
出力クランプ回路 Download PDFInfo
- Publication number
- JP3704219B2 JP3704219B2 JP01028797A JP1028797A JP3704219B2 JP 3704219 B2 JP3704219 B2 JP 3704219B2 JP 01028797 A JP01028797 A JP 01028797A JP 1028797 A JP1028797 A JP 1028797A JP 3704219 B2 JP3704219 B2 JP 3704219B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- clamp
- base
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、出力回路をクランプさせ、電源電圧変動に依存しないクランプ電圧を得る出力クランプ回路に関するものである。
【０００２】
【従来の技術】
図４は、従来の出力クランプ回路を示す回路図である。
図４において、Ｑ１・Ｑ２はダーリントン出力回路を構成するＮＰＮトランジスタ、Ｑ３はマルチコレクタ構造ＰＮＰトランジスタ、Ｑ４はクランプ回路を構成するＰＮＰトランジスタである。
【０００３】
図４においては、出力電流小の時は、Ｈ出力電圧がＶB−ＶSat−ＶBEとなり、出力電流大の時は、Ｈ出力電圧がＶB−ＶSat−２ＶBEとなるような出力回路に、簡易なクランプ回路を付加したものである。
【０００４】
【発明が解決しようとする課題】
この回路において、電源電圧ＶB が変動すると、抵抗Ｒ1と抵抗Ｒ2で分割されているａ点における基準電圧（以下、ａ点基準電圧という）の電圧値も変動し、クランプ電圧も変動する。
また、出力電流が大きいときは、ダーリントン出力回路が動作するため、出力のクランプ電圧はａ点基準電圧−ＶBEとなるのに対し、出力電流が小さいときは、１段ＮＰＮトランジスタとして動作するため、出力クランプ電圧はａ点基準電圧となり、出力電流値によってクランプ電圧が変動する。
【０００５】
この発明は、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ようとするものである。
【０００６】
【課題を解決するための手段】
第１の発明の出力クランプ回路においては、定電流源による定電流により生成した基準電圧によって出力ダーリントン回路の第１のトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第１のトランジスタの前段として設けられた第２のトランジスタのベースに対しクランプ電圧を印加するものにおいて、前記出力ダーリントン回路の第１および第２のトランジスタのベースに対し所定の段数のエミッタフォロアを構成するトランジスタを設け、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより、出力電流値によるクランプ電圧の変動を抑えるようにしたことを特徴とする。
【０００７】
第２の発明の出力クランプ回路においては、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路の第１のトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第１のトランジスタの前段として設けられた第２のトランジスタのベースに対しクランプ電圧を印加するものにおいて、前記出力ダーリントン回路の第１および第２のトランジスタのベースに対し所定の段数のエミッタフォロアを構成するトランジスタを設け、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより前記出力ダーリントン回路の第１のトランジスタのベースとその前段の第２のトランジスタのベースにトランジスタのベース・エミッタ電圧に相当する電圧差を設けて、出力電流値によるクランプ電圧の変動を抑えるようにしたことを特徴とする。
【０００８】
第３の発明の出力クランプ回路においては、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路の第１のＮＰＮトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第１のトランジスタの前段として設けられた第２のＮＰＮトランジスタのベースに対しクランプ電圧を印加するものにおいて、電源にエミッタを接続され第１および第２のコレクタを有する第３のＰＮＰトランジスタと、前記第３のＰＮＰトランジスタの第１のコレクタならびに前記第１のＮＰＮトランジスタのベースおよび第２のＮＰＮトランジスタのエミッタにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第４のＰＮＰトランジスタと、前記第３のＰＮＰトランジスタの第２のコレクタならびに前記第２のＮＰＮトランジスタのベースにエミッタを接続され、コレクタを接地される第５のＰＮＰトランジスタと、前記第５のＰＮＰトランジスタのベースにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第６のＰＮＰトランジスタとを備えたものである。
【０００９】
第４の発明の出力クランプ回路においては、クランプ回路のエミッタフォロアを構成するトランジスタとしてＮＰＮトランジスタを用いたことを特徴とするものである。
【００１０】
第５の発明の出力クランプ回路においては、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間にＮＰＮトランジスタのエミッタフォロアによるバッファを用いたことを特徴とする。
【００１１】
第６の発明の出力クランプ回路においては、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間に、コレクタを電源に接続され、エミッタを第２の定電流源に接続されて、ベースに基準電圧が入力され、エミッタフォロアによるバッファを構成するＮＰＮトランジスタを設けたことを特徴とする。
【００１２】
第７の発明の出力クランプ回路においては、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間にＰＮＰトランジスタのエミッタフォロアによるバッファを用いたことを特徴とする。
【００１３】
第８の発明においては、クランプ回路のエミッタフォロアと基準電圧の間に、コレクタを接地され、エミッタを第２の定電流源を介して電源に接続されて、ベースに基準電圧を入力され、エミッタフォロアによるバッファを構成するＰＮＰトランジスタを設けたことを特徴とする。
【００１４】
【発明の実施の形態】
実施の形態１．
図１は、上記の問題を解決するための出力クランプ回路の実施の形態を示すものである。
図１において、Ｑ１・Ｑ２はダーリントン出力回路を構成するＮＰＮトランジスタ、Ｑ３は第１および第２のコレクタを有するマルチコレクタ構造ＰＮＰトランジスタ、Ｑ４はクランプ回路においてエミッタフォロアを構成するＰＮＰトランジスタ、Ｑ５・Ｑ６は、同じく、クランプ回路においてエミッタフォロアを構成するＰＮＰトランジスタである。
【００１５】
ＮＰＮトランジスタＱ１のベースは、ＰＮＰトランジスタＱ３の第１のコレクタに接続され、ＮＰＮトランジスタＱ２のベースは、ＰＮＰトランジスタＱ３の第２のコレクタに接続されている。
ＰＮＰトランジスタＱ４のエミッタは、ＰＮＰトランジスタＱ３の第１のコレクタならびにＮＰＮトランジスタＱ１のベースおよびＮＰＮトランジスタＱ２のエミッタに接続され、そのコレクタは接地されている。ＰＮＰトランジスタＱ４のベースには、ａ点基準電圧が入力される。
ＰＮＰトランジスタＱ５のエミッタは、ＰＮＰトランジスタＱ３の第２のコレクタならびにＮＰＮトランジスタＱ２のベースに接続され、そのコレクタは接地されている。
ＰＮＰトランジスタＱ６のエミッタは、ＰＮＰトランジスタＱ５のベースに接続され、そのコレクタは接地されている。ＰＮＰトランジスタＱ６のベースには、ａ点基準電圧が入力される。
【００１６】
Ｉ1 は、第１の定電流源による定電流、Ｒ1 は抵抗、ａ点は、前記定電流源による定電流Ｉ1 によって抵抗Ｒ1 に生ずる電圧降下により基準電圧を生成した基準電圧生成部分である。
【００１７】
この出力クランプ回路においては、定電流Ｉ1を抵抗Ｒ1に流すことにより、ａ点基準電圧を作っている。
したがって、電源電圧ＶB が変動してもａ点基準電圧は変動しないので、クランプ電圧も変動しないことになる。
【００１８】
次に、ダーリントン出力回路を構成するＮＰＮトランジスタＱ２のベースは、クランプ回路を構成するＰＮＰトランジスタＱ５とＰＮＰトランジスタＱ６により、これらＰＮＰトランジスタＱ５・Ｑ６のベース・エミッタ間電圧をＶBEとすればａ点基準電圧＋２ＶBEで表されるクランプ電圧によってクランプされ、ＮＰＮトランジスタＱ１のベース電位は、ＰＮＰトランジスタＱ４により、ａ点基準電圧＋ＶBEで表されるクランプ電圧によってクランプされている。
【００１９】
したがって、出力電流が大きいときは、ダーリントン構成としてＮＰＮトランジスタＱ１・Ｑ２からなる出力回路が動作するため、出力クランプ電圧は、ａ点基準電圧＋２ＶBE−２ＶBE＝ａ点基準電圧となる。
【００２０】
これに対し、出力電流が小さいときは、出力回路は、ＮＰＮトランジスタＱ１だけが動作するため、出力クランプ電圧はａ点基準電圧＋ＶBE−ＶBE＝ａ点基準電圧となる。
したがって、出力電流の大小にかかわらず、出力クランプ電圧は一定となるものである。
【００２１】
上記の実施の形態においては、クランプ回路のエミッタフォロアを構成するトランジスタＱ４・Ｑ５・Ｑ６として、ＰＮＰトランジスタを用いたものを示したけれども、これらにＮＰＮトランジスタを用いることもできる。
【００２２】
なお、この回路において使用する定電流源回路は、電源電圧に依存しないものを用いるものである。
【００２３】
実施の形態２．
図２は、図１に示す実施の形態１におけるトランジスタＱ６・Ｑ４のベース電流の影響によるａ点基準電圧の変動を抑えるためのクランプ回路である。
図２において、Ｑ１・Ｑ２はダーリントン出力回路を構成するＮＰＮトランジスタ、Ｑ３はマルチコレクタ構造ＰＮＰトランジスタ、Ｑ４はクランプ回路を構成するＰＮＰトランジスタ、Ｑ５・Ｑ６はクランプ回路を構成するＰＮＰトランジスタ、７はＮＰＮトランジスタである。
【００２４】
Ｉ1 は、第１の定電流源による定電流、Ｒ1 は抵抗、ａ点は、前記定電流源による定電流Ｉ1 によって抵抗Ｒ1 に生ずる電圧降下により基準電圧を生成した基準電圧生成部分である。
Ｉ2 は、第２の定電流源による定電流である。
【００２５】
図１に示す回路においては、抵抗Ｒ1に流れる電流は、定電流Ｉ1と、ＰＮＰトランジスタＱ６のベース電流と、ＰＮＰトランジスタＱ４のベース電流との和である。
したがって、クランプがかかったとき、出力電流の値によって、ＰＮＰトランジスタＱ４およびＱ５に流れる電流が異なるので、抵抗Ｒ1 に流れる電流も変わることになる。
これにより、ａ点基準電圧も変動し、クランプ電圧も変動する。
【００２６】
図２に示す回路においては、ＮＰＮトランジスタＱ７と定電流Ｉ2 からなるバッファを追加することによって、このベース電流の影響を軽減することができる。
したがって、ａ点電圧の変動も小さくなり、出力クランプ電圧の変動も小さくなる。
【００２７】
なお、この回路で使用する定電流源回路は、電源電圧に依存しないものを用いるものである。
【００２８】
実施の形態３．
図３は、トランジスタＱ４およびＱ５のベース電流を軽減するためのバッファとして、トランジスタＱ７をＰＮＰトランジスタで構成したものである。
図３において、Ｑ１・Ｑ２はダーリントン出力回路を構成するＮＰＮトランジスタ、Ｑ３はマルチコレクタ構造ＰＮＰトランジスタ、Ｑ４はクランプ回路を構成するＰＮＰトランジスタ、Ｑ５・Ｑ６はクランプ回路を構成するＰＮＰトランジスタ、７はＰＮＰトランジスタである。
【００２９】
Ｉ1 は、第１の定電流源による定電流、Ｒ1 は抵抗、ａ点は、前記定電流源による定電流Ｉ1 によって抵抗Ｒ1 に生ずる電圧降下により基準電圧を生成した基準電圧生成部分である。
Ｉ2 は、第２の定電流源による定電流である。
【００３０】
図３に示す回路においては、ＰＮＰトランジスタＱ７と定電流Ｉ2 からなるバッファを追加することによって、このベース電流の影響を軽減することができる。
したがって、ａ点電圧の変動も小さくなり、出力クランプ電圧の変動も小さくなる。
【００３１】
なお、この回路で使用する定電流源回路は、電源電圧に依存しないものを用いるものである。
【００３２】
【発明の効果】
この発明によれば、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３３】
第１の発明によれば、定電流源による定電流により生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより、出力電流値によるクランプ電圧の変動を抑えるようにしたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３４】
第２の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより前記出力ダーリントン回路の第１のトランジスタのベースとその前段の第２のトランジスタのベースにトランジスタのベース・エミッタ電圧に相当する電圧差を設けて、出力電流値によるクランプ電圧の変動を抑えるようにしたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３５】
第３の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路の第１のＮＰＮトランジスタのベースに対しクランプ電圧を印加するとともに、前記出力ダーリントン回路の第１のＮＰＮトランジスタの前段として設けられた第２のＮＰＮトランジスタベースに対しクランプ電圧を印加するものにおいて、電源にエミッタを接続され第１および第２のコレクタを有するた第３のＰＮＰトランジスタと、前記第３のＰＮＰトランジスタの第１のコレクタならびに前記第１のＮＰＮトランジスタのベースおよび第２のＮＰＮトランジスタのエミッタにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第４のＰＮＰトランジスタと、前記第３のＰＮＰトランジスタの第２のコレクタならびに前記第２のＮＰＮトランジスタのベースにエミッタを接続され、コレクタを接地される第５のＰＮＰトランジスタと、前記第５のＰＮＰトランジスタのベースにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第６のＰＮＰトランジスタとを備えたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３６】
第４の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアを構成するトランジスタとしてＮＰＮトランジスタを用いたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３７】
第５の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧の間にＮＰＮトランジスタのエミッタフォロアによるバッファを用いたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３８】
第６の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間に、コレクタを電源に接続され、エミッタを第２の定電流源に接続されて、ベースも基準電圧が入力され、エミッタフォロアによるバッファを構成するＮＰＮトランジスタを設けたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３９】
第７の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧の間にＰＮＰトランジスタのエミッタフォロアによるバッファを用いたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００４０】
第８の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアと基準電圧の間に、コレクタを接地され、エミッタを第２の定電流源を介して電源に接続されて、ベースに基準電圧を入力され、エミッタフォロアによるバッファを構成するＰＮＰトランジスタを設けたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の一形態による出力電流値によって、Ｈ出力電圧値が変化するような出力回路において、電源電圧・出力電流が変動してもクランプ電圧が変動しない出力クランプ回路を示す回路図である。
【図２】 この発明の他の実施の形態による出力電流値によって、Ｈ出力電圧値が変化するような出力回路において、電源電圧・出力電流が変動してもクランプ電圧が変動しない出力クランプ電圧の精度をさらに上げた出力クランプ回路を示す回路図である。
【図３】 この発明の他の実施の形態による、出力電流値によって、Ｈ出力電圧値が変化するような出力回路において、電源電圧・出力電流が変動してもクランプ電圧が変動しない出力クランプ電圧の精度をさらに上げた出力クランプ回路を示す回路図である。
【図４】 従来の出力クランプ回路を示す回路図である。
【符号の説明】
Ｑ１・Ｑ２ ダーリントン出力回路を構成するＮＰＮトランジスタ、Ｑ３ マルチコレクタ構造ＰＮＰトランジスタ、Ｑ４ クランプ回路を構成するＰＮＰトランジスタ、Ｑ５・Ｑ６ クランプ回路を構成するＰＮＰトランジスタ、Ｑ７ ＮＰＮトランジスタまたはＰＮＰトランジスタ。
【発明の属する技術分野】
この発明は、出力回路をクランプさせ、電源電圧変動に依存しないクランプ電圧を得る出力クランプ回路に関するものである。
【０００２】
【従来の技術】
図４は、従来の出力クランプ回路を示す回路図である。
図４において、Ｑ１・Ｑ２はダーリントン出力回路を構成するＮＰＮトランジスタ、Ｑ３はマルチコレクタ構造ＰＮＰトランジスタ、Ｑ４はクランプ回路を構成するＰＮＰトランジスタである。
【０００３】
図４においては、出力電流小の時は、Ｈ出力電圧がＶB−ＶSat−ＶBEとなり、出力電流大の時は、Ｈ出力電圧がＶB−ＶSat−２ＶBEとなるような出力回路に、簡易なクランプ回路を付加したものである。
【０００４】
【発明が解決しようとする課題】
この回路において、電源電圧ＶB が変動すると、抵抗Ｒ1と抵抗Ｒ2で分割されているａ点における基準電圧（以下、ａ点基準電圧という）の電圧値も変動し、クランプ電圧も変動する。
また、出力電流が大きいときは、ダーリントン出力回路が動作するため、出力のクランプ電圧はａ点基準電圧−ＶBEとなるのに対し、出力電流が小さいときは、１段ＮＰＮトランジスタとして動作するため、出力クランプ電圧はａ点基準電圧となり、出力電流値によってクランプ電圧が変動する。
【０００５】
この発明は、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ようとするものである。
【０００６】
【課題を解決するための手段】
第１の発明の出力クランプ回路においては、定電流源による定電流により生成した基準電圧によって出力ダーリントン回路の第１のトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第１のトランジスタの前段として設けられた第２のトランジスタのベースに対しクランプ電圧を印加するものにおいて、前記出力ダーリントン回路の第１および第２のトランジスタのベースに対し所定の段数のエミッタフォロアを構成するトランジスタを設け、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより、出力電流値によるクランプ電圧の変動を抑えるようにしたことを特徴とする。
【０００７】
第２の発明の出力クランプ回路においては、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路の第１のトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第１のトランジスタの前段として設けられた第２のトランジスタのベースに対しクランプ電圧を印加するものにおいて、前記出力ダーリントン回路の第１および第２のトランジスタのベースに対し所定の段数のエミッタフォロアを構成するトランジスタを設け、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより前記出力ダーリントン回路の第１のトランジスタのベースとその前段の第２のトランジスタのベースにトランジスタのベース・エミッタ電圧に相当する電圧差を設けて、出力電流値によるクランプ電圧の変動を抑えるようにしたことを特徴とする。
【０００８】
第３の発明の出力クランプ回路においては、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路の第１のＮＰＮトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第１のトランジスタの前段として設けられた第２のＮＰＮトランジスタのベースに対しクランプ電圧を印加するものにおいて、電源にエミッタを接続され第１および第２のコレクタを有する第３のＰＮＰトランジスタと、前記第３のＰＮＰトランジスタの第１のコレクタならびに前記第１のＮＰＮトランジスタのベースおよび第２のＮＰＮトランジスタのエミッタにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第４のＰＮＰトランジスタと、前記第３のＰＮＰトランジスタの第２のコレクタならびに前記第２のＮＰＮトランジスタのベースにエミッタを接続され、コレクタを接地される第５のＰＮＰトランジスタと、前記第５のＰＮＰトランジスタのベースにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第６のＰＮＰトランジスタとを備えたものである。
【０００９】
第４の発明の出力クランプ回路においては、クランプ回路のエミッタフォロアを構成するトランジスタとしてＮＰＮトランジスタを用いたことを特徴とするものである。
【００１０】
第５の発明の出力クランプ回路においては、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間にＮＰＮトランジスタのエミッタフォロアによるバッファを用いたことを特徴とする。
【００１１】
第６の発明の出力クランプ回路においては、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間に、コレクタを電源に接続され、エミッタを第２の定電流源に接続されて、ベースに基準電圧が入力され、エミッタフォロアによるバッファを構成するＮＰＮトランジスタを設けたことを特徴とする。
【００１２】
第７の発明の出力クランプ回路においては、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間にＰＮＰトランジスタのエミッタフォロアによるバッファを用いたことを特徴とする。
【００１３】
第８の発明においては、クランプ回路のエミッタフォロアと基準電圧の間に、コレクタを接地され、エミッタを第２の定電流源を介して電源に接続されて、ベースに基準電圧を入力され、エミッタフォロアによるバッファを構成するＰＮＰトランジスタを設けたことを特徴とする。
【００１４】
【発明の実施の形態】
実施の形態１．
図１は、上記の問題を解決するための出力クランプ回路の実施の形態を示すものである。
図１において、Ｑ１・Ｑ２はダーリントン出力回路を構成するＮＰＮトランジスタ、Ｑ３は第１および第２のコレクタを有するマルチコレクタ構造ＰＮＰトランジスタ、Ｑ４はクランプ回路においてエミッタフォロアを構成するＰＮＰトランジスタ、Ｑ５・Ｑ６は、同じく、クランプ回路においてエミッタフォロアを構成するＰＮＰトランジスタである。
【００１５】
ＮＰＮトランジスタＱ１のベースは、ＰＮＰトランジスタＱ３の第１のコレクタに接続され、ＮＰＮトランジスタＱ２のベースは、ＰＮＰトランジスタＱ３の第２のコレクタに接続されている。
ＰＮＰトランジスタＱ４のエミッタは、ＰＮＰトランジスタＱ３の第１のコレクタならびにＮＰＮトランジスタＱ１のベースおよびＮＰＮトランジスタＱ２のエミッタに接続され、そのコレクタは接地されている。ＰＮＰトランジスタＱ４のベースには、ａ点基準電圧が入力される。
ＰＮＰトランジスタＱ５のエミッタは、ＰＮＰトランジスタＱ３の第２のコレクタならびにＮＰＮトランジスタＱ２のベースに接続され、そのコレクタは接地されている。
ＰＮＰトランジスタＱ６のエミッタは、ＰＮＰトランジスタＱ５のベースに接続され、そのコレクタは接地されている。ＰＮＰトランジスタＱ６のベースには、ａ点基準電圧が入力される。
【００１６】
Ｉ1 は、第１の定電流源による定電流、Ｒ1 は抵抗、ａ点は、前記定電流源による定電流Ｉ1 によって抵抗Ｒ1 に生ずる電圧降下により基準電圧を生成した基準電圧生成部分である。
【００１７】
この出力クランプ回路においては、定電流Ｉ1を抵抗Ｒ1に流すことにより、ａ点基準電圧を作っている。
したがって、電源電圧ＶB が変動してもａ点基準電圧は変動しないので、クランプ電圧も変動しないことになる。
【００１８】
次に、ダーリントン出力回路を構成するＮＰＮトランジスタＱ２のベースは、クランプ回路を構成するＰＮＰトランジスタＱ５とＰＮＰトランジスタＱ６により、これらＰＮＰトランジスタＱ５・Ｑ６のベース・エミッタ間電圧をＶBEとすればａ点基準電圧＋２ＶBEで表されるクランプ電圧によってクランプされ、ＮＰＮトランジスタＱ１のベース電位は、ＰＮＰトランジスタＱ４により、ａ点基準電圧＋ＶBEで表されるクランプ電圧によってクランプされている。
【００１９】
したがって、出力電流が大きいときは、ダーリントン構成としてＮＰＮトランジスタＱ１・Ｑ２からなる出力回路が動作するため、出力クランプ電圧は、ａ点基準電圧＋２ＶBE−２ＶBE＝ａ点基準電圧となる。
【００２０】
これに対し、出力電流が小さいときは、出力回路は、ＮＰＮトランジスタＱ１だけが動作するため、出力クランプ電圧はａ点基準電圧＋ＶBE−ＶBE＝ａ点基準電圧となる。
したがって、出力電流の大小にかかわらず、出力クランプ電圧は一定となるものである。
【００２１】
上記の実施の形態においては、クランプ回路のエミッタフォロアを構成するトランジスタＱ４・Ｑ５・Ｑ６として、ＰＮＰトランジスタを用いたものを示したけれども、これらにＮＰＮトランジスタを用いることもできる。
【００２２】
なお、この回路において使用する定電流源回路は、電源電圧に依存しないものを用いるものである。
【００２３】
実施の形態２．
図２は、図１に示す実施の形態１におけるトランジスタＱ６・Ｑ４のベース電流の影響によるａ点基準電圧の変動を抑えるためのクランプ回路である。
図２において、Ｑ１・Ｑ２はダーリントン出力回路を構成するＮＰＮトランジスタ、Ｑ３はマルチコレクタ構造ＰＮＰトランジスタ、Ｑ４はクランプ回路を構成するＰＮＰトランジスタ、Ｑ５・Ｑ６はクランプ回路を構成するＰＮＰトランジスタ、７はＮＰＮトランジスタである。
【００２４】
Ｉ1 は、第１の定電流源による定電流、Ｒ1 は抵抗、ａ点は、前記定電流源による定電流Ｉ1 によって抵抗Ｒ1 に生ずる電圧降下により基準電圧を生成した基準電圧生成部分である。
Ｉ2 は、第２の定電流源による定電流である。
【００２５】
図１に示す回路においては、抵抗Ｒ1に流れる電流は、定電流Ｉ1と、ＰＮＰトランジスタＱ６のベース電流と、ＰＮＰトランジスタＱ４のベース電流との和である。
したがって、クランプがかかったとき、出力電流の値によって、ＰＮＰトランジスタＱ４およびＱ５に流れる電流が異なるので、抵抗Ｒ1 に流れる電流も変わることになる。
これにより、ａ点基準電圧も変動し、クランプ電圧も変動する。
【００２６】
図２に示す回路においては、ＮＰＮトランジスタＱ７と定電流Ｉ2 からなるバッファを追加することによって、このベース電流の影響を軽減することができる。
したがって、ａ点電圧の変動も小さくなり、出力クランプ電圧の変動も小さくなる。
【００２７】
なお、この回路で使用する定電流源回路は、電源電圧に依存しないものを用いるものである。
【００２８】
実施の形態３．
図３は、トランジスタＱ４およびＱ５のベース電流を軽減するためのバッファとして、トランジスタＱ７をＰＮＰトランジスタで構成したものである。
図３において、Ｑ１・Ｑ２はダーリントン出力回路を構成するＮＰＮトランジスタ、Ｑ３はマルチコレクタ構造ＰＮＰトランジスタ、Ｑ４はクランプ回路を構成するＰＮＰトランジスタ、Ｑ５・Ｑ６はクランプ回路を構成するＰＮＰトランジスタ、７はＰＮＰトランジスタである。
【００２９】
Ｉ1 は、第１の定電流源による定電流、Ｒ1 は抵抗、ａ点は、前記定電流源による定電流Ｉ1 によって抵抗Ｒ1 に生ずる電圧降下により基準電圧を生成した基準電圧生成部分である。
Ｉ2 は、第２の定電流源による定電流である。
【００３０】
図３に示す回路においては、ＰＮＰトランジスタＱ７と定電流Ｉ2 からなるバッファを追加することによって、このベース電流の影響を軽減することができる。
したがって、ａ点電圧の変動も小さくなり、出力クランプ電圧の変動も小さくなる。
【００３１】
なお、この回路で使用する定電流源回路は、電源電圧に依存しないものを用いるものである。
【００３２】
【発明の効果】
この発明によれば、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３３】
第１の発明によれば、定電流源による定電流により生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより、出力電流値によるクランプ電圧の変動を抑えるようにしたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３４】
第２の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより前記出力ダーリントン回路の第１のトランジスタのベースとその前段の第２のトランジスタのベースにトランジスタのベース・エミッタ電圧に相当する電圧差を設けて、出力電流値によるクランプ電圧の変動を抑えるようにしたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３５】
第３の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路の第１のＮＰＮトランジスタのベースに対しクランプ電圧を印加するとともに、前記出力ダーリントン回路の第１のＮＰＮトランジスタの前段として設けられた第２のＮＰＮトランジスタベースに対しクランプ電圧を印加するものにおいて、電源にエミッタを接続され第１および第２のコレクタを有するた第３のＰＮＰトランジスタと、前記第３のＰＮＰトランジスタの第１のコレクタならびに前記第１のＮＰＮトランジスタのベースおよび第２のＮＰＮトランジスタのエミッタにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第４のＰＮＰトランジスタと、前記第３のＰＮＰトランジスタの第２のコレクタならびに前記第２のＮＰＮトランジスタのベースにエミッタを接続され、コレクタを接地される第５のＰＮＰトランジスタと、前記第５のＰＮＰトランジスタのベースにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第６のＰＮＰトランジスタとを備えたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３６】
第４の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアを構成するトランジスタとしてＮＰＮトランジスタを用いたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３７】
第５の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧の間にＮＰＮトランジスタのエミッタフォロアによるバッファを用いたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３８】
第６の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間に、コレクタを電源に接続され、エミッタを第２の定電流源に接続されて、ベースも基準電圧が入力され、エミッタフォロアによるバッファを構成するＮＰＮトランジスタを設けたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００３９】
第７の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧の間にＰＮＰトランジスタのエミッタフォロアによるバッファを用いたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【００４０】
第８の発明によれば、定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路のトランジスタのベースに対しクランプ電圧を印加するとともに、クランプ回路のエミッタフォロアと基準電圧の間に、コレクタを接地され、エミッタを第２の定電流源を介して電源に接続されて、ベースに基準電圧を入力され、エミッタフォロアによるバッファを構成するＰＮＰトランジスタを設けたので、電源電圧変動に依存しないクランプ電圧を得るとともに、出力電流値によってクランプ電圧が変動しない出力クランプ回路を得ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の一形態による出力電流値によって、Ｈ出力電圧値が変化するような出力回路において、電源電圧・出力電流が変動してもクランプ電圧が変動しない出力クランプ回路を示す回路図である。
【図２】 この発明の他の実施の形態による出力電流値によって、Ｈ出力電圧値が変化するような出力回路において、電源電圧・出力電流が変動してもクランプ電圧が変動しない出力クランプ電圧の精度をさらに上げた出力クランプ回路を示す回路図である。
【図３】 この発明の他の実施の形態による、出力電流値によって、Ｈ出力電圧値が変化するような出力回路において、電源電圧・出力電流が変動してもクランプ電圧が変動しない出力クランプ電圧の精度をさらに上げた出力クランプ回路を示す回路図である。
【図４】 従来の出力クランプ回路を示す回路図である。
【符号の説明】
Ｑ１・Ｑ２ ダーリントン出力回路を構成するＮＰＮトランジスタ、Ｑ３ マルチコレクタ構造ＰＮＰトランジスタ、Ｑ４ クランプ回路を構成するＰＮＰトランジスタ、Ｑ５・Ｑ６ クランプ回路を構成するＰＮＰトランジスタ、Ｑ７ ＮＰＮトランジスタまたはＰＮＰトランジスタ。
Claims (8)
- 定電流源による定電流により生成した基準電圧によって出力ダーリントン回路の第１のトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第１のトランジスタの前段として設けられた第２のトランジスタのベースに対しクランプ電圧を印加するものにおいて、前記出力ダーリントン回路の第１および第２のトランジスタのベースに対し所定の段数のエミッタフォロアを構成するトランジスタを設け、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより、出力電流値によるクランプ電圧の変動を抑えるようにしたことを特徴とする出力クランプ回路。
- 定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路の第１のトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第１のトランジスタの前段として設けられた第２のトランジスタのベースに対しクランプ電圧を印加するものにおいて、前記出力ダーリントン回路の第１および第２のトランジスタのベースに対し所定の段数のエミッタフォロアを構成するトランジスタを設け、出力電流値に応じて前記エミッタフォロアを構成するトランジスタの段数を変えることにより前記出力ダーリントン回路の第１のトランジスタのベースとその前段の第２のトランジスタのベースにトランジスタのベース・エミッタ電圧に相当する電圧差を設けて、出力電流値によるクランプ電圧の変動を抑えるようにしたことを特徴とする出力クランプ回路。
- 定電流源による定電流を抵抗に流すことにより生成した基準電圧によって出力ダーリントン回路の第１のＮＰＮトランジスタのベースに対しクランプ電圧を印加するとともに、前記基準電圧によって前記出力ダーリントン回路に第１のトランジスタの前段として設けられた第２のＮＰＮトランジスタのベースに対しクランプ電圧を印加するものにおいて、電源にエミッタを接続され第１および第２のコレクタを有するた第３のＰＮＰトランジスタと、前記第３のＰＮＰトランジスタの第１のコレクタならびに前記第１のＮＰＮトランジスタのベースおよび第２のＮＰＮトランジスタのエミッタにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第４のＰＮＰトランジスタと、前記第３のＰＮＰトランジスタの第２のコレクタならびに前記第２のＮＰＮトランジスタのベースにエミッタを接続され、コレクタを接地される第５のＰＮＰトランジスタと、前記第５のＰＮＰトランジスタのベースにエミッタを接続され、コレクタを接地されて、ベースに基準電圧を入力される第６のＰＮＰトランジスタとを備えた請求項１または請求項２に記載の出力クランプ回路。
- クランプ回路のエミッタフォロアを構成するトランジスタとしてＮＰＮトランジスタを用いたことを特徴とする請求項１ないし請求項３のいずれかに記載の出力クランプ回路。
- クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間にＮＰＮトランジスタのエミッタフォロアによるバッファを用いたことを特徴とする請求項１ないし請求項４のいずれかに記載の出力クランプ回路。
- クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間に、コレクタを電源に接続され、エミッタを第２の定電流源に接続されて、ベースに基準電圧が入力され、エミッタフォロアによるバッファを構成するＮＰＮトランジスタを設けたことを特徴とする請求項５に記載の出力クランプ回路。
- クランプ回路のエミッタフォロアを構成するトランジスタと基準電圧との間にＰＮＰトランジスタのエミッタフォロアによるバッファを用いたことを特徴とする請求項１ないし請求項４のいずれかに記載の出力クランプ回路。
- クランプ回路のエミッタフォロアと基準電圧の間に、コレクタを接地され、エミッタを第２の定電流源を介して電源に接続されて、ベースに基準電圧を入力され、エミッタフォロアによるバッファを構成するＰＮＰトランジスタを設けたことを特徴とする請求項７に記載の出力クランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01028797A JP3704219B2 (ja) | 1997-01-23 | 1997-01-23 | 出力クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01028797A JP3704219B2 (ja) | 1997-01-23 | 1997-01-23 | 出力クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209783A JPH10209783A (ja) | 1998-08-07 |
| JP3704219B2 true JP3704219B2 (ja) | 2005-10-12 |
Family
ID=11746104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01028797A Expired - Fee Related JP3704219B2 (ja) | 1997-01-23 | 1997-01-23 | 出力クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3704219B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103138698A (zh) * | 2011-11-24 | 2013-06-05 | 国民技术股份有限公司 | 一种限幅电路 |
-
1997
- 1997-01-23 JP JP01028797A patent/JP3704219B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103138698A (zh) * | 2011-11-24 | 2013-06-05 | 国民技术股份有限公司 | 一种限幅电路 |
| CN103138698B (zh) * | 2011-11-24 | 2015-10-28 | 国民技术股份有限公司 | 一种限幅电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10209783A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5162751A (en) | Amplifier arrangement | |
| JP3704219B2 (ja) | 出力クランプ回路 | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| JP2685285B2 (ja) | トランジスタ回路 | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JP2000249728A (ja) | ピークホールド回路またはボトムホールド回路 | |
| JPH0554072B2 (ja) | ||
| JPH0851324A (ja) | バッファアンプ | |
| EP0384510B1 (en) | Differential amplifier | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP3009953B2 (ja) | ダンピング回路 | |
| KR940020691A (ko) | 집적 회로 증폭기(integrated circuit amplifiers) | |
| JP3103104B2 (ja) | バッファ回路 | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JP3675130B2 (ja) | 増幅回路 | |
| JPS61224727A (ja) | 出力回路 | |
| JPH06164262A (ja) | 飽和防止回路 | |
| JPS634962B2 (ja) | ||
| JPH0582679B2 (ja) | ||
| JPH0152929B2 (ja) | ||
| JPH0312487B2 (ja) | ||
| JPH0748653B2 (ja) | 半導体集積回路装置 | |
| JPS63231514A (ja) | 半導体集積回路 | |
| JPH04278611A (ja) | 定電流回路 | |
| JPH10190374A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050719 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050722 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080729 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |