JPS61224727A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPS61224727A JPS61224727A JP6632885A JP6632885A JPS61224727A JP S61224727 A JPS61224727 A JP S61224727A JP 6632885 A JP6632885 A JP 6632885A JP 6632885 A JP6632885 A JP 6632885A JP S61224727 A JPS61224727 A JP S61224727A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- turned
- level
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/088—Transistor-transistor logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はトーテムポール形ＴＴＬ出力回路に関し、ショ
ットキバリヤダイオードを使用しないで高速化を図ろう
とするものである。
ットキバリヤダイオードを使用しないで高速化を図ろう
とするものである。
トーテムポール形ＴＴＬ （Ｔｒａｎｓｉｓｔｏｒ Ｔ
ｒａｎｓｉｓｔｏｒＬｏｇｉｃ ）出力回路はロジック
即ちオンオフ動作形の集積回路（ＩＣ）では多用されて
おり、そして出力段トランジスタの飽和を防いで高速動
作可能にするために該トランジスタのベース、コレクタ
間にショットキバリヤダイオード（ＳＢＤ）を接続する
ことが行なわれている。
ｒａｎｓｉｓｔｏｒＬｏｇｉｃ ）出力回路はロジック
即ちオンオフ動作形の集積回路（ＩＣ）では多用されて
おり、そして出力段トランジスタの飽和を防いで高速動
作可能にするために該トランジスタのベース、コレクタ
間にショットキバリヤダイオード（ＳＢＤ）を接続する
ことが行なわれている。
ところでトーテムポール形ＴＴＬ出力回路はアナログ即
ちリニア動作形の集積回路でも使用されることがある。
ちリニア動作形の集積回路でも使用されることがある。
この出力回路を高速動作可能にするにはやはりＳＢＤク
ランプが有効であるが、アナログＩＣではＳＢＤクラン
プを施しにくい。即ちＳＢＤクランプはベース領域とバ
ルク（コレクタ領域）の各露出面に跨ってアルミニウム
を蒸着して行なうが、バルクとアルミニウムとはショッ
トキバリヤ接触にならねばならず、これにはバルクの不
純物濃度が低いことが必要であるが、アナログＩＣでは
バルクの不純物濃度が比較的高くショットキバリヤ接触
にはならない。勿論、ＳＢＤを形成するバルク部分にだ
け反対導電型の不純物をイオン注入して不純物濃度を下
げ、ＳＢＤが形成されるようにすることも考えられるが
、これでは余分の工程が必要になり、コスト的に不利で
ある。また電源電圧が高いなどの場合は耐圧の関係もあ
り、ＳＢＤクランプは施しにくい。
ランプが有効であるが、アナログＩＣではＳＢＤクラン
プを施しにくい。即ちＳＢＤクランプはベース領域とバ
ルク（コレクタ領域）の各露出面に跨ってアルミニウム
を蒸着して行なうが、バルクとアルミニウムとはショッ
トキバリヤ接触にならねばならず、これにはバルクの不
純物濃度が低いことが必要であるが、アナログＩＣでは
バルクの不純物濃度が比較的高くショットキバリヤ接触
にはならない。勿論、ＳＢＤを形成するバルク部分にだ
け反対導電型の不純物をイオン注入して不純物濃度を下
げ、ＳＢＤが形成されるようにすることも考えられるが
、これでは余分の工程が必要になり、コスト的に不利で
ある。また電源電圧が高いなどの場合は耐圧の関係もあ
り、ＳＢＤクランプは施しにくい。
それ数本発明はＳＢＤクランプ以外の回路でトランジス
タの飽和を防いで、高速化を図ろうとするものである。
タの飽和を防いで、高速化を図ろうとするものである。
（問題点を解決するための手段〕
本発明のトーテムポール形ＴＴＬ出力回路は、電源間に
トランジスタＱ６とダイオードＱ７とトランジスタＱ８
を直列に接続し、該ダイオードＱ７とトランジスタＱ８
との接続点を出力端子ＯＵＴとしてなる出力段、および
、電源間に抵抗Ｒ２、トランジスタＱ３、抵抗Ｒ３、お
よび抵抗Ｒ４を直列に接続してなる回路と、該トランジ
スタＱ３と共に入力信号を受けるトランジスタＱ４と抵
抗Ｒ６の直列接続回路と、抵抗Ｒ２とトランジスタＱ３
のコレクタとの接続点へ前記トランジスタＱ６のベース
を接続する抵抗Ｒ５と、トランジスタＱ３のエミッタを
出力端ＯＵＴへ接続するダイオードＱ５とを備え、前記
直列接続回路のトランジスタ側をトランジスタＱ６のベ
ースへ接続しそして抵抗側をトランジスタＱ８のベース
と共に抵抗Ｒ３とＲ４との直列接続点へ接続してなる入
力段と、電源と入力端ＩＮとの間に抵抗Ｒ１とダイオー
ドＱ１を直列接続し、抵抗Ｒ１とダイオードＱ１との接
続点から、Ｑ３コレクタに直列にＱ２を接続した回路を
有することを特徴とするものである。
トランジスタＱ６とダイオードＱ７とトランジスタＱ８
を直列に接続し、該ダイオードＱ７とトランジスタＱ８
との接続点を出力端子ＯＵＴとしてなる出力段、および
、電源間に抵抗Ｒ２、トランジスタＱ３、抵抗Ｒ３、お
よび抵抗Ｒ４を直列に接続してなる回路と、該トランジ
スタＱ３と共に入力信号を受けるトランジスタＱ４と抵
抗Ｒ６の直列接続回路と、抵抗Ｒ２とトランジスタＱ３
のコレクタとの接続点へ前記トランジスタＱ６のベース
を接続する抵抗Ｒ５と、トランジスタＱ３のエミッタを
出力端ＯＵＴへ接続するダイオードＱ５とを備え、前記
直列接続回路のトランジスタ側をトランジスタＱ６のベ
ースへ接続しそして抵抗側をトランジスタＱ８のベース
と共に抵抗Ｒ３とＲ４との直列接続点へ接続してなる入
力段と、電源と入力端ＩＮとの間に抵抗Ｒ１とダイオー
ドＱ１を直列接続し、抵抗Ｒ１とダイオードＱ１との接
続点から、Ｑ３コレクタに直列にＱ２を接続した回路を
有することを特徴とするものである。
図面で説明すると、ｎｐｎ）ランジスタＱ６、接合形ダ
イオードＱ７、ｎｐｎ）ランジスタＱ８はトーテムポー
ル形の出力段を構成し、ｎｐｎ ）ランジスタＱ３．Ｑ
４はその入力（ドライバ）段を構成する。ロジックＩＣ
の場合入力段トランジスタは１個であり、そして少なく
ともトランジスタＱ８のベース、コレクタ間をＳＢＤク
ランプする。本発明ではＳＢＤクランプはせず、そして
入力段トランジスタは出力段のドライブとトランジスタ
飽和防止を目的としてＱ３．Ｑ４の２個とし、Ｑｌ、Ｑ
２．Ｑ５を付加する。Ｒ１−Ｒ７は抵抗、Ｑｌ、Ｑ２．
Ｑ５は接合形ダイオード、ＶｃｃｓＧＮＤは電源の正側
、負側（グランド）、そしてＩＮは入力端子、ＯＵＴは
出力端子である。
イオードＱ７、ｎｐｎ）ランジスタＱ８はトーテムポー
ル形の出力段を構成し、ｎｐｎ ）ランジスタＱ３．Ｑ
４はその入力（ドライバ）段を構成する。ロジックＩＣ
の場合入力段トランジスタは１個であり、そして少なく
ともトランジスタＱ８のベース、コレクタ間をＳＢＤク
ランプする。本発明ではＳＢＤクランプはせず、そして
入力段トランジスタは出力段のドライブとトランジスタ
飽和防止を目的としてＱ３．Ｑ４の２個とし、Ｑｌ、Ｑ
２．Ｑ５を付加する。Ｒ１−Ｒ７は抵抗、Ｑｌ、Ｑ２．
Ｑ５は接合形ダイオード、ＶｃｃｓＧＮＤは電源の正側
、負側（グランド）、そしてＩＮは入力端子、ＯＵＴは
出力端子である。
動作を説明する。この回路はリニア動作するが、簡単化
してオンオフで説明すると、入力端子ＩＮがＨ（ハイ）
レベルになるとトランジスタＱ３とＱ４、更にＱ８がオ
ンになり、出力端子ＯＵＴはＬ（ロー）レベルになる。
してオンオフで説明すると、入力端子ＩＮがＨ（ハイ）
レベルになるとトランジスタＱ３とＱ４、更にＱ８がオ
ンになり、出力端子ＯＵＴはＬ（ロー）レベルになる。
トランジスタＱ６は、トランジスタＱ４のオンによりＲ
５に電圧降下が生じ、Ｑｌ、Ｑ２のレベルシフトによっ
て、Ｑ６のベース電位がＱｌのエミッター電位よりも下
げられるため、オフとなる。次に入力端子ＩＮがＬにな
るとＱ３．Ｑ４がオフ、Ｑ８もオフになり、Ｑ６はオン
になって出力端子ＯＵＴはＨになる。
５に電圧降下が生じ、Ｑｌ、Ｑ２のレベルシフトによっ
て、Ｑ６のベース電位がＱｌのエミッター電位よりも下
げられるため、オフとなる。次に入力端子ＩＮがＬにな
るとＱ３．Ｑ４がオフ、Ｑ８もオフになり、Ｑ６はオン
になって出力端子ＯＵＴはＨになる。
トランジスタＱ８がオン、Ｑ６がオフで出力端子ＯＵＴ
がＬのとき、該出力端子の電位がＱ８のベース電位より
下るとトランジスタＱ８は飽和する。ＳＢＤクランプは
これを避けるものであるが、本回路ではダイオードＱ５
が出力端子ＯＵＴの電位低下を抑え、トランジスタＱ８
の飽和を阻止する。
がＬのとき、該出力端子の電位がＱ８のベース電位より
下るとトランジスタＱ８は飽和する。ＳＢＤクランプは
これを避けるものであるが、本回路ではダイオードＱ５
が出力端子ＯＵＴの電位低下を抑え、トランジスタＱ８
の飽和を阻止する。
数式を用いて説明するに、出力端子ＯＵＴのＬレベルを
ｖｏＬとすると、トランジスタＱ８のコレクタ、エミッ
タ間電圧ＶＣＩＪは（１）式により求まる。
ｖｏＬとすると、トランジスタＱ８のコレクタ、エミッ
タ間電圧ＶＣＩＪは（１）式により求まる。
＝ ＶＢＥ８・ Ｒ３／Ｒ４・・曲（１）こ＼でＶＢＥ
８はトランジスタＱ８のベース、エミッタ間電圧、ＶＢ
Ｅ５はダイオードＱ５の順方向電圧であり＼ＶＢＥ８“
ＶＢＥ５とする。なおこの電圧についての記号法は他の
ものについても準用し、各トランジスタ等のＶＢＥが同
じという仮定は他でも準用する。（１１式からＲ３／Ｒ
４≧′１ならばＶＣＥ≧ＶＢＥであり、トランジスタＱ
８は飽和することがない。
８はトランジスタＱ８のベース、エミッタ間電圧、ＶＢ
Ｅ５はダイオードＱ５の順方向電圧であり＼ＶＢＥ８“
ＶＢＥ５とする。なおこの電圧についての記号法は他の
ものについても準用し、各トランジスタ等のＶＢＥが同
じという仮定は他でも準用する。（１１式からＲ３／Ｒ
４≧′１ならばＶＣＥ≧ＶＢＥであり、トランジスタＱ
８は飽和することがない。
出力がＬのときのトランジスタＱ６のベース電圧Ｖａは
（２）式で表わされ、Ｑ６のエミッタ電圧ｖｂは（３）
式、Ｑ６のベース、エミッタ間に加わる電圧Ｖａｂは（
４）式で表わされる。
（２）式で表わされ、Ｑ６のエミッタ電圧ｖｂは（３）
式、Ｑ６のベース、エミッタ間に加わる電圧Ｖａｂは（
４）式で表わされる。
Ｖａ” ＶＯＬ ＋ ＶＢＥ５ ＋ ＶＢＥ３ ＋ Ｖ
ＢＥＩ −ＶＢＥ２−Ｒ５・ＩＢ４ ＝ＶＯＬ＋２Ｖ
ＢＥ−Ｒ５・Ｖ ｂ” ＶＯＬ ＋Ｖ ＢＥ７
・・・−（３）Ｖａｂ＝Ｖａ−Ｖｂ＝Ｖ
ａｇ（１−） ””（４）２×Ｒ４ なおこ＼ではＲ３＝Ｒ６としており、従ってトランジス
タＱ３．Ｑ４のエミッタ電流ＩＢ３．ＩＥ４は等しく、
そしてトランジスタのベース電流は無視しているので抵
抗Ｒ４にはこれらの和の電流が流れるとする。ｖｓＡＴ
＜ｖａｂ＜ＶＢＥ６のときトランジスタＱ６はカットオ
フ状態とならないオフ状態となるため、（４）式から、
Ｒ４，Ｒ５をｖｃＵＴ＜Ｖ ＢＥ （１−−） ＜ Ｖ
ＢＥとすれば、トランジスＸＲ４ りＱ６は、カットオフ状態とならないオフ状態とするこ
とができる。イ且し、Ｖ２Ｏ丁とは、トランジスタＱ６
のカットオフする時のＶＢＥ電圧である。
ＢＥＩ −ＶＢＥ２−Ｒ５・ＩＢ４ ＝ＶＯＬ＋２Ｖ
ＢＥ−Ｒ５・Ｖ ｂ” ＶＯＬ ＋Ｖ ＢＥ７
・・・−（３）Ｖａｂ＝Ｖａ−Ｖｂ＝Ｖ
ａｇ（１−） ””（４）２×Ｒ４ なおこ＼ではＲ３＝Ｒ６としており、従ってトランジス
タＱ３．Ｑ４のエミッタ電流ＩＢ３．ＩＥ４は等しく、
そしてトランジスタのベース電流は無視しているので抵
抗Ｒ４にはこれらの和の電流が流れるとする。ｖｓＡＴ
＜ｖａｂ＜ＶＢＥ６のときトランジスタＱ６はカットオ
フ状態とならないオフ状態となるため、（４）式から、
Ｒ４，Ｒ５をｖｃＵＴ＜Ｖ ＢＥ （１−−） ＜ Ｖ
ＢＥとすれば、トランジスＸＲ４ りＱ６は、カットオフ状態とならないオフ状態とするこ
とができる。イ且し、Ｖ２Ｏ丁とは、トランジスタＱ６
のカットオフする時のＶＢＥ電圧である。
抵抗Ｒ１は、ダイオードＱｌ、Ｑ２がレベルシフトを行
なうためのプルアンプ用であり、抵抗Ｒ２はＶＯＲ（出
力端子ＯＵＴがＨレベル）のときトランジスタＱ６に自
己バイアスを行ない、ＶＯＬのときトランジスタＱ３．
Ｑ４にコレクタ電流を供給する。抵抗Ｒ７は、出力端子
ＯＵＴが短絡したときの保護抵抗である。
なうためのプルアンプ用であり、抵抗Ｒ２はＶＯＲ（出
力端子ＯＵＴがＨレベル）のときトランジスタＱ６に自
己バイアスを行ない、ＶＯＬのときトランジスタＱ３．
Ｑ４にコレクタ電流を供給する。抵抗Ｒ７は、出力端子
ＯＵＴが短絡したときの保護抵抗である。
数値例を挙げるとＲ１＝５にΩ、Ｒ２＝２にΩ、Ｒ３＝
Ｒ６−Ｒ５＝０．３にΩ、Ｒ４−ＩＫΩ、Ｒ７−５０Ω
である。
Ｒ６−Ｒ５＝０．３にΩ、Ｒ４−ＩＫΩ、Ｒ７−５０Ω
である。
以上説明したように本発明によればＳＢＤクランプを施
さずに出力段トランジスタの飽和を防ぎ、トーテムポー
ル形出力回路を高速動作させることができる。
さずに出力段トランジスタの飽和を防ぎ、トーテムポー
ル形出力回路を高速動作させることができる。
図面は本発明の実施例を示す回路図である。
図でＲ１−Ｒ７は抵抗、Ｑｌ、Ｑ２．Ｑ５．Ｑｌはダイ
オード、Ｑ３．Ｑ４．Ｑ６．Ｑ８はトラ・ンジスタ、Ｉ
Ｎは入力端子、ＯＵＴは出力端子、Ｖｃｃ、ＧＮＤは電
源である。
オード、Ｑ３．Ｑ４．Ｑ６．Ｑ８はトラ・ンジスタ、Ｉ
Ｎは入力端子、ＯＵＴは出力端子、Ｖｃｃ、ＧＮＤは電
源である。
Claims (1)
- 【特許請求の範囲】 電源間にトランジスタＱ６とダイオードＱ７とトランジ
スタＱ８を直列に接続し、該ダイオードＱ７とトランジ
スタＱ８との接続点を出力端子ＯＵＴとしてなる出力段
、および、 電源間に抵抗Ｒ２、トランジスタＱ３、抵抗Ｒ３、およ
び抵抗Ｒ４を直列に接続してなる回路と、該トランジス
タＱ３と共に入力信号を受けるトランジスタＱ４と抵抗
Ｒ６の直列接続回路と、抵抗Ｒ２とトランジスタＱ３の
コレクタとの接続点へ前記トランジスタＱ６のベースを
接続する抵抗Ｒ５と、トランジスタＱ３のエミッタを出
力端ＯＵＴへ接続するダイオードＱ５とを備え、前記直
列接続回路のトランジスタ側をトランジスタＱ６のベー
スへ接続しそして抵抗側をトランジスタＱ８のベースと
共に抵抗Ｒ３とＲ４との直列接続点へ接続してなる入力
段と、電源と入力端ＩＮとの間に抵抗Ｒ１とダイオード
Ｑ１を直列接続し、抵抗Ｒ１とダイオードＱ１との接続
点からＱ３のコレクタに直列にＱ２を接続した回路を有
することを特徴とするトーテムポール形ＴＴＬ出力回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6632885A JPS61224727A (ja) | 1985-03-29 | 1985-03-29 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6632885A JPS61224727A (ja) | 1985-03-29 | 1985-03-29 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61224727A true JPS61224727A (ja) | 1986-10-06 |
Family
ID=13312662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6632885A Pending JPS61224727A (ja) | 1985-03-29 | 1985-03-29 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61224727A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2643761A1 (fr) * | 1989-02-24 | 1990-08-31 | Sgs Thomson Microelectronics | Circuit de sortie compatible ttl a vitesse de commutation elevee |
| JPH04233323A (ja) * | 1990-06-13 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | 出力電圧をクランプするトランジスタ回路 |
| US5481216A (en) * | 1994-05-31 | 1996-01-02 | National Semiconductor Corporation | Transistor drive circuit with shunt transistor saturation control |
-
1985
- 1985-03-29 JP JP6632885A patent/JPS61224727A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2643761A1 (fr) * | 1989-02-24 | 1990-08-31 | Sgs Thomson Microelectronics | Circuit de sortie compatible ttl a vitesse de commutation elevee |
| US5034631A (en) * | 1989-02-24 | 1991-07-23 | Sgs-Thomson Microelectronics S.A. | TTL compatible output circuit with a high switching speed |
| JPH04233323A (ja) * | 1990-06-13 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | 出力電圧をクランプするトランジスタ回路 |
| US5481216A (en) * | 1994-05-31 | 1996-01-02 | National Semiconductor Corporation | Transistor drive circuit with shunt transistor saturation control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1525499A (en) | Transistor coupled logic circuit | |
| GB1531239A (en) | Logic circuit | |
| US3927333A (en) | Electronic circuit comprising complementary symmetrical transistors | |
| US4220877A (en) | Temperature compensated switching circuit | |
| JPS61224727A (ja) | 出力回路 | |
| KR940007299B1 (ko) | 반도체 집적회로 | |
| JPS61293022A (ja) | Ｅｃｌ−ｔｔｌ変換出力回路 | |
| US4743781A (en) | Dotting circuit with inhibit function | |
| KR960005617A (ko) | 고입력 임피던스 회로 및 반도체 장치 | |
| JPH02280412A (ja) | バイ・ｍｏｓ半導体集積回路 | |
| JPS63231514A (ja) | 半導体集積回路 | |
| JP3704219B2 (ja) | 出力クランプ回路 | |
| KR940020691A (ko) | 집적 회로 증폭기(integrated circuit amplifiers) | |
| JP3172310B2 (ja) | バッファ回路 | |
| SU1095354A1 (ru) | Операционный усилитель | |
| JPH0191524A (ja) | バイポ−ラ論理回路 | |
| KR930006087Y1 (ko) | 3진논리 버퍼 | |
| KR970077626A (ko) | 반도체 집적회로 | |
| JPH024503Y2 (ja) | ||
| JPS6281122A (ja) | Ｔｔｌ型回路 | |
| JPS6034284B2 (ja) | 増幅回路 | |
| JPH01144710A (ja) | 差動増幅回路 | |
| JPS6377218A (ja) | 半導体論理回路 | |
| JPS637014A (ja) | コンパレ−タ回路 | |
| JPS6190518A (ja) | ト−テムポ−ル型出力回路 |