JP3701992B2 - ライン・イメージ・センサの出力映像信号処理装置および方法 - Google Patents
ライン・イメージ・センサの出力映像信号処理装置および方法 Download PDFInfo
- Publication number
- JP3701992B2 JP3701992B2 JP24237494A JP24237494A JP3701992B2 JP 3701992 B2 JP3701992 B2 JP 3701992B2 JP 24237494 A JP24237494 A JP 24237494A JP 24237494 A JP24237494 A JP 24237494A JP 3701992 B2 JP3701992 B2 JP 3701992B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- image sensor
- video signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【０００１】
【技術分野】
この発明は，ライン・イメージ・センサから出力されるアナログ映像信号を処理する装置および方法に関し，とくにライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換するアナログ／ディジタル変換回路および方法に関する。
【０００２】
【発明の背景】
スキャナ，イメージ・リーダなどにおいては，ライン・イメージ・センサを用いて被写体が撮像される。ライン・イメージ・センサからアナログ映像信号が出力され，アナログ／ディジタル変換回路でディジタル画像データに変換される。変換されたディジタル画像データについて再生処理が施され，画像表示，プリント・アウトなどが行なわれる。スキャナ，イメージ・リーダなどにおいては，ライン・イメージ・センサから出力されるアナログ映像信号をアナログ／ディジタル変換回路においてアナログ／ディジタル変換処理することが必須となる。
【０００３】
アナログ／ディジタル変換処理においては，ライン・イメージ・センサから出力されるアナログ映像信号のレベルが，アナログ／ディジタル変換回路のダイナミック・レンジに収まるようにする必要がある。このため従来は次のような方法によりアナログ映像信号のレベルをアナログ／ディジタル変換回路のダイナミック・レンジに収まるようにしていた。
【０００４】
１つめの方法として，ＤＣレベル・シフト回路を介してライン・イメージ・センサとアナログ／ディジタル変換回路をＤＣ結合で接続して，ライン・イメージ・センサから出力されるアナログ映像信号をアナログ／ディジタル変換回路のダイナミック・レンジに収めるものである。この場合，アナログ／ディジタル変換回路のダイナミック・レンジに合わせるために，ＤＣレベル・シフト回路に用いられる電源電圧を大きくしなければならない。
【０００５】
そのほかの方法として，ライン・イメージ・センサとアナログ／ディジタル変換回路との間にクランプ回路およびバッファ回路を設け，ライン・イメージ・センサから出力されるアナログ映像信号のうち黒レベルを表わす基準信号をクランプ回路においてクランプし，バッファ回路を介してアナログ／ディジタル変換回路に与えるものがある。しかしながら，バッファ回路とアナログ／ディジタル変換回路との間はＤＣ結合となり，バッファ回路はアナログ／ディジタル変換回路の入力レンジを含む出力範囲をもつ必要がある。このため，バッファ回路の電源電圧を大きくしたり，バッファ回路に応じてアナログ／ディジタル変換回路を選択する必要が生じる。
【０００６】
これらの問題を解決するために，図９に示すようにアナログ／ディジタル変換回路の入力端で，ライン・イメージ・センサから出力されるアナログ映像信号をクランプすることが考えられる。
【０００７】
図９を参照して，ライン・イメージ・センサ50から出力されるアナログ映像信号はバッファ回路51を介してクランプ回路52に与えられる基準の黒レベルを表わす映像信号がクランプ電圧ＶC にクランプされる。クランプ回路52においてクランプされた映像信号がアナログ／ディジタル変換回路54に与えられディジタル画像データに変換される。
【０００８】
しかしながら，アナログ／ディジタル変換回路54が入力インピーダンスの低い回路や，入力バイアス電流の大きい回路の場合には，クランプ回路52に含まれるコンデンサからリーク電流が生じてしまうことがある。このため，図10に示すように基準の黒レベルを表わす映像信号をクランプ電圧にクランプすることが満足にできないことがある。また，入射光量が比較的少ない場合にライン・イメージ・センサから充分な大きさの信号出力を得るために，信号蓄積期間を長くすることがあるが，このとき基準の黒レベルをクランプする周期も長くなってしまうため，さらに精度良くクランプすることが困難になる。このためアナログ／ディジタル変換回路54のダイナミック・レンジを有効に用いることができないことがある。
【０００９】
【発明の開示】
この発明は，ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換するに際し，ライン・イメージ・センサから充分大きな映像信号を出力させ，また基準の黒レベルを精度良くクランプすることにより，アナログ／ディジタル変換回路のダイナミック・レンジを有効に用いることができるようにすることを目的とする。
【００１０】
第１の発明は，露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送して映像信号を出力するタイプのライン・イメージ・センサを用いた映像信号処理装置において，上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動する駆動手段，上記駆動手段によって上記ライン・イメージ・センサが駆動されることにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，第１の基準レベルにクランプする第１のクランプ回路，第２の基準レベルをもつ第２の基準信号を出力する基準信号発生回路，上記ライン・イメージ・センサから出力される映像信号のうち上記空読み期間における映像信号に，上記基準信号発生回路から出力される第２の基準信号を挿入する信号挿入回路，および上記信号挿入回路によって挿入された第２の基準信号のレベルを第３の基準レベルにクランプする第２のクランプ回路を備えていることを特徴とする。
【００１１】
第１の発明のライン・イメージ・センサの出力信号処理方法は，露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送して映像信号を出力するタイプのライン・イメージ・センサを用いた映像信号処理装置において，上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動し，上記ライン・イメージ・センサを駆動することにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，第１の基準レベルにクランプし，上記ライン・イメージ・センサから出力される映像信号のうち上記空読み期間における映像信号に，第２の基準レベルをもつ第２の基準信号を挿入し，上記挿入された第２の基準信号のレベルを第３の基準レベルにクランプすることを特徴とする。
【００１２】
第１の発明によると，上記ライン・イメージ・センサから出力される映像信号のうち上記基準映像信号のレベルが第１の基準レベルにクランプされる。上記空読み期間には上記ライン・イメージ・センサから出力される映像信号に第２の基準信号が挿入され，第２の基準信号のレベルが第３の基準レベルにクランプされる。
【００１３】
第１の発明によると，上記基準映像信号のレベルが上記第１の基準レベルにクランプされることに加えて，空読み期間において挿入された第２の基準信号のレベルが第３の基準レベルにクランプされる。第２の基準信号のレベルを第３の基準レベルにクランプする第２のクランプ処理においては，空読み期間内において第２の基準信号を任意に挿入でき，クランプ処理も可能となる。このため第２のクランプ処理に用いられるクランプ回路からリーク電流が生じても，またライン・イメージ・センサにおける信号蓄積期間を充分長く設定しても第２のクランプ処理の回数を増やすことにより空読み期間内における映像信号を，第３の基準レベルに戻すことが容易となる。したがって，ライン・イメージ・センサから出力されるアナログ映像信号をアナログ／ディジタル変換回路に与え，ディジタル画像データに変換する場合，アナログ映像信号の０レベルをアナログ／ディジタル変換回路の０レベルに合わせることができ，アナログ／ディジタル変換回路のダイナミック・レンジを有効に使用することができる。
【００１４】
基準映像信号のレベルを第１の基準レベルにクランプするクランプ回路には，たとえばフィードバック・クランプ回路が用いられる。
【００１５】
第２の発明は，露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送してアナログ映像信号を出力するタイプのライン・イメージ・センサを用い，上記ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換して出力するアナログ／ディジタル変換装置において，上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動する駆動手段，上記駆動手段によって上記ライン・イメージ・センサが駆動されることにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，基準レベルにクランプする第１のクランプ回路，上記第１のクランプ回路において上記基準映像信号のレベルが上記基準レベルにクランプされたアナログ映像信号を，与えられるクロック・パルスにもとづいてディジタル画像データに変換し，かつ与えられるクロック・パルスの周波数が低いほど入力インピーダンスが高くなるアナログ／ディジタル変換回路，および上記空読み期間の間，上記アナログ／ディジタル変換回路に与えられるクロック・パルスを停止するクロック・パルス制御手段を備えていることを特徴とする。
【００１６】
第２の発明のアナログ／ディジタル変換方法は，露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送してアナログ映像信号を出力するタイプのライン・イメージ・センサを用い，上記ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換して出力するアナログ／ディジタル変換装置において，上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動し，上記ライン・イメージ・センサを駆動することにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，基準レベルにクランプする第１のクランプ処理を行ない，第１のクランプ処理において上記基準映像信号のレベルが上記基準レベルにクランプされたアナログ映像信号を，与えられるクロック・パルスにもとづいてディジタル画像データに変換し，かつ与えられるクロック・パルスの周波数が低いほど入力インピーダンスが高くなるアナログ／ディジタル変換回路を用いてアナログ／ディジタル変換し，上記空読み期間の間，上記アナログ／ディジタル変換回路に与えられるクロック・パルスを停止することを特徴とする。
【００１７】
第２の発明によると，与えられるクロック・パルスの周波数が低くなるほど入力インピーダンスが高くなるアナログ／ディジタル変換回路が用いられ，上記空読み期間の間は上記アナログ／ディジタル変換回路に与えられるクロック・パルスは停止される。与えられるクロック・パルスが停止されるので上記アナログ／ディジタル変換回路の入力インピーダンスはきわめて高いものとなる。
【００１８】
第２の発明によると，上記空読み期間の間は，上記アナログ／ディジタル変換回路の入力インピーダンスがきわめて高くなるので，上記第１のクランプ回路からリーク電流が流れることが防止される。したがって，上記ライン・イメージ・センサにおける信号蓄積期間を充分長く設定し上記空読み期間が長くなったとしても上記第１のクランプ回路において上記基準映像信号を上記第１の基準レベルに容易にクランプできることになる。
【００１９】
第３の発明は，露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送してアナログ映像信号を出力するタイプのライン・イメージ・センサを用い，上記ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換して出力するアナログ／ディジタル変換装置において，上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動する駆動手段，上記駆動手段によって上記ライン・イメージ・センサが駆動されることにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，第１の基準レベルにクランプする第１のクランプ回路，第２の基準レベルをもつ第２の基準信号を出力する基準信号発生回路，上記ライン・イメージ・センサから出力される映像信号のうち上記空読み期間における映像信号に，上記基準信号発生回路から出力される第２の基準信号を挿入する信号挿入回路，および上記信号挿入回路によって挿入された第２の基準信号のレベルを第３の基準レベルにクランプする第２のクランプ回路，上記第２のクランプ回路において上記挿入された第２の基準信号のレベルが上記第３の基準レベルにクランプされたアナログ映像信号を，与えられるクロック・パルスにもとづいてディジタル画像データに変換し，かつ与えられるクロック・パルスの周波数が低いほど入力インピーダンスが高くなるアナログ／ディジタル変換回路，および上記空読み期間の間，上記アナログ／ディジタル変換回路に与えられるクロック・パルスを停止するクロック・パルス制御手段を備えていることを特徴とする。
【００２０】
第３の発明のアナログ／ディジタル変換方法は，露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送してアナログ映像信号を出力するタイプのライン・イメージ・センサを用い，上記ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換して出力するアナログ／ディジタル変換装置において，上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動し，上記ライン・イメージ・センサが駆動されることにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，第１の基準レベルにクランプし，上記ライン・イメージ・センサから出力される映像信号のうち，上記空読み期間における映像信号に，第２の基準レベルをもつ第２の基準信号を挿入し，上記挿入された第２の基準信号のレベルを第３の基準レベルにクランプし，上記挿入された第２の基準信号のレベルが上記第３の基準レベルにクランプされたアナログ映像信号を，与えられるクロック・パルスにもとづいてディジタル画像データに変換し，かつ与えられるクロック・パルスの周波数が低いほど入力インピーダンスが高くなるアナログ／ディジタル変換回路を用いてアナログ／ディジタル変換し，上記空読み期間の間，上記アナログ／ディジタル変換回路に与えられるクロック・パルスを停止することを特徴とする。
【００２１】
第３の発明によると，与えられるクロック・パルスの周波数が低くなるほど入力インピーダンスが高くなるアナログ／ディジタル変換回路が用いられ，上記空読み期間の間は上記アナログ／ディジタル変換回路に与えられるクロック・パルスは停止される。与えられるクロック・パルスが停止されるので，上記アナログ／ディジタル変換回路の入力インピーダンスはきわめて高いものとなる。
【００２２】
第３の発明によると，上記空読み期間の間は，上記アナログ／ディジタル変換回路の入力インピーダンスがきわめて高くなるので，上記第１のクランプ回路からリーク電流が流れることが防止される。
【００２３】
第３の発明によると，上記基準映像信号のレベルが上記第１の基準レベルにクランプされることに加えて，空読み期間において挿入された第２の基準信号のレベルが第３の基準レベルにクランプされる。第２の基準信号のレベルを第３の基準レベルにクランプする第２のクランプ処理においては，空読み期間内において第２の基準信号を任意に挿入でき，クランプ処理も可能となる。このため第２のクランプ処理に用いられるクランプ回路からリーク電流が生じても，第２のクランプ処理の回路を増やすことにより空読み期間内における映像信号を，第３の基準レベルに戻すことが容易となる。したがって，ライン・イメージ・センサから出力されるアナログ映像信号をアナログ／ディジタル変換回路に与え，ディジタル画像データに変換する場合，アナログ映像信号の０レベルをアナログ／ディジタル変換回路の０レベルに合わせることができ，アナログ／ディジタル変換回路のダイナミック・レンジを有効に使用することができる。上記基準映像信号のレベルが第１の基準レベルにクランプされるだけでなく，空読み期間において上記ライン・イメージ・センサから出力される映像信号に挿入された第２の基準信号のレベルが第３の基準レベルにクランプされる。
【００２４】
このように第１のクランプ回路における上記基準映像信号に対するクランプ以外に第２のクランプ回路においてクランプが行なわれ，しかも上記空読み期間の間は上記アナログ／ディジタル変換回路の入力インピーダンスがきわめて高くなり上記第２のクランプ処理を行なう回路からのリーク電流の発生が防止されているので，アナログ映像信号の０レベルをアナログ／ディジタル変換回路の０レベルに合わせることができ，アナログ／ディジタル変換回路のダイナミック・レンジを有効に使用することができる。
【００２５】
上記第１のクランプを行なう回路としては，たとえばフィードバック・クランプ回路が用いられる。
【００２６】
【実施例の説明】
図１はこの発明の実施例を示すもので，イメージ・スキャナの電気的構成のうちアナログ処理系の回路部分を抽出して示すものである。図２は図１に示すイメージ・スキャナに含まれるライン・イメージ・センサとしてのＣＣＤの模式図，図３は図１に示す回路に流れる信号を表わす信号波形図を示している。
【００２７】
図１を参照して，メイージ・スキャナにはＣＣＤ１が含まれている。イメージ・スキャナにはＣＣＤ駆動回路10が含まれており，ＣＣＤ駆動回路10からゲート・パルスφＧおよび転送パルスφＨが出力されＣＣＤ１に与えられることによりＣＣＤ１が駆動される。
【００２８】
ＣＣＤ１は，図２に示すようにライン・イメージ・センサであり，露光量に応じて信号電荷を蓄積するフォトセンサ部２，フォトセンサ部２において蓄積された信号電荷を転送して映像信号として出力する転送部４および転送部４から出力される映像信号を増幅して出力する増幅回路５から構成されている。
【００２９】
ＣＣＤ１のフォトセンサ部２の一部においては遮光のための遮光部３が形成されている。転送部４も遮光部３と同様に遮光されている。図２においては遮光部分はハッチングで示されている。
【００３０】
あらかじめ定められた露光期間の間フォトセンサ部２が露光され露光量に応じた信号電荷がフォトセンサ部２に蓄積される。露光期間が終了すると，ＣＣＤ駆動回路10からゲート・パルスφＧが出力されＣＣＤ１に与えられる。ＣＣＤ１にゲート・パルスφＧが与えられるとフォトセンサ部２に蓄積された信号電荷が転送部４に移される。転送部４には，ＣＣＤ駆動回路10から出力される転送パルスφＨが与えられており，この転送パルスφＨに応じて転送部４中を信号電荷が転送する。転送部４を転送した信号電荷は映像信号として出力され，増幅回路５において増幅されて出力される。ＣＣＤ１から出力される映像信号のうち，フォトセンサ部２の遮光されていない部分から得られる映像信号は蓄積された信号電荷量に応じた信号となるが，フォトセンサ部２に含まれる遮光部３から得られる信号は基準の黒レベルをもつ基準映像信号となりＣＣＤ１から出力される。
【００３１】
ＣＣＤ１においてフォトセンサ部２への露光および転送部４における転送が繰返され，ＣＣＤ１からの映像信号の出力が繰返される。
【００３２】
ＣＣＤ１においては，露光期間よりもフォトセンサ部２に蓄積された信号電荷の転送に要する期間（映像期間という）の方が短い期間となるようにゲート・パルスφＧおよび転送パルスφＨの周波数が定められている。したがって図３に信号波形Ａ0 として示されているように，フォトセンサ部２に蓄積された信号電荷を出力する映像期間の終了後に空読み期間が生じる。
【００３３】
ＣＣＤ１から出力される映像信号はＣＤＳ（コリレート・ダブル・サンプリング）回路11を介してＧＣＡ（ゲイン・コントロール・アンプ）12に与えられる。映像信号はＧＣＡ12において反転され反転映像信号Ａ1 として出力される。
【００３４】
映像信号Ａ1 において映像期間の信号がＣＣＤ１のフォトセンサ部２に蓄積された信号電荷にもとづくものであり，映像期間のうち基準期間の信号がＣＣＤ１の遮光部３にもとづいて得られる基準の黒レベルを表わす基準映像信号である。また空読み期間の信号は，フォトセンサ部２に蓄積された信号電荷の転送がすべて終了したあとにもＣＣＤ１の転送部４に転送パルスφＨが与えられることにより生じる信号である。
【００３５】
ＧＣＡ12から出力される映像信号Ａ1 は第１のクランプ回路13に与えられる。
【００３６】
第１のクランプ回路13にはコンデンサＣ1 ，スイッチ回路14および電源ＶR1が含まれている。第１のクランプ回路13には，基準期間においてＨレベルとなる第１のクランプ・パルスＣＰ1 が与えられる。第１のクランプ・パルスＣＰ1 が第１のクランプ回路13に与えられることによりスイッチ回路14がオンとなり基準映像信号のレベルが電源ＶR1の第１の基準電圧ＶR1（電源ＶR1の電圧も電源と同じく符号ＶR1を用いる）のレベルにクランプされる。
【００３７】
第１のクランプ回路13において，基準映像信号のレベルが電源ＶR1の第１の基準電圧ＶR1のレベルにクランプされた映像信号はハイ・インピーダンスをもつ増幅回路15に与えられて増幅される。第１のクランプ回路13に接続されている増幅回路15はハイ・インピーダンスの回路であるため，第１のクランプ回路13に含まれるコンデンサＣ1 からのリーク電流の発生も防止されている。
【００３８】
増幅回路15において増幅された映像信号は信号挿入回路16に与えられる。
【００３９】
信号挿入回路15には切替スイッチ17および第２の基準電圧ＶR2（第２の基準電圧ＶR2はたとえば第１の基準電圧ＶR1と同じ電圧に設定される。）をもつ電源ＶR2が含まれている。信号挿入回路16には空読み期間の期間よりも短い周期でＬレベルとなる切替制御信号ＢＬが与えられる。切替制御信号ＢＬがＨレベルのときは切替スイッチ17はＨ端子側が接続され，切替制御信号がＬレベルのときは切替スイッチ17はＬ端子側が接続される。したがって切替制御信号ＢＬがＬレベルとなる期間に，第２の基準電圧ＶR2をもつレベルの信号が映像信号に挿入されることとなる。
【００４０】
信号挿入回路17において信号が挿入された映像信号は増幅回路18において増幅されて第２のクランプ回路19に与えられる。
【００４１】
第２のクランプ回路19にはコンデンサＣ2 ，スイッチ回路20および電源ＶC が含まれている。第２のクランプ回路19には切替制御信号ＢＬがＬレベルとなる周期に同期してＨレベルとなる第２のクランプ・パルスＣＰ2 が与えられる。第２のクランプ・パルスＣＰ2 が第２のクランプ回路19に与えられることによりスイッチ回路20がオンとなり基準映像信号のレベルが電源ＶC の第３の基準電圧ＶC （第３の基準電圧ＶC も第２の基準電圧ＶR2と同様に第１の基準電圧ＶR1と同じ電圧に設定される。）（電源ＶC の電圧も電源と同じく符号ＶC を用いる）のレベルにクランプされる。
【００４２】
第２のクランプ回路19において空読み期間における信号が第３の基準電圧ＶC のレベルにクランプされた映像信号はアナログ／ディジタル変換回路21に与えられ，アナログ信号からディジタル画像データに変換されて出力される。
【００４３】
図１に示す回路では，空読み期間において第２の基準電圧ＶR2をもつレベルの信号が挿入され挿入された信号のレベルが第３の基準電圧ＶC のレベルにクランプされている。空読み期間に挿入する信号の数を増やすことができ，挿入する信号の数を増やすことにより第２のクランプ回路19におけるクランプの回数も増える。図３に矢印Ｂで示すように第２のクランプ回路19に含まれるコンデンサＣ2 からリーク電流が発生しても，第２のクランプ回路19におけるクランプの回数を増やすことにより空読み期間に挿入された信号のレベルを第３の基準レベルに一致させることができる。したがって映像信号の基準期間における信号レベルをアナログ／ディジタル変換回路21の基準レベルに容易に一致させることができるようになる。また，空読み期間に挿入する信号の幅を任意に広くすることができるので，挿入する信号の幅を広くすることにより第２のクランプ回路19におけるクランプを確実にできる。
【００４４】
このように本実施例では，充分な信号出力を得るために空読み期間を長くし露光期間が長くなるように設定しても，良好なクランプが行なえるため，アナログ／ディジタル変換回路のダイナミック・レンジを有効に利用できる。
【００４５】
図４は他の実施例を示すもので，イメージ・スキャナの電気的構成のうちアナログ処理系の回路部分を抽出して示すものである。図４において図２に示すものと同一物には同一符号を付し説明を省略する。
【００４６】
ＣＣＤ１から出力される映像信号はバッファ回路22を介してＣＤＳ回路11に与えられる。ＣＤＳ回路11にはサンプリング・パルスＤＳ1 およびＤＳ2 に応じてオンとなるスイッチ回路23および24が含まれており，入力する映像信号のサンプリング処理が行なわれて出力される。
【００４７】
ＣＤＳ回路11から出力される映像信号はＧＣＡ12Ａの負入力端子に与えられ，反転して出力される。
【００４８】
ＧＣＡ12Ａの出力端子と正入力端子との間にはフィードバック・クランプ回路（第１のクランプ回路）13Ａが接続されている。
【００４９】
フィードバック・クランプ回路13Ａには差動増幅回路25，スイッチ回路26およびコンデンサＣ3 が含まれている。差動増幅回路25の負入力端子にはＧＣＡ12Ａの出力映像信号が与えられ，正入力端子には電源回路27から出力される電圧ＶR1が与えられる。フィードバック・クランプ回路13Ａに，基準期間において第１のクランプ・パルスＣＰ1 が与えられるとスイッチ回路26がオンされコンデンサＣ3 が充電される。これにより，ＧＣＡ回路12Ａから出力される映像信号のうち基準信号のレベルが電圧ＶR1のレベルにクランプされる。
【００５０】
ＧＣＡ12Ａから出力される映像信号は切替スイッチ17ＡのＨ端子側に与えられる。切替スイッチ17ＡのＬ端子側には電源回路27から出力される電圧ＶR2が与えられる。
【００５１】
切替スイッチ17Ａには切替制御信号ＢＬが与えられており，切替制御信号ＢＬがＨレベルの間切替スイッチ17ＡはＨ端子側が接続され，切替制御信号ＢＬがＬレベルの間切替スイッチ17ＡはＬ端子側が接続される。これにより空読み時間の間の映像信号に電圧ＶR2をもつ信号が挿入される。
【００５２】
切替スイッチ17Ａを通して出力される映像信号は増幅回路18を介して第２のクランプ回路19Ａに与えられる。
【００５３】
第２のクランプ回路19ＡにはコンデンサＣ4 ，スイッチ回路20および電源ＶC が含まれている。第２のクランプ回路19には切替制御信号ＢＬがＬレベルとなる周期に同期してＨレベルとなる第２のクランプ・パルスＣＰ2 が与えられる。第２のクランプ・パルスＣＰ2 が第２のクランプ回路19Ａに与えられることによりスイッチ回路20がオンとなり，空読み期間中に挿入された信号のレベルが電圧ＶC のレベルにクランプされる。
【００５４】
アナログ／ディジタル変換回路21Ａには端子ＶＲＴおよびＶＲＢが設定されており，端子ＶＲＴおよびＶＲＢに与えられる電圧によりアナログ／ディジタル変換回路21Ａのダイナミック・レンジが定められる。図４に示す実施例においては端子ＶＲＢに電圧ＶC が与えられ，端子ＶＲＴに電圧ＶC よりも高い電圧Ｖが与えられている。
【００５５】
第２のクランプ回路19Ａの出力映像信号はアナログ／ディジタル変換回路21Ａに与えられ，端子ＶＲＴおよびＶＲＢに与えられる電圧ＶC およびＶとの間のダイナミック・レンジで定められる精度でディジタル画像データに変換される。
【００５６】
図５はさらに他の実施例を示すもので，イメージ・スキャナの電気的構成のうちアナログ処理系の回路部分を抽出して示すものである。図５において，図１に示すものと同一物には同一符号を付して説明を省略する。図６は図５に示す回路に流れる信号を表わす信号波形図である。
【００５７】
図５に示す回路では，与えられるクロック・パルスの周波数に反比例した入力インピーダンスとなるアナログ／ディジタル変換回路が用いられている。したがってアナログ／ディジタル変換回路の入力インピーダンスは，与えられるクロック・パルスの周波数が高くなるほど入力インピーダンスは低くなり，与えられるクロック・パルスの周波数が低くなるほど入力インピーダンスは高くなる。たとえばＣＭＯＳのチョッパー型コンパレータを使ったアナログ／ディジタル変換回路がこの様な特性を持っている。
【００５８】
また図５に示す回路のクランプ回路30は，図１および図４に示した第１のクランプ回路と同様に，ＣＣＤ１から出力される基準映像信号のレベルを電圧ＶR1のレベルにクランプする回路である。このクランプ回路30は図１および図４に示す回路と異なり，アナログ／ディジタル変換回路32の入力端に直接接続されている。
【００５９】
ＣＣＤ１から出力される映像信号はＣＤＳ回路11，ＧＣＡ12および増幅回路18を介してクランプ回路30に与えられる。クランプ回路には，図１に示す第１のクランプ回路13と同様にコンデンサＣ4 ，スイッチ回路31および電圧ＶR1を有する電源ＶR1が含まれている。クランプ回路30には基準映像信号の期間に合わせてＨレベルとなるクランプ・パルスＣＰが与えられている。クランプ・パルスＣＰがクランプ回路30に与えられるとスイッチ回路31がオンとなりクランプ回路30に与えられる映像信号のうち基準映像信号のレベルが電圧ＶR1のレベルにクランプされる。
【００６０】
アナログ／ディジタル変換回路32のクロック入力端子にはアンド回路33を介してクロック・パルスが与えられる。アンド回路33にはクロック・パルスのほかにＣＣＤ１から出力される映像信号の空読み期間の間Ｌレベルとなるクロック制御信号ＣＳが与えられている。したがってアナログ／ディジタル変換回路32のクロック入力端子にはＣＣＤ１から出力される映像信号のうち映像期間の間だけクロック・パルスが入力し，空読み期間の間はクロック・パルスは入力されない。
【００６１】
空読み期間の間はアナログ／ディジタル変換回路32のクロック入力端子にクロック・パルスは入力しないので空読み期間中はアナログ／ディジタル変換回路32はきわめて高い入力インピーダンスをもつことになる。したがって，空読み期間において，クランプ回路30に含まれるコンデンサＣ4 から，リーク電流がアナログ／ディジタル変換回路32に流入することが防止される。このためクランプ回路30におけるクランプだけで精度良いクランプ処理を達成できる。したがって，映像信号の基準レベルをアナログ／ディジタル変換回路のダイナミック・レンジ内に精度良く設定することが容易になる。
【００６２】
図７はさらに他の実施例を示すもので，イメージ・スキャナの電気的構成のうちアナログ処理系の回路部分を抽出して示すものである。図７において，図１に示すものと同一物には同一符号を付して説明を省略する。図８は図７に示す回路に流れる信号を表わす信号波形図である。
【００６３】
図７に示す回路では，図５に示す回路と同様に与えられるクロック・パルスの周波数が低いほどインピーダンスが高くなるアナログ／ディジタル変換回路32が用いられる。このアナログ／ディジタル変換回路32には図５における回路と同様にＣＣＤ１からの出力映像信号の映像期間の間のみクロック・パルスが与えられる。
【００６４】
さらに図７に示す回路では，図１に示す回路と同様に第１のクランプ回路13，信号挿入回路17および第２のクランプ回路19が設けられている。
【００６５】
第１のクランプ回路13にはＣＣＤ１からの基準映像信号の期間に合わせてＨレベルとなるクランプ・パルスＣＰ1 が与えられている。信号挿入回路17にはＣＣＤ１から出力される映像信号の空読み期間の間，ＣＣＤ１の出力映像信号に電圧ＶR2のレベルの信号が挿入されるように制御信号が与えられている。第２のクランプ回路19にはＣＣＤ１の出力映像信号の空読み期間中においてＨレベルとなるクランプ・パルスＣＰ2 が与えられている。
【００６６】
このようにして，図７に示す回路では，図１に示す実施例と同様に，空読み期間において幅の広いクランプ・パルスを用いてクランプ処理を確実に行なうことができる。しかも空読み期間中には，アナログ／ディジタル変換回路32にはクロック・パルスが与えられず，入力インピーダンスは高いものとされているから第２のクランプ回路19に含まれるコンデンサＣ2 からのリーク電流がアナログ／ディジタル変換回路に流入することも防止され，精度良いクランプ処理を達成できる。
【００６７】
以上詳説した様に本発明によれば，ライン・イメージ・センサにおける露光期間を充分長く設定した場合にも精度良いクランプが可能となる。したがって充分大きな映像信号を出力させるとともに基準の黒レベルをアナログ／ディジタル変換回路の基準レベルに精度良くクランプすることができる様になり，アナログ／ディジタル変換回路のダイナミック・レンジを有効に用いることがきわめて容易になる。
【図面の簡単な説明】
【図１】この発明の実施例を示すもので，イメージ・スキャナのアナログ映像信号処理系の回路部分を抽出して示している。
【図２】ＣＣＤの模式図である。
【図３】図１の回路に流れる信号を表わす信号波形図である。
【図４】この発明の他の実施例を示すもので，イメージ・スキャナのアナログ映像信号処理系の回路部分を抽出して示している。
【図５】この発明の他の実施例を示すもので，イメージ・スキャナのアナログ映像信号処理系の回路部分を抽出して示している。
【図６】図５の回路に流れる信号を表わす信号波形図である。
【図７】この発明の他の実施例を示すもので，イメージ・スキャナのアナログ映像信号処理系の回路部分を抽出して示している。
【図８】図７の回路に流れる信号を表わす信号波形図である。
【図９】従来のイメージ・スキャナのアナログ映像信号処理系の回路部分を抽出して示している。
【図１０】図９の回路に流れる信号を表わす信号波形図である。
【符号の説明】
１ ＣＣＤ
10 ＣＣＤ駆動回路
13 第１のクランプ回路
13Ａ フィードバック・クランプ回路
17 信号挿入回路
17Ａ 切替スイッチ
19，19Ａ 第２のクランプ回路
21，32 アナログ／ディジタル変換回路
【技術分野】
この発明は，ライン・イメージ・センサから出力されるアナログ映像信号を処理する装置および方法に関し，とくにライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換するアナログ／ディジタル変換回路および方法に関する。
【０００２】
【発明の背景】
スキャナ，イメージ・リーダなどにおいては，ライン・イメージ・センサを用いて被写体が撮像される。ライン・イメージ・センサからアナログ映像信号が出力され，アナログ／ディジタル変換回路でディジタル画像データに変換される。変換されたディジタル画像データについて再生処理が施され，画像表示，プリント・アウトなどが行なわれる。スキャナ，イメージ・リーダなどにおいては，ライン・イメージ・センサから出力されるアナログ映像信号をアナログ／ディジタル変換回路においてアナログ／ディジタル変換処理することが必須となる。
【０００３】
アナログ／ディジタル変換処理においては，ライン・イメージ・センサから出力されるアナログ映像信号のレベルが，アナログ／ディジタル変換回路のダイナミック・レンジに収まるようにする必要がある。このため従来は次のような方法によりアナログ映像信号のレベルをアナログ／ディジタル変換回路のダイナミック・レンジに収まるようにしていた。
【０００４】
１つめの方法として，ＤＣレベル・シフト回路を介してライン・イメージ・センサとアナログ／ディジタル変換回路をＤＣ結合で接続して，ライン・イメージ・センサから出力されるアナログ映像信号をアナログ／ディジタル変換回路のダイナミック・レンジに収めるものである。この場合，アナログ／ディジタル変換回路のダイナミック・レンジに合わせるために，ＤＣレベル・シフト回路に用いられる電源電圧を大きくしなければならない。
【０００５】
そのほかの方法として，ライン・イメージ・センサとアナログ／ディジタル変換回路との間にクランプ回路およびバッファ回路を設け，ライン・イメージ・センサから出力されるアナログ映像信号のうち黒レベルを表わす基準信号をクランプ回路においてクランプし，バッファ回路を介してアナログ／ディジタル変換回路に与えるものがある。しかしながら，バッファ回路とアナログ／ディジタル変換回路との間はＤＣ結合となり，バッファ回路はアナログ／ディジタル変換回路の入力レンジを含む出力範囲をもつ必要がある。このため，バッファ回路の電源電圧を大きくしたり，バッファ回路に応じてアナログ／ディジタル変換回路を選択する必要が生じる。
【０００６】
これらの問題を解決するために，図９に示すようにアナログ／ディジタル変換回路の入力端で，ライン・イメージ・センサから出力されるアナログ映像信号をクランプすることが考えられる。
【０００７】
図９を参照して，ライン・イメージ・センサ50から出力されるアナログ映像信号はバッファ回路51を介してクランプ回路52に与えられる基準の黒レベルを表わす映像信号がクランプ電圧ＶC にクランプされる。クランプ回路52においてクランプされた映像信号がアナログ／ディジタル変換回路54に与えられディジタル画像データに変換される。
【０００８】
しかしながら，アナログ／ディジタル変換回路54が入力インピーダンスの低い回路や，入力バイアス電流の大きい回路の場合には，クランプ回路52に含まれるコンデンサからリーク電流が生じてしまうことがある。このため，図10に示すように基準の黒レベルを表わす映像信号をクランプ電圧にクランプすることが満足にできないことがある。また，入射光量が比較的少ない場合にライン・イメージ・センサから充分な大きさの信号出力を得るために，信号蓄積期間を長くすることがあるが，このとき基準の黒レベルをクランプする周期も長くなってしまうため，さらに精度良くクランプすることが困難になる。このためアナログ／ディジタル変換回路54のダイナミック・レンジを有効に用いることができないことがある。
【０００９】
【発明の開示】
この発明は，ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換するに際し，ライン・イメージ・センサから充分大きな映像信号を出力させ，また基準の黒レベルを精度良くクランプすることにより，アナログ／ディジタル変換回路のダイナミック・レンジを有効に用いることができるようにすることを目的とする。
【００１０】
第１の発明は，露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送して映像信号を出力するタイプのライン・イメージ・センサを用いた映像信号処理装置において，上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動する駆動手段，上記駆動手段によって上記ライン・イメージ・センサが駆動されることにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，第１の基準レベルにクランプする第１のクランプ回路，第２の基準レベルをもつ第２の基準信号を出力する基準信号発生回路，上記ライン・イメージ・センサから出力される映像信号のうち上記空読み期間における映像信号に，上記基準信号発生回路から出力される第２の基準信号を挿入する信号挿入回路，および上記信号挿入回路によって挿入された第２の基準信号のレベルを第３の基準レベルにクランプする第２のクランプ回路を備えていることを特徴とする。
【００１１】
第１の発明のライン・イメージ・センサの出力信号処理方法は，露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送して映像信号を出力するタイプのライン・イメージ・センサを用いた映像信号処理装置において，上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動し，上記ライン・イメージ・センサを駆動することにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，第１の基準レベルにクランプし，上記ライン・イメージ・センサから出力される映像信号のうち上記空読み期間における映像信号に，第２の基準レベルをもつ第２の基準信号を挿入し，上記挿入された第２の基準信号のレベルを第３の基準レベルにクランプすることを特徴とする。
【００１２】
第１の発明によると，上記ライン・イメージ・センサから出力される映像信号のうち上記基準映像信号のレベルが第１の基準レベルにクランプされる。上記空読み期間には上記ライン・イメージ・センサから出力される映像信号に第２の基準信号が挿入され，第２の基準信号のレベルが第３の基準レベルにクランプされる。
【００１３】
第１の発明によると，上記基準映像信号のレベルが上記第１の基準レベルにクランプされることに加えて，空読み期間において挿入された第２の基準信号のレベルが第３の基準レベルにクランプされる。第２の基準信号のレベルを第３の基準レベルにクランプする第２のクランプ処理においては，空読み期間内において第２の基準信号を任意に挿入でき，クランプ処理も可能となる。このため第２のクランプ処理に用いられるクランプ回路からリーク電流が生じても，またライン・イメージ・センサにおける信号蓄積期間を充分長く設定しても第２のクランプ処理の回数を増やすことにより空読み期間内における映像信号を，第３の基準レベルに戻すことが容易となる。したがって，ライン・イメージ・センサから出力されるアナログ映像信号をアナログ／ディジタル変換回路に与え，ディジタル画像データに変換する場合，アナログ映像信号の０レベルをアナログ／ディジタル変換回路の０レベルに合わせることができ，アナログ／ディジタル変換回路のダイナミック・レンジを有効に使用することができる。
【００１４】
基準映像信号のレベルを第１の基準レベルにクランプするクランプ回路には，たとえばフィードバック・クランプ回路が用いられる。
【００１５】
第２の発明は，露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送してアナログ映像信号を出力するタイプのライン・イメージ・センサを用い，上記ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換して出力するアナログ／ディジタル変換装置において，上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動する駆動手段，上記駆動手段によって上記ライン・イメージ・センサが駆動されることにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，基準レベルにクランプする第１のクランプ回路，上記第１のクランプ回路において上記基準映像信号のレベルが上記基準レベルにクランプされたアナログ映像信号を，与えられるクロック・パルスにもとづいてディジタル画像データに変換し，かつ与えられるクロック・パルスの周波数が低いほど入力インピーダンスが高くなるアナログ／ディジタル変換回路，および上記空読み期間の間，上記アナログ／ディジタル変換回路に与えられるクロック・パルスを停止するクロック・パルス制御手段を備えていることを特徴とする。
【００１６】
第２の発明のアナログ／ディジタル変換方法は，露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送してアナログ映像信号を出力するタイプのライン・イメージ・センサを用い，上記ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換して出力するアナログ／ディジタル変換装置において，上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動し，上記ライン・イメージ・センサを駆動することにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，基準レベルにクランプする第１のクランプ処理を行ない，第１のクランプ処理において上記基準映像信号のレベルが上記基準レベルにクランプされたアナログ映像信号を，与えられるクロック・パルスにもとづいてディジタル画像データに変換し，かつ与えられるクロック・パルスの周波数が低いほど入力インピーダンスが高くなるアナログ／ディジタル変換回路を用いてアナログ／ディジタル変換し，上記空読み期間の間，上記アナログ／ディジタル変換回路に与えられるクロック・パルスを停止することを特徴とする。
【００１７】
第２の発明によると，与えられるクロック・パルスの周波数が低くなるほど入力インピーダンスが高くなるアナログ／ディジタル変換回路が用いられ，上記空読み期間の間は上記アナログ／ディジタル変換回路に与えられるクロック・パルスは停止される。与えられるクロック・パルスが停止されるので上記アナログ／ディジタル変換回路の入力インピーダンスはきわめて高いものとなる。
【００１８】
第２の発明によると，上記空読み期間の間は，上記アナログ／ディジタル変換回路の入力インピーダンスがきわめて高くなるので，上記第１のクランプ回路からリーク電流が流れることが防止される。したがって，上記ライン・イメージ・センサにおける信号蓄積期間を充分長く設定し上記空読み期間が長くなったとしても上記第１のクランプ回路において上記基準映像信号を上記第１の基準レベルに容易にクランプできることになる。
【００１９】
第３の発明は，露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送してアナログ映像信号を出力するタイプのライン・イメージ・センサを用い，上記ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換して出力するアナログ／ディジタル変換装置において，上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動する駆動手段，上記駆動手段によって上記ライン・イメージ・センサが駆動されることにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，第１の基準レベルにクランプする第１のクランプ回路，第２の基準レベルをもつ第２の基準信号を出力する基準信号発生回路，上記ライン・イメージ・センサから出力される映像信号のうち上記空読み期間における映像信号に，上記基準信号発生回路から出力される第２の基準信号を挿入する信号挿入回路，および上記信号挿入回路によって挿入された第２の基準信号のレベルを第３の基準レベルにクランプする第２のクランプ回路，上記第２のクランプ回路において上記挿入された第２の基準信号のレベルが上記第３の基準レベルにクランプされたアナログ映像信号を，与えられるクロック・パルスにもとづいてディジタル画像データに変換し，かつ与えられるクロック・パルスの周波数が低いほど入力インピーダンスが高くなるアナログ／ディジタル変換回路，および上記空読み期間の間，上記アナログ／ディジタル変換回路に与えられるクロック・パルスを停止するクロック・パルス制御手段を備えていることを特徴とする。
【００２０】
第３の発明のアナログ／ディジタル変換方法は，露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送してアナログ映像信号を出力するタイプのライン・イメージ・センサを用い，上記ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換して出力するアナログ／ディジタル変換装置において，上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動し，上記ライン・イメージ・センサが駆動されることにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，第１の基準レベルにクランプし，上記ライン・イメージ・センサから出力される映像信号のうち，上記空読み期間における映像信号に，第２の基準レベルをもつ第２の基準信号を挿入し，上記挿入された第２の基準信号のレベルを第３の基準レベルにクランプし，上記挿入された第２の基準信号のレベルが上記第３の基準レベルにクランプされたアナログ映像信号を，与えられるクロック・パルスにもとづいてディジタル画像データに変換し，かつ与えられるクロック・パルスの周波数が低いほど入力インピーダンスが高くなるアナログ／ディジタル変換回路を用いてアナログ／ディジタル変換し，上記空読み期間の間，上記アナログ／ディジタル変換回路に与えられるクロック・パルスを停止することを特徴とする。
【００２１】
第３の発明によると，与えられるクロック・パルスの周波数が低くなるほど入力インピーダンスが高くなるアナログ／ディジタル変換回路が用いられ，上記空読み期間の間は上記アナログ／ディジタル変換回路に与えられるクロック・パルスは停止される。与えられるクロック・パルスが停止されるので，上記アナログ／ディジタル変換回路の入力インピーダンスはきわめて高いものとなる。
【００２２】
第３の発明によると，上記空読み期間の間は，上記アナログ／ディジタル変換回路の入力インピーダンスがきわめて高くなるので，上記第１のクランプ回路からリーク電流が流れることが防止される。
【００２３】
第３の発明によると，上記基準映像信号のレベルが上記第１の基準レベルにクランプされることに加えて，空読み期間において挿入された第２の基準信号のレベルが第３の基準レベルにクランプされる。第２の基準信号のレベルを第３の基準レベルにクランプする第２のクランプ処理においては，空読み期間内において第２の基準信号を任意に挿入でき，クランプ処理も可能となる。このため第２のクランプ処理に用いられるクランプ回路からリーク電流が生じても，第２のクランプ処理の回路を増やすことにより空読み期間内における映像信号を，第３の基準レベルに戻すことが容易となる。したがって，ライン・イメージ・センサから出力されるアナログ映像信号をアナログ／ディジタル変換回路に与え，ディジタル画像データに変換する場合，アナログ映像信号の０レベルをアナログ／ディジタル変換回路の０レベルに合わせることができ，アナログ／ディジタル変換回路のダイナミック・レンジを有効に使用することができる。上記基準映像信号のレベルが第１の基準レベルにクランプされるだけでなく，空読み期間において上記ライン・イメージ・センサから出力される映像信号に挿入された第２の基準信号のレベルが第３の基準レベルにクランプされる。
【００２４】
このように第１のクランプ回路における上記基準映像信号に対するクランプ以外に第２のクランプ回路においてクランプが行なわれ，しかも上記空読み期間の間は上記アナログ／ディジタル変換回路の入力インピーダンスがきわめて高くなり上記第２のクランプ処理を行なう回路からのリーク電流の発生が防止されているので，アナログ映像信号の０レベルをアナログ／ディジタル変換回路の０レベルに合わせることができ，アナログ／ディジタル変換回路のダイナミック・レンジを有効に使用することができる。
【００２５】
上記第１のクランプを行なう回路としては，たとえばフィードバック・クランプ回路が用いられる。
【００２６】
【実施例の説明】
図１はこの発明の実施例を示すもので，イメージ・スキャナの電気的構成のうちアナログ処理系の回路部分を抽出して示すものである。図２は図１に示すイメージ・スキャナに含まれるライン・イメージ・センサとしてのＣＣＤの模式図，図３は図１に示す回路に流れる信号を表わす信号波形図を示している。
【００２７】
図１を参照して，メイージ・スキャナにはＣＣＤ１が含まれている。イメージ・スキャナにはＣＣＤ駆動回路10が含まれており，ＣＣＤ駆動回路10からゲート・パルスφＧおよび転送パルスφＨが出力されＣＣＤ１に与えられることによりＣＣＤ１が駆動される。
【００２８】
ＣＣＤ１は，図２に示すようにライン・イメージ・センサであり，露光量に応じて信号電荷を蓄積するフォトセンサ部２，フォトセンサ部２において蓄積された信号電荷を転送して映像信号として出力する転送部４および転送部４から出力される映像信号を増幅して出力する増幅回路５から構成されている。
【００２９】
ＣＣＤ１のフォトセンサ部２の一部においては遮光のための遮光部３が形成されている。転送部４も遮光部３と同様に遮光されている。図２においては遮光部分はハッチングで示されている。
【００３０】
あらかじめ定められた露光期間の間フォトセンサ部２が露光され露光量に応じた信号電荷がフォトセンサ部２に蓄積される。露光期間が終了すると，ＣＣＤ駆動回路10からゲート・パルスφＧが出力されＣＣＤ１に与えられる。ＣＣＤ１にゲート・パルスφＧが与えられるとフォトセンサ部２に蓄積された信号電荷が転送部４に移される。転送部４には，ＣＣＤ駆動回路10から出力される転送パルスφＨが与えられており，この転送パルスφＨに応じて転送部４中を信号電荷が転送する。転送部４を転送した信号電荷は映像信号として出力され，増幅回路５において増幅されて出力される。ＣＣＤ１から出力される映像信号のうち，フォトセンサ部２の遮光されていない部分から得られる映像信号は蓄積された信号電荷量に応じた信号となるが，フォトセンサ部２に含まれる遮光部３から得られる信号は基準の黒レベルをもつ基準映像信号となりＣＣＤ１から出力される。
【００３１】
ＣＣＤ１においてフォトセンサ部２への露光および転送部４における転送が繰返され，ＣＣＤ１からの映像信号の出力が繰返される。
【００３２】
ＣＣＤ１においては，露光期間よりもフォトセンサ部２に蓄積された信号電荷の転送に要する期間（映像期間という）の方が短い期間となるようにゲート・パルスφＧおよび転送パルスφＨの周波数が定められている。したがって図３に信号波形Ａ0 として示されているように，フォトセンサ部２に蓄積された信号電荷を出力する映像期間の終了後に空読み期間が生じる。
【００３３】
ＣＣＤ１から出力される映像信号はＣＤＳ（コリレート・ダブル・サンプリング）回路11を介してＧＣＡ（ゲイン・コントロール・アンプ）12に与えられる。映像信号はＧＣＡ12において反転され反転映像信号Ａ1 として出力される。
【００３４】
映像信号Ａ1 において映像期間の信号がＣＣＤ１のフォトセンサ部２に蓄積された信号電荷にもとづくものであり，映像期間のうち基準期間の信号がＣＣＤ１の遮光部３にもとづいて得られる基準の黒レベルを表わす基準映像信号である。また空読み期間の信号は，フォトセンサ部２に蓄積された信号電荷の転送がすべて終了したあとにもＣＣＤ１の転送部４に転送パルスφＨが与えられることにより生じる信号である。
【００３５】
ＧＣＡ12から出力される映像信号Ａ1 は第１のクランプ回路13に与えられる。
【００３６】
第１のクランプ回路13にはコンデンサＣ1 ，スイッチ回路14および電源ＶR1が含まれている。第１のクランプ回路13には，基準期間においてＨレベルとなる第１のクランプ・パルスＣＰ1 が与えられる。第１のクランプ・パルスＣＰ1 が第１のクランプ回路13に与えられることによりスイッチ回路14がオンとなり基準映像信号のレベルが電源ＶR1の第１の基準電圧ＶR1（電源ＶR1の電圧も電源と同じく符号ＶR1を用いる）のレベルにクランプされる。
【００３７】
第１のクランプ回路13において，基準映像信号のレベルが電源ＶR1の第１の基準電圧ＶR1のレベルにクランプされた映像信号はハイ・インピーダンスをもつ増幅回路15に与えられて増幅される。第１のクランプ回路13に接続されている増幅回路15はハイ・インピーダンスの回路であるため，第１のクランプ回路13に含まれるコンデンサＣ1 からのリーク電流の発生も防止されている。
【００３８】
増幅回路15において増幅された映像信号は信号挿入回路16に与えられる。
【００３９】
信号挿入回路15には切替スイッチ17および第２の基準電圧ＶR2（第２の基準電圧ＶR2はたとえば第１の基準電圧ＶR1と同じ電圧に設定される。）をもつ電源ＶR2が含まれている。信号挿入回路16には空読み期間の期間よりも短い周期でＬレベルとなる切替制御信号ＢＬが与えられる。切替制御信号ＢＬがＨレベルのときは切替スイッチ17はＨ端子側が接続され，切替制御信号がＬレベルのときは切替スイッチ17はＬ端子側が接続される。したがって切替制御信号ＢＬがＬレベルとなる期間に，第２の基準電圧ＶR2をもつレベルの信号が映像信号に挿入されることとなる。
【００４０】
信号挿入回路17において信号が挿入された映像信号は増幅回路18において増幅されて第２のクランプ回路19に与えられる。
【００４１】
第２のクランプ回路19にはコンデンサＣ2 ，スイッチ回路20および電源ＶC が含まれている。第２のクランプ回路19には切替制御信号ＢＬがＬレベルとなる周期に同期してＨレベルとなる第２のクランプ・パルスＣＰ2 が与えられる。第２のクランプ・パルスＣＰ2 が第２のクランプ回路19に与えられることによりスイッチ回路20がオンとなり基準映像信号のレベルが電源ＶC の第３の基準電圧ＶC （第３の基準電圧ＶC も第２の基準電圧ＶR2と同様に第１の基準電圧ＶR1と同じ電圧に設定される。）（電源ＶC の電圧も電源と同じく符号ＶC を用いる）のレベルにクランプされる。
【００４２】
第２のクランプ回路19において空読み期間における信号が第３の基準電圧ＶC のレベルにクランプされた映像信号はアナログ／ディジタル変換回路21に与えられ，アナログ信号からディジタル画像データに変換されて出力される。
【００４３】
図１に示す回路では，空読み期間において第２の基準電圧ＶR2をもつレベルの信号が挿入され挿入された信号のレベルが第３の基準電圧ＶC のレベルにクランプされている。空読み期間に挿入する信号の数を増やすことができ，挿入する信号の数を増やすことにより第２のクランプ回路19におけるクランプの回数も増える。図３に矢印Ｂで示すように第２のクランプ回路19に含まれるコンデンサＣ2 からリーク電流が発生しても，第２のクランプ回路19におけるクランプの回数を増やすことにより空読み期間に挿入された信号のレベルを第３の基準レベルに一致させることができる。したがって映像信号の基準期間における信号レベルをアナログ／ディジタル変換回路21の基準レベルに容易に一致させることができるようになる。また，空読み期間に挿入する信号の幅を任意に広くすることができるので，挿入する信号の幅を広くすることにより第２のクランプ回路19におけるクランプを確実にできる。
【００４４】
このように本実施例では，充分な信号出力を得るために空読み期間を長くし露光期間が長くなるように設定しても，良好なクランプが行なえるため，アナログ／ディジタル変換回路のダイナミック・レンジを有効に利用できる。
【００４５】
図４は他の実施例を示すもので，イメージ・スキャナの電気的構成のうちアナログ処理系の回路部分を抽出して示すものである。図４において図２に示すものと同一物には同一符号を付し説明を省略する。
【００４６】
ＣＣＤ１から出力される映像信号はバッファ回路22を介してＣＤＳ回路11に与えられる。ＣＤＳ回路11にはサンプリング・パルスＤＳ1 およびＤＳ2 に応じてオンとなるスイッチ回路23および24が含まれており，入力する映像信号のサンプリング処理が行なわれて出力される。
【００４７】
ＣＤＳ回路11から出力される映像信号はＧＣＡ12Ａの負入力端子に与えられ，反転して出力される。
【００４８】
ＧＣＡ12Ａの出力端子と正入力端子との間にはフィードバック・クランプ回路（第１のクランプ回路）13Ａが接続されている。
【００４９】
フィードバック・クランプ回路13Ａには差動増幅回路25，スイッチ回路26およびコンデンサＣ3 が含まれている。差動増幅回路25の負入力端子にはＧＣＡ12Ａの出力映像信号が与えられ，正入力端子には電源回路27から出力される電圧ＶR1が与えられる。フィードバック・クランプ回路13Ａに，基準期間において第１のクランプ・パルスＣＰ1 が与えられるとスイッチ回路26がオンされコンデンサＣ3 が充電される。これにより，ＧＣＡ回路12Ａから出力される映像信号のうち基準信号のレベルが電圧ＶR1のレベルにクランプされる。
【００５０】
ＧＣＡ12Ａから出力される映像信号は切替スイッチ17ＡのＨ端子側に与えられる。切替スイッチ17ＡのＬ端子側には電源回路27から出力される電圧ＶR2が与えられる。
【００５１】
切替スイッチ17Ａには切替制御信号ＢＬが与えられており，切替制御信号ＢＬがＨレベルの間切替スイッチ17ＡはＨ端子側が接続され，切替制御信号ＢＬがＬレベルの間切替スイッチ17ＡはＬ端子側が接続される。これにより空読み時間の間の映像信号に電圧ＶR2をもつ信号が挿入される。
【００５２】
切替スイッチ17Ａを通して出力される映像信号は増幅回路18を介して第２のクランプ回路19Ａに与えられる。
【００５３】
第２のクランプ回路19ＡにはコンデンサＣ4 ，スイッチ回路20および電源ＶC が含まれている。第２のクランプ回路19には切替制御信号ＢＬがＬレベルとなる周期に同期してＨレベルとなる第２のクランプ・パルスＣＰ2 が与えられる。第２のクランプ・パルスＣＰ2 が第２のクランプ回路19Ａに与えられることによりスイッチ回路20がオンとなり，空読み期間中に挿入された信号のレベルが電圧ＶC のレベルにクランプされる。
【００５４】
アナログ／ディジタル変換回路21Ａには端子ＶＲＴおよびＶＲＢが設定されており，端子ＶＲＴおよびＶＲＢに与えられる電圧によりアナログ／ディジタル変換回路21Ａのダイナミック・レンジが定められる。図４に示す実施例においては端子ＶＲＢに電圧ＶC が与えられ，端子ＶＲＴに電圧ＶC よりも高い電圧Ｖが与えられている。
【００５５】
第２のクランプ回路19Ａの出力映像信号はアナログ／ディジタル変換回路21Ａに与えられ，端子ＶＲＴおよびＶＲＢに与えられる電圧ＶC およびＶとの間のダイナミック・レンジで定められる精度でディジタル画像データに変換される。
【００５６】
図５はさらに他の実施例を示すもので，イメージ・スキャナの電気的構成のうちアナログ処理系の回路部分を抽出して示すものである。図５において，図１に示すものと同一物には同一符号を付して説明を省略する。図６は図５に示す回路に流れる信号を表わす信号波形図である。
【００５７】
図５に示す回路では，与えられるクロック・パルスの周波数に反比例した入力インピーダンスとなるアナログ／ディジタル変換回路が用いられている。したがってアナログ／ディジタル変換回路の入力インピーダンスは，与えられるクロック・パルスの周波数が高くなるほど入力インピーダンスは低くなり，与えられるクロック・パルスの周波数が低くなるほど入力インピーダンスは高くなる。たとえばＣＭＯＳのチョッパー型コンパレータを使ったアナログ／ディジタル変換回路がこの様な特性を持っている。
【００５８】
また図５に示す回路のクランプ回路30は，図１および図４に示した第１のクランプ回路と同様に，ＣＣＤ１から出力される基準映像信号のレベルを電圧ＶR1のレベルにクランプする回路である。このクランプ回路30は図１および図４に示す回路と異なり，アナログ／ディジタル変換回路32の入力端に直接接続されている。
【００５９】
ＣＣＤ１から出力される映像信号はＣＤＳ回路11，ＧＣＡ12および増幅回路18を介してクランプ回路30に与えられる。クランプ回路には，図１に示す第１のクランプ回路13と同様にコンデンサＣ4 ，スイッチ回路31および電圧ＶR1を有する電源ＶR1が含まれている。クランプ回路30には基準映像信号の期間に合わせてＨレベルとなるクランプ・パルスＣＰが与えられている。クランプ・パルスＣＰがクランプ回路30に与えられるとスイッチ回路31がオンとなりクランプ回路30に与えられる映像信号のうち基準映像信号のレベルが電圧ＶR1のレベルにクランプされる。
【００６０】
アナログ／ディジタル変換回路32のクロック入力端子にはアンド回路33を介してクロック・パルスが与えられる。アンド回路33にはクロック・パルスのほかにＣＣＤ１から出力される映像信号の空読み期間の間Ｌレベルとなるクロック制御信号ＣＳが与えられている。したがってアナログ／ディジタル変換回路32のクロック入力端子にはＣＣＤ１から出力される映像信号のうち映像期間の間だけクロック・パルスが入力し，空読み期間の間はクロック・パルスは入力されない。
【００６１】
空読み期間の間はアナログ／ディジタル変換回路32のクロック入力端子にクロック・パルスは入力しないので空読み期間中はアナログ／ディジタル変換回路32はきわめて高い入力インピーダンスをもつことになる。したがって，空読み期間において，クランプ回路30に含まれるコンデンサＣ4 から，リーク電流がアナログ／ディジタル変換回路32に流入することが防止される。このためクランプ回路30におけるクランプだけで精度良いクランプ処理を達成できる。したがって，映像信号の基準レベルをアナログ／ディジタル変換回路のダイナミック・レンジ内に精度良く設定することが容易になる。
【００６２】
図７はさらに他の実施例を示すもので，イメージ・スキャナの電気的構成のうちアナログ処理系の回路部分を抽出して示すものである。図７において，図１に示すものと同一物には同一符号を付して説明を省略する。図８は図７に示す回路に流れる信号を表わす信号波形図である。
【００６３】
図７に示す回路では，図５に示す回路と同様に与えられるクロック・パルスの周波数が低いほどインピーダンスが高くなるアナログ／ディジタル変換回路32が用いられる。このアナログ／ディジタル変換回路32には図５における回路と同様にＣＣＤ１からの出力映像信号の映像期間の間のみクロック・パルスが与えられる。
【００６４】
さらに図７に示す回路では，図１に示す回路と同様に第１のクランプ回路13，信号挿入回路17および第２のクランプ回路19が設けられている。
【００６５】
第１のクランプ回路13にはＣＣＤ１からの基準映像信号の期間に合わせてＨレベルとなるクランプ・パルスＣＰ1 が与えられている。信号挿入回路17にはＣＣＤ１から出力される映像信号の空読み期間の間，ＣＣＤ１の出力映像信号に電圧ＶR2のレベルの信号が挿入されるように制御信号が与えられている。第２のクランプ回路19にはＣＣＤ１の出力映像信号の空読み期間中においてＨレベルとなるクランプ・パルスＣＰ2 が与えられている。
【００６６】
このようにして，図７に示す回路では，図１に示す実施例と同様に，空読み期間において幅の広いクランプ・パルスを用いてクランプ処理を確実に行なうことができる。しかも空読み期間中には，アナログ／ディジタル変換回路32にはクロック・パルスが与えられず，入力インピーダンスは高いものとされているから第２のクランプ回路19に含まれるコンデンサＣ2 からのリーク電流がアナログ／ディジタル変換回路に流入することも防止され，精度良いクランプ処理を達成できる。
【００６７】
以上詳説した様に本発明によれば，ライン・イメージ・センサにおける露光期間を充分長く設定した場合にも精度良いクランプが可能となる。したがって充分大きな映像信号を出力させるとともに基準の黒レベルをアナログ／ディジタル変換回路の基準レベルに精度良くクランプすることができる様になり，アナログ／ディジタル変換回路のダイナミック・レンジを有効に用いることがきわめて容易になる。
【図面の簡単な説明】
【図１】この発明の実施例を示すもので，イメージ・スキャナのアナログ映像信号処理系の回路部分を抽出して示している。
【図２】ＣＣＤの模式図である。
【図３】図１の回路に流れる信号を表わす信号波形図である。
【図４】この発明の他の実施例を示すもので，イメージ・スキャナのアナログ映像信号処理系の回路部分を抽出して示している。
【図５】この発明の他の実施例を示すもので，イメージ・スキャナのアナログ映像信号処理系の回路部分を抽出して示している。
【図６】図５の回路に流れる信号を表わす信号波形図である。
【図７】この発明の他の実施例を示すもので，イメージ・スキャナのアナログ映像信号処理系の回路部分を抽出して示している。
【図８】図７の回路に流れる信号を表わす信号波形図である。
【図９】従来のイメージ・スキャナのアナログ映像信号処理系の回路部分を抽出して示している。
【図１０】図９の回路に流れる信号を表わす信号波形図である。
【符号の説明】
１ ＣＣＤ
10 ＣＣＤ駆動回路
13 第１のクランプ回路
13Ａ フィードバック・クランプ回路
17 信号挿入回路
17Ａ 切替スイッチ
19，19Ａ 第２のクランプ回路
21，32 アナログ／ディジタル変換回路
Claims (8)
- 露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送して映像信号を出力するタイプのライン・イメージ・センサを用いた映像信号処理装置において，
上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動する駆動手段，
上記駆動手段によって上記ライン・イメージ・センサが駆動されることにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，基準レベルにクランプする第１のクランプ回路，
上記基準レベルをもつ基準信号を出力する基準信号発生回路，
上記ライン・イメージ・センサから出力される映像信号のうち上記空読み期間における映像信号に，上記基準信号発生回路から出力される基準信号を挿入する信号挿入回路，および
上記信号挿入回路によって挿入された基準信号のレベルを上記基準レベルにクランプする第２のクランプ回路，
を備えたライン・イメージ・センサの出力映像信号処理装置。 - 上記空読み期間における上記信号挿入回路による上記基準信号の挿入を，複数回行なうものである，請求項１に記載のライン・イメージ・センサの出力映像信号処理装置。
- 露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送してアナログ映像信号を出力するタイプのライン・イメージ・センサを用い，上記ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換して出力するアナログ／ディジタル変換装置において，
上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動する駆動手段，
上記駆動手段によって上記ライン・イメージ・センサが駆動されることにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，基準レベルにクランプする第１のクランプ回路，
上記第１のクランプ回路において上記基準映像信号のレベルが上記基準レベルにクランプされたアナログ映像信号を，与えられるクロック・パルスにもとづいてディジタル画像データに変換し，かつ与えられるクロック・パルスの周波数が低いほど入力インピーダンスが高くなるアナログ／ディジタル変換回路，および
上記空読み期間の間，上記アナログ／ディジタル変換回路に与えられるクロック・パルスを停止するクロック・パルス制御手段，
を備えたアナログ／ディジタル変換装置。 - 露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送してアナログ映像信号を出力するタイプのライン・イメージ・センサを用い，上記ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換して出力するアナログ／ディジタル変換装置において，
上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動する駆動手段，
上記駆動手段によって上記ライン・イメージ・センサが駆動されることにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，基準レベルにクランプする第１のクランプ回路，
上記基準レベルをもつ基準信号を出力する基準信号発生回路，
上記ライン・イメージ・センサから出力される映像信号のうち上記空読み期間における映像信号に，上記基準信号発生回路から出力される基準信号を挿入する信号挿入回路，および
上記信号挿入回路によって挿入された基準信号のレベルを上記基準レベルにクランプする第２のクランプ回路，
上記第２のクランプ回路において上記挿入された基準信号のレベルが上記基準レベルにクランプされたアナログ映像信号を，与えられるクロック・パルスにもとづいてディジタル画像データに変換し，かつ与えられるクロック・パルスの周波数が低いほど入力インピーダンスが高くなるアナログ／ディジタル変換回路，および
上記空読み期間の間，上記アナログ／ディジタル変換回路に与えられるクロック・パルスを停止するクロック・パルス制御手段，
を備えたアナログ／ディジタル変換装置。 - 露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送して映像信号を出力するタイプのライン・イメージ・センサの出力映像信号処理方法において，
上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動し，
上記ライン・イメージ・センサを駆動することにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，基準レベルにクランプし，
上記ライン・イメージ・センサから出力される映像信号のうち上記空読み期間における映像信号に，上記基準レベルをもつ基準信号を挿入し，
上記挿入された基準信号のレベルを上記基準レベルにクランプする，
ライン・イメージ・センサの出力映像信号処理方法。 - 上記空読み期間における上記基準信号の挿入を，複数回行なうものである，請求項５に記載のライン・イメージ・センサの出力映像信号処理方法。
- 露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送してアナログ映像信号を出力するタイプのライン・イメージ・センサを用い，上記ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換して出力するアナログ／ディジタル変換方法において，
上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動し，
上記ライン・イメージ・センサを駆動することにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，基準レベルにクランプする第１のクランプ処理を行ない，
第１のクランプ処理において上記基準映像信号のレベルが上記基準レベルにクランプされたアナログ映像信号を，与えられるクロック・パルスにもとづいてディジタル画像データに変換し，かつ与えられるクロック・パルスの周波数が低いほど入力インピーダンスが高くなるアナログ／ディジタル変換回路を用いてアナログ／ディジタル変換し，
上記空読み期間の間，上記アナログ／ディジタル変換回路に与えられるクロック・パルスを停止する，
アナログ／ディジタル変換方法。 - 露光量に応じた信号電荷を蓄積するフォトセンサ部と遮光された転送路とが平行に設けられており，上記フォトセンサ部の一端に遮光部が設けられ，上記フォトセンサ部に蓄積された信号電荷を上記転送路に移し，転送路に移された信号電荷を転送路によって順次転送してアナログ映像信号を出力するタイプのライン・イメージ・センサを用い，上記ライン・イメージ・センサから出力されるアナログ映像信号をディジタル画像データに変換して出力するアナログ／ディジタル変換方法において，
上記フォトセンサ部に蓄積された信号電荷の上記転送のあとに空読み期間が生じるような周波数をもつ転送パルスを用いて上記転送路を駆動し，
上記ライン・イメージ・センサが駆動されることにより上記ライン・イメージ・センサから出力される映像信号のうち，上記フォトセンサ部における遮光部から得られる基準映像信号のレベルを，基準レベルにクランプし，
上記ライン・イメージ・センサから出力される映像信号のうち，上記空読み期間における映像信号に，上記基準レベルをもつ基準信号を挿入し，
上記挿入された基準信号のレベルを上記基準レベルにクランプし，
上記挿入された基準信号のレベルが上記基準レベルにクランプされたアナログ映像信号を，与えられるクロック・パルスにもとづいてディジタル画像データに変換し，かつ与えられるクロック・パルスの周波数が低いほど入力インピーダンスが高くなるアナログ／ディジタル変換回路を用いてアナログ／ディジタル変換し，
上記空読み期間の間，上記アナログ／ディジタル変換回路に与えられるクロック・パルスを停止する，
アナログ／ディジタル変換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24237494A JP3701992B2 (ja) | 1994-09-12 | 1994-09-12 | ライン・イメージ・センサの出力映像信号処理装置および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24237494A JP3701992B2 (ja) | 1994-09-12 | 1994-09-12 | ライン・イメージ・センサの出力映像信号処理装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0884252A JPH0884252A (ja) | 1996-03-26 |
| JP3701992B2 true JP3701992B2 (ja) | 2005-10-05 |
Family
ID=17088226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24237494A Expired - Fee Related JP3701992B2 (ja) | 1994-09-12 | 1994-09-12 | ライン・イメージ・センサの出力映像信号処理装置および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3701992B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4429796B2 (ja) * | 2004-05-10 | 2010-03-10 | 浜松ホトニクス株式会社 | センサ装置 |
| US7508432B2 (en) * | 2006-07-19 | 2009-03-24 | Eastman Kodak Company | CCD with improved substrate voltage setting circuit |
| JP2008301030A (ja) * | 2007-05-30 | 2008-12-11 | Olympus Corp | 固体撮像装置 |
| JP7052337B2 (ja) * | 2017-12-22 | 2022-04-12 | 株式会社リコー | 画像読取装置、画像読取方法、及び画像形成装置 |
-
1994
- 1994-09-12 JP JP24237494A patent/JP3701992B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0884252A (ja) | 1996-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6801255B2 (en) | Image pickup apparatus | |
| US8982252B2 (en) | Image sensing device using a photoelectric converter and a control method therefor | |
| US4742392A (en) | Clamp circuit with feed back | |
| US7688371B2 (en) | Pixel drive circuit for an image pickup apparatus | |
| US6002435A (en) | Solid-state imaging apparatus | |
| JP5631555B2 (ja) | イメージセンサ及びその読出システム | |
| JP2003009003A (ja) | 撮像装置および撮像システム | |
| US6075564A (en) | Solid-state imaging apparatus | |
| JP3701992B2 (ja) | ライン・イメージ・センサの出力映像信号処理装置および方法 | |
| KR900000078B1 (ko) | 촬상시스템 | |
| KR20050040744A (ko) | 이미지 센서의 노이즈 제거 장치 | |
| US4652927A (en) | Image sensing device | |
| EP0684731A1 (en) | Video signal noise suppression circuit | |
| JP2003259223A (ja) | 撮像システム | |
| US4857996A (en) | Image pickup device with reduced fixed pattern noise | |
| JP4708583B2 (ja) | 撮像装置 | |
| KR950002411A (ko) | 2진회로 및 ccd 고체촬상장치 | |
| JP4129080B2 (ja) | 画像入力装置 | |
| JP4327944B2 (ja) | 電子内視鏡装置 | |
| KR0162217B1 (ko) | 카메라의 감도보상장치 | |
| JPH0519864B2 (ja) | ||
| JPS6033783A (ja) | 撮像装置 | |
| JP2555247Y2 (ja) | 画像読み取り装置 | |
| KR100272338B1 (ko) | 인터라인트랜스퍼시시디의출력신호변환장치 | |
| JPS63177667A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050715 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |