JP3699114B2 - パッキング密度の高い電子放出デバイスの構造 - Google Patents
パッキング密度の高い電子放出デバイスの構造 Download PDFInfo
- Publication number
- JP3699114B2 JP3699114B2 JP50871395A JP50871395A JP3699114B2 JP 3699114 B2 JP3699114 B2 JP 3699114B2 JP 50871395 A JP50871395 A JP 50871395A JP 50871395 A JP50871395 A JP 50871395A JP 3699114 B2 JP3699114 B2 JP 3699114B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- track
- gate
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/304—Field-emissive cathodes
- H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
- H01J3/022—Electron guns using a field emission, photo emission, or secondary emission electron source with microengineered cathode, e.g. Spindt-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30403—Field emission cathodes characterised by the emitter shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30446—Field emission cathodes characterised by the emitter material
- H01J2201/30453—Carbon types
- H01J2201/30457—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/319—Circuit elements associated with the emitters by direct integration
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
本発明は電子放出に関する。本発明は、特に、フラットパネル型のCRTディスプレイ等の製品に適するような、一般にカソードと称される電子放出デバイスの構造、及びその製造技術に関する。
背景技術
カソードは、光電子放出、熱電子放出、及び電界放出、もしくは負の電子親和力の効果によって電子を放出する。十分な強度の電界を受けた場合、電界放出カソード(もしくは電界エミッタ)は電子を供給する。電界は、カソードと、そこから近接した部位に配置された一般的にはアノードもしくはゲート電極と称される電極との間に適当な電圧を印加することによって生成される。
フラットパネル型テレビ、ビデオモニタのようなフラットパネル型ディスプレイを用いる場合、電界エミッタは、支持構造体全体にわたって分散するように配置された独立した電子放出性素子からなる電子放出性素子群(多くの場合大きな電子放出性素子群)を含むのが一般的である。このような構成は、ここでは面積方向配列型(area)電界エミッタと称される。Bustaの論文“Vacuum microelectronics−−1992,”(J.Micromech.microeng.,Vol.2,1992,pp.43−74)には、面積方向配列型電界エミッタにおける電子放出性素子の製造のために研究された、多くの様々な技術が記載されている。
Spohrによる米国特許第4,338,164号明細書には、複製技術にもとづき、非ゲート制御式電界エミッタの製造において核トラックを用いる方法が記載されている。同様の複製技術は、Fischer等による論文“Production and use of nuclear tracks:imprinting structure on solids,”(Rev.Mod.Phys.,Oct.1983,pp.907−948)において用いられている。
Spohrの特許明細書を再び参照すると、ここでは核トラックは初めにマイカ基板全体に生成される。基板の一方に金被膜を形成された後、トラックにエッチングがなされて基板を貫通する小孔が形成される。金被膜の上には薄膜絶縁箔が被着される。カソードに金を用いる場合、基板の一方の側に銅が電気化学的被着処理により被着されて、前記小孔に電子放出性の銅製の針が形成されるとともに、露出された基板の表面が銅層でカバーされることになる。金被膜、絶縁箔を除去し、所望に応じて基板それ自体を除去した後、形成された構造はサンプルプレートの上に載せられる。銅製の針及び隣接する銅層によって、基板の表面形状を複製した形の面積方向配列型電界エミッタが形成される。
面積方向配列型電界エミッタの中には、ゲート制御式のエミッタを構成する延長された電子放出性素子が用いられているものがある。例えば、Yoshida等による米国特許第5,164,632号明細書においては、誘電体層の中に延びる孔の中に形成された中実の細長い形状の電子放出性素子を備えたゲート制御式電界エミッタが記載されている。Greene等による米国特許第5,150,192号明細書においては、中空の細長い形状の電子放出性素子を用いたものが記載されている。
他のゲート制御式面積方向配列型電界エミッタにおいては、一般的には円錐形のコーン型電子放出性素子が用いられる。これについてはSpindt等による米国特許第3,665,241号明細書を参照されたい。同様に、Borelによる米国特許第4,940,916号明細書、及びBetsuiによる論文“Fabrication and Characteristics of Si Field Emitter Arrays,”(Tech.Dig.IVMC91,pp.26−29)、及びFukuta等による欧州特許公告第508,737A1号の明細書を参照されたい。
また、他のゲート制御式面積方向配列型電界エミッタには、様々な形状及び/もしくは寸法の電子放出性粒子が、支持体層の上層をなすゲート構造の中に延びる開口部の底部に設けられ、支持体層全体にわたって分散するように配置されているものがある。Chasonによる米国特許第5,019,003の明細書において、この型の電界エミッタが例示されている。他の例としては、Thomas等による米国特許第5,150,019号明細書、及びJaskie等による米国特許第5,278,475号明細書、及びKane等による米国特許第5,252,833号明細書に記載されているものがある。
フラットパネル型CRTにおける面積方向配列型電界放出デバイスの一部が、適当な電圧を印加されて電子を放出する場合、放出された電子によって生成された電流密度は、理想的には活性化部分全体にわたって均一であるべきである。実際の電界エミッタでは、エミッタのパッキング密度、即ち単位面積当たりの電子放出性素子数が増加し、それに応じて電子放出性素子によって占められる横方向の面積が減少するにつれて、電流密度の均一性が増すのが一般的である。
従来の構成の電子エミッタの製造においては、フォトリソグラフィ等の技術を用いていたが、これによる限り、特に大量生産環境下においては、電子放出性素子もしくは電子放出性素子用の開口部等の電子放出機構の横方向の寸法を小さくすることに関しては克服し難い限界があった。詳述すると、フォトリソグラフィ技術のような光照射を用いるパターニング技術においては、焦点深度とも称される被写界深度によって特性が与えられる。被写界深度とは、簡単に述べると、光軸に対して一般に垂直な平面上において許容できるパターンが得られるような、その平面までの光軸に沿って測定された(最大)距離をさす。
フォトリソグラフィに於ける被写界深度は有限であり、特に、面積方向配列型電子エミッタの、量産規模での効率的な製造のために望ましい被写界深度と比較して比較的小さい。フォトリソグラフィによってパターニングされる全表面積が数平方センチメートル程度の電子放出デバイスについて考察されたい。パターニングされる表面が平坦であること、表面に於ける機構部分の存在、及びフォトリソグラフィにおける照射に対する表面の露光部分の位置合わせの必要が、フォトリソグラフィで用いられる被写界深度が小さいことと結びついて、フォトリソグラフィ技術を用いた場合に、一回の照射によって表面上に画定される機構部分の横方向の最小寸法を小さくすることが著しく制限されることになる。
個々の露光−移動工程において、パターニングのための照射が行われる露光部分を全面積の内のごく一部分に限ることによって、フォトリソグラフィによるパターニングをより良くすることができる。しかし、このような露光−移動工程は、各露光処理に前もって再位置合わせ及び再焦点合わせが必要なため、時間がかかり、従ってコストも高くなる。
例えば、Betsui及びFukuta等によるコーン型電子放出性素子においては、個々のフォトリソグラフィ処理によって画定される部分の直径は1〜3μmである。電子放出機構の横方向の寸法がより小さい、高品質の面積方向配列型電子エミッタを形成することが可能となるように、前述のような限界を克服することが望まれている。また、より均一な放出電流密度が得られるように、エミッタのパッキング密度を増加させることも望まれている。
発明の概要
本発明は、典型的にはエミッタのパッキング密度の高い電子放出デバイスの構造及びその製造工程を開示したものである。本発明の、面積方向配列型エミッタに於ける電子放出性素子には、フィラメント型、コーン型、及びコーントップペデスタル型(cone-topped pedestals)等の様々な形状のものがある。本発明における電子エミッタは、典型的にはゲート制御式であるが、非ゲート制御式のものも実現可能である。
例えば、本発明に基づく非ゲート制御式面積方向配列型電子エミッタは、構造支持体たる基板を有する。基板である電気的絶縁性材料の上には、一般に平行な複数のライン状にパターニングされた下側電気的非絶縁性領域が形成される。後に述べるように、「電気的非絶縁性」が意味するのは、ここでは、電気的に導電性であること、若しくは電気的に抵抗性であることである。
下側非絶縁性領域の上には電気的絶縁性層が設けられる。多数の電子放出性フィラメントが、絶縁性層を貫通し下側非絶縁性領域に達する孔の中に形成される。各電子放出性フィラメントの下側の一端は、下側非絶縁性領域に接続されている。(a)電子エミッタの上側のすぐ近くに設けられたアノードの部分と、(b)下側非絶縁性領域におけるラインの選択された1本との間に適当な電圧を印加すると、選択されたライン上に位置するフィラメントが電子を放出し、それがアノードに集められる。
絶縁性層の上にパターニングされた電気的非絶縁性ゲート層が設けられた構造にすることによって、非ゲート制御式面積方向配列型エミッタがゲート制御式面積方向配列型エミッタにたやすく変換されることになる。ゲート開口部は、電子放出性フィラメントの概ね中心部においてゲート層を通して延在する。ゲート層は適当な方法で制御されてフィラメントから電子を抽出し、それによってフィラメントからアノードへの電子の流れを制御する。
本発明の電子エミッタの製造において、さまざまな製造技術が用いられる。本発明に基づき製造される電子放出デバイスにおける電子放出機構、即ち電子放出性素子若しくは1または2以上の電子放出性素子のための開口部の位置決めを行うべく、好ましくは、荷電粒子トラックが用いられる。荷電粒子トラックを用いることによって、電子放出性素子の横方向の面積を非常に小さくするのが可能となるのが一般的である。例えば、本発明のトラックによって達成された各電子放出性素子の占める横方向の面積は、平均径0.1〜0.2μmであって、Betsui及びFukuta等による従来の電子エミッタにおける各電子放出性素子の場合と比較して、著しく小さい面積を占めることになる。
本発明の電子放出性素子によって占められる横方向の面積を小さくすることに貢献する1つの要素は、荷電粒子トラックが、平均径が典型的にはナノメータスケールであるような損傷ゾーンを形成するという事実である。更に、被写界深度が有限で、実際比較的小さいものであるフォトリソグラフィーとは異なり、荷電粒子トラックを用いた場合は被写界深度が無限遠となる効果がある。この結果、本発明においてエミッタ機構の横方向の寸法を最小化しようとする場合に、被写界深度のために、それが著しく妨げられることはなくなる。荷電粒子トラックの生成及びエッチングの工程の複雑さは、フォトリソグラフィーを用いる工程の複雑さと同程度である。
本発明に基づいて形成されたゲート制御式電子エミッタにおけるゲート開口部は、好ましくは電子放出性素子が配置される開口部に対して、若しくは電子放出性素子に対して自己整合するように生成される。これによって、電子放出性素子が互いに近接した形で配置されることになる。本発明の製造工程は、フラットパネル型ディスプレイのようなCRTアプリケーションのためのゲート制御式面積方向配列型電子放出デバイスの商業的大量生産に適するものである。要するに、本発明によって従来技術からの大いなる前進がもたらされるのである。
詳述すると、本発明の実施例の1つに基づく荷電粒子トラックを利用したゲート制御式面積方向配列型エミッタの製造においては、荷電粒子がトラック層を通過して、トラック層に多数の荷電粒子トラックを形成する。トラック層は荷電粒子トラックに沿ってエッチングされ、トラック層の対応部分において開口空間が形成される。次に、電子放出性素子がトラック層の開口空間の比較的中央に位置する部分において形成される。
例えば各電子放出性素子は、トラック層における開口空間の対応する1つの中に形成される。これによって、電子放出性素子の形成にあたっては、必然的に、それにトラック層における開口空間を通してアクセスできるような形に電子放出性素子が形成されることになる。別の形として、電子放出性素子が、トラック層の下に設けられるエミッタ領域において画定されるものもある。
次に、電子放出性素子の上にパターニングされたゲート層が生成される。ゲート開口部は、各ゲート開口部が1または2以上の電子放出性素子を露出するように、ゲート層の中に延びる形で設けられる。好ましくは、各ゲート開口部は、対応する電子放出性素子の1つがその中心に位置するように設けられる。このような形にゲート開口部を形成すべく、電子放出性素子に位置合わせするためのさまざまなプロセシング技術が利用される。
本発明に基づく、荷電粒子トラックを利用した他の製造方法においては、初めに、上述のように荷電粒子トラックを形成しエッチングすることにより、トラック層を通してアパーチャ(aperture)が形成される。ここで、ゲート開口部がトラック層の下層をなすゲート層を通して形成され、その後に電子放出性素子が生成されるという点で、この製造方法は、第1の荷電粒子トラックを用いた製造方法とは異なる。これは、第1の製造方法の実施例において、ゲート層を通してゲート開口部を生成する前に、電子放出性素子を形成するのと順番が逆である。
例えば、本発明の製造方法の第2実施例において、ゲート開口部は、トラック層のアパーチャを中心においた形で形成される。次に、電子放出性素子の少なくとも一部分を形成すべく、ゲート開口部と位置を整合させた形で、ゲート開口部を通して材料の被着が行われる。
本発明の製造方法の更に別の実施例においては、同様に上述の方法で、初めに荷電粒子トラックを形成し、エッチングすることによって、トラック層を貫通するアパーチャが生成される。下層をなす電気的非絶縁性層、典型的にはゲート層が、トラック層における開口部を通してエッチングされ、対応するアパーチャ、典型的にはゲート開口部が非絶縁性層を通して形成される。
次に、非絶縁性層の下に設けられた電気的絶縁性層が非絶縁性層におけるアパーチャを通してエッチングされ、絶縁性層を通して下層をなす下側電気的非絶縁性領域に達する、対応する誘電性開口空間が形成される。典型的には、電子放出性素子は、下側非絶縁性領域と電気的に接続するように、下側非絶縁性領域の上に設けられる。
本発明に基づいて形成された電子エミッタにおける電子放出性素子の寸法が小さいことにより、数多くの利点がもたらされる。例えば、従来の他の同等の電子エミッタと比較して、動作電圧をかなり低く抑えることができる。特に重要なことは、エミッタのパッキング密度を、従来のものと較べて極めて大きくすることができるということである。これによって電子エミッタ全体にわたって均一度の非常に高められた放出電流密度が得られる。
典型的には、ゲート層は電子放出機構に自己整合される。フォトリソグラフィー等の技術による、電子放出機構の寸法及び配置間隔の制限は生じない。この結果、電子エミッタの構成要素を、横方向の寸法についてナノメータスケールで製造することが可能となる。しかも、本発明の製造工程は簡単なものである。
【図面の簡単な説明】
第1a図〜第1k図は、本発明に基づくゲート制御式面積方向配列型電界エミッタの製造工程を示す横断正面図である。
第2a図〜第2k図は、第1a図〜第1k図に対応するそれぞれの平面図である。第1a図〜第1k図の断面は、第2a図〜第2k図における面1−1に沿って切った断面である。
第3a図〜第3f図は、本発明に基づくゲート制御式面積方向配列型電界エミッタの製造のための、第1f図及び第2f図の構造から開始される別の一連の工程を示す横断正面図である。
第4a図〜第4f図は、第3a図〜第3f図に対応するそれぞれの平面図である。第3a図〜第3f図の断面は、第4a図〜第4f図における面3−3に沿って切った断面である。
第5a図〜第5j図は、本発明に基づくゲート制御式面積方向配列型電界エミッタの製造工程を示す横断正面図である。
第6a図〜第6j図は、第5a図〜第5j図に対応するそれぞれの平面図である。第5a図〜第5j図の断面は、第6a図〜第6j図における面5−5に沿って切った断面である。
第7a図〜第7e図は、本発明に基づくゲート制御式面積方向配列型電界エミッタの製造のための、第5i図及び第6i図の構造から開始される別の一連の工程を示す横断正面図である。
第8a図及び第8b図は、それぞれ第7c図及び第7e図における電子放出性素子の1つの拡大断面図である。
第9a図〜第9h図は、本発明に基づくゲート制御式面積方向配列型電界エミッタの製造のための、第5f図及び第6f図の構造から開始される別の一連の工程を示す横断正面図である。
第10a図〜第10e図は、本発明に基づくゲート制御式面積方向配列型電界エミッタの製造のための、第5f図及び第6f図の構造から開始される別の一連の工程を示す横断正面図である。
第11a図〜第11e図は、第10a図〜第10e図に対応するそれぞれの平面図である。第10a図〜第10e図の断面は、第11a図〜第11e図における面10−10に沿って切った断面である。
第12a図及び第12b図は、第5d図及び第5e図で示される工程と置換可能な工程を示す横断正面図である。
第13.1図及び第13.2図は、下側非絶縁性領域が電気的に導電性の部分と電気的に抵抗性の部分とからなるとき、第1a図若しくは第5a図で示される始めの段階の構造を示す横断正面図及び側断面図である。第13.1図の断面は、第13.2図における面13.1−13.1に沿って切った断面である。第13.2図の断面は、第13.1図における面13.2−13.2に沿って切った断面である。
第14.1図〜第14.4図は、第5j図、第7e図、第9h図、及び第10e図に示される最終的な段階の構造が第13.1図の下側非絶縁性領域の2つの部分を含む場合、どのような構造となるかを示した、それぞれの横断正面図である。
第15.1図及び第15.2図は、各電子放出性素子が電気的に抵抗性の部分とその上に設けられた電子放出性の部分とからなるような、本発明の電界エミッタにおいて利用可能な別の電子放出性素子の拡大横断正面図である。
第16.1図及び第16.2図は、本発明の電界エミッタにおけるコーン型電子放出性素子の2つの形状を示す拡大横断正面図である。
第17.1図〜第17.4図は、第1k図、第3f図、及び第5j図の電界放出構造体において使用可能な、4つの形状の電子放出性フィラメントの長手方向の断面図である。
第18図は、本発明において用いられる電気化学的被着装置の構成要素の機能図である。
第19a図〜第19d図は、本発明に基づくゲート制御式面積方向配列型電界エミッタの製造のための、第5f図及び第6f図の構造から開始される別の一連の工程を示す横断正面図である。
第20a図〜第20d図は、第19a図〜第19d図に対応するそれぞれの平面図である。第19a図〜第19dの断面は、第20a図〜第20d図における面19−19に沿って切った断面である。
第21a図〜第21e図は、本発明に基づくゲート制御式面積方向配列型電界エミッタの製造のための、第5f図及び第6f図の構造から開始される別の一連の工程を示す横断正面図である。
第22a図〜第22c図は、本発明に基づくゲート制御式面積方向配列型電界エミッタの製造のための、第5f図及び第6f図の構造を変形させた構造から開始される一連の工程を示す横断正面図である。
第23a図〜第23j図は、本発明に基づくゲート制御式面積方向配列型電界エミッタの製造工程を示す横断正面図である。
第24a図〜第24d図は、第23b図、第23c図、第23f図、及び第23j図に対応するそれぞれの平面図である。第23b図、第23c図、第23f図、及び第23j図の断面は、第23a図〜第24d図における面23b−23b、23c−23c、23f−23f、及び23j−23jに沿って切った断面である。
第25a図及び第25b図は、エミッタラインが、電気的に抵抗性の半導体基板に形成された導電性ドープをなされた領域であるような実施例の、第23a図及び第23j図に対応するそれぞれの側断面図である。第23a図及び第23j図の断面は、それぞれ第25a図及び第25b図の面23a−23a、及び23j−23jに沿って切った断面である。第25a図の断面は、第23a図における平面a−aに沿って切った断面である。第25b図の断面は、第23j図及び第24d図における面b−bに沿って切った断面である。
第26a図及び第26b図は、エミッタラインが、電気的に絶縁性若しくは抵抗性の基板上に形成された金属若しくは導電性ドープをなされた半導体材料からなるような実施例の、第23a図及び第23j図に対応するそれぞれの側断面図である。第23a図及び第23j図の断面は、それぞれ第26a図及び第26b図の面23a−23a及び23j−23jに沿って切った断面である。第26a図の断面は、第23a図の面a−aに沿って切った断面である。第26b図の断面は、第23j図及び第24dの面b−bに沿って切った断面である。
第27a図〜第27l図は、本発明に基づく集束電極を組み込んだゲート制御式面積方向配列型電界エミッタの製造工程を示す横断正面図である。
第28a図〜第28dは、本発明に基づくフォーカシング電極を組み込んだゲート制御式面積方向配列型電界エミッタの製造のための、第27g図の構造から開始される別の一連の工程を示す横断正面図である。
第29a図及び第29b図は、本発明に基づく非ゲート制御式面積方向配列型電界エミッタの製造のための、第1e図及び第2e図の構造から開始される別の一連の工程を示す横断正面図である。
第30a図及び第30b図は、第29a図及び第29b図に対応するそれぞれの側断面図である。第29a図及び第29b図の断面は、第30a図及び第30b図における面29−29に沿って切った断面である。第30a図及び第30b図の断面は、同様に第29a図及び第29b図の面30−30に沿って切った断面である。
第31a図及び第31b図は、本発明に基づく非ゲート制御式面積方向配列型電界エミッタの製造のための、第1e図及び第2e図の構造から開始される別の一連の工程を示す横断正面図である。
第32a図及び第32b図は、第31a図及び第31b図に対応するそれぞれの側断面図である。第31a図及び第31b図の断面は、第32a図及び第32b図における面31−31に沿って切った断面である。第32a図及び第32b図の断面は、同様に第31a図及び第31b図における面32−32に沿って切った断面である。
図面、及び以下の好適実施例の説明においては、同一の要素、若しくは非常に似た要素に対しては同じ符号を付して示してある。
発明の好適実施例の説明
次に続く用語の定義は、以下の説明において用いられるものである。非円形の形状を有する二次元の要素の「平均径」は、非円形の形状の要素と同じ面積を有する円の直径を指す。非球形の形状の三次元の要素の「平均径」とは、同様に非球形状の要素と同じ体積を有する球の直径、若しくは同じ体積を有する直円柱の直径を指す。要素が円筒形若しくは細長い形状である場合は、一般に等積円柱の直径が用いられる。
ここで、「電気的に絶縁性の」若しくは「誘電性の」という言葉は、1010オーム−cm以上の抵抗率を有する材料に対して用いられるものである。従って、「電気的に非絶縁性の」という言葉は、抵抗率が1010オーム−cm未満の材料に対して用いられる。電気的に非絶縁性の材料は、(a)低効率が1オーム−cm未満の電気的に導電性の材料と、(b)抵抗率が1オーム−cm以上1010オーム−cm未満の範囲にある電気的に抵抗性の材料とに分けられる。これらの分類は電界が1V/μm以下のところで決定される。
電気的に導電性の材料(または導体材料)の例としては、金属、金属半導体化合物(例えばケイ化金属)、及び金属−半導体共有混合物(例えば金−ゲルマニウム共有混合物)がある。電気的に導電性の材料には、中濃度で若しくは高濃度で(n型若しくはp型の)ドーピングをなされた半導体も含まれる。電気的に抵抗性の材料には、真性半導体及び低濃度で(n型若しくはp型の)ドーピングをなされた半導体がある。更に電気的に抵抗性の材料の例としては、サーメット(埋封金属粒子を含むセラミック)、この他金属−絶縁体複合材料、グラファイト、非晶質炭素、及び改質(即ちドーピングをされた、またはレーザー改質された)ダイヤモンドなどがある。
本発明は、(溶液に)溶解された(イオン化された)電解質から通常金属である材料を被着させる電気化学的被着処理を利用する。電気化学的被着処理は、典型的には、一対の電極間に電流を流し、一方の電極に材料を蓄積させることによって行われる。しかしながら、電気化学的被着処理を、印加される電圧が0の無電解方式で行うこともできる。
第1a図〜第1k図(まとめて“第1図”)及び第2a図〜第2k図(まとめて“第2図”)を参照すると、本発明の教えるところに基づく、荷電粒子トラックを用いたゲート制御式面積方向配列型電界放出カソード構造の製造工程が示されている。電界放出構造は、フラットパネル型ディスプレイのCRTにおけるフェースプレート上の蛍光体を励起させるのに用いられるのが一般的である。フラットパネル型ディスプレイの例には、パソコン、ラップトップコンピュータ、若しくはワークステーション用のフラットパネル型テレビ若しくはフラットパネル型ビデオモニタがある。
製造工程は、典型的にはセラミック若しくはガラスからなる電気的に絶縁性の基板20から開始される。基板20は概ね平坦な上側表面と、上側表面に実質的に平行で概ね平坦な下側表面とを有するプレートであるのが一般的である。フラットパネル型CRTディスプレイにおいては、基板20はバックプレート(若しくはベースプレート)の少なくとも一部を構成する。
基板20は電界放出構造に対する支持をなす。基板それ自体の厚みは少なくとも500μmである。25cm(対角線長さ)フラットパネル型CRTディスプレイで、蛍光体被覆されたフェースプレートと電界エミッタとの間に内部支持体が設けられているようなものの場合は、基板の厚みは1〜2mm程度が一般的である。基板20が、電界エミッタの実質的に唯一の支持体である場合は、基板の厚みは4〜14mm程度が一般的である。
第1a図及び第2a図に示すように、基板20の上に電気的に非絶縁性の下側非絶縁性領域22が形成される。下側非絶縁性領域22は、通常導電体、好ましくはクロムのような金属からなる。この場合、下側非絶縁性領域22の厚みは0.05〜1.5μm程度である。下側非絶縁性領域22の材料の他の候補には、タンタル、タングステン、ニッケル、及びモリブデン等がある。下側非絶縁性領域22は、(a)(中濃度若しくは高濃度の)導電性ドーピングをなされたn型若しくはp型シリコン等の半導体材料、(b)ケイ化金属のような金属−半導体化合物、及び/若しくは(c)金−ゲルマニウム共有混合物のような金属−半導体共有混合物で形成されても良い。
下側非絶縁性領域22は、第2a図に2本のラインとして示されているような平行線群を含む形にパターニングされた層であるのが一般的である。下側非絶縁領域22がこのような形状に設けられている場合、最終的な電界放出構造は、フラットパネル型ディスプレイにおいて蛍光体を選択的に励起させるのに、特に適したものとなる。25cmフラットパネル型ディスプレイに対しては、これらのラインの幅は300μm以下であるのが一般的である。しかしながら、下側非絶縁性領域22を他のさまざまなパターンに形成したり、パターニングされていない形にすることも可能である。
基板の上に、概ね均一な電気的絶縁性の絶縁性トラック(若しくはトラック記録)層24が形成される。第1b図及び第2b図を参照されたい。ここでは絶縁性トラック層24の一部が、基板20及び下側非絶縁性領域22の双方の上層をなしているのが示されている。絶縁性トラック層24の厚みは0.1〜2μmである。絶縁性トラック層24の適切な誘電性材料の例としては、以下のものがある。即ち、(a)ポリカーボネイト、ポリスチレン、及びアセテート等の有機ポリマー、(b)リン酸エステル、ケイ酸塩、ソーダ石灰、及びスピングラス等の無機ガラス、(c)マイカ及び水晶のような結晶体である。絶縁性トラック層24は、厚みが1μmの無機ガラスからなるのが好ましい。
絶縁性トラック層24は、基板20の下側表面に対して概ね垂直な方向で、即ち構造の上側表面に対して概ね垂直な方向で絶縁性トラック層24の上に衝当してくる高エネルギーの荷電粒子を受けなければならない。荷電粒子は、絶縁性トラック層24上の任意の位置において、絶縁性トラック層24を通して直線トラックを形成するのに十分なエネルギーを有する。荷電粒子トラックは、荷電粒子の経路に沿って生成された損傷領域を構成する。各トラックは、平均径約4nmの高水準の損傷を受けたコア部分を有する。第1c図及び第2c図に示すように、トラックは、(a)絶縁性トラック層24の非絶縁性領域22の上層をなす一部分を通して形成された荷電粒子トラック261と、(b)絶縁性トラック層24の直接基板20の上層をなす一部分を通して形成された荷電粒子トラック262とからなる。
荷電粒子トラック261及び262(まとめて“26”)は、構造の上側表面に対して概ね垂直な向きで、かつ互いに平行に延在している。荷電粒子トラック26は絶縁性トラック層24全体にランダムに分散する形で配置されているが、その間隔の平均値は画定されている。トラック密度は、普通105〜109本/cm2の範囲内にある。典型的な数値は107〜108本/cm2の狭い範囲内にあり、この数値では平均トラック間隔が約1〜3μmとなる。例示のため、第1c図及び第2c図においてはトラック26のごく小さな一部分のみが示されている。
荷電粒子は絶縁性トラック層24の下の材料に浸透する。このような浸透はここでは重要ではないので、図面には示されていない。
典型的な実施態様においては、平行度の高いイオンの平行ビームを形成する荷電粒子加速器が用いられて、トラック26が形成される。イオンビームは絶縁性トラック層24全体に不均一にスキャンされる。好適な荷電粒子の種は、二重荷電状態にイオン化されたアルゴン(Ar++)であって、8MeVのエネルギーで注入される。別の例で、トラック26が、例えば放射性元素であるカリホルニウム252によって生成された核分裂粒子をコリメートして発する、核分裂粒子源から生成される場合もある。
絶縁性トラック層24は、適切な化学的エッチング剤に(例えば浸漬することによって)接触させられるが、この化学的エッチング剤は、絶縁性トラック層24の損傷を生じていない材料の部分よりも、トラック26に沿った損傷を生じさせられた部分に対して強く作用するものである。これによって、孔281及び282が、絶縁性トラック層24を通して、それぞれトラック261及び262に沿ってエッチングにより形成される。第1d図及び第2d図を参照されたい。例示のため、導電性層たる下側非絶縁領域22を形成するラインの幅と比較して、孔281及び282(まとめて“28”)の横方向の寸法は、平面図において拡大して示されている。ここで、絶縁性トラック層24の残りの部分は、多数の孔が形成された均一な絶縁性トラック層24Aを構成する。
孔28の形状は、第2d図の平面図の状態で上から見たとき、概ね円形である。トラックのエッチングのやり方いかんによっては、孔28の三次元的形状を、円筒形若しくは(わずかに)円錐形に形成することも可能である。孔28は、図面においては円筒形のものが例示されている。孔の直径は4nm〜2μmの間でさまざまな大きさをとることが可能である。孔の直径としては、10〜200nmの範囲にあるものが好ましい。典型値は100nmである。
孔28を形成するのに用いられるエッチング剤は、基板20若しくは非絶縁性領域22を著しく損なわないものが好ましい。構成要素20、22、及び24Aがそれぞれセラミック、クロム、及びポリカーボネートからなるとき、エッチング処理は、50℃の6.25規定過酸化水素水によって行われる。エッチング時間は、典型的な厚みが1μmであるトラック層に対しては10分未満である。
中実の電子放出性金属のフィラメント30は、孔281の中に形成され、非絶縁性領域22の上層をなしており、適当なフィラメント材料の電気化学的被着によって形成される。第1e図及び第2e図を参照されたい。被着処理は電気化学セルで行われるが、このとき、以下に述べるように、非絶縁性領域22が被着カソードとして機能する。構造をセルの電解液に接触させ、セルを起動させると、カソード22と隔てられたアノードとの間に電流が流れる。フィラメント材料は、非絶縁性領域22を底とする孔281の中に均一に蓄積される。フィラメント30の下側端部は領域22と接触する。
基板20に直接連通する孔282の中には、フィラメント材料は実質的に蓄積されないが、これは、孔282の底部には電気的接続がなされていないからである。第2e図において、黒丸はフィラメント30で満たされた孔281を表し、一方白丸は空の孔282を表す。電気化学的被着処理の間に、導電性層たる下側非絶縁性領域22をカソードとして用いることによって、被着処理を選択的に実施することができる。
電気化学的被着処理は、典型的には、フィラメント30が、多数の孔が形成されたトラック層24Aの上面と概ね同一平面の孔の上端部に達するだけの十分な時間実施される。この状態は第1e図において示されている。しかし、フィラメント30が孔281からやや突き出る形となるように被着処理を長時間行うことも、多数の孔が形成されたトラック層24Aの上面よりも著しく低いところにフィラメント30の上端部が来るように被着処理を短時間行うようにすることも可能である。
フィラメント30の上端部は好ましくは貴金属で形成される。典型的な実施例においては、非絶縁性領域22がクロム製であるとき、フィラメント30の上端部はプラチナからなる。フィラメント上端部に用いられる材料の貴金属の他の候補としては、金及びパラジウムがある。フィラメント30の残りの部分は、典型的には、上端部と同じ(貴)金属からなるものでもよいが、ニッケル、銅、コバルト、モリブデン、若しくはニオブのような他の金属製のものも可能である。
要素30は、最大径に対する長さの比が少なくとも2、一般的には少なくとも3であるような真正のフィラメントである。好適な最大径に対する長さの比は、5以上である。フィラメント30は、典型的には断面が円形の円筒形である。しかし、断面はある程度非円形でもよい。何れの場合も、各フィラメント30の最小径に対する最大径の比は2以内であるのが普通である。
フィラメント30の長さは、実質的にすべて同じである。フィラメント長は0.1〜2μmで、典型的には1μmである。これに関して、平均トラック間隔、即ち、平均フィラメント間隔は、フィラメント長よりもある程度大きくなるように構成される。
構造のゲート電極を生成するべく、導電性キャップ32が、各フィラメント30上に電気化学的被着処理により設けられる。第1f図及び第2f図を参照されたい。キャップ32は、一般に第2f図の状態で上から見たとき円形となるような形状である。
各キャップ32は、対応するフィラメント30の上端部を中心に設けられる。トラック層24Aの上側表面に沿って、各キャップ32は、下のフィラメント30よりも大きな直径をなすように設けられる。この結果、各キャップ32の横方向の周辺部が、トラック層24Aの上に沿った下のフィラメント30の横方向の周辺部を外囲する形となる。典型的には、トラック層24Aの上に沿ったキャップ32の平均径は、フィラメント30の平均径の少なくとも1.5倍である。
キャップ32を生成するための電気化学的被着処理は、電気化学セルの中で
行われるが、以下に述べるように、フィラメント30(非絶縁性領域22に接触している)がカソードとして機能する。構造をセルの電解質に接触するようにし、セルが起動させると、フィラメント30と、それから隔てられたアノードとの間に電流が流れる。これによって、キャップの材料は、所望の直径のキャップが生成されるまでフィラメント30の上に蓄積されることになる。
キャップ32は、フィラメント30の上側端部における金属材料とは異なる金属からなる。特に、キャップの金属は、下のフィラメントの金属材料に対して選択的にエッチングすることが可能なものである。フィラメント30がプラチナからなるとき、キャップ32は、半電池電位がプラチナのそれよりもより低い銀のような金属で形成される。
次に、多数の孔が形成されたトラック層24Aの一部が、層の上側に沿って均一に厚みを減らすように除去されて、第1g図及び第2g図に示すような構造が生成される。要素24Cは、多数の孔が形成されたトラック層24Aの残りの部分である。第1g図に示すように、キャップ32は、残りのトラック層24Cから垂直方向に隔てられた形となる。
トラック層の材料の除去工程は、フィラメント若しくはキャップの金属に対してはあまり強く作用しないエッチング剤を用いて行われる。同様に、このエッチング剤は、基板20若しくは非絶縁性領域22を著しく損なうこともない。このエッチング処理は、トラック材料の厚みを約0.3μm減らすのに十分なだけの時間をかけて実施される。
ここで、電気的に非絶縁性のゲート材料が、構造の上部に、多数の孔が形成された材料の除去された部分の厚みより薄い厚みをなすように被着される。ゲート材料の厚みは典型的には0.1μmである。被着処理は、基板20の下側表面に対して概ね垂直な方向に、即ち構造の上側表面に対して一般に垂直な方向に被着がなされるように行われる。これによって、第1h図及び第2h図に示すように、ゲート材料の非絶縁性層34Aが、トラック層24Cのキャップ32によって防護されていない部分の上に材料の蓄積により形成されることになる。同様に、各キャップ32の上には、ゲート材料の非絶縁性層34Bが蓄積されて形成される。重要なことは、トラック層24Cのキャップ32の下の部分においては、ゲート材料の蓄積がキャップ32によって実質的に防止されるということである。
一般に導体であるゲート材料を選択する基準は、下記のようにキャップ32を除去するのに用いられる技術によって決まる。キャップの除去が電気化学的に行われる場合は、後にゲート電極となる非絶縁性層34Aは電気的に防護されうる。結果的に、ゲート材料には、反応性のあまり高くない金属ならば、いかなるものも一般に用いることができることになる。このような金属の候補には、モリブデン、銅、及びアルミニウムが含まれる。
キャップの除去に化学的エッチング若しくはプラズマエッチングが用いられる場合は、ゲート材料はキャップ金属とは異なる金属からなる。特に、キャップ材料の金属は、ゲート材料に対して選択的にエッチングすることが可能なものでなければならない。ゲート材料は、この選択的エッチングが可能であるという条件を満たす、適切なものであるならば、導電性のドーピングをなされた半導体材料でもよい。
非絶縁性層34A及び34Bを形成するためには、蒸着技術が用いられるのが一般的である。蒸着処理は適当な真空チャンバの中で低圧の下に行われる。非絶縁性層34A及び34Bは、スパッタリングのような他の方向制御式物理的被着技術を用いることによっても形成することができる。
キャップ32は、フィラメント30の上端部の材料の金属、若しくはゲート材料よりもキャップ材料の金属に強く作用するエッチング剤によって除去される。これによって、非絶縁性層34Bも同時に除去される。領域30、32及び34Aが、それぞれプラチナ、銀、及びモリブデンからなるとき、エッチング処理は、非絶縁性層34Aがキャップ32と異なる電位に保たれるような電気化学的処理によって行われるのが一般的である。これは、非絶縁性層34Aに一方の電位を、下側非絶縁性領域22に他方の電位を加えることによって実施される。別の方法として、上述のように、キャップ32及びその上の非絶縁層34Bを、化学的エッチング材若しくはプラズマエッチング剤によって除去することも可能である。
このようにして形成された構造が第1i図及び第2i図において示されており、ここではフィラメント30の上端部が露出されている。ここで、パターニングされた上側非絶縁性層34Aは、電界放出構造におけるゲート電極を構成する。ゲート電極となる非絶縁性層34Aは、それぞれがフィラメント30を中心とするゲート開口部36を有する。ゲート材料被着処理時のキャップ32による防護のために、各ゲート開口部36の大きさは、対応するフィラメント30よりも大きくなっている。この結果、ゲート電極となる非絶縁性層34Aはフィラメント30から横方向に隔てられた形となる。
第1i図及び第2i図のカソード/ゲート構造は、そのまま電界エミッタとして利用することができる。それでも、フィラメント30がトラック材料の層から延出した形とし、フィラメント30の上端部を尖った形状とすることは有益なことである。
このために、多数の孔が形成されたトラック層24Cの開口部36を通して露出された部分を等方性エッチング剤を用いて除去し、各フィラメント30の周りにキャビティ38を形成する。第1j図及び第2j図を参照されたい。キャビティ38を生成するのに用いられる等方性エッチング剤は、構造の他の部分を著しく損なうことはない。このようにして、フィラメント30が、多数の孔が形成されたトラック層24Cの残りの部分24Dから延出する形となる。各キャビティ38は非常に幅の広いものであり、即ち対応する孔281よりも非常に大きな断面を有する。
キャビティ38は、典型的には下側非絶縁性領域22に向かって途中まで延在する。この状態は第1j図に示されている。しかし、キャビティ38が領域22に達するまで延びていてもよい。どちらの場合においても、適当に製造上のパラメータを選択することにより、トラック層24Dは、ゲート層たる非絶縁性層34Aを十分に支持する形となる。
電解研磨処理及びエッチング処理を行うことにより、フィラメント30の上端部が成形加工されて、尖った形状にされる。初めに行われる電解研磨処理により、フィラメント30の上端部が丸められ、その長さがいくらか短くされる。更に、丸められたフィラメントの末端部が、エッチング処理により尖った形状にされる。
電解研磨処理は、フィラメント30がアノードを構成する電界セルの中で行われる。第1j図及び第2j図の構造をセルの電解質に接触するようにした後、適当な電圧が、(a)非絶縁性領域22を介し、フィラメント30と、(b)典型的にはゲート層たる非絶縁性層34であるカソードプレートとの間に印加されて、フィラメント30とカソードプレートとの間に電流が流れることになる。電解研磨処理は、典型的には、電界強度が高められるにつれ金属の除去速度も高められるような処理状況のもとに行われる。各フィラメント30の外側頂端部においては、電界強度が最大となり、従って材料の除去速度も最大となるので、フィラメント30の上側端部は丸められることになる。
基板20の下側表面が、電解セルの中のカソードプレートに対してほぼ平行となるように配置することによって、フィラメント30の中の長いものの上端部は最大の電界強度を受けることになる。このために、電解研磨処理において、長めのフィラメント30の上端部からは、短めのものと比べて、より多くの材料が除去されることになる。従って、電解研磨処理によって、フィラメント30の長さの均一性が高められることにもなる。
フィラメントのエッチング処理も、典型的には、電界放出構造を電解セルの電解質に接触させることによって行われるが、この電解セルでは、非絶縁性領域22を介して駆動電圧が印加されるアノードをフィラメント30が構成している。金属の除去速度は電界強度及びフィラメントの形態によって変化して、フィラメント30の丸められた上端部が尖った形状にされる。エッチングは化学的技術に基づいて行うことも可能である。エッチングが電気化学的技術でなく化学的技術に基づいて行われた場合は、適当な電圧を非絶縁性層34Aに印加すること、及び/若しくは適当な材料の選択を行うことによって、ゲート層たる非絶縁性層34Aの不要なエッチングを回避することができる。第1k図及び第2k図は、フィラメント30の残りの部分が尖った形状のフィラメント30Bとなっている、最終的な電界エミッタの形状を示したものである。
電解研磨処理は、典型的には、キャビティ38の上層をなすパターニングされたゲート層たる非絶縁性層34Aのエッジを丸めるのにも用いられる。非絶縁性層34Aはこの工程においてアノードとして機能し、一方フィラメント30Bは非絶縁性領域22を介してカソードとしての役目を果たす。第1k図及び第2k図におけるパターニングされたゲート層たる非絶縁性層34Bは、ゲート層たる非絶縁性層34Aのエッジを丸めた残りの部分である。
第3a図〜第3f図(まとめて“第3図”)及び第4a図〜第4f図(まとめて“第4図”)に示すのは、自己整合されたゲート構造を有する第1f図及び第2f図のカソード構造を設けるための、別の一連の工程を示したものである。第1f図及び第2f図は、ここでは第3a図及び第4a図として再度示されている。この別の実施例において、多数の孔が形成されたトラック層24Aの厚みは典型的には0.5μmである。
多数の孔が形成されたトラック層24A及び構造体の上部に沿って設けられたキャップ32の上に、電気的に非絶縁性のゲート材料からなる被覆層40が被着される。第3b図及び第4b図を参照されたい。被覆層40の厚みは、典型的には0.1μmである。
ゲート材料は、一般に導電体、好ましくはキャップの金属に対して選択的にエッチング可能な金属からなる。ゲート材料の金属にプラチナを利用することができる。ゲート材料は、必要な選択的エッチングが可能なものである限り、他の金属及び/若しくは、導電性のドーピングをなされた半導体材料でもかまわない。ゲート材料の被着には様々な技術を用いることができるが、ただしゲート用金属材料からなる被覆層40の、トラック層24Aの上層をなす部分の厚みが、比較的均一なものとなる必要がある。
ゲート材料の被覆層40のキャップ32の上の部分は、キャップ32と被覆層40との組合せによってなる部分を概ね平坦な上側表面を有する形にする平坦化処理において除去される。このとき、キャップ32の上端部もわずかに除去されることになる。第3c図及び第4c図に示すのは、この処理の結果作られた構造であって、ここで要素32Aはキャップ32の残りの部分である。要素40Aはゲート材料の被覆層40の残りの部分である。
平坦化処理は何段階かの工程によって実施される。第1に、フォトレジストのようなフロー可能な材料が構造の上部に被着される。第2に、フロー可能な材料がフローされて、その上側表面が概ね平坦となる。第3に、フロー可能な材料とゲート材料とをほぼ等速度で腐食するエッチング剤を用いてエッチバックが行われる。フロー可能な材料が全て除去されたとき、エッチバックは終了する。エッチング剤は、フロー可能な材料に作用するのとほぼ等しい速度でゲート材料に作用するので、ゲート材料の被覆層40の上方向に延出した部分、即ちキャップ32の上層をなす部分が同時に除去されるのである。
キャップ32は、フィラメント30、若しくは非絶縁性層40Aを著しく損なわないエッチング剤で除去される。第3d図及び第4d図を参照されたい。ここで、非絶縁性層40Aは構造のゲート電極を構成しており、それぞれフィラメント30を中心としたゲート開口部42を有する。各キャップ32は対応するフィラメント30よりも大きいので、ゲート層たる非絶縁層40Aはフィラメント30から横方向に隔てられた形となる。
第1i図及び第2i図のカソード/ゲート構造と同様に、第3d及び第4d図のカソード/ゲート構造は、そのまま電界エミッタとして用いることができる。しかし、第1i図及び第2i図の場合と同様に、第3d図及び第4d図の構造を更に処理することは、同様の利点がある。従って、多数の孔が形成されたトラック層42Aの、開口部42を通して露出された部分は、等方性エッチング剤を用いて除去され、第3e図及び第4e図に示すように、フィラメント30の周りにキャビティ44が形成される。フィラメント30は、多数の孔が形成されたトラック層24Aの残りの部分24Eから外向きに延出する形となる。各キャビティ44の大きさは、対応する孔281よりかなり大きい。
キャビティ44は、典型的には、非絶縁性領域22に向かって途中まで延在している。第3e図においてこの状態が示されている。第1図及び第2図の製造工程の場合と同様に、キャビティ44が下側非絶縁性領域22に達するまで延びていても良い。
電解研磨処理及びエッチング処理が行われて、フィラメント30の上端部が成形加工され、尖った形状にされる。第3f図及び第4f図を参照されたい。要素30Bは、フィラメント30の尖った形状に処理された残りの部分である。一般的には、追加的な電解研磨処理も行われて、キャビティ44の上のパターニングされたゲート層たる非絶縁性層40Aのエッジが丸められる。第3f図及び第4f図における要素40Bは、エッジを丸められたゲート層たる非絶縁性層40Aの残りの部分である。
第5a図〜第5j図(まとめて“第5図”)及び第6a図〜第6j図(まとめて“第6図”)に示すのは、本発明に基づく、荷電粒子トラックを用いたゲート制御式面積方向配列型電界放出構造の製造方法の、更に別の実施例である。この電界エミッタは、構造的には第1k図及び第2k図の構造、及び第3f図及び第4f図の構造の双方と似ている。同様に、第5図及び第6図の工程に従って製造された電界エミッタは、典型的にはフラットパネル型CRTディスプレイにおける蛍光体を励起させるのに用いられる。
ここでも、工程は絶縁性基板20から開始され、この基板の上に非絶縁性領域22が設けられる。第5a図及び第6a図を参照されたい。基板20及び非絶縁性領域22は前述のような特徴を有する。特に、非絶縁性領域22は、典型的には概ね平行な複数のラインをなす形状で、このラインのうち2本が第6a図において示されている。
ここでも、絶縁性トラック層24が構造の上に形成される。第5b図及び第6b図を参照されたい。後に荷電粒子トラックが絶縁性トラック層24において形成されることになるので、この絶縁性トラック層24も前述のような特徴を有する。
ここで、第5図及び第6図の工程は、前述の本発明に基づく工程と異なったものとなる。後にゲート電極になる被覆非絶縁性層46が、第5b図に示すように、絶縁性層24の上部に形成される。非絶縁性層46は、典型的には0.05μmの厚みを有する。非絶縁性層46はモリブデン、銅、若しくはアルミニウムのような金属からなる。非絶縁性層46は導電性のドーピングをなされた半導体材料から形成されても良い。非絶縁性層46を生成する方法は、その厚みが比較的均一なものとなる限り特に重要ではない。非絶縁性層46の形成には、典型的には物理的蒸着技術が用いられる。
非絶縁性層46の上には更に絶縁性トラック(若しくはトラック/記録)層48が形成される。再び第5b図を参照されたい。絶縁性トラック層48は0.2〜0.5μmの範囲の厚みを有する。絶縁性トラック層24と同様に、絶縁性トラック層48は、(a)ポリカーボネート、ポリスチレン、若しくは酢酸アセテートのような有機ポリマー、(b)リン酸エステル、ケイ酸塩、ソーダ石灰、及びスピングラスのような無機ガラス、若しくは(c)マイカ若しくは水晶のような結晶体からなる。トラック層48がトラック層24と同じ絶縁体からなるような実施例もあるが、トラック層48は、トラック層24に関して選択的にエッチング可能な絶縁体で形成されるのが一般的である。
ここでこの構造は、基板20の平坦な下側表面(図示せず)に対して概ね垂直な方向、即ち構造の上側表面に対して概ね垂直な方向で絶縁性トラック層48の上に衝当してくる高エネルギーの荷電粒子を受けなければならない。荷電粒子は層48、46、及び24を通過して下層をなす材料に達し、トラック層24及び48の任意の位置において直線トラックを形成する。第5c図及び第6c図に示すのはトラックの形成である。荷電粒子トラックは粒子の経路に沿った損傷領域を形成する。
荷電粒子トラックは第5c図及び第6c図において、“50”で始まる符合によって示されている。各トラックは、(a)絶縁性トラック層24を通して延在する部分である“50A”セグメントと、(b)50Aセグメントのラインの中の絶縁性トラック層48を通して延在する“50B”セグメントに分けられる。荷電粒子は非絶縁性層46を通過するが、層46に著しく損傷を与えることはなく、従って非絶縁性層46を通して荷電粒子トラックが生成されることはない。荷電粒子トラックは以下の2つに分類することができる。即ち(a)トラック層24及び48の、非絶縁性領域22の上層をなす部分を通して延在するセグメント50A1及び50B1(まとめて“501”)、(b)トラック層24及び48の非絶縁性領域22の上でない部分を通して延在するセグメント50A2及び50B2(まとめて“502”)である。
前述した本発明の製造工程における荷電粒子トラック26の場合と同様に、荷電粒子トラック501及び502(まとめて“50”)は、構造の上側表面に対して概ね垂直な向きで、かつ互いに平行に延在する。トラック50は、トラック26と同様の特徴、即ち寸法及び間隔を有する。トラック50も、トラック26と同様に形成される。明示のために、第5c図及び第6c図においては、トラック50のごく小さな一部分のみが示されている。
絶縁性トラック層48におけるトラックセグメント50Bに沿った損傷を受けた絶縁材料は、トラック層48の損傷を受けていない材料よりも損傷を受けたトラックセグメント50Bの材料に強く作用するような適当な化学的エッチング剤にトラック層48を接触させることによって除去される。この結果、トラックセグメント50Bに沿って、トラック層48を通して非絶縁性層46に達する概ね円形の孔が、エッチングにより形成されることになる。エッチング剤は、電界放出構造の他のいかなる部分をも著しく損なうことがないのが好ましい。
エッチング処理は絶縁性トラック層48の概ね損傷を与えられていない材料の部分にも続けて施され、孔が拡大される。このようにして、トラックセグメント50B1及び50B2に沿ってアパーチャ(aperture)521及び522がそれぞれ生成される。第5d図及び第6d図を参照されたい。アパーチャ521及び522(まとめて“52”)は、非絶縁性層46の上側表面の対応する部分を露出する。エッチング処理は横方向に均一に施される。従って、各アパーチャ52は、対応するトラックセグメント50Bを中心におくように配置されることになる。トラック層48の厚みも、このエッチング処理において薄くされる。
絶縁材料のエッチング処理の第2過程は、第1過程で用いたエッチング剤若しくは他のエッチング剤を用いて行うことができる。どちらのエッチング剤を利用した場合も、構成要素20、22、24、及び26は、エッチング処理の第2段階の間に著しく損なわれることはない。これによって、アパーチャ52は、その平均径の平均が15〜300nm、典型的には140nm程度になる。この直径は、厚みが薄くされた絶縁性トラック層の残りの部分48Aの底部に沿った直径である。全てのアパーチャ52の直径は、実質的に等しくなる。
アパーチャ52は、第6d図の平面図の状態で上から見たときの形状が一般に円形である。アパーチャ52も、第5d図に示すように、底部よりも頂部の方がいくらか広い形状をしている。このようにアパーチャ52を傾斜した形状にする理由は、後に行う非絶縁性層46のリアクティブイオンエッチング処理を容易にするためである。アパーチャの傾斜を得るために、選択性、即ち損傷を受けたトラック層の材料に作用する速度と、損傷を受けていないトラック層の材料に作用する速度の比が比較的小さい、即ち10以下となるようなエッチング剤が用いられる。
アパーチャ522はアパーチャ521の副産物として形成されるが、エミッタの製造工程においては有用な役目を果たすことはない。必要ならば、アパーチャ522、及びそれによって後に形成される追加的な(有用でない)機構の形成を止めることもできる。例えば、トラック層48のエッチング処理の間に、適当なマスクを用いて、トラックセグメント50B2を被覆することができる。
エッチング用マスクとしてトラック層48Aを用いる場合は、非絶縁性層46のアパーチャ52を通して露出されている部分が、異方性のエッチング剤で除去されて、トラック層24に達する一般に円形の開口部が生成される。第5e図及び第6e図には、このようにして形成された構造が示されており、ここではゲート開口部541が層46の非絶縁性領域22の上側に位置する部分を通して延在し、更にゲート開口部542が非絶縁性層46の領域22の上側でない部分を通して延在している。非絶縁性層46の残りの部分46Aはパターニングされた電界エミッタのゲート電極である。異方性のエッチング処理は、典型的にはリアクティブイオンエッチング技術に基づいて行われる。
開口部541及び542(まとめて“54”)を生成するのに用いられるエッチング剤は、構造の他の部分に対して著しく作用するのを回避するように調節される。エッチングの異方性のために、各開口部54は断面が概ね等しい、即ち概ね円形であり、その直径は対応するアパーチャ52の(トラック層48Aの底部に沿った部分)の直径とほぼ等しくなる。各開口部54は、対応するアパーチャ52と垂直方向に位置が整合される。各アパーチャ52が対応するトラックセグメント52Bを中心とする配置となっているため、各開口部54も対応するセグメント50Bを中心とする配置となる。
トラック層48Aは、開口部54が生成された後のどこかの段階で除去されるのが普通である。例えば、第5f図及び第6f図に示すように、トラック層48Aは開口部54が形成された直後に除去されることもある。
絶縁性トラック層24の上側表面の一部分はトラックセグメント50A上において露出されているが、ここで、セグメント50Aに沿った損傷を与えられた材料に対して、トラック層24の損傷を与えられていない材料よりも強く作用する化学的エッチング剤に、構造体は接触させられる。これによって、第5g図及び第6g図に示すように、孔281及び282は、それぞれトラックセグメント50A1及び50A2に沿った形でトラック層24を通して形成される。孔281及び282(まとめて“28”)は、前述の本発明の製造工程における孔28と同じ物理的/空間的特徴を有する。ここで孔28を生成するのに用いられるエッチング処理は、典型的には前述の第1d図及び第2d図の構造に関するのと同様の方法で行われる。トラック層24の残りの部分は均一な多数の孔が形成されたの絶縁性トラック層24Aである。
重要なことは、第5g図及び第6g図における各孔28は、対応する開口部54と比較して著しく狭いものであるということである。例えば、アパーチャ52の1つの底部の直径が40nmで、対応する開口部54の直径が150nmであるとき、対応する孔28の直径は、典型的には50〜100nmである。各孔28は、対応するトラックセグメント50Aが中心となるように配置されている。(a)各トラックセグメント50Bが対応するトラックセグメント50Aと一直線上に配置され、(b)各開口部54が対応するトラックセグメント50Bを中心とするように配置されているので、各開口部54は対応する孔28を中心とする形となる。
ここで、適当なフィラメントの金属材料が電気化学的に被着されて、第5h図及び第6h図に示すように、下側非絶縁性領域22の上の、孔281の中に電子放出金属フィラメント30が形成される。この材料の被着は、第1e図及び第2e図の構造に関連して前述したのと同様の方法で行われる。基板20の上に直接設けられた孔282の底部には電気的接続がなされていないので、孔282には実質的にフィラメント金属が蓄積されることはない。第6h図において、黒丸で示されているのがフィラメント30で満たされた孔281であり、白丸で示されているのが空の孔282である。全ての孔28に対して開口部54が存在するが、この工程の電気化学的性質により選択的な被着が可能とされているのである。
ここで、フィラメント30は前述のような特徴と有する。孔281はトラック層24上の任意の位置に置かれているので、フィラメント30はトラック層24上の任意の場所に存在することになる。トラックを形成しエッチング処理した結果、中心が一致するので、フィラメント30は開口部541に自己整合され、従ってゲート電極たる非絶縁性層46Aにも自己整合されることになる。
第5h図及び第6h図のカソード/ゲート構図は、そのまま電界エミッタとして用いることができる。それでも、フィラメント30が多数の孔が形成された材料から延出した形とし、フィラメント30の上端部を尖った形状とすることは有益なことである。従って、第5h図及び第6h図の構造は、前述の、本発明に基づくゲート制御式電界エミッタの製造における方法と同様の方法で更に処理される。
多数の孔が形成されたトラック層24Aのゲート開口部541を通して露出されている部分は、等方性エッチング剤によって除去され、第5i図及び第6i図に示すように、フィラメント30の周りにキャビティ561が形成される。ゲート層たる非絶縁性層46Aも開口部542を有しているので、トラック層24Aの開口部542を通して露出されている部分は、同時に除去されてキャビティ562が形成される。キャビティ561及び562(まとめて“56”)は、非絶縁性領域22に向かって途中まで若しくは領域22に達するまで延びる形とすることができる。第5i図に示すのは前者の場合である。いずれの場合も、ここでフィラメント30は、多数の孔が形成されたトラック層24Aの残りの部分24Fを越えて突出した形となる。
フィラメント30の上端部は、電解研磨処理若しくはエッチング処理によって尖った形状にされる。キャビティ561の上のパターニングされたゲート層たる非絶縁性層46Aのエッジを丸めるための電解研磨処理によって、電界エミッタの基本的な製造工程が終了する。第5j図及び第6j図に示すのは、最終的な構造であって、要素30が尖った形状にされたフィラメント30の残りの部分である。要素46Bは、エッジを丸められたゲート層たる非絶縁性層46Aの残りの部分である。
電子放出性素子30Bは、孔281に金属を電気化学的に充填する過程と、次に(望ましくは)金属の一部を除去して先端部を尖った形状にする過程とを含む工程によって形成されるので、要素30Bの上端部は、普通、パターニングされたゲート層たる非絶縁性層46A若しくは46Bの底部より下にくることになる。応用例によっては、ゲート制御式電界エミッタの電子放出性素子が、ゲート電極の底部より上に、場合によってはゲート電極の上端より上まで延びた形となるのが望ましいものがある。第7a図〜第7e図(まとめて“第7図”)に戻ると、ここには第5i図及び第6i図の構造のフィラメント30を、ゲート電極の上端より延びた尖った形状の電子放出性素子に変える一連の工程が示されている。ここでは、第5i図が第7a図として再度示されている。
リフトオフ(lift-off)材料の薄いマスキング層であるリフトオフ層86は、第7a図の部分的に仕上げ処理された電界放出構造の上に形成される。このときリフトオフ材料によってゲート層たる非絶縁性層46Aは完全にカバーされるが、フィラメント30の先端部はカバーされないようにされる。第7b図を参照されたい。キャビティ561のフィラメント30の横に配置された一部分においてはリフトオフ材料が存在していないのが好ましい。リフトオフ層86の厚みは、典型的にはゲート開口部54の平均径の数分の1に(即ち平均径より小さく)される。
リフトオフ層86は、例えば蒸着のような物理的被着技術を用いて形成されるが、このとき、リフトオフ材料は、ゲート層たる非絶縁性層46Aの上に、基板20の下側表面(図示せず)に対して小さな角度をなす向き、即ちゲート層たる非絶縁性層46の上部に対して小さな角度をなす向きに衝当し、蓄積されるのである。空間的に均一な被着をなすべく、部分的に仕上げ処理された電界エミッタ、若しくはリフトオフ材料ソースのどちらか一方が、基板20の下側表面に対して垂直な軸の周りに一定の速度で回転させられる。リフトオフ材料がゲート開口部54に沿ったゲート層たる非絶縁性層46の側面には蓄積するが、リフトオフ材料が開口部54を通過することは実質的に防止されるように、材料の原子が衝当する角度は十分な小さな角度に設定される。
次に、第7c図に示すように、各太い針形状の金属製の先端部88A1がフィラメント30の上側面上にそれぞれ形成される。金属先端部88A1は、好ましくは蒸着のような物理的被着技術を用いて形成されるが、このとき、先端部の金属材料の原子は、基板20の下側表面に対して概ね垂直な向き、即ちゲート層たる非絶縁性層46Aの上側に対して概ね垂直な向きで、電界放出構造の上部に衝当させられる。この結果、先端部の金属材料の原子はゲート開口部541を通過して、先端部88A1を形成する。
先端部の被着処理の間、各キャビティ561の底部において、フィラメント30の周りに、先端部の金属材料からなる環状の要素88B1が材料の蓄積により形成される。先端部の金属材料の原子は、各開口部542(図示せず)も通過して、絶縁性層24Fのキャビティ562(図示せず)を通して露出された部分に沿って先端部の金属材料からなる要素(図示せず)が形成される。先端部の金属材料からなるこれらの要素は、下側非絶縁性領域22と接触していない。従って、これらが最終的な電界エミッタの電気的な動作に影響を与えることはない。
先端部金属材料層88Cは、先端部の被着処理過程においてリフトオフ層86の上に材料の蓄積により形成される。先端部金属材料層88Cの厚みが増すにつれ、一般に、先端部金属材料層88Cは多少横方向にも成長する。この横方向の成長によって、先端部金属材料が、フィラメント30に被着するときに通過する開口部の寸法が狭められ、金属要素88B1の形状にも影響を与えることになるが、先端部金属材料層88Cを通して設けられた先端部被着用開口部が小さくなって先端部金属材料がフィラメント30の上側表面上に不均一に蓄積され始める(即ち円錐形の末端部分を有する先端部が形成され始める)前に、先端部金属材料の被着は終了される。
各フィラメント30及びその上の先端部88A1の組合せによって、複合式に延長された電子放出性フィラメントが形成される。第8a図に示すのは、第7c図の段階における、延長されたフィラメント30/88A1の1つの拡大図である。フィラメント30/88A1の長さ方向に沿った金属要素88B1の存在は、普通電気的にはあまり重要なものではない。
先端部金属材料には好ましくは貴金属が用いられる。典型的な実施例においては、構成要素22、46A及び30がそれぞれクロム製、モリブデン製、及びプラチナ製である場合、先端部の金属がプラチナからなる。この場合、各フィラメント30及びその上にある先端部88A1は、同種の金属からなる。これとは別に、先端部の金属が非貴金属、例えばモリブデン若しくはニオブであってもよく、これらの材料は上述の方法で物理的被着をなすことができる。先端部の金属材料を被着する量は、電子放出性素子の所望の最終的な長さ(若しくは高さ)によって決まる。
ここで、リフトオフ層86は、構造を化学的エッチング剤にさらすことによって除去されるが、この場合の化学的エッチング剤は、リフトオフ材料には作用するが、構造の他の材料を著しく損なうことのないものである。リフトオフ層86を除去する工程において、先端部金属材料層88Cもリフトオフされて、第7d図に示す構造が生成される。
フィラメント30/88A1の上端部を成形加工し、尖った形状とすべく、電解研磨処理及びエッチング処理が前述の方法で実施される。第1図及び第2図の工程と同様に、電解研磨処理によって、フィラメント30/88A1の長さがより均一となる。フィラメントのエッチング処理によって、フィラメント30/88A1の上端部は尖った形状にされる。第7e図には、30/88A1に成形加工処理、尖った形状にする処理が実質的に完全に施され、先端部88B1が尖った形状となったところが例示されている。ここで、各キャビティ561は、下にある孔28A1と共に、対応するフィラメント30/88D1のための誘電性開口空間を形成する。第8b図において、第7e図の段階の典型的なフィラメント30/88D1の拡大図が示されている。
ここで更に電解研磨処理が前述の方法で実施され、キャビティ561の上のゲート層たる非絶縁性層46Aのエッジが丸められる。第7e図のパターニングされたゲート電極たる非絶縁性層46Bは、エッジを丸められたゲート層たる非絶縁性層46Aの残りの部分である。
第7e図における各金属先端部88D1の基部の平均径は、下にあるフィラメント30の平均径と等しい。別の実施例においては、円錐形の先端部を有するフィラメント型の電子放出性素子で、各先端部の基部の平均径が、下のフィラメントの平均径よりもかなり大きくなっているものが生成される。第9a図〜第9h図(まとめて“第9図”)に示すのは、先端部の基部の大きさが下にあるフィラメント部分よりかなり大きい、円錐形状の尖ったフィラメント型電子放出性素子を有するゲート制御式電界エミッタを生成するための一連の製造工程であって、第5図及び第6図の工程の第5f図及び第6f図以降を変更したものである。第5f図は、ここでは第9a図として再度示されている。
絶縁性トラック層24のゲート開口部541を通して露出された部分は等方性化学的エッチング剤を用いて除去され、第9b図に示すように、トラック層24を貫通はせず途中まで延在するキャビティ941が形成される。トラック層24のゲート開口部542を通して露出された部分(図示せず)も同時に除去されて、トラック層24の途中まで延びるキャビティ942(同様に図示せず)も形成される。各キャビティ941及び942(まとめて“94”)はゲート層たる非絶縁層46Aのやや下方にまで延在した形となる。
エッチング剤は、好ましくは、トラック層24の損傷を受けていない絶縁性材料とほぼ同じ速度で、トラックセグメント54aに沿って損傷を受けた材料の部分に作用する。この結果各トラックセグメント50A(第9b図においてその中の1つのセグメント50A1が示されている)の対応するキャビティ94の底部は、エッチング処理の間に著しく損なわれることはない。絶縁性トラック層24の残りの部分は第9b図において要素24Gとして示されている。
ここで、この構造は、絶縁性トラック層24Gの損傷を受けていない材料よりも損傷を受けたトラック材料50Aに対して強く作用するような化学的エッチング剤に接触させられる。これによって、第9c図に示すように、キャビティ941の底部のトラックセグメント50A1の残りの部分に沿って、トラック層24Gを貫通する961が形成される。孔962(図示せず)も、エッチング処理により、キャビティ941(図示せず)の底部の50A2の残りの部分(図示せず)に沿って、トラック層24Gを貫通する形で同時に形成される。第9c図の要素24Hは絶縁性トラック層24Gの残りの部分である。
孔961及び962(まとめて“96”)を形成するのに用いられるエッチング処理は、孔28の生成の場合と概ね同様に均一に施される。これによって、各孔96は対応するトラックセグメント50Aを中心においた形に設けられることになる。孔96は、典型的には前述の孔28と同様の物理的/空間的特徴を有する。各孔96は、その上に存在するキャビティ94よりも幅の狭いものであることに加えて、対応するゲート開口部よりもかなり幅の狭いものである。(a)各トラックセグメント50Bが対応するトラックセグメント50Aと一直線上に配置され、(b)各ゲート開口部54が対応するトラックセグメント50Bを中心においた形で設けられているので、各開口部54は対応する孔96を中心においた形となる。
適当なフィラメント金属材料を電気化学的に被着して、第9d図に示すように、非絶縁性領域22の上の孔961を実質的に満たす金属フィラメント98を生成する。このフィラメント被着処理は、第5図及び第6図の工程のフィラメント30の生成において用いられたのと同じ方法で行われる。基板20のすぐ上に位置する孔962の底部においては電気的接続がなされていないので、孔962には実質的にフィラメント材料が蓄積しない。従って、この工程の電気化学的性質によって、たとえ全ての孔96に対してそれぞれゲート開口部が存在していたとしても、被着を選択的に行うことが可能となる。
フィラメント98はプラチナ、金、若しくはパラジウムのような貴金属から形成することができる。フィラメント金属材料はニッケル、銅、コバルト、モリブデン、若しくはニオブのような非貴金属でもよい。
金属フィラメント98の、基本的な長さ、直径、直径に対する長さの比、及び断面の特徴はフィラメント30と同じである。特に、フィラメント98の最大直径に対する長さの比は5以上であることが好ましい。第9d図と第5i図とを比較すると、フィラメント98がフィラメント30よりも短いように見えるかもしれないが、トラック層24の厚みを増し、キャビティのエッチングの深度を適当に制御することによって、フィラメント98がフィラメント30よりも長くなるように形成することもできる。フィラメント30と同様に、トラックを形成しエッチング処理した結果、中心が一致するので、フィラメント98は開口部54と自己整合され、従って、ゲート層たる非絶縁性層46Aにも自己整合されることになる。
リフトオフ材料の薄いマスクであるリフトオフ層100が、電界放電性構造の上に、ゲート層たる非絶縁層46Aは完全にカバーするが、フィラメント98の上端部はカバーしない形に形成される。第9e図を参照されたい。リフトオフ層100は、第7図の製造工程におけるリフトオフ層86の生成に用いられたのと同様の技術によって生成されることが好ましい。
先端部の金属材料はゲート開口部541を通してキャビティ941に導入されて、尖った、全体に円錐形のコーン型金属先端部1021を形成するが、この金属先端部はそれぞれ第9f図に示すようにフィラメント98と接触する形となる。先端部の金属材料は、普通は、第7図の工程のものと同じである。
各金属先端部1021の基部平均径は、普通下のフィラメント98の直径よりも大きい。この結果、先端部1021は、トラック層24Hの隣接する部分の上に横向きに延在する形となる。各先端部1021の基部平均径は、対応するゲート開口部541の平均径と同じか、やや大きいものである。各フィラメント98及びその上の先端部1021によって、複合式の電子放出性素子が形成されるが、この電子放出性素子は、その両端部の間の点、即ち両端部から隔てられた点において最大直径を呈する形となる。
金属先端部1021は典型的にはダブルソース物理的被着技術を用いて形成されるのが一般的であり、このダブルソース物理的被着技術においては、(a)先端部用金属の原子を、基板20の下側表面(図示せず)に対して概ね垂直な向き、即ちゲート層たる非絶縁性層46Aの上側表面に対して概ね垂直な向きで構造の上部に衝当させて被着させ、(b)それと同時に、密封材料の原子を、基板20の下側表面に対して小さな角度をなす方向に層46Aの上側表面上に衝当させて蓄積させる一方、空間的に均一な被着をなさしめるべく、部分的に仕上げ処理された電界エミッタか、若しくは先端部材料及び密封材料ソースかのどちらか一方を、基板20の下側表面に対して垂直な向きの軸の周りに一定の速度で回転させる。両被着処理は、普通蒸着によってなされる。
先端部金属材料がキャビティ94に入るときに通過する開口部を密封するために密封材料を衝当させるときの角度は、密封材料がゲート開口部541を通過してフィラメント98上に蓄積したり、トラック層24Hのキャビティ941を通して露出されている部分に蓄積することのないように、十分に小さな角度にする。先端部の金属材料のみが開口部541を通過する。先端部金属材料はゲート開口部542(図示せず)も通過し、トラック層24Hのキャビティ942(図示せず)を通して露出された部分に沿って先端金属材料からなる要素(図示せず)が形成される。先端部金属材料からなる要素は下側非絶縁性領域22と接触しないので、電気的には重要ではない。
先端部の複合層104及び密封材料は、被着処理の間にリフトオフ層100の上に蓄積する。密封材料を衝当させる角度は90°未満なので、複合層104はその厚みが増すにつれて横向きに延在する形となり、先端部1021を形成すべく先端部金属材料が蓄積できるように通過していく開口部を漸次封止してゆくことになる。被着処理は十分に長時間行い、複合層104を通して設けられた先端部被着用開口部が完全に封止され、複合層104が途切れのない薄膜状となるようにする。従って、先端部1021は、それぞれフィラメント98を中心部においた円錐形の形状に形成される。また、先端部1021はゲート開口部541に自己整合される。各フィラメント98及びその上のコーン型の金属先端部1021は複合式電子放出性素子を形成する。
リフトオフ層100及び複合層104は従来の方法で除去される。第9g図に示すのは、その処理の結果形成された構造である。
製造工程の最終段階は、第9h図に示すように、キャビティ941の上のゲート層たる非絶縁層46Aのエッジを丸める過程である。エッジを丸める過程は、上述の電解研磨処理によって実施されるのが好ましい。また、第9h図の要素46Bはエッジを丸められたゲート層たる非絶縁層46Aの残りの部分である。各キャビティ941及び下の孔961は、対応する電子放出性素子98/1021用の誘電性開口空間を形成する。孔961はトラック層24H上の任意の位置に分散して設けられるので、電子放出性素子98/1021は非絶縁性領域22上の任意の位置に設けられることになる。
下側非絶縁性領域22と、第7図及び第9図の工程によって生成されたコーン型先端部88D1及び1021とを接続させる金属部分は、フィラメントとして記述されてきた。しかし、これらの金属部分は単に金属ペデスタル(pedestal)であっても良く、この金属製ペデスタルは、第5図及び第6図の工程におけるフィラメント30について述べたフィラメントとしての特徴のような、フィラメント状の細長い形状を有する必要はない。例えば、ペデスタルの長さ(若しくは高さ)はその直径より小さくても良い。第7図若しくは第9図の工程に基づいて変形された第5図及び第6図の工程に基づくゲート制御式電界エミッタの製造において、フィラメントに関して言及されたことについては、ペデスタルに関することに拡張することができる。
第5図及び第6図の工程は、電子放出性素子が単に円錐形状のものからなるようなゲート制御式電界放出性構造を生成するための工程に変形することができる。即ち、下側非絶縁性領域22と円錐形部分との間にフィラメント若しくはペデスタルは存在しないのである。第10a図〜第10e図(まとめて“第10図”)及び第11a図〜第11e図(まとめて“第11図”)に示すのは、第5f図及び第6f図に示す構造からこのようなコーン型ゲート制御式面積方向配列型電界エミッタを生成するための一連の工程である。第5f図及び第6f図は、それぞれ第10a図及び第11a図として再度示されている。
ゲート層たる非絶縁性層46Aをエッチング用のマスクとして用いることによって、誘電性開口空間1141はゲート開口部541上の下側非絶縁性領域22に達するまで絶縁性トラック層24を通してエッチングされる。第10b図及び第11b図を参照されたい。誘電性開口空間1122は同様にゲート開口部542上のトラック層24を通して形成される。誘電性開口空間1141及び1142(まとめて“114”)のそれぞれは、ゲート層たる非絶縁性層46Aのやや下に至るまで延在する。第10b図における要素24Mはトラック層24の残りの部分である。
薄膜マスクであるリフトオフ層116は構造体の上に形成され、第10c図及び第11c図に示すようにゲート層たる非絶縁性層46Aを完全にカバーする形となる。リフトオフ層116は、開口部54に沿ったゲート層たる非絶縁性層46Aのエッジにやや覆い被さる形で延在する。リフトオフ層116は、第7図の製造工程においてリフトオフ層86を形成するのに用いられた技術によって形成されるのが好ましい。
コーン型電子放出素子の金属材料は、ゲート開口部541を通してキャビティ1141に導入され、非絶縁性領域22の上に一般にコーン型の電子放出性素子1181を形成する。第10d図及び第11d図を参照されたい。電子放出性コーン1181は、第7図の工程においてフィラメント先端部1021を生成するのに用いられたダブルソース物理的被着技術によって形成されるのが好ましい。ここでは、第7図の工程における先端部金属材料はコーン型の金属要素となる。コーン型金属要素には、ゲート開口部542を通してキャビティ1142の中に金属要素1182を形成するものもある。金属要素1182は下側非絶縁性領域22と接触していないので、最終的に完成した電界エミッタの電気的な動作に影響を与えることはない。
円錐形の要素であるコーンを被着させる処理の間に、コーン材料と密封材料との複合層120が、第9図の製造工程において形成された複合層104と同様にリフトオフ層116の上に蓄積によって形成される。コーン金属材料がキャビティ114の中に入るときに通るコーン被着用開口部は、実質的に均一な形で密封される。この結果、先端部1181はゲート開口部541に自己整合された電子放出性コーンの形に形成される。各コーン1181の基部平均径は、対応するゲート開口部541の平均径と同じか、やや大きい。
リフトオフ層116及び複合層120は従来の方法で除去される。第10e図及び第11e図に示すのは、このような工程の結果形成された構造である。開口部541がゲート層たる非絶縁性層46A上の任意の位置にあるため、電子放出性コーン1181は非絶縁性領域22上の任意の場所に存在することになる。電解研磨処理を前述の方法で実施して、ゲート層たる非絶縁性層46の残りの部分46Aのsrエッジを丸めてもよい。
第7図〜第11図の工程について、リフトオフ層に関するさまざまな改善をなすことができる。キャビティ56、94、若しくは114が絶縁性トラック層24の中に形成された後、ゲート層たる非絶縁層46Aの上に、一定の角度をもって被着をなすことによってリフトオフ層を生成する代わりに、工程の早い段階でリフトオフ層を設けることもできる。例えば、第5b図におけるトラック層48を被着する過程の前の、工程の早い段階においてゲート層たる非絶縁性層46上にリフトオフ層を被着させることができる。ここで、層46と48の間にリフトオフ層が設けられている場合、リフトオフ層はトラック層48に施される処理と同じ処理を施されることになる。ただし、トラック層48のエッチング処理された残りの部分48Aが除去されるとき、リフトオフ層は除去されない。実際、トラック層48Aをリフトオフ層として用いることさえ可能である。
別の実施例として、ゲート開口部54を、開口部54とほぼ同じ直径のアパーチャ52ではなく、かなり直径の小さい孔を通してエッチングすることによって生成することができる。第12a図及び第12b図は、この別の実施例がいかにして実現されるかを、第5c図の構造から開始される形で示したものである。
荷電粒子トラックセグメント50Bが絶縁性トラック層48を通して生成された後、構造を、絶縁性トラック層48の損傷を受けた材料の部分に対して損傷を受けていない材料の部分よりも強く作用するエッチング剤に接触させることによって、比較的小さい孔581が生成される。孔581は、第12a図に示すように、非絶縁性層46に達するまで延びる形で設けられる。比較的小さい孔582(図示せず)も、同様にトラックセグメント58B2に沿って非絶縁性層46に達する形で生成される。第12a図の要素48Bは、絶縁性層48の残りの部分である。
次に、非絶縁性層46の孔581を通して露出された部分が、層46に対して絶縁性層トラック24及び48よりも強く作用する等方性エッチング剤を用いて除去され、トラック層24にまで達する開口部541が形成される。エッチング処理の等方性のために、開口部541は第12b図に示すように層48Bのやや下にまで延びる形となる。非絶縁性層46の開口部582を通して露出された部分も、同時に除去されて、開口部541と同様の方法で開口部542(図示せず)が生成される。要素46Aは、非絶縁性層46の残りの部分である。この段階以降、この構造は上述の第5f図〜第5j図に示すような処理を更に施される。
第13.1図及び第13.2図に示すのは、本発明の電界エミッタの製造の開始段階であって、ここでは下側非絶縁性領域22が、電気的に抵抗性の層22Bと、その下層をなす電気的に導電性の層22Aからなる。第13.2図に示すように、領域22を形成する各ラインは、層22A及び22Bの双方の部分からなる。導電性層22Aは層22に関して上述した1または2以上の導電性の材料からなる。抵抗性層22Bは、典型的には、サーメット若しくは低濃度のドーピングをなされた多結晶シリコンで形成される。
第14.1図〜第14.4図は、それぞれ、下側非絶縁性領域22が導電性層22A及び抵抗性層22Bからなるとき、第5j図、第7e図、第9h図、及び第10e図の最終的な構造がどのようなものになるかを示したものである。電子放出性素子30B、30/88D1、98/1021若しくは1181の下端部は、抵抗性層22Bに接触する。各電子放出性素子と層22Aの間の抵抗は、少なくとも166オーム、典型的には108オーム以上である。
応用例によっては、短絡及びアーキング破損を防止すべくエミッタ電流を制限し、電子放出の均一性を改善するために各電子放出性素子が電気的に抵抗性の部分を有する形にするのが望ましい。抵抗性部分は、下側非絶縁性領域22と接触するのが好ましい。抵抗性部分の抵抗値は、普通少なくとも106オーム、好ましくは108オーム以上である。特定の実施例においては、抵抗性部分の抵抗値は少なくとも1010オームである。抵抗性部分は、典型的にはサーメット若しくは低濃度のドーピングをなされた多結晶シリコンからなる。
第15.1図は、第1k図、第3f図、若しくは第5j図の各電子放出性フィラメント30Bが下側電気的抵抗性部分30C及び尖った形状の上側電気的導電性電子放出先端部30Dからなるような実施例を示したものである。第15.2図は、第10e図における各電子放出性コーン1181が、下側電気的抵抗性部分118A1及び上側電気的導電性電子放出性部分118B1からなるような実施例を示した図である。電子放出性素子に抵抗性部分30C若しくは118A1を設けた形とすべく、被着によってエミッタを形成する最初の段階では、上述のような材料を用いるのでなく、電気的に抵抗性の材料を用いる。第1図、第3図若しくは第5図のフィラメント30に対しては、各フィラメント30の全体若しくは下側の部分かのどちらかが電気的に抵抗性の材料から形成される。同じ処理が第9図のフィラメント98にも適用される。
本発明の電界エミッタにおける電子放出性コーンは、図面においては簡単なため直円錐(即ち正三角形をその1つの足を中心に回転させた形状)の形状で示されている。しかし、この円錐形の要素であるコーンは常に直円錐とはいくらか異なった表面の形状をなしている。例えば、第9h図のコーン1021については第16.1図に示すように、及び第10e図のコーン1181については第16.2図に示すように、コーンの表面はやや内側に曲がった形状をなす。
第17.1図〜第17.4図に示すいくつかの細長い形状のものは、第1k図、第3f図、及び第5j図の電界エミッタの最終的な状態において、フィラメント30Bが呈しうる形状である。第17.1図及び第17.2図に示すように、フィラメント30Bはその上端部を除いて中実の円筒形の形状をなしうる。孔28を逆向きの円筒形の形状に生成するようにトラック50がエッチングされる場合、フィラメント30Bは、第17.3図及び第17.4図に示すように、その横断面が頂端部のすぐ下から下端部に至るまで傾斜をなすような、中実の逆向き円錐形にすることができる。電解研磨処理及びエッチング処理がいかになされるかによって、フィラメント30Bの頂端部における電子放出性先端部は、第17.1図及び第17.3図で示されるように丸められた形状か、若しくは第17.2図及び第17.4図に示されるように鋭く尖った形状か、どちらかの形にすることができる。
第18図は、上述した電気化学的なフィラメントの形成処理に用いられる電気化学的被着装置を示している。この電気化学的装置は、電気化学的セル72及び電力供給及び制御装置74を有している。電気化学セル72は、セル電解質76、周囲の側壁78、Oリング80、アノード82、及びカソード84を含んでいる。カソード84の一部は、上に金属が被着した構造となっている。カソード84は下側非絶縁性領域22を含んでおり、そこに電力供給及び制御装置74が接続されている。第18図は、第1図、第3図、及び第5図のプロセスにおけるフィラメントの形成について詳細に示している。
第18図に示されている電気化学装置は定電流法に従って動作する。別の方法として、定電圧電気化学的被着装置を用いることもできる。
上述した電界エミッタでは、各ゲート開口部は唯一つの電子放出性素子を露出する。別の手法として、本発明に基づき荷電粒子トラックを用い、ゲート電極がこれらの荷電粒子トラックとそれぞれ中心が揃った複数のゲート開口部を有し、各ゲート開口部がそのゲート開口部とグループとして概ね中心が揃った複数の電子放出性素子を露出するようなゲート制御式面積方向配列型電界エミッタを形成することもできる。
第19a図〜第19d図(まとめて“第19図”)及び第20a図〜第20d図(まとめて“136”)は、各ゲート開口部541が一群の電子放出性素子を含むようなゲート制御式面積方向配列型電界エミッタを形成するべく、第5f図及び第6f図の中間構造に対して適用することのできる一連の過程を示している。ここで、第5f図及び第6f図を、それぞれ第19a図及び第20a図として再度示す。
第19図及び第20図のプロセスでは、各ゲート開口部541は複数の電子放出性素子を露出するため、ゲート開口部541は通常上述した前の形成プロセスに比べてより広くなっている。詳述すると、第19a図及び第20a図における開口部541の平均径の平均は、0.5〜5μmであり、典型的には1μmである。開口部541を形成するのにフォトリソグラフィーによるエッチング法を用いるのに較べて、本発明による荷電粒子トラックを使用することは、開口部の平均直径が1μm以下のとき特に利点がある。開口部541の平均密度は106〜108個/cm2であり、典型的には107個/cm2である。
非絶縁性層46Aをマスクとして用い、ゲート開口部541を通じて絶縁性トラック層24をエッチングし、第19b図及び第20b図に示すように、下向きに下側非絶縁性領域22まで達する対応する誘電性開口空間1281を生成する。ゲート開口部542が非絶縁性層46Aに存在する場合、層24の開口部542を通じて露出された部分もエッチング剤によって蝕刻され、第20b図にしか示されていないが、対応する誘電性開口空間1282が形成される。これらは絶縁性基板20に達し、おそらく部分的にその中に入り込む。エッチングは、通常、誘電性開口空間1281及び1282(まとめて“128”)が、第19b図に示すように、概ね均一に層46Aの下において横方向に広がるようになされる。しかしながら、開口空間128の側壁がそれぞれゲート開口部54のエッジに揃うようにエッチングしてもよい。何れの場合も、各誘電性開口空間128はゲート開口部54と中心が揃うようにされる。第19b図及び第20b図に示されている部材24Pはトラック層24の残りである。
一群の予め形成された粒子130を各誘電性開口空間1281を内に導入し、下側非絶縁性領域22の上面の開口空間1281の底にあたる部分に比較的均一に分布させる。第19c図及び第20c図を参照されたい。この分布過程は、粒子130が互いに横方向に離隔し、かつ非絶縁性領域22に強固に付着して電気的に接続するようになされる。
この分布過程は、通常、粒子130を開口空間1281の底面にランダムに分布させる過程と、粒子130を非絶縁性領域22に接着する過程とを含む。電気的に非絶縁性の粒子接着剤(図示せず)によって、粒子130は所定の位置に保持される。粒子130が実際に領域22に接触しない程度に、接着剤は粒子130を領域22に電気的に接続する。粒子130の平均径の平均は5nm〜1μmであり、典型的には100nmである。
粒子130は誘電性開口空間1281内に導入される前においても電子放出性であることが好ましい。しかしながら、粒子130を非放出性の状態で開口空間1281内に導入し、その後、接着過程の後または間に電子放出性にすることもできる。どちらの場合も、粒子130は電子放出性素子として働く。
一実施例では、非絶縁性領域22の上面の露出された部分への粒子130の分布及びそれに続く粒子130の領域22への接着は、Twichellらによる、同時出願の国際出願番号“PCT/US94/09650”と対応する1994年6月29日に出願された米国特許出願第08/269,283号“Structure and Fabrication of Electron−emitting Devices Utilizing Electron−emissive Particles which Typically Contain Carbon”明細書中に記載されているように行われる。粒子130は、電気的に非絶縁性のダイアモンド、黒鉛、非晶質炭素、または/及び電気的に非絶縁性の炭化珪素の形態の少なくとも50原子百分率の炭素を含んでいる。
粒子130を開口空間1281内に導入する際、予め形成された粒子の幾つか(図示せず)が、誘電性開口空間1282内にも入ることがある。このようなことが起きても、開口1282の底では電子放出性粒子は基板20の絶縁性材料に接触するため、デバイスの動作に大きな悪影響を及ぼすことはない。
パターニングされたゲート層46aのエッジを丸めるべく電解研磨を行ってもよい。最終的なゲート制御式電界エミッタ装置を第19d図及び第20d図に示す。ここでも部材46Bはゲート層46Aのエッジを丸められた残りを表す。誘電性開口空間1281はそれぞれゲート開口部541と中心が揃っているため、各開口空間1281内の電子放出性粒子130は、グループとして、上に位置するゲート開口部541と中心が揃う。
粒子130は炭素以外の材料から形成することもできる。例えば、モリブデンまたは/及びドーピングされた炭化珪素を用いることもできる。粒子130を非絶縁性領域22に予め形成された状態で分布させる代わりに、領域22上で成長させてもよい。
第21a図〜第21e図(まとめて“第21図”)は、各ゲート開口部541が複数の電子放出性素子を含むようなゲート制御式電界エミッタを生成するため、第5f図及び第6f図の中間構造に適用することができる別の一連の処理過程を示している。ここで第5f図を第21a図として再度使用しているが、非絶縁性領域22がより厚くなっている点が異なる。詳述すると、第21a図の構造では領域22の厚さは0.1〜2μmであり、典型的には0.5μmである。この値は第5f図の構造における値よりも大きい。この例では、ゲート開口部541の平均径の平均は0.5〜5μmであり、典型的には1μmである。開口部541の平均密度はここでも106〜108個/cm2であり、典型的には107個/cm2である。
絶縁性トラック層24をゲート開口部541を通してエッチングし、第21b図に示されているように下向きに下側非絶縁性領域22まで達する誘電性開口空間1281を形成する。各誘電性開口空間1281内に予め形成された一群の粒子130を導入し、開口空間1281の底において領域22に均一に分布させ、粒子130が互いに横方向に離隔し、かつ領域22に強固に付着して電気的に接続するようにする。第21c図を参照されたい。この分布過程は上記で説明したように行われる。粒子130が開口空間1281内への導入前に電子放出性でない場合、領域22への接着後または間に電子放出性にすることができる。
粒子130によって覆われていない(即ち陰になっていない)非絶縁性領域22の材料を、領域22の厚さに達しない程度の深さに除去して、第21d図に示すように、電気的に非絶縁性のペデスタル132を粒子130の下にそれぞれ形成する。この除去処理は、上記に示したTwichellらの特許出願に開示されている方法で行われることが好ましい。より詳細には、この除去処理は典型的には粒子130をマスクとして用いた領域22の異方性エッチングまたはミリング処理(milling)を含む。各ペデスタル132の側面は垂直に延在するか、または頂部から底部にかけて(即ち下向きに)ペデスタル132の底部またはその少し上の点に向かって内向きに傾斜する。
ペデスタル132の平均高さは0.1〜2μmであり、典型的には0.5μmである。各ペデスタル132とその上に位置する電子放出性粒子130の組み合わせにより、電子放出性の柱が形成される。第21d図における部材22Cは下側非絶縁性領域22の残りである。
ここでもゲート層46Aのエッジを丸めるため電解研磨処理を行うことができる。第21e図は、最終的なゲート制御式電界エミッタを示している。誘電性開口空間1281はゲート開口部541と中心が揃っているため、各開口空間1281内の電子放出性の柱130/132は、グループとして、上に位置するゲート開口部541と中心が揃う。
第22a〜第22c図(まとめて“第22図”)は、第19d図及び第20d図と非常によく似た構造を有するゲート制御式面積方向配列型電界エミッタを製造するための手順の一部を示したものである。第22a図に示されている形成段階は、第19a図に示されている形成段階と類似している(従って第5f図に示した段階にも類似している)が、下側非絶縁性領域22と絶縁性トラック層24との間のインタフェース部分に沿って、横方向に離隔された粒子134の層が配置されている点が異なる。第22a図の構造は、予め形成された粒子134を、絶縁性トラック層24の形成に先だって(即ち、第5a図に示した段階と第5b図に示した段階の間に)領域22の上面に分布させることを除くと、第5図及び第6図の形成過程に従って形成される。
粒子134は、それらが非絶縁性領域22に強固に付着し電気的に接続されるように領域22上に分布される。この分布過程は典型的には粒子134を領域22全体にランダムに分布させる過程と、続いて粒子134を領域22に電気的に非絶縁性の粒子接着剤(図示せず)を用いて接着する過程とを含む。粒子134は、粒子130に対して上述したような特性を有することが好ましい。一実施例では、粒子134の領域22への分布は、上述したTwichellらの特許出願に開示されているようになされる。
非絶縁性層46Aをマスクとして用い絶縁性トラック層24をゲート開口部541を通して概ね下向きに下側非絶縁性領域22に達するまでエッチングし、第22b図に示すように、対応する誘電性開口空間1361を形成する。粒子134のグループ134Aは、従って各開口空間1361の底面において露出される。ゲート開口部542が非絶縁性層46A内に存在する場合、トラック層24はゲート開口部542を通してエッチングされ、絶縁性基板20に達する(おそらく部分的にその中に食い込む)電気的に非導通の誘電性開口空間1362(図示せず)が形成される。誘電性開口空間1361及び1362(まとめて“136”)は図示されているように通常ゲート層46Aの下において横方向に広がるが、それらの側壁が層46Aのエッジと整合するようにすることもできる。
粒子134は、下側非絶縁性領域22上に分布される前に電子放出性であることが好ましい。別の方法として、少なくとも粒子134Aを、誘電性開口空間136の形成後を含む後のある時点において電子放出性にすることもできる。何れの場合も、粒子134Aは電子放出性素子として働く。パターニングされたゲート層46Aのエッジは電解研磨処理によって丸められる。第22c図に示されている最終的なゲート制御式電界エミッタは、第19a図のそれと極めてよく似ている。
粒子130に関して上述した変形例は、一般に粒子134に対しても適用することができる。また、下側非絶縁性領域22の厚さを増加することにより、第22c図の構造を第21d図及び第21e図に対して説明した過程に従ってさらに処理して、ペデスタルの上に粒子134が配置された柱状の電子放出性素子を有するゲート制御式電界エミッタを形成することができる。
第23a図〜第23h図(まとめて“第23図”)及び第24a図〜第24d図(まとめて“第24図”)は、本発明に基づく荷電粒子トラック及びエミッタエッチング法を用いたゲート制御式面積方向配列型電界放出カソード構造を形成するための過程を示したものである。第23図及び第24図の電界放出構造は、典型的には、フラットパネル型テレビジョンスクリーンやビデオモニタのようなフラットパネル型ディスプレイCRTの前面の蛍光体を励起するのに用いられる。
この形成過程の開始点は、広く平坦な上面とこの上面に概ね平行に延在する広く平坦な下面(図示せず)とを有するプレートから通常形成される基板140である。第23a図を参照されたい。基板140は、通常少なくともその上面に沿って(固有のまたは低濃度ドーピングによる)電気抵抗性半導体材料または/及び電気絶縁性材料を含んでいる。抵抗性の半導体材料は好ましくはシリコンであるが、ゲルマニウムまたはガリウム砒素とすることもできる。絶縁性材料はセラミックまたは/及びガラスである。
第23a図に示されているように、電気的に非絶縁性のエミッタ層142が基板140の上面に沿って形成されている。エミッタ層142は導体を含んでいることが好ましい。より詳細には、導電性を有するようにドーピングされた半導体材料または/及び金属を含んでいることが好ましい。導電性を有するようにドーピングされた半導体材料は、典型的にはn型またはp型の導電性シリコンであるが、ゲルマニウムまたはガリウム砒素とすることもできる。層142の概ね全体が導電性を有するようにドーピングされたシリコンである場合、このエミッタの厚さは0.1〜1μmであり、典型的には0.2μmである。層142を形成するのに金属が用いられる場合、その金属は典型的にはチタンである。
エミッタ層142は、上述した下側非絶縁性領域22と概ね同様に構成され用いられる。詳述すると、層132は典型的には一群の平行なエミッタラインを含むパターニングされた層である。
基板140が少なくとも基板上面に沿って電気抵抗性半導体材料を含む場合、エミッタラインは典型的には抵抗性半導体材料に適切な不純物を選択的に添加することにより形成された、導電性を有するようにドーピングされた半導体材料からなる。第25a図は、そのような実施例に対し第23a図の構造において取られた垂直断面図である。第26a図は、エミッタラインが基板140の上面の上に形成された金属または導電性を有するようにドーピングされた半導体材料からなる実施例に対し第23a図の構造において取られた垂直断面図である。
電気的に絶縁性のトラック層(またはトラック記録層)144は、この構造の上面に形成されている。トラック層144の一部は、構造140とエミッタ層142の両方の上に位置する。層144の厚さは0.1〜2μmであり、典型的には0.5μmである。この厚さは後に層144を貫通して形成されるアパーチャの直径に依存する。層134に適した材料は、絶縁性トラック層24に対して上記したのと同じである。
この構造は、高エネルギー荷電粒子に曝され、それらの粒子は基板140の平坦な下面(図示せず)に対し概ね垂直な向きに(従ってこの構造の上面に対しても概ね垂直な向きに)トラック層144の上面に衝当する。これらの荷電粒子は層144を貫通するのに十分なエネルギーを有しており、層144を貫通する直線状のトラックを層144の全面にわたってランダムな位置に形成する。第23b図及び第24a図はこのようなトラックの形成を示している。荷電粒子トラックは、粒子の経路に沿った損傷領域を形成する。
荷電粒子トラックは、第23b図及び第24a図において、“146”で始まる参照符号によって示されている。荷電粒子はエミッタ層142も(典型的には基板140内へと)通過するが、これらの荷電粒子は層142をあまり損傷しないため、層142を通る荷電粒子トラックは生成されない。第24a図では、層142を典型的に形成するラインのうち2本が点線で示されている。この図に示されているように、これらのトラックは2つのカテゴリーに分類される。即ち、(a)層144のエミッタ層142の上に位置する部分を貫通して延在するトラック1461と、(b)層142の横の層144の基板140上に直接位置する部分を貫通するトラック1462に分類される。
上記の荷電粒子トラック26と同様に、荷電粒子トラック1461及び1462(まとめて“146”)は、互いに平行に概ね構造上面に対し垂直な向きに延在する。トラック146はトラック26と同様の特性を有し、トラック26に対して用いたのと同様の技術に基づいて形成される。トラック146の密度は同様に106〜109個/cm2であり、典型的には107〜108個/cm2である。例示のため、第23b図及び第24a図にはトラック146の一部しか示されていない。
トラック146に沿った損傷を受けた絶縁性材料は、トラック層144を適切な化学的エッチング剤に接触させることによって除去される。損傷を受けたトラック材料の方が層144の損傷を受けていない材料よりもエッチング剤によってより著しく蝕刻される。その結果、エッチングにより、トラック146に沿って層144を貫通しエミッタ層142に達する概ね円形の細孔が形成される。エッチング剤は電界放出構造の他の部分をあまり蝕刻しないことが好ましい。
エッチングは、トラック144の概ね損傷を受けていない材料中にまで続けられ、細孔が広げられる。こうして、アパーチャ1481及び1482(まとめて“148”)が、それぞれトラック1461及び1462に沿って生成される。第23c図及び第24b図を参照されたい。アパーチャ1481は、エミッタ層142の上面の対応する部分を露出する。
トラック層144を横方向に均一に完全にエッチングすると、各アパーチャ148は、第24b図に示されているように、平面図において概ね円形となる。また、各アパーチャ148は対応するトラック146と概ね中心を共有する。層144の厚さはエッチングの間に減少する。
絶縁性材料のエッチングの第2部は、第1部で用いたエッチング剤を用いてまたは他のエッチング剤を用いて行うことができる。どちらの場合も、構成要素140及び142は、第2のエッチング処理のあいだにひどく損傷されることはない。トラック層144がポリマーからなる場合、どちらのエッチングも、水酸化ナトリウムまたは水酸化カリウムを用いてなされることが好ましい。
トラック層144の厚さが減少された残り144Aの底面に沿って、アパーチャ148の平均径の平均は0.1〜2μmに達し、典型的には0.2μmである。アパーチャの直径は全てのアパーチャ148で概ね同じである。例示のためこれらの平面図では、アパーチャ148の横方向寸法はエミッタ層144を形成するラインの幅と比較してかなり強調して示されている。
トラック層144Aの基板140上に直接位置する部分を貫通するアパーチャ1482は、デバイスの動作に大きく影響することはない。従って、アパーチャ1482についてはこれ以上述べない。また、残りの図面においても図示しない。実際、トラック形成過程またはアパーチャを形成するためのエッチング過程のどちらかで適切なマスクを用いることによって、アパーチャ1482が生成されないようにすることができる。
第23d図に示されているように、この構造の上面にキャップ層150が形成される。キャップ層150は、(a)アパーチャ1481の底にあたるエミッタ層142上に位置する主キャップ領域150Aと、(b)トラック層144Aの上面に位置する付加的キャップ領域150Bとを含む。キャップ層150は、電気的絶縁性材料または電気的非絶縁性材料(または等量の両タイプの材料)によって形成することができる。例えば、エミッタ層132が導電性を有するようにドーピングされたシリコンであるとき、層150は典型的にはクロムのような金属からなる。
キャップ層150は、所望のキャップ材料を蒸着またはスパッタリングすることによって形成することができる。別の方法として、主キャップ領域150Aは、例えば電気化学的被着のような選択被着技術によって形成することもできる。この場合、トラック層144A上にキャップ材料は実質的に蓄積しない。即ち、付加的キャップ領域150Bは形成されない。
キャップ層150の厚さはトラック層144Aよりも薄い。詳述すると、キャップ厚さは0.05〜1μmであり、典型的には0.2μmである。第23d図には示されていないが、微量のキャップ材料が、主キャップ領域150A上に、トラック層144Aの側壁に沿って蓄積するかもしれない。これらの側壁のキャップ材料は、このような側壁のキャップ材料が形成され、以下に述べるトラック材料溶解処理においても除去されない程度にまで、領域150A及び150Bの厚さを若干減らすことになるかもしれないが、従来技術に従って除去される。
この構造は、トラック層144Aは溶解するがキャップ層150や他の構造要素にはあまり影響しない溶剤に浸される。このエッチング処理の間に、層144Aは全て除去される。付加的キャップ領域150B(存在する場合)は、層144Aの除去過程の間にリフトオフされ、第23e図に示す構造が形成される。層144Aがポリカーボネートのようなポリマーからなる場合、この溶解過程はクロロホルムを用いて行われる。層144Aがガラスの場合は、希釈されたフッ化水素酸溶液が溶剤として用いられる。残されるキャップ領域150Aはアパーチャ1481内に形成されていたため、キャップ領域150Aはそれぞれ荷電粒子トラック1461の位置と中心が揃う。
続いて、この構造は、エミッタ層142は蝕刻するがキャップ領域150Aは蝕刻しないようなエッチング剤によってエッチングされる。このエミッタのエッチングは、(a)キャップ領域150Aによって覆われていないエミッタ材料と(b)横方向に隣接する領域150Aの下に部分的に延在するエミッタ材料を均一に除去するように行われ、それによって層142内に窪み152が形成される。第23f図及び第24c図を参照されたい。領域150Aはエッチングの横方向の広がりを制御するエッチングマスクとして働く。エッチング剤は好ましくはリアクティブイオンエッチング剤であることが好ましい。
エミッタのエッチングは、各キャップ領域150Aの下面の大部分をアンダーエッチングするのに十分な長さ行われるが、窪み152が基板140に達するかあるいは窪み152の側壁の頂部が領域150Aの下側において点になるほど長くは行われない。その結果、領域150Aはその位置に維持される。第23f図における部材142Aはエミッタ層142の残りである。残ったエミッタ層142Aの上面に沿って、窪み152は先端が切り取られた概ね円錐形状のエミッタ部分142Bを層142A内に画定する。エッチングは均一になされるため、各エミッタ部分142Bはキャップ領域150Aと中心が揃い、従って上に位置するキャップ領域150Aと整合している。
エミッタ部分142Bは、層142Aの上面に沿ってエミッタ材料を1または複数の他の材料と反応させることによって鋭くされ、また、これらの材料の化合物からなる層154が形成される。第23g図は結果として得られる構造を示している。部材142Cはエミッタ層142Aの残りである。この反応過程は概ね円錐形状の電子放出性部分142Dが層142Cの上面に沿ってエミッタ材料内に形成されるように十分な量のエミッタ材料を消費する。各エミッタ部分142Dはキャップ領域150Aの対応する一つに向かう鋭く尖った先端部を有している。
エミッタ部分142Dは、横から見たとき側面が窪んでいるが、概ねコーン形状をしている。各電子放出性コーン142Dは上に位置するキャップ領域150Aと中心が揃っており、従って、対応する荷電粒子トラック1461の位置と中心が揃っている。コーン142Dは平均高さ0.1〜2μmであり、典型的には0.2μmである。コーン142の底面の直径はキャップ領域150Aの直径と概ね同じであり、従って、アパーチャ1481の直径と概ね等しい。即ち、コーン142Dの底面の平均径の平均は0.1〜2μmであり、典型的には0.2μmである。
化合物層154はエミッタ材料の酸化物であることが好ましい。エミッタ酸化物は、通常、高温で、湿ったまたは乾燥した酸素のような酸素含有ガスに構造を曝すことによって生成される。エミッタ層142Cが導電性を有するようにドーピングされたシリコンである場合、層154は酸化シリコンである。同時に、層142Cが金属の場合、層154は金属酸化物である。
この構造の下面に対し概ね垂直な向きに、絶縁性材料の成分を構造の上面に向かって移動させることにより、この構造の上に電気的絶縁性材料を被着させる。第23h図に示されているように、絶縁性材料からなる部分156Aはキャップ領域150A上に蓄積する。絶縁性材料からなる部分156Bは、化合物層154の領域150Aによって覆われていない(陰になっていない)部分の上に蓄積する。絶縁性部分156A及び156Bは合わさって非連続的な絶縁性層156をなす。このような絶縁性層156の形成は、通常、スパッタリングまたは化学蒸着によってなされる。層156は典型的にはシリコン酸化物である。
更に、同様にして、電気的非絶縁性ゲート材料が構造の下面に概ね垂直な向きに構造の上面に被着される。第23h図に示されているように、ゲート材料の部分158A及び158Bは、それぞれ絶縁性部分156A及び156Bの上に形成される。ゲート部分158A及び158Bは合わさって非連続的なゲート層158をなす。このようなゲート層158の形成は、典型的にはスパッタリングまたは蒸着によりなされる。層158は通常導電体からなり、典型的にはモリブデンのような金属である。層158はまた、例えばn型またはp型の多結晶シリコンのような導電性を有するようにドーピングされた半導体材料から形成することもできる。絶縁性層156とゲート層158を合わせた厚さは、エミッタコーン142Dの高さよりも小さい。
キャップ領域150Aは、キャップ領域150Aの下の露出された化合物層154は蝕刻するがゲート材料やエミッタ層142Cはあまり蝕刻しないようなエッチング剤に構造を曝すことによって除去される。例えば、層154が酸化シリコンからなる場合、干渉剤を加えられたフッ化水素酸溶液をここでも用いることができる。こうして、層154のキャップ領域150Aの下に位置する部分が除去される。その結果、領域150Aは上に位置する絶縁性部分156A及びゲート部分158Aと共に除去される。この層154のエッチングは通常ゲート部分156Aの若干下側まで達する。第23i図は、結果として得られる構造を示しており、ここで部材154Aは層154の残りである。
エッチング剤は典型的には絶縁性部分156Bのサイドエッジを蝕刻し、従って残ったゲート部158Bは若干アンダーカットされることになる。第23i図における部材156Cは、部分156Bの残りである。エッチング剤が層156Bを蝕刻しなければ、当然であるが、層156Bは所定の場所に完全に残り、ゲート部158Bを支持する。
残ったゲート部分158Bはパターニングされたゲート層を形成する。エミッタコーン142Dは、パターニングされたゲート層158B内のゲート開口部160を部分的に突き抜けて延在していることが好ましい。キャップ領域150Aはそれぞれコーン142Dと中心が揃っていたため、ゲート開口部160はそれぞれコーン142Dと中心が揃い、整合する。
残った絶縁性部分156C(または156B)は、パターニングされた絶縁性層を形成し、この層を貫通して誘電性開口部162が延在する。残った化合物部分154Aが絶縁性材料からなる場合、部分154Aはこのパターニングされた絶縁性層の一部をなす。ゲート開口部160と同様に、誘電性開口部162は、製造プロセスにおいて起きる自己整合の結果、コーン142Dと中心が揃っている。各コーン142Dは、対応する荷電粒子トラック1461の位置と中心が揃っているため、各ゲート開口部160及びその下に位置する誘電性開口部162も、対応するトラック1461の位置と中心が揃っている。
適切なフォトレジストマスク(図示せず)を用いゲート層158Bはパターニングされ、エミッタ層142Cを形成するラインに対し垂直に延在する一群のラインが形成される。第23j図及び第24d図は最終的な構造を示しており、ここで部材158Cはパターニングされたゲート層158Bの残りである。第24d図はパターニングされたゲート層158Cを形成するラインの一つを表したものである。エミッタコーン142Dは電子放出性素子であり、下に位置する構造要素と協働して、ゲート制御式電界エミッタを形成している。
第25b図及び第26b図は、第23j図及び第24d図の最終的な構造の典型的な垂直断面図である。第25b図は、エミッタライン142が電気抵抗性半導体材料内に形成された導電性を有するようにドーピングされた領域であるような実施態様を表している。第26b図は、ライン142が基板140上に形成された金属または導電性を有するようにドーピングされた半導体材料からなるような実施態様を表している。
上述した本発明に基づく電界エミッタにおける下側非絶縁性領域22と同様に、第23j図及び第24d図の電界エミッタにおけるエミッタ層142も下側導電性サブレイヤー及び上側電気抵抗性サブレイヤーとして形成することができる。導電性サブレイヤーは、層142に対して上述したような1または複数の導電体により形成することができる。抵抗性サブレイヤーは、典型的には、サーメットまたは低濃度にドーピングされた多結晶シリコンから形成することができる。
第5図及び第6図のゲート制御式電界エミッタを形成するのに用いられたプロセス技術は、ゲート電極上に1または複数の付加的な制御電極を有するゲート制御式面積方向配列型電界放出構造を形成するのに容易に拡張適用することができる。第27a図〜第27l図(まとめて“第27図”)を参照されたい。これらの図は、集束用制御電極を有するゲート制御式面積方向配列型電界エミッタがどのようにして製造されるかを示している。この電界エミッタはフラットパネル型テレビジョンに応用するのにも適している。
この電界エミッタは、第27a図に示されているように、上に下側非絶縁性領域22が形成された絶縁性基板20の上に形成される。絶縁性層24、非絶縁性層46、及び第2絶縁性層48は、順にこの構造の上に形成される。第27b図を参照されたい。構成要素20、22、24、46、及び48は、全て上記で述べた特徴を有する。
第27b図に対し説明を続ける。第2の電気的非絶縁性層60が第2絶縁性層48の上に形成される。非絶縁性層60は後に集束電極となる。更に電気的に絶縁性の層62が層60の上に形成される。層62及び60は、それぞれ絶縁性層48及び非絶縁性層46と概ね同じ特性を有する。従って、層62は絶縁性材料からなり、層60は金属からなる。
この構造は、基板下面(図示せず)に対し概ね垂直(従って構造の上面に対しても概ね垂直)な向きに移動する高エネルギー荷電粒子に曝される。荷電粒子は層62、60、48、46、及び24を通過して下に位置する材料内へと入り、絶縁性層62、48、及び24を通る直線状のトラックを形成する。第27c図を参照されたい。
第27c図では、“64”で始まる参照符号が荷電粒子トラックを示すのに用いられている。各トラックは、(a)絶縁性層24を通るセグメント“64A”、(b)絶縁性層48を通るセグメント“64B”、及び(c)絶縁性層62を通るセグメント“64C”に分けられる。荷電粒子は、非絶縁性層60及び46をあまり損傷しないので、層60及び46を通るトラックは形成されない。トラックは2つのカテゴリーに分けられる。即ち、(a)層24、48、及び62の下側非絶縁性領域22の上に位置する部分をそれぞれ通るセグメント64A1、64B1、及び64C1(まとめて“641”)と、(b)層24、48、及び62の領域22上に位置しない部分をそれぞれ通るセグメント64A2、64B2、及び64C2(まとめて“642”)に分けられる。トラックセグメント642は図には示されていないが、トラックセグメント502と同様である。即ち、第5図及び第6図のプロセスに対して第5c図及び第5e図において示したセグメント50A2及び50B2と同様である。
荷電粒子トラック641及び642(まとめて“64”)は、互いに平行に、構造の上面に対し概ね垂直な向きに延在する。トラック64は上述したトラック50と同じ基本特性を有し、同様にして形成される。
層62を化学的エッチング剤に接触させることによって、トラックセグメント64Cに沿って絶縁性層62を貫通し非絶縁性層60に達する概ね円形の細孔が形成される。このエッチング剤は損傷を受けたトラック64Cの部分を、層62の損傷を受けていない材料よりもより激しく蝕刻する。これらの細孔は、損傷を受けていない材料内へとエッチングを続けることによって広げられ、それによって、エッチングトラック64B1及び64B2によって生成された細孔に沿ってそれぞれアパーチャ661及び662が生成される。第27d図を参照されたい。アパーチャ662は図には示されていないが、第6d図に示したアパーチャ522と同様である。
アパーチャ661及び662(まとめて“66”)を生成するのに用いられるエッチング手順は、アパーチャ52を生成するのに上記において述べた方法と概ね同様にして均一になされるが、一つ顕著な違いがある。即ち、アパーチャ66に対するエッチング時間は、アパーチャ52に対するエッチング時間より幾分か長く、その結果、アパーチャ66はアパーチャ52と概ね同じ特徴を有するが、直径がより大きい。詳述すると、絶縁性層62の残り62Aの底面に沿って、アパーチャ66の平均直径は20〜400nmに達し、典型的には190nmである。
絶縁性層62Aをエッチングマスクとして用い、非絶縁性層60のアパーチャ66によって露出された部分が異方性エッチング剤によって除去される。開口部681は、従って、第27e図に示されているように、層60の下側非絶縁性領域22の上に位置する部分を貫通して絶縁性層48に達するように生成される。同時に、開口部682が、層60の領域22の上に位置しない部分を貫通して層48に達するように生成される。開口部682は図示されていないが、第6e図に示した開口部542と同様である。第27e図に示されている層60の残り60Aは、この電界エミッタに対するパターニングされた集束電極となる。
開口部681及び682(まとめて“68”)を形成するのに用いられるエッチング手順は、典型的には第5図及び第6図のプロセスにおいて開口部54を生成するのに用いられたエッチングと同様にして行われる。その結果、各開口部68は対応するトラックセグメント64Cの位置と中心が揃う。
こうして絶縁性層48の上面の一部がトラックセグメント64Bにおいて露出され、この構造を化学的エッチング剤に接触させることによって、セグメント64Bに沿って損傷された絶縁性材料において細孔が生成される。このエッチング剤は損傷を受けたトラック64Bの材料を層48の損傷を受けていない材料よりもより激しく蝕刻する。エッチングは層48の損傷を受けていない絶縁性材料内にまで続けられ、細孔が広げられる。こうして、アパーチャ701及び702がそれぞれトラックセグメント64B1の及び64B2に沿って生成される。第27f図を参照されたい。図示されてはいないが、アパーチャ702は第6d図に示したアパーチャ522と同様である。
絶縁性層62Aの厚さ及び横方向長さは、絶縁性層48が層62Aに対し選択的にエッチングされるか否かに依存して、エッチングの間に減少する。第27f図は層62Aがあまり影響を受けない場合の例である。
アパーチャ701及び702(まとめて“70”)のエッチング手順は、第5図及び第6図のプロセスにおいてアパーチャ52のエッチングに対し上述したように横方向に均一に行われる。通常、このエッチングの間に、開口部68に沿って集束用層60Aの下側に位置する絶縁性材料の微小部分が除去され、層60Aは若干アンダーカットされる。第27f図における部材48Bは絶縁性層48の残りである。層60Aのアンダーカットを除けば、アパーチャ70はアパーチャ52と概ね同じ特徴を有し、ゲート層46に沿ったアパーチャの平均直径も等しい。
絶縁性層48Bをエッチングマスクとして用い、非絶縁性層46のアパーチャ701を通して露出された部分は異方性エッチング剤によって除去され、第27g図に示されているように、絶縁性層24の下側非絶縁性領域22の上に位置する部分に達する概ね円形の開口部541が形成される。開口部702を介して露出された層46の部分も同時に除去され、層24の基板20の上に直接位置する部分に達する概ね円形の開口部542(図示せず)が形成される。第27g図におけるゲート層46の残りの部分46Aは、ここでも電界エミッタに対するゲート電極である。
ここで、開口部54を生成するのに用いられるエッチング法は、第5図及び第6図のプロセスと同様に行われる。従って、各開口部54は対応するトラックセグメント64Bの位置と中心が揃う。
ゲート開口部54を生成するのに用いられる異方性エッチング剤が集束電極60Aも激しく蝕刻し得るような典型的な場合、絶縁性層62Aは開口部54が生成された後のある時点において除去される。これは、例えば、第27h図に示されているように、開口部54の生成の直後であってもよい。エッチング剤が電極60Aをあまり蝕刻しない場合、層62Aは、開口部68の生成(電極60Aの画定)過程と開口部54の生成過程の間に除去することができる。
非絶縁性層60Aと絶縁性層48Bが存在することを除くと、第27h図の構造は第5f図の構造と概ね同じである。第27h図におけるトラックセグメント64A1は、第5f図におけるトラックセグメント50A1と同じである。層60A及び48Bに関するいくつかの付加的な処理に続いて、第27h図の構造は更に第5f図の構造に対し行われたのと同様に処理される。第27i図〜第27l図はそれぞれ第5g図〜第5j図に対応する。第5g図〜第5j図に関連して上記したプロセスに関する説明は、各トラックセグメント“50A”を“64A”に置き換えて、第27i図〜第27l図に対しても直接適用することができる。
集束電極60Aのエッジの下側の絶縁性層48Bの露出された部分は、部分的にエッチバックされる。層48B及び24Aの特性に依存して、このエッチバックは、多数の孔が形成された絶縁性層24Aにキャビティ56を生成するためのエッチングの際に行われるか、または別個の過程として行われる。第27k図に示されているように、層60Aのエッジは絶縁性層48Bの残り48Cを越えて横方向に延在する。部材24Fは、ここでもトラック層24Aの残りである。
集束用層60Aのエッジは、通常、ゲート層46Aのエッジを丸めるのに用いられる電解研磨過程の際に丸められる。第27l図における部材60Bは集束用層60Aのエッジを丸められパターニングされた残りである。部材46Bは、ここでもゲート層46Aのエッジを丸められパターニングされた残りである。同様に、部材30Bはここでも尖端化されたフィラメントである。トラック形成及びエッチングに於けるセンタリングのため、ゲート電極46B及び集束電極60Bはどちらもフィラメント30Bに対し自己整合する。
第27l図における下側非絶縁性領域22も、上述したように抵抗性層22A及び上に位置する導電層22Bから形成することができる。また、絶縁性層48Cの上に位置する集束電極を生成するのに用いた過程は、層60Bの上に更に1または複数の制御電極を生成するのに繰り返し用いることができる。このとき、トラック形成及びエッチングの性質によりセンタリングが生じるため、各制御電極をフィラメント30Bに自己整合させることができる。
第27図のプロセスは、ゲート電極の上に1または複数の制御電極を有しかつ第7e図、第9h図、または第10e図に示すようなタイプの電子放出性素子を有するゲート制御式電界エミッタを生成するように、変形を加えることができる。この変形は、第7図、第9図、または第10図に示した過程に従って第5図のプロセスを変形したのと同様に行うことができる。
第28a図〜第28d図(まとめて“第28図”)は、第10図の一連の過程を第27図の過程に適用することにより、集束電極と円錐形状電子放出性素子の両方を有するゲート制御式面積方向配列型電界エミッタが生成される様子を概ね示している。この変形プロセスの開始は第27g図であり、ここで第28a図として再度示す。
絶縁性層24の一部がゲート開口部541を通して露出されており、誘電性開口空間1141が層24を通って下向きに下側非絶縁性領域22に達するまで、上述したのと同様に、エッチングが行われる。第28b図に結果として得られる構造を示す。誘電性開口空間1142(図示せず)も、層24を通るように、同様に形成される。
集束電極60Aのエッジの下側の絶縁性層48Bの露出部分もエッチバックされる。層48B及び24の特性に依存して、このエッチパックは誘電性開口空間114を形成するためのエッチング過程の際になされるか、或いは別個の過程としてなされる。層48Bと24が同時にエッチングされる場合、トラックセグメント64A1に沿って損傷を受けた絶縁性材料は通常絶縁性層24の損傷を受けていない材料よりも大幅に速く蝕刻される。これによって、層48Bのエッチングは軽減され、従って集束用層60Aが過度にアンダーカットされるのを避けることができる。何れの場合も、第28b図における部材24Mは層24の残りを表す。また、部材48Dは層48Bの残りである。
第28C図に示されているように、続いて円錐形状の電子放出性素子1181が誘電性開口空間1141内に形成される。集束電極60Aを考慮した様々な技術を用いることができる。例えば、第10図のプロセスにおいてリフトオフ層116を生成したのと同様に、集束電極60Aの上にリフトオフ層を生成してもよいが、ただし衝当角度をより大きくし、リフトオフ材料片がゲート層46Aのゲート開口部541を通して露出された部分に蓄積するようにする。金属コーン1181を生成するためのこの手順の残りは、続いて第10図のプロセスに対して上述したのと同様に実行される。リフトオフ層と上に位置するコーン及び被覆材料の複合層とを除去する際、ゲート層46A上のリフトオフ材料片も上に位置するコーン及び被覆材料の複合体と共に除去される。
ゲート層46Aのエッジを丸めるため、上述したのと同様にして、電解研磨過程が実行される。通常、集束電極60Aのエッジも同時に丸められる。第28d図に最終的な構造を示す。ここでも部材46B及び60Bは、エッジが丸められた層46A及び60Aの残りである。コーン1181を生成するのに用いられる成膜/リフトオフ技術の均一特性によって、層46B及び60Bはどちらもコーン1181に自己整合する。
本発明のゲート制御式電界エミッタは、フラットパネル型CRTディスプレイにおいて用いられるとき以下のように動作する。この場合エミッタ層142(第23j図及び第24d図の実施例)または下側非絶縁性領域22(他の実施例)は、ゲート層のラインの下にそれらとクロスする向きに配置されたエミッタラインを含む。アノード(またはコレクタ)構造は、各エミッタの頂部から少し離れた距離に配置される。アノードはゲート及びエミッタラインに対し高電圧に維持される。
(a)ゲートラインの中の選択された一つと(b)エミッタラインの中の選択された一つとの間に適切な電圧が加えられると、選択されたゲートラインは、選択された2つのラインの交点に位置する電子放出性素子から電子を引き出し、得られる電子電流の大きさを制御する。所望の大きさの電子放出は、通常、印加されるゲート・エミッタ間の電界強度が、蛍光剤がコーティングされたフラットパネル型ディスプレイの前面において測定されたとき、1mA/cm2の電流密度に対し20ボルト/μm以下のときに得られる。引き出された電子はアノードにおいて集められる。集束電極は(存在する場合)、電子ビームを集束する働きをする。
平行なラインにパターニングされた下側非絶縁性領域22を含む第1e図及び第2e図の構造は、非ゲート制御式電界エミッタとして用いることもできる。ただし、フィラメント30が孔281から突出し、尖った上端を有していることに利点がある場合が多い。第29a図、第29b図、第30a図、及び第30b図を参照されたい。これらの図は、第1e図及び第2e図の構造に対してこれらの2つの目的を達成するべく加えることのできる付加的な過程を示している。
第1の過程は、フィラメントの金属をあまり蝕刻しないエッチング剤によってトラック層24Aの厚さを均一に減らすことである。エッチング剤が、基板20または非絶縁性領域22をあまり蝕刻しないことが好ましい。第29a図及び第30a図は、このエッチング過程の終わりにおける構造を示している。部材24Bは厚さを減らされたトラック層24Aの残りを示している。
続いて、フィラメント30の上端が、上述したのと同様に、電解研磨過程とエッチング処理を実行することによって尖端化される。電解研磨によってフィラメント30の上端は丸められ、長さは幾分か短くなる。丸められたフィラメントの端部はエッチングによって尖端化される。第29b図及び第30b図に最終的な構造を示す。ここで、フィラメント30Aは、尖端化された元のフィラメント30の残りである。
別の手法として、フィラメント30を尖端化する前に、トラック層24Aの概ね全てを除去してもよい。第31a図、第31b図、第32a図、及び第32b図は、第1e図及び第2e図の構造から開始してこの変形手順がどのように行われるかを示している。第31a図及び第32a図に示されているように、トラック層24Aが最初に除去される。構成要素22、24A、及び30がそれぞれクロム、ポリカーボネート、及びプラチナである場合、この除去過程は通常層24Aをジクロロメタンによって溶解することによって実行される。
続いて電解研磨及びエッチング処理が行われ、第31b図及び第32b図に示されているように、フィラメント30の上端が尖端化される。部材30Aは、ここでも尖端化されたフィラメント30の残りである。
本発明の非ゲート制御式電界エミッタは、以下のように動作する。各電界エミッタの上端からわずかな距離だけ離してアノード構造が配置され、アノードの選択された部分と下側非絶縁性領域22を形成するラインの中の選択された一つとの間に電圧が印加される。選択されたラインの上に位置する特定のフィラメント30は電子を放出し、アノード構造において集められる。
“下側”及び“下向き”といった向きを示す用語は、本発明の説明では、本発明の様々な部分がどのように互いに適合しているかがより分かりやすくなるように、基準となるフレームが確立されるよう用いられている。実際には、電界エミッタの構成要素は、本明細書中で用いた向きを示す用語によって示されるのとは異なる向きに配置することもできる。同じことが、本発明に基づいて行われる製造過程についても言える。向きを示す用語は、説明の簡素化という便宜のために用いられているのであり、本発明は、本明細書で用いられた向きを示す用語によって限定的に示されているのとは向きが異なるような実施形態も含むものである。
様々な電子放出性素子及び荷電粒子トラック(またはトラックセグメント)は、長手方向軸(図示せず)を有する。各電子放出性素子は、その長手方向軸について概ね対称である。エッチングについての、トラック層を貫通する荷電粒子トラックに沿って行われるという記述は、除去される材料が占めていた体積がトラック層内においてトラックの長手方向軸の少なくとも一部を含んでいたことを意味する。
本発明を特定の実施例に基づき説明してきたが、これらの説明は例示を目的としたものであって後に示す本発明の範囲を限定するものと解釈されるべきではない。例えば、本発明のゲート制御式面積方向配列型電子エミッタは、パターニングされたゲート電極の中の選択されたものに、選択された電子放出性素子から電子を引き出すのに十分な電圧が加えられる電界放出モードに基づいて動作するものとして示されている。しかしながら、光電子放出または熱電子放出のような別の機構を用いて電子放出の一部または全てを実現することもできる。そのような実施形態では、ゲート電極の選択された部分は、通常、アノードの対応する部分へと流れる電子流をカットオフするべく電子を収集する。
ある条件の下では、第9図の製造プロセスにおいて円錐形の先端部1021を形成するのに用いられたダブルソース被着法を、シングルソース物理蒸着法で置き換えることもできる。この方法では先端部の材料だけが蒸着される。別の被覆材料は用いられない。第10図及び第11図のプロセスにおいてコーン1181の形成に用いられるダブルソース被着法に対しても同様である。
金属で形成する代わりに、先端部88D1、コーン1021及び1181を、例えば導電性を有するようにドーピングされた半導体などの他の導電体によって形成することもできる。構成要素88D1、1021、及び1181は、ゲート層34、40、46、及び158とともに、例えば低濃度にドーピングされた半導体のような電気抵抗性材料によって形成することもできる。ゲート層34、40、または46は、領域22を形成するラインに対し垂直方向に走るラインにパターニングすることもできる。
ゲート電極34B、40B、46B(または46A)、及び158Cの各々は、アノードによって引き出された電子の動きを変調するのに用いることができる。このように様々な変形変更が添付の請求の範囲によって画定される本発明の範囲及び精神から逸脱することなく当業者によってなされ得る。
Claims (15)
- 電気的絶縁性材料からなる基板と、
前記基板上に配置された電気的に非絶縁性の材料からなる下側電気的非絶縁性領域と、
前記下側非絶縁性領域の上に配置された電気的に絶縁性の層と、
前記絶縁性の層を貫通して前記下側非絶縁性領域まで延在する孔の中に配置され、かつその下端が前記下側非絶縁性領域に接触している電気的に非絶縁性の細長い形状の部材と、を有しており、
前記細長い形状の部材が200nm以下の平均径を有し、かつ、前記細長い形状の部材の長さと最大径の比が、少なくとも5であることを特徴とする電子放出デバイス。 - 前記下側電気的非絶縁性領域は、電気抵抗性部分と該電気抵抗性部分と前記基板との間に配置された導電性部分とを含み、
前記抵抗性部分の上に前記絶縁性の層が配置されており、
前記細長い形状の部材の下端が前記抵抗性部分に接触していることを特徴とする請求項1に記載の電子放出デバイス。 - 更に、前記絶縁性層の上に配置された、開口部を有する電気的に非絶縁性のゲート層を含み、
前記開口部が、前記細長い形状の部材から離隔するように、かつ、前記細長い形状の部材と概ね中心が揃うように、前記ゲート層を貫通していることを特徴とする請求項1若しくは2に記載の電子放出デバイス。 - 前記細長い形状の部材は、前記下側非絶縁性領域から遠ざかる向きに尖った先端部を有することを特徴とする請求項1乃至3の何れかに記載の電子放出デバイス。
- 前記細長い形状の部材と前記電気的抵抗性部分との間の抵抗が少なくとも108Ω以上であることを特徴とする請求項2に記載の電子放出デバイス。
- 前記細長い形状の部材の直径が4nm以上であることを特徴とする請求項1乃至5の何れかに記載の電子放出デバイス。
- 前記細長い形状の部材の直径が10nm以上であることを特徴とする請求項1乃至5の何れかに記載の電子放出デバイス。
- 前記細長い形状の部材の直径が50〜100nmであることを特徴とする請求項1乃至5の何れかに記載の電子放出デバイス。
- 前記細長い形状の部材の最小径に対する最大径の比が2以内であることを特徴とする請求項1乃至8の何れかに記載の電子放出デバイス。
- 前記細長い形状の部材は、円筒形状であることを特徴とする請求項1乃至9の何れかに記載の電子放出デバイス。
- 前記孔および前記細長い形状の部材は、前記基板上に複数配置されており、前記細長い形状の部材は、105〜109個/cm2の密度で配置されていることを特徴とする請求項1乃至10の何れかに記載の電子放出デバイス。
- 前記絶縁性の層は、無機ガラスからなることを特徴とする請求項1乃至11の何れかに記載の電子放出デバイス。
- 前記細長い形状の部材は、0.1〜2μmの長さを備えることを特徴とする請求項1乃至12の何れかに記載の電子放出デバイス。
- 電子放出デバイスを備えるフラットパネル型のCRTディスプレイであって、前記電子放出デバイスが請求項1乃至13の何れかに記載の電子放出デバイスであることを特徴とするフラットパネル型のCRTディスプレイ。
- 前記フラットパネル型のCRTディスプレイは、蛍光体が被覆されたフェースプレートと、該フェースプレートと前記基板との間に設けられた内部支持体とを備えることを特徴とする請求項14に記載のフラットパネル型のCRTディスプレイ。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/118,490 US5462467A (en) | 1993-09-08 | 1993-09-08 | Fabrication of filamentary field-emission device, including self-aligned gate |
US08/158,102 US5559389A (en) | 1993-09-08 | 1993-11-24 | Electron-emitting devices having variously constituted electron-emissive elements, including cones or pedestals |
US118,490 | 1994-06-29 | ||
US08/269,229 US5564959A (en) | 1993-09-08 | 1994-06-29 | Use of charged-particle tracks in fabricating gated electron-emitting devices |
US269,229 | 1994-06-29 | ||
US158,102 | 1994-06-29 | ||
PCT/US1994/009762 WO1995007543A1 (en) | 1993-09-08 | 1994-09-08 | Fabrication and structure of electron-emitting devices having high emitter packing density |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005135104A Division JP3793219B2 (ja) | 1993-09-08 | 2005-05-06 | パッキング密度の高い電子放出デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09504900A JPH09504900A (ja) | 1997-05-13 |
JP3699114B2 true JP3699114B2 (ja) | 2005-09-28 |
Family
ID=27382175
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50871395A Expired - Fee Related JP3699114B2 (ja) | 1993-09-08 | 1994-09-08 | パッキング密度の高い電子放出デバイスの構造 |
JP2005135104A Expired - Fee Related JP3793219B2 (ja) | 1993-09-08 | 2005-05-06 | パッキング密度の高い電子放出デバイスの製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005135104A Expired - Fee Related JP3793219B2 (ja) | 1993-09-08 | 2005-05-06 | パッキング密度の高い電子放出デバイスの製造方法 |
Country Status (7)
Country | Link |
---|---|
US (6) | US5564959A (ja) |
EP (2) | EP0945885B1 (ja) |
JP (2) | JP3699114B2 (ja) |
AU (1) | AU7677094A (ja) |
DE (1) | DE69421711T2 (ja) |
HK (1) | HK1015188A1 (ja) |
WO (1) | WO1995007543A1 (ja) |
Families Citing this family (163)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5564959A (en) * | 1993-09-08 | 1996-10-15 | Silicon Video Corporation | Use of charged-particle tracks in fabricating gated electron-emitting devices |
GB9416754D0 (en) * | 1994-08-18 | 1994-10-12 | Isis Innovation | Field emitter structures |
US6420725B1 (en) * | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
US5879955A (en) * | 1995-06-07 | 1999-03-09 | Micron Technology, Inc. | Method for fabricating an array of ultra-small pores for chalcogenide memory cells |
AU6626096A (en) * | 1995-08-04 | 1997-03-05 | Printable Field Emitters Limited | Field electron emission materials and devices |
US6181308B1 (en) | 1995-10-16 | 2001-01-30 | Micron Technology, Inc. | Light-insensitive resistor for current-limiting of field emission displays |
DE19602595A1 (de) * | 1996-01-25 | 1997-07-31 | Bosch Gmbh Robert | Verfahren zur Herstellung von Feldemissionsspitzen |
US6653733B1 (en) | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
US5893967A (en) * | 1996-03-05 | 1999-04-13 | Candescent Technologies Corporation | Impedance-assisted electrochemical removal of material, particularly excess emitter material in electron-emitting device |
US6027632A (en) * | 1996-03-05 | 2000-02-22 | Candescent Technologies Corporation | Multi-step removal of excess emitter material in fabricating electron-emitting device |
US5766446A (en) * | 1996-03-05 | 1998-06-16 | Candescent Technologies Corporation | Electrochemical removal of material, particularly excess emitter material in electron-emitting device |
US6821821B2 (en) * | 1996-04-18 | 2004-11-23 | Tessera, Inc. | Methods for manufacturing resistors using a sacrificial layer |
US5865659A (en) * | 1996-06-07 | 1999-02-02 | Candescent Technologies Corporation | Fabrication of gated electron-emitting device utilizing distributed particles to define gate openings and utilizing spacer material to control spacing between gate layer and electron-emissive elements |
US6187603B1 (en) | 1996-06-07 | 2001-02-13 | Candescent Technologies Corporation | Fabrication of gated electron-emitting devices utilizing distributed particles to define gate openings, typically in combination with lift-off of excess emitter material |
US5865657A (en) * | 1996-06-07 | 1999-02-02 | Candescent Technologies Corporation | Fabrication of gated electron-emitting device utilizing distributed particles to form gate openings typically beveled and/or combined with lift-off or electrochemical removal of excess emitter material |
US5755944A (en) * | 1996-06-07 | 1998-05-26 | Candescent Technologies Corporation | Formation of layer having openings produced by utilizing particles deposited under influence of electric field |
US6049165A (en) | 1996-07-17 | 2000-04-11 | Candescent Technologies Corporation | Structure and fabrication of flat panel display with specially arranged spacer |
US6337266B1 (en) | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
KR100218672B1 (ko) * | 1996-09-10 | 1999-10-01 | 정선종 | 진공 소자의 구조 및 제조 방법 |
US5831392A (en) * | 1996-10-31 | 1998-11-03 | Candescent Technologies Corporation | Device for conditioning control signal to electron emitter, preferably so that collected electron current varies linearly with input control voltage |
US6015977A (en) | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
DE69825601T2 (de) | 1997-02-12 | 2005-04-28 | Chan, Eugene Y, Brookline | Verfahren zur analyse von polymeren |
US5914150A (en) * | 1997-02-28 | 1999-06-22 | Candescent Technologies Corporation | Formation of polycarbonate film with apertures determined by etching charged-particle tracks |
US5972235A (en) * | 1997-02-28 | 1999-10-26 | Candescent Technologies Corporation | Plasma etching using polycarbonate mask and low pressure-high density plasma |
US6500885B1 (en) * | 1997-02-28 | 2002-12-31 | Candescent Technologies Corporation | Polycarbonate-containing liquid chemical formulation and methods for making and using polycarbonate film |
US6180698B1 (en) | 1997-02-28 | 2001-01-30 | Candescent Technologies Corporation | Polycarbonate-containing liquid chemical formulation and method for making polycarbonate film |
US6045425A (en) * | 1997-03-18 | 2000-04-04 | Vlsi Technology, Inc. | Process for manufacturing arrays of field emission tips |
US6356014B2 (en) | 1997-03-27 | 2002-03-12 | Candescent Technologies Corporation | Electron emitters coated with carbon containing layer |
US6046539A (en) | 1997-04-29 | 2000-04-04 | Candescent Technologies Corporation | Use of sacrificial masking layer and backside exposure in forming openings that typically receive light-emissive material |
US5882503A (en) * | 1997-05-01 | 1999-03-16 | The Regents Of The University Of California | Electrochemical formation of field emitters |
US6045678A (en) * | 1997-05-01 | 2000-04-04 | The Regents Of The University Of California | Formation of nanofilament field emission devices |
US6193870B1 (en) * | 1997-05-01 | 2001-02-27 | The Regents Of The University Of California | Use of a hard mask for formation of gate and dielectric via nanofilament field emission devices |
US6033583A (en) * | 1997-05-05 | 2000-03-07 | The Regents Of The University Of California | Vapor etching of nuclear tracks in dielectric materials |
US5952671A (en) * | 1997-05-09 | 1999-09-14 | Micron Technology, Inc. | Small electrode for a chalcogenide switching device and method for fabricating same |
US6013974A (en) * | 1997-05-30 | 2000-01-11 | Candescent Technologies Corporation | Electron-emitting device having focus coating that extends partway into focus openings |
US6002199A (en) | 1997-05-30 | 1999-12-14 | Candescent Technologies Corporation | Structure and fabrication of electron-emitting device having ladder-like emitter electrode |
US5920151A (en) * | 1997-05-30 | 1999-07-06 | Candescent Technologies Corporation | Structure and fabrication of electron-emitting device having focus coating contacted through underlying access conductor |
US6013986A (en) * | 1997-06-30 | 2000-01-11 | Candescent Technologies Corporation | Electron-emitting device having multi-layer resistor |
US6120674A (en) * | 1997-06-30 | 2000-09-19 | Candescent Technologies Corporation | Electrochemical removal of material in electron-emitting device |
EP0993513B1 (en) * | 1997-06-30 | 2009-01-07 | Canon Kabushiki Kaisha | Impedance-assisted electrochemical technique and electrochemistry for removing material, particularly excess emitter material in electron-emitting device |
US6118279A (en) | 1997-07-30 | 2000-09-12 | Candescent Technologies Corporation | Magnetic detection of short circuit defects in plate structure |
US6107806A (en) * | 1997-07-30 | 2000-08-22 | Candescent Technologies Corporation | Device for magnetically sensing current in plate structure |
JP2001512239A (ja) * | 1997-07-30 | 2001-08-21 | キャンデセント・テクノロジーズ・コーポレイション | プレート構造体における磁流の検出及び短絡不良箇所の検出 |
US6147664A (en) * | 1997-08-29 | 2000-11-14 | Candescent Technologies Corporation | Controlling the brightness of an FED device using PWM on the row side and AM on the column side |
JPH1186719A (ja) * | 1997-09-05 | 1999-03-30 | Yamaha Corp | 電界放射型素子の製造方法 |
US5898415A (en) * | 1997-09-26 | 1999-04-27 | Candescent Technologies Corporation | Circuit and method for controlling the color balance of a flat panel display without reducing gray scale resolution |
US6007695A (en) * | 1997-09-30 | 1999-12-28 | Candescent Technologies Corporation | Selective removal of material using self-initiated galvanic activity in electrolytic bath |
JPH11246300A (ja) * | 1997-10-30 | 1999-09-14 | Canon Inc | チタンナノ細線、チタンナノ細線の製造方法、構造体及び電子放出素子 |
US6525461B1 (en) | 1997-10-30 | 2003-02-25 | Canon Kabushiki Kaisha | Narrow titanium-containing wire, process for producing narrow titanium-containing wire, structure, and electron-emitting device |
US6008062A (en) * | 1997-10-31 | 1999-12-28 | Candescent Technologies Corporation | Undercutting technique for creating coating in spaced-apart segments |
US6010383A (en) * | 1997-10-31 | 2000-01-04 | Candescent Technologies Corporation | Protection of electron-emissive elements prior to removing excess emitter material during fabrication of electron-emitting device |
US6144144A (en) * | 1997-10-31 | 2000-11-07 | Candescent Technologies Corporation | Patterned resistor suitable for electron-emitting device |
JP3631015B2 (ja) * | 1997-11-14 | 2005-03-23 | キヤノン株式会社 | 電子放出素子及びその製造方法 |
US6040809A (en) * | 1998-01-30 | 2000-03-21 | Candescent Technologies Corporation | Fed display row driver with chip-to-chip settling time matching and phase detection circuits used to prevent uneven or nonuniform brightness in display |
US6067061A (en) * | 1998-01-30 | 2000-05-23 | Candescent Technologies Corporation | Display column driver with chip-to-chip settling time matching means |
US6175184B1 (en) | 1998-02-12 | 2001-01-16 | Micron Technology, Inc. | Buffered resist profile etch of a field emission device structure |
JPH11233004A (ja) | 1998-02-17 | 1999-08-27 | Sony Corp | 電子放出装置の製造方法 |
US6107728A (en) * | 1998-04-30 | 2000-08-22 | Candescent Technologies Corporation | Structure and fabrication of electron-emitting device having electrode with openings that facilitate short-circuit repair |
US6113708A (en) * | 1998-05-26 | 2000-09-05 | Candescent Technologies Corporation | Cleaning of flat-panel display |
US6124670A (en) * | 1998-05-29 | 2000-09-26 | The Regents Of The University Of California | Gate-and emitter array on fiber electron field emission structure |
US6297587B1 (en) | 1998-07-23 | 2001-10-02 | Sony Corporation | Color cathode field emission device, cold cathode field emission display, and process for the production thereof |
JP2000235832A (ja) * | 1998-07-23 | 2000-08-29 | Sony Corp | 冷陰極電界電子放出素子、冷陰極電界電子放出型表示装置、及びそれらの製造方法 |
US6147665A (en) * | 1998-09-29 | 2000-11-14 | Candescent Technologies Corporation | Column driver output amplifier with low quiescent power consumption for field emission display devices |
US6617772B1 (en) | 1998-12-11 | 2003-09-09 | Candescent Technologies Corporation | Flat-panel display having spacer with rough face for inhibiting secondary electron escape |
US6403209B1 (en) | 1998-12-11 | 2002-06-11 | Candescent Technologies Corporation | Constitution and fabrication of flat-panel display and porous-faced structure suitable for partial or full use in spacer of flat-panel display |
US6261961B1 (en) * | 1999-03-01 | 2001-07-17 | The Regents Of The University Of California | Adhesion layer for etching of tracks in nuclear trackable materials |
JP2000294122A (ja) * | 1999-04-08 | 2000-10-20 | Nec Corp | 電界放出型冷陰極及び平面ディスプレイの製造方法 |
US6235179B1 (en) * | 1999-05-12 | 2001-05-22 | Candescent Technologies Corporation | Electroplated structure for a flat panel display device |
US6064145A (en) * | 1999-06-04 | 2000-05-16 | Winbond Electronics Corporation | Fabrication of field emitting tips |
US6392750B1 (en) | 1999-08-31 | 2002-05-21 | Candescent Technologies Corporation | Use of scattered and/or transmitted light in determining characteristics, including dimensional information, of object such as part of flat-panel display |
US6649824B1 (en) | 1999-09-22 | 2003-11-18 | Canon Kabushiki Kaisha | Photoelectric conversion device and method of production thereof |
KR100480772B1 (ko) * | 2000-01-05 | 2005-04-06 | 삼성에스디아이 주식회사 | 나노 스케일의 표면 거칠기를 가지는 마이크로 구조물의형성방법 |
EP1287629A2 (en) | 2000-04-07 | 2003-03-05 | The Regents of The University of California | Remotely-interrogated high data rate free space laser communications link |
US6596146B1 (en) | 2000-05-12 | 2003-07-22 | Candescent Technologies Corporation | Electroplated structure for a flat panel display device |
US6563156B2 (en) | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
JP2002083555A (ja) * | 2000-07-17 | 2002-03-22 | Hewlett Packard Co <Hp> | セルフアライメント型電子源デバイス |
US6822626B2 (en) * | 2000-10-27 | 2004-11-23 | Science Applications International Corporation | Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel |
US6801001B2 (en) * | 2000-10-27 | 2004-10-05 | Science Applications International Corporation | Method and apparatus for addressing micro-components in a plasma display panel |
US6620012B1 (en) * | 2000-10-27 | 2003-09-16 | Science Applications International Corporation | Method for testing a light-emitting panel and the components therein |
US6764367B2 (en) * | 2000-10-27 | 2004-07-20 | Science Applications International Corporation | Liquid manufacturing processes for panel layer fabrication |
US7315115B1 (en) | 2000-10-27 | 2008-01-01 | Canon Kabushiki Kaisha | Light-emitting and electron-emitting devices having getter regions |
US6935913B2 (en) * | 2000-10-27 | 2005-08-30 | Science Applications International Corporation | Method for on-line testing of a light emitting panel |
US6612889B1 (en) | 2000-10-27 | 2003-09-02 | Science Applications International Corporation | Method for making a light-emitting panel |
US7288014B1 (en) | 2000-10-27 | 2007-10-30 | Science Applications International Corporation | Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel |
US6545422B1 (en) * | 2000-10-27 | 2003-04-08 | Science Applications International Corporation | Socket for use with a micro-component in a light-emitting panel |
US6570335B1 (en) * | 2000-10-27 | 2003-05-27 | Science Applications International Corporation | Method and system for energizing a micro-component in a light-emitting panel |
US6796867B2 (en) * | 2000-10-27 | 2004-09-28 | Science Applications International Corporation | Use of printing and other technology for micro-component placement |
US6762566B1 (en) | 2000-10-27 | 2004-07-13 | Science Applications International Corporation | Micro-component for use in a light-emitting panel |
US20040029413A1 (en) * | 2000-10-30 | 2004-02-12 | Norbert Angert | Film material comprising spikes and method for the production thereof |
US6448701B1 (en) | 2001-03-09 | 2002-09-10 | The United States Of America As Represented By The Secretary Of The Navy | Self-aligned integrally gated nanofilament field emitter cell and array |
US6440763B1 (en) | 2001-03-22 | 2002-08-27 | The United States Of America As Represented By The Secretary Of The Navy | Methods for manufacture of self-aligned integrally gated nanofilament field emitter cell and array |
JP4830217B2 (ja) * | 2001-06-18 | 2011-12-07 | 日本電気株式会社 | 電界放出型冷陰極およびその製造方法 |
US6822628B2 (en) | 2001-06-28 | 2004-11-23 | Candescent Intellectual Property Services, Inc. | Methods and systems for compensating row-to-row brightness variations of a field emission display |
US6873097B2 (en) * | 2001-06-28 | 2005-03-29 | Candescent Technologies Corporation | Cleaning of cathode-ray tube display |
US6554673B2 (en) * | 2001-07-31 | 2003-04-29 | The United States Of America As Represented By The Secretary Of The Navy | Method of making electron emitters |
US6777869B2 (en) * | 2002-04-10 | 2004-08-17 | Si Diamond Technology, Inc. | Transparent emissive display |
US20060051948A1 (en) * | 2003-02-04 | 2006-03-09 | Microfabrica Inc. | Microprobe tips and methods for making |
US7265565B2 (en) | 2003-02-04 | 2007-09-04 | Microfabrica Inc. | Cantilever microprobes for contacting electronic components and methods for making such probes |
US6753250B1 (en) | 2002-06-12 | 2004-06-22 | Novellus Systems, Inc. | Method of fabricating low dielectric constant dielectric films |
US6891324B2 (en) * | 2002-06-26 | 2005-05-10 | Nanodynamics, Inc. | Carbon-metal nano-composite materials for field emission cathodes and devices |
US6838814B2 (en) * | 2002-07-12 | 2005-01-04 | Hon Hai Precision Ind. Co., Ltd | Field emission display device |
US6825607B2 (en) * | 2002-07-12 | 2004-11-30 | Hon Hai Precision Ind. Co., Ltd. | Field emission display device |
US6825608B2 (en) * | 2002-07-12 | 2004-11-30 | Hon Hai Precision Ind. Co., Ltd. | Field emission display device |
US6771027B2 (en) * | 2002-11-21 | 2004-08-03 | Candescent Technologies Corporation | System and method for adjusting field emission display illumination |
US10416192B2 (en) | 2003-02-04 | 2019-09-17 | Microfabrica Inc. | Cantilever microprobes for contacting electronic components |
US20080211524A1 (en) * | 2003-02-04 | 2008-09-04 | Microfabrica Inc. | Electrochemically Fabricated Microprobes |
US20150108002A1 (en) * | 2003-02-04 | 2015-04-23 | Microfabrica Inc. | Microprobe Tips and Methods for Making |
US7417782B2 (en) | 2005-02-23 | 2008-08-26 | Pixtronix, Incorporated | Methods and apparatus for spatial light modulation |
US20070003472A1 (en) * | 2003-03-24 | 2007-01-04 | Tolt Zhidan L | Electron emitting composite based on regulated nano-structures and a cold electron source using the composite |
US7208389B1 (en) | 2003-03-31 | 2007-04-24 | Novellus Systems, Inc. | Method of porogen removal from porous low-k films using UV radiation |
US7241704B1 (en) | 2003-03-31 | 2007-07-10 | Novellus Systems, Inc. | Methods for producing low stress porous low-k dielectric materials using precursors with organic functional groups |
US7176144B1 (en) | 2003-03-31 | 2007-02-13 | Novellus Systems, Inc. | Plasma detemplating and silanol capping of porous dielectric films |
US7265061B1 (en) | 2003-05-09 | 2007-09-04 | Novellus Systems, Inc. | Method and apparatus for UV exposure of low dielectric constant materials for porogen removal and improved mechanical properties |
US7459839B2 (en) * | 2003-12-05 | 2008-12-02 | Zhidan Li Tolt | Low voltage electron source with self aligned gate apertures, and luminous display using the electron source |
US20050189164A1 (en) * | 2004-02-26 | 2005-09-01 | Chang Chi L. | Speaker enclosure having outer flared tube |
US7094713B1 (en) | 2004-03-11 | 2006-08-22 | Novellus Systems, Inc. | Methods for improving the cracking resistance of low-k dielectric materials |
US7341761B1 (en) | 2004-03-11 | 2008-03-11 | Novellus Systems, Inc. | Methods for producing low-k CDO films |
US7253125B1 (en) | 2004-04-16 | 2007-08-07 | Novellus Systems, Inc. | Method to improve mechanical strength of low-k dielectric film using modulated UV exposure |
US9659769B1 (en) | 2004-10-22 | 2017-05-23 | Novellus Systems, Inc. | Tensile dielectric films using UV curing |
US20060108322A1 (en) * | 2004-11-19 | 2006-05-25 | Wei Wu | Lift-off material |
CN100530517C (zh) * | 2004-12-08 | 2009-08-19 | 鸿富锦精密工业(深圳)有限公司 | 场发射照明光源 |
TWI246355B (en) * | 2004-12-17 | 2005-12-21 | Hon Hai Prec Ind Co Ltd | Field emission type light source and backlight module using the same |
US7166531B1 (en) | 2005-01-31 | 2007-01-23 | Novellus Systems, Inc. | VLSI fabrication processes for introducing pores into dielectric materials |
US7304786B2 (en) | 2005-02-23 | 2007-12-04 | Pixtronix, Inc. | Methods and apparatus for bi-stable actuation of displays |
US7742016B2 (en) | 2005-02-23 | 2010-06-22 | Pixtronix, Incorporated | Display methods and apparatus |
US9082353B2 (en) | 2010-01-05 | 2015-07-14 | Pixtronix, Inc. | Circuits for controlling display apparatus |
US7755582B2 (en) | 2005-02-23 | 2010-07-13 | Pixtronix, Incorporated | Display methods and apparatus |
US7675665B2 (en) | 2005-02-23 | 2010-03-09 | Pixtronix, Incorporated | Methods and apparatus for actuating displays |
US7502159B2 (en) | 2005-02-23 | 2009-03-10 | Pixtronix, Inc. | Methods and apparatus for actuating displays |
US7304785B2 (en) | 2005-02-23 | 2007-12-04 | Pixtronix, Inc. | Display methods and apparatus |
US8159428B2 (en) | 2005-02-23 | 2012-04-17 | Pixtronix, Inc. | Display methods and apparatus |
US7999994B2 (en) | 2005-02-23 | 2011-08-16 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
US9229222B2 (en) | 2005-02-23 | 2016-01-05 | Pixtronix, Inc. | Alignment methods in fluid-filled MEMS displays |
US20070205969A1 (en) | 2005-02-23 | 2007-09-06 | Pixtronix, Incorporated | Direct-view MEMS display devices and methods for generating images thereon |
US7616368B2 (en) | 2005-02-23 | 2009-11-10 | Pixtronix, Inc. | Light concentrating reflective display methods and apparatus |
US7405852B2 (en) | 2005-02-23 | 2008-07-29 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
US8519945B2 (en) | 2006-01-06 | 2013-08-27 | Pixtronix, Inc. | Circuits for controlling display apparatus |
US9158106B2 (en) | 2005-02-23 | 2015-10-13 | Pixtronix, Inc. | Display methods and apparatus |
US7271945B2 (en) | 2005-02-23 | 2007-09-18 | Pixtronix, Inc. | Methods and apparatus for actuating displays |
US8310442B2 (en) | 2005-02-23 | 2012-11-13 | Pixtronix, Inc. | Circuits for controlling display apparatus |
US8482496B2 (en) | 2006-01-06 | 2013-07-09 | Pixtronix, Inc. | Circuits for controlling MEMS display apparatus on a transparent substrate |
US7746529B2 (en) | 2005-02-23 | 2010-06-29 | Pixtronix, Inc. | MEMS display apparatus |
US9261694B2 (en) | 2005-02-23 | 2016-02-16 | Pixtronix, Inc. | Display apparatus and methods for manufacture thereof |
US8889233B1 (en) | 2005-04-26 | 2014-11-18 | Novellus Systems, Inc. | Method for reducing stress in porous dielectric films |
US7381644B1 (en) | 2005-12-23 | 2008-06-03 | Novellus Systems, Inc. | Pulsed PECVD method for modulating hydrogen content in hard mask |
US8526096B2 (en) | 2006-02-23 | 2013-09-03 | Pixtronix, Inc. | Mechanical light modulators with stressed beams |
US7923376B1 (en) | 2006-03-30 | 2011-04-12 | Novellus Systems, Inc. | Method of reducing defects in PECVD TEOS films |
FR2899572B1 (fr) * | 2006-04-05 | 2008-09-05 | Commissariat Energie Atomique | Protection de cavites debouchant sur une face d'un element microstructure |
US7876489B2 (en) | 2006-06-05 | 2011-01-25 | Pixtronix, Inc. | Display apparatus with optical cavities |
WO2008051362A1 (en) | 2006-10-20 | 2008-05-02 | Pixtronix, Inc. | Light guides and backlight systems incorporating light redirectors at varying densities |
KR100785028B1 (ko) * | 2006-11-06 | 2007-12-12 | 삼성전자주식회사 | 전계방출소자의 제조방법 |
US7852546B2 (en) | 2007-10-19 | 2010-12-14 | Pixtronix, Inc. | Spacers for maintaining display apparatus alignment |
US9176318B2 (en) | 2007-05-18 | 2015-11-03 | Pixtronix, Inc. | Methods for manufacturing fluid-filled MEMS displays |
US8248560B2 (en) | 2008-04-18 | 2012-08-21 | Pixtronix, Inc. | Light guides and backlight systems incorporating prismatic structures and light redirectors |
JP5062761B2 (ja) * | 2008-08-28 | 2012-10-31 | 独立行政法人産業技術総合研究所 | 集束電極一体型電界放出素子及びその作製方法 |
US8169679B2 (en) | 2008-10-27 | 2012-05-01 | Pixtronix, Inc. | MEMS anchors |
EP2223957B1 (en) | 2009-01-13 | 2013-06-26 | Korea Advanced Institute of Science and Technology | Transparent composite compound |
KR20120132680A (ko) | 2010-02-02 | 2012-12-07 | 픽스트로닉스 인코포레이티드 | 저온 실 유체 충전된 디스플레이 장치의 제조 방법 |
JP2013519122A (ja) | 2010-02-02 | 2013-05-23 | ピクストロニックス・インコーポレーテッド | ディスプレイ装置を制御するための回路 |
US9134552B2 (en) | 2013-03-13 | 2015-09-15 | Pixtronix, Inc. | Display apparatus with narrow gap electrostatic actuators |
CN107219628B (zh) | 2013-11-27 | 2020-05-01 | 奇跃公司 | 虚拟和增强现实系统与方法 |
JP6478261B2 (ja) * | 2014-09-24 | 2019-03-06 | 日東電工株式会社 | 多孔性高分子フィルムの製造方法および多孔性高分子フィルム |
US11262383B1 (en) | 2018-09-26 | 2022-03-01 | Microfabrica Inc. | Probes having improved mechanical and/or electrical properties for making contact between electronic circuit elements and methods for making |
Family Cites Families (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3303085A (en) * | 1962-02-28 | 1967-02-07 | Gen Electric | Molecular sieves and methods for producing same |
US3407125A (en) * | 1965-01-18 | 1968-10-22 | Corning Glass Works | Method of making filamentary metal structures |
US3497929A (en) * | 1966-05-31 | 1970-03-03 | Stanford Research Inst | Method of making a needle-type electron source |
US3562881A (en) * | 1969-02-27 | 1971-02-16 | Nasa | Field-ionization electrodes |
US3755704A (en) * | 1970-02-06 | 1973-08-28 | Stanford Research Inst | Field emission cathode structures and devices utilizing such structures |
US3665241A (en) * | 1970-07-13 | 1972-05-23 | Stanford Research Inst | Field ionizer and field emission cathode structures and methods of production |
JPS5325632B2 (ja) * | 1973-03-22 | 1978-07-27 | ||
US3970887A (en) * | 1974-06-19 | 1976-07-20 | Micro-Bit Corporation | Micro-structure field emission electron source |
JPS5436828B2 (ja) * | 1974-08-16 | 1979-11-12 | ||
US3921022A (en) * | 1974-09-03 | 1975-11-18 | Rca Corp | Field emitting device and method of making same |
US4163949A (en) * | 1977-12-27 | 1979-08-07 | Joe Shelton | Tubistor |
DE2951287A1 (de) * | 1979-12-20 | 1981-07-02 | Gesellschaft für Schwerionenforschung mbH, 6100 Darmstadt | Verfahren zur herstellung von ebenen oberflaechen mit feinsten spitzen im mikrometer-bereich |
US4345181A (en) * | 1980-06-02 | 1982-08-17 | Joe Shelton | Edge effect elimination and beam forming designs for field emitting arrays |
US4407934A (en) * | 1981-12-04 | 1983-10-04 | Burroughs Corporation | Method of making an assembly of electrodes |
DE3337049A1 (de) * | 1983-10-12 | 1985-05-09 | Gesellschaft für Schwerionenforschung mbH, 6100 Darmstadt | Feststoff mit besonderen elektrischen eigenschaften und verfahren zur herstellung eines solchen feststoffes |
DE3683763D1 (de) * | 1986-03-27 | 1992-03-12 | Ibm Deutschland | Verfahren zur herstellung identisch angeordneter ausrichtmarkierungen auf gegenueberliegenden seiten einer halbleiterscheibe. |
US4721885A (en) * | 1987-02-11 | 1988-01-26 | Sri International | Very high speed integrated microelectronic tubes |
US4897338A (en) * | 1987-08-03 | 1990-01-30 | Allied-Signal Inc. | Method for the manufacture of multilayer printed circuit boards |
FR2623013A1 (fr) * | 1987-11-06 | 1989-05-12 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes et dispositif de visualisation par cathodoluminescence excitee par emission de champ,utilisant cette source |
US4874981A (en) * | 1988-05-10 | 1989-10-17 | Sri International | Automatically focusing field emission electrode |
GB8816689D0 (en) * | 1988-07-13 | 1988-08-17 | Emi Plc Thorn | Method of manufacturing cold cathode field emission device & field emission device manufactured by method |
US5042900A (en) * | 1988-09-12 | 1991-08-27 | Lumitex, Inc. | Connector assemblies for optical fiber light cables |
US5053673A (en) * | 1988-10-17 | 1991-10-01 | Matsushita Electric Industrial Co., Ltd. | Field emission cathodes and method of manufacture thereof |
US5170092A (en) * | 1989-05-19 | 1992-12-08 | Matsushita Electric Industrial Co., Ltd. | Electron-emitting device and process for making the same |
EP0416625B1 (en) * | 1989-09-07 | 1996-03-13 | Canon Kabushiki Kaisha | Electron emitting device, method for producing the same, and display apparatus and electron scribing apparatus utilizing same. |
US5019003A (en) * | 1989-09-29 | 1991-05-28 | Motorola, Inc. | Field emission device having preformed emitters |
US5142184B1 (en) * | 1990-02-09 | 1995-11-21 | Motorola Inc | Cold cathode field emission device with integral emitter ballasting |
US5007873A (en) * | 1990-02-09 | 1991-04-16 | Motorola, Inc. | Non-planar field emission device having an emitter formed with a substantially normal vapor deposition process |
JP3007654B2 (ja) * | 1990-05-31 | 2000-02-07 | 株式会社リコー | 電子放出素子の製造方法 |
FR2663462B1 (fr) * | 1990-06-13 | 1992-09-11 | Commissariat Energie Atomique | Source d'electrons a cathodes emissives a micropointes. |
US5202571A (en) * | 1990-07-06 | 1993-04-13 | Canon Kabushiki Kaisha | Electron emitting device with diamond |
US5204581A (en) * | 1990-07-12 | 1993-04-20 | Bell Communications Research, Inc. | Device including a tapered microminiature silicon structure |
JPH0799666B2 (ja) * | 1990-07-18 | 1995-10-25 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 集積真空超小型電子素子の製造方法及びその構造 |
US5150192A (en) * | 1990-09-27 | 1992-09-22 | The United States Of America As Represented By The Secretary Of The Navy | Field emitter array |
US5150019A (en) * | 1990-10-01 | 1992-09-22 | National Semiconductor Corp. | Integrated circuit electronic grid device and method |
US5173634A (en) * | 1990-11-30 | 1992-12-22 | Motorola, Inc. | Current regulated field-emission device |
DE4041276C1 (ja) * | 1990-12-21 | 1992-02-27 | Siemens Ag, 8000 Muenchen, De | |
GB9101723D0 (en) * | 1991-01-25 | 1991-03-06 | Marconi Gec Ltd | Field emission devices |
JP2550798B2 (ja) * | 1991-04-12 | 1996-11-06 | 富士通株式会社 | 微小冷陰極の製造方法 |
US5249340A (en) * | 1991-06-24 | 1993-10-05 | Motorola, Inc. | Field emission device employing a selective electrode deposition method |
US5211707A (en) * | 1991-07-11 | 1993-05-18 | Gte Laboratories Incorporated | Semiconductor metal composite field emission cathodes |
US5129850A (en) * | 1991-08-20 | 1992-07-14 | Motorola, Inc. | Method of making a molded field emission electron emitter employing a diamond coating |
US5141460A (en) * | 1991-08-20 | 1992-08-25 | Jaskie James E | Method of making a field emission electron source employing a diamond coating |
US5199918A (en) * | 1991-11-07 | 1993-04-06 | Microelectronics And Computer Technology Corporation | Method of forming field emitter device with diamond emission tips |
DE69204629T2 (de) * | 1991-11-29 | 1996-04-18 | Motorola Inc | Herstellungsverfahren einer Feldemissionsvorrichtung mit integraler elektrostatischer Linsenanordnung. |
US5199917A (en) * | 1991-12-09 | 1993-04-06 | Cornell Research Foundation, Inc. | Silicon tip field emission cathode arrays and fabrication thereof |
US5252833A (en) * | 1992-02-05 | 1993-10-12 | Motorola, Inc. | Electron source for depletion mode electron emission apparatus |
US5151061A (en) * | 1992-02-21 | 1992-09-29 | Micron Technology, Inc. | Method to form self-aligned tips for flat panel displays |
US5371431A (en) * | 1992-03-04 | 1994-12-06 | Mcnc | Vertical microelectronic field emission devices including elongate vertical pillars having resistive bottom portions |
US5342808A (en) * | 1992-03-12 | 1994-08-30 | Hewlett-Packard Company | Aperture size control for etched vias and metal contacts |
DE4209301C1 (en) * | 1992-03-21 | 1993-08-19 | Gesellschaft Fuer Schwerionenforschung Mbh, 6100 Darmstadt, De | Manufacture of controlled field emitter for flat display screen, TV etc. - using successive etching and deposition stages to form cone shaped emitter peak set in insulating matrix together with electrodes |
KR950004516B1 (ko) * | 1992-04-29 | 1995-05-01 | 삼성전관주식회사 | 필드 에미션 디스플레이와 그 제조방법 |
US5278475A (en) * | 1992-06-01 | 1994-01-11 | Motorola, Inc. | Cathodoluminescent display apparatus and method for realization using diamond crystallites |
KR950008756B1 (ko) * | 1992-11-25 | 1995-08-04 | 삼성전관주식회사 | 실리콘 전자방출소자 및 그의 제조방법 |
US5462467A (en) * | 1993-09-08 | 1995-10-31 | Silicon Video Corporation | Fabrication of filamentary field-emission device, including self-aligned gate |
US5564959A (en) * | 1993-09-08 | 1996-10-15 | Silicon Video Corporation | Use of charged-particle tracks in fabricating gated electron-emitting devices |
US5559389A (en) * | 1993-09-08 | 1996-09-24 | Silicon Video Corporation | Electron-emitting devices having variously constituted electron-emissive elements, including cones or pedestals |
US5458520A (en) * | 1994-12-13 | 1995-10-17 | International Business Machines Corporation | Method for producing planar field emission structure |
-
1994
- 1994-06-29 US US08/269,229 patent/US5564959A/en not_active Expired - Lifetime
- 1994-09-08 AU AU76770/94A patent/AU7677094A/en not_active Abandoned
- 1994-09-08 DE DE69421711T patent/DE69421711T2/de not_active Expired - Lifetime
- 1994-09-08 JP JP50871395A patent/JP3699114B2/ja not_active Expired - Fee Related
- 1994-09-08 WO PCT/US1994/009762 patent/WO1995007543A1/en active IP Right Grant
- 1994-09-08 EP EP99108617A patent/EP0945885B1/en not_active Expired - Lifetime
- 1994-09-08 EP EP94927275A patent/EP0717877B1/en not_active Expired - Lifetime
-
1995
- 1995-01-31 US US08/383,408 patent/US5578185A/en not_active Expired - Lifetime
- 1995-01-31 US US08/383,410 patent/US5801477A/en not_active Expired - Lifetime
- 1995-12-07 US US08/568,885 patent/US5827099A/en not_active Expired - Lifetime
-
1997
- 1997-05-12 US US08/855,425 patent/US5913704A/en not_active Expired - Lifetime
-
1998
- 1998-08-28 US US09/141,697 patent/US6515407B1/en not_active Expired - Fee Related
- 1998-12-28 HK HK98116148A patent/HK1015188A1/xx not_active IP Right Cessation
-
2005
- 2005-05-06 JP JP2005135104A patent/JP3793219B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5913704A (en) | 1999-06-22 |
US5564959A (en) | 1996-10-15 |
DE69421711D1 (de) | 1999-12-23 |
JP2005285778A (ja) | 2005-10-13 |
US5827099A (en) | 1998-10-27 |
EP0717877A1 (en) | 1996-06-26 |
WO1995007543A1 (en) | 1995-03-16 |
AU7677094A (en) | 1995-03-27 |
DE69421711T2 (de) | 2000-03-09 |
JPH09504900A (ja) | 1997-05-13 |
EP0717877B1 (en) | 1999-11-17 |
US6515407B1 (en) | 2003-02-04 |
HK1015188A1 (en) | 1999-10-08 |
US5801477A (en) | 1998-09-01 |
EP0945885A1 (en) | 1999-09-29 |
US5578185A (en) | 1996-11-26 |
JP3793219B2 (ja) | 2006-07-05 |
EP0945885B1 (en) | 2010-02-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3699114B2 (ja) | パッキング密度の高い電子放出デバイスの構造 | |
US5562516A (en) | Field-emitter fabrication using charged-particle tracks | |
US5601966A (en) | Methods for fabricating flat panel display systems and components | |
US6204596B1 (en) | Filamentary electron-emission device having self-aligned gate or/and lower conductive/resistive region | |
US6339281B2 (en) | Method for fabricating triode-structure carbon nanotube field emitter array | |
US6568979B2 (en) | Method of manufacturing a low gate current field emitter cell and array with vertical thin-film-edge emitter | |
KR100384092B1 (ko) | 전자방출장치의제조방법 | |
US5766446A (en) | Electrochemical removal of material, particularly excess emitter material in electron-emitting device | |
US6890233B2 (en) | Method of making low gate current multilayer emitter with vertical thin-film-edge multilayer emitter | |
US5607335A (en) | Fabrication of electron-emitting structures using charged-particle tracks and removal of emitter material | |
US5665421A (en) | Method for creating gated filament structures for field emission displays | |
JP3832840B2 (ja) | 電界放射ディスプレイのためのゲート化されたフィラメント構造の製造方法 | |
US7025892B1 (en) | Method for creating gated filament structures for field emission displays | |
JPH09270228A (ja) | 電界放射型電子源の製造方法 | |
KR100349457B1 (ko) | 전계방출디스플레이용게이트필라멘트구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040311 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041214 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050506 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050707 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080715 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090715 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100715 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110715 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120715 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130715 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |