JP3697333B2 - 光ディスク駆動装置 - Google Patents
光ディスク駆動装置 Download PDFInfo
- Publication number
- JP3697333B2 JP3697333B2 JP01533097A JP1533097A JP3697333B2 JP 3697333 B2 JP3697333 B2 JP 3697333B2 JP 01533097 A JP01533097 A JP 01533097A JP 1533097 A JP1533097 A JP 1533097A JP 3697333 B2 JP3697333 B2 JP 3697333B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- error
- address information
- error detection
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光ディスク駆動装置に係り、より詳細には、アドレス情報のエラー判定が適切に行えるようにした光ディスク駆動装置に関する。
【０００２】
【従来の技術】
ＣＤ−Ｒの規格書であるオレンジブックＰａｒｔ２に記載されているＡＴＩＰ（Ａｂｓｏｌｕｔｅ Ｔｉｍｅ Ｉｎ Ｐｒｅ−ｇｒｏｖｅ）記録情報を再生する場合、フレーム内で完結するＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）符号を用いてエラー検出を行っている。しかしながら、ＣＤ−Ｒ等の光ディスクを駆動する光ディスク駆動装置は、磁気ディスク装置等に比べて媒体の誤り率が高く、更に媒体や光ピックアップに付着するゴミ等に起因し、前記ＣＲＣ符号によるエラー検出でエラー有りの判定が頻出する。
【０００３】
エラー判定の頻出によるデータ処理効率の低下を防止する技術として、特開平４−４４６８８号公報には、アドレスの連続性に着目し、読み出されたアドレスにおいてＣＲＣ符号によるエラー検出がなされた場合でも、直前のアドレスデータから定められたアドレスシーケンスに基づいて得られる次の値を現在のアドレスデータとする（即ち、アドレスを補間する処理を行う）技術が開示されている。また、特開平７−２３５１４８号公報には、上記技術と同様、アドレスの連続性に着目し、アドレスを順次読み取るごとに前回のアドレスに“１”を加算した予測アドレスと、読み取ったアドレスである現在アドレスとを比較し、この比較結果でアドレスの誤り判定を行うようにした技術が開示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の特開平７−２３５１４８号公報の技術では、エラー有りを検出した時には再度の読み取り動作が必要になり、処理速度が低下する。また、媒体自体に欠陥があった場合は、再度の読み取りでもエラーが発生することになるから無駄に処理時間を消費することになる。また、特開平４−４４６８８号公報の技術では、エラー有りと判定される頻度は軽減されるものの、アドレスの連続性が損なわれたと判明するのが、目的とするフレームのアドレスに関係する情報が全て読み出された後であったり、また、トラックジャンプが生じた場合には、そのトラックで最初に出会うフレームにおいてアドレスに関係する情報の全てが再生されたときである。
【０００５】
この発明は、上記の事情に鑑み、エラー検出用符号によるエラー判定でエラー有りの判定が頻出するのを防止し、又、この場合において予測アドレスを生成しエラー無しとするに際しその正確性を確保し、又、エラー判定のための処理時間を短くすることができる光ディスク駆動装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、上記の課題を解決するために、各フレームの区切りを示す特定パターン、連続的に増加するアドレス情報、及びエラー検出用符号がプリフォーマットされた記録媒体を用いる光ディスク駆動装置において、前記のプリフォーマットされた各種情報を読み出す手段と、読み出された前記アドレス情報を格納する手段と、読み出されたアドレス情報のエラー検出を前記エラー検出符号に基づいて行うエラー検出手段と、直前のフレームのアドレス情報に補間処理を行って予測アドレスを生成する補間手段と、前記特定パターンを検出した後、次に前記特定パターンを検出するであろう略時間位置で前記特定パターンを探す状態を設定するとともに、前記状態で特定パターンが検出されそのフレームにエラーが検出されたときに、前記補間手段にて生成された予測アドレスを現在アドレスとして採用し、前記エラー検出手段で前記予測アドレス情報のエラー検出を行うように制御する制御手段とを備えていることを特徴とする。
【０００７】
上記の構成においては、前記特定パターンを検出した後、次に前記特定パターンを検出するであろう略時間位置で前記特定パターンを探す状態を設定している。光ディスクの記録領域を適正になぞって情報再生等が行われている場合には、常に前記の略時間位置で前記特定パターンを検出することができるのであり、前記の略時間位置で前記特定パターンを検出することができないのは、外乱等によってトラックジャンプが生じたような場合である。従って、上記探索状態の設定中に前記特定パターンが検出されなかったのであれば、そのことによって直ちにトラックジャンプが生じたということを知ることができる。すなわち、そのジャンプしたトラックで最初に出会うフレームのＡＴＩＰ記録情報を再生することなしに、直ちにアドレスの連続性が失われたことの判断が可能となる。そして、上記のごとく、略時間位置で特定パターンを検出することができている限りは、たとえ或るフレームのアドレスのエラー検出用符号によってエラー有り判定がなされたとしても、アドレスの連続性は確保されていると判断して良いから、前記補間手段にて生成された予測アドレスを現在アドレスとして採用し、このアドレス情報をエラー検出符号に基づくエラー検出を行うことで、アドレスの予測ミスを防止しつつエラー有り判定の頻出を防止することができる。
【０００８】
また、この発明の光ディスク駆動装置は、各フレームの区切りを示す特定パターン、二以上の分割アドレス情報から成り連続的に増加するアドレス情報、及びエラー検出用符号がプリフォーマットされた記録媒体を用いる光ディスク駆動装置において、前記のプリフォーマットされた各種情報を読み出す手段と、読み出された前記アドレス情報を格納する手段と、読み出されたアドレス情報のエラー検出を前記エラー検出符号に基づいて行うエラー検出手段と、直前のフレームの各分割アドレス情報ごとに補間処理を行って予測分割アドレスを生成する補間手段と、前記補間処理により生成された各予測分割アドレス情報と各現在分割アドレス情報とをそれぞれ比較する比較手段と、前記比較手段で両情報が一致の場合には現在分割アドレス情報を両情報が不一致の場合には予測分割アドレス情報を選択して前記エラー検出手段へ出力する切換出力手段と、前記比較手段にて各予測分割アドレス情報と各現在分割アドレス情報とが全て一致している場合には、エラーなしと判定する第１の判定制御手段と、前記切換出力手段から出力された予測分割アドレス情報を現在アドレスとして採用し、前記エラー検出手段で前記予測アドレス情報のエラー検出を行うように制御し、エラー判定した結果がエラーなしとされる場合にはエラーなしと判定する第２の判定制御手段とを備えていることを特徴とする。
【０００９】
かかる構成であれば、前記比較手段にて各予測分割アドレス情報と各現在分割アドレス情報とが全て一致している場合には、エラーなしと判定する。従って、エラー検出用符号によればエラー有りとされるような場合であっても、エラー検出用符号が読み出される前に得られるアドレス情報により、エラーなしと判定することが可能になり、エラー有り判定の頻出を防止できることは勿論、エラー検出用符号の読み出し前にエラー判定ができるから、エラー判定の処理時間を短縮できる。更に、上記の構成であれば、前記補間処理により生成された各予測分割アドレス情報を用いてエラー判定した結果がエラーなしとされる場合にはエラーなしと判定する。即ち、通常は、現在分割アドレス情報（エラー有りを想定）の取得→エラー検出用符号の取得→エラー有りの判定→予測分割アドレス情報の採用といった処理となるが、上記の構成であれば、現在分割アドレス情報（エラー有りを想定）の取得→予測分割アドレス情報の採用→エラー検出用符号の取得→エラー無しの判定といった処理となり、エラー判定処理時間が短くなる。
【００１２】
【発明の実施の形態】
以下、この発明の実施の形態を図１乃至図４および下記の表１に基づいて説明する。
【００１３】
【表１】
【００１４】
上記の表１は、ＣＤ−Ｒの規格書であるオレンジブックＰａｒｔ２に記載されているＡＴＩＰ（Ａｂｓｏｌｕｔｅ Ｔｉｍｅ Ｉｎ Ｐｒｅ−ｇｒｏｖｅ）記録情報の１フレーム内のフォーマットを示している。
【００１５】
また、図１は、光ディスク上のＡＴＩＰデータの並びを模式的に示している。この図１および前記の表１から分かるように、ＡＴＩＰ Ｄａｔａ ｂｉｔｓで数えて、各フレームの先頭の４ｂｉｔｓが各フレームの区切りを示す特定パターンとしてのシンクパターン（SYNC）であり、その次に各々８ｂｉｔｓの分情報（Minutes ）、秒情報（Seconds ）、フレーム情報（Frames）が順に続き、フレーム最後の１４ｂｉｔｓがＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）データであり、合計４２ｂｉｔｓで１フレームを形成している。なお、ＣＲＣ生成多項式は、Ｐ（Ｘ）＝Ｘ14＋Ｘ12＋Ｘ10＋Ｘ7 ＋Ｘ 4＋Ｘ2 ＋１を用いている。
【００１６】
光ディスク（図示せず）に形成されているＷｏｂｂｌｅ（ディスク上のグルーブのうねり）は、光ピックアップ（図示せず）にて読み取られ、この読み取られた情報がＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）復調されると、図２（ａ）に示すように、Ｂｉｐｈａｓｅ信号が得られる。また、そのＣｈａｎｎｅｌ Ｂｉｔｓとして、同図（ｂ）に示している信号が得られる。そして、このＣｈａｎｎｅｌ ＢｉｔｓをＢｉｐｈａｓｅ−Ｍａｒｋ ｃｏｄｅで復号すると、同図（ｃ）に示すように、ＡＴＩＰ Ｄａｔａが得られる。なお、Ｂｉｐｈａｓｅ−Ｍａｒｋ ｃｏｄｅルールは、“０”のとき“００”又は“１１”とし、“１”のとき“０１”又は“１０”とするものであり、直前の信号レベルが“０”であれば次のビットが“１”となる方を用い、“１”であれば次のビットが“０”となる方を用いるルールとなっている。従って、“１”が３つ続いたり、“０”が３つ続くことはない。シンクパターン（SYNC）は、Ｂｉｐｈａｓｅ−Ｍａｒｋ ｃｏｄｅのルールを破る（即ち、“１”や“０”が３つ続く部分を有する）ものであり、“０００１０１１１”又は“１１１０１０００”が用いられる。
【００１７】
前記ＡＴＩＰ情報は、ディスクのユーザー領域において最内周側に行くほど、“００：００：００”、“００：００：０１”、“００：００：０２”というように増加していく時間情報（物理アドレス情報）である。ＡＴＩＰに表されているアドレスは、先にも述べたが、分情報（Minutes ）、秒情報（Seconds ）、フレーム情報（Frames）からなり、これらは上記の“００：００：００”の配列に対応している。これら分情報（Minutes ）、秒情報（Seconds ）、及びフレーム情報（Frames）の全体でアドレス情報を構成するが、これら個々の情報をここでは分割アドレス情報といい、これら分割アドレス情報は、例えばフレーム情報においてキャリー（ｃｙ）が生じれば秒情報において１増加するというように互いに関連して増加するものである。なお、具体的には、７５Framesで１Secondとなり、６０Seconds で１Minuteとなる。
【００１８】
図３は、この光ディスク駆動装置におけるＡＴＩＰ情報再生部を示したブロック図である。
【００１９】
第１レジスタ（Ｆｒｅｇ）１１は、８ビットレジスタであり、再生されたＡＴＩＰ情報のうちをフレーム情報（Frames）格納する。第１′レジスタ（Ｆ−ｒｅｇ）１１′も同様に８ビットレジスタであり、１つ前のフレームのフレーム情報（Frames）を格納する。
【００２０】
第２レジスタ（Ｓｒｅｇ）１２は、８ビットレジスタであり、再生されたＡＴＩＰ情報のうち秒情報（Seconds ）を格納する。第２′レジスタ（Ｓ−ｒｅｇ）１２′も同様に８ビットレジスタであり、１つ前のフレームの秒情報（Seconds ）を格納する。
【００２１】
第３レジスタ（Ｍｒｅｇ）１３は、８ビットレジスタであり、再生されたＡＴＩＰ情報のうち分情報（Minutes ）を格納する。第３′レジスタ（Ｍ−ｒｅｇ）１３′も同様に８ビットレジスタであり、１つ前のフレームの分情報（Minutes ）を格納する。
【００２２】
第１加算器１４は、第１′レジスタ（Ｆ−ｒｅｇ）１１′の出力を入力し、この出力値にシンクパターンを検出するごとに１加算（補間）し、この加算値、即ち、補間により生成された予測フレーム情報（Frames）を出力する。また、この加算器１４は、７５をカウントすると桁上がりし、キャリー情報（ｃｙ）を出力する。
【００２３】
第２加算器１５は、第２′レジスタ（Ｓ−ｒｅｇ）１２′の出力を入力し、この出力値に前記第１加算器１４からのキャリー情報（ｃｙ）を得るごとに１加算（補間）し、この加算値、即ち、補間により生成された予測秒情報（Seconds ）を出力する。また、この加算器１４は、６０をカウントすると桁上がりし、キャリー情報（ｃｙ）を出力する。
【００２４】
第３加算器１６は、第３′レジスタ（Ｍ−ｒｅｇ）１３′の出力を入力し、この出力値に前記第２加算器１５からのキャリー情報（ｃｙ）を得るごとに１加算（補間）し、この加算値、即ち、補間により生成された予測分情報（Minutes ）を出力する。
【００２５】
第１比較器１７は、第１加算器１４の出力値と、第１レジスタ（Ｆｒｅｇ）１１の出力値とをそれぞれ入力し、両出力値が一致するときには、一致信号“１”を出力し、不一致のときには、不一致信号“０”を出力する。
【００２６】
第２比較器１８は、第２加算器１５の出力値と、第２レジスタ（Ｓｒｅｇ）１２の出力値とをそれぞれ入力し、両出力値が一致するときには、一致信号“１”を出力し、不一致のときには、不一致信号“０”を出力する。
【００２７】
第３比較器１９は、第３加算器１６の出力値と、第３レジスタ（Ｍｒｅｇ）１３の出力値とをそれぞれ入力し、両出力値が一致するときには、一致信号“１”を出力し、不一致のときには、不一致信号“０”を出力する。
【００２８】
第１選択回路２０は、第１加算器１４の出力値と、第１レジスタ（Ｆｒｅｇ）１１の出力値とを各々入力し、前記第１比較器１７から一致信号“１”を入力したときには、第１レジスタ（Ｆｒｅｇ）１１の出力値を出力し、不一致信号“０”を入力したときには、第１加算器１４の出力値を出力する。
【００２９】
第２選択回路２１は、第２加算器１５の出力値と、第２レジスタ（Ｓｒｅｇ）１２の出力値とを各々入力し、前記第２比較器１８から一致信号“１”を入力したときには、第２レジスタ（Ｓｒｅｇ）１２の出力値を出力し、不一致信号“０”を入力したときには、第２加算器１５の出力値を出力する。
【００３０】
第３選択回路２２は、第３加算器１６の出力値と、第３レジスタ（Ｍｒｅｇ）１３の出力値とを各々入力し、前記第３比較器１９から一致信号“１”を入力したときには、第３レジスタ（Ｍｒｅｇ）１３の出力値を出力し、不一致信号“０”を入力したときには、第３加算器１６の出力値を出力する。
【００３１】
ＣＲＣエラー検出回路２３は、再生されたＡＴＩＰ情報のうちＣＲＣデータを入力するとともに、前記の第１選択回路２０、第２選択回路２１、及び第３選択回路２２からの各々の出力値を入力し、これら各回路２０，２１，２２の出力値と前記ＣＲＣデータとにより、エラー予備判定を行い、エラー有りとするときには“１”を出力し、エラー無しとするときには“０”を出力する。ここで、このＣＲＣエラー検出回路２３は、第１選択回路２０からは現在フレーム情報（Frames）の代わりに予測フレーム情報（Frames）を受け取る場合があり、また、第２選択回路２１からは現在秒情報（Seconds ）の代わりに予測秒情報（Seconds ）を受け取る場合があり、また、第３選択回路２３からは現在分情報（Minutes ）の代わりに予測分情報（Minutes ）を受け取る場合がある。ＣＲＣエラー検出回路２３は、これら予測情報（予想分割アドレス情報）を受け取ったときには、この予測情報を用いてエラー予備判定を行うことになる。
【００３２】
アンド回路２４は、第１比較器１７からは現在フレーム情報（Frames）と予測フレーム情報（Frames）とにおける一致又は不一致情報（“１”ｏｒ“０”）を、第２比較器１８からは現在秒情報（Seconds ）と予測秒情報（Seconds ）とにおける一致又は不一致情報（“１”ｏｒ“０”）を、第３比較器１９からは現在分情報（Minutes ）と予測分情報（Minutes ）とにおける一致又は不一致情報（“１”ｏｒ“０”）を、それぞれ受け取り、その論理積値を出力する。
【００３３】
オア回路２５は、一方の入力端子に前記アンド回路２４の論理積値を入力し、他方の入力端子に前記ＣＲＣエラー検出回路２３のエラー予備判定結果を入力し、その論理和値をエラー判定結果として出力する。前記アンド回路２４の論理積出力値は、全ての比較器１７，１８，１９から一致情報“１”を得た場合には、“１”となるから、たとえＣＲＣエラー検出回路２３がエラー有りとの予備判定を行った（“０”を出力した）としても、オア回路２５の出力において“１”、即ちエラー無しとの判定が出力されることになる。
【００３４】
即ち、前記比較器１７，１８，１９により各予測分割アドレス情報と各現在分割アドレス情報とが全て一致していると判断された場合には、アンド回路２４の出力が“１”となり、従ってオア回路２５の出力が“１”となってエラー無しと判定することになる。これにより、ＣＲＣデータ（エラー検出用符号）に基づけばエラー有りの判定がなされるような場合でも、このＣＲＣデータに基づく判定を行うことなく、即ち、ＣＲＣ符号が読み出される前にエラーなしと判定することが可能になり、エラー有り判定の頻出を防止できることは勿論、エラー判定のための処理時間を短くすることが可能となる。
【００３５】
また、前記の各加算器１４，１５，１６の加算処理（補間処理）により得られた各予測分割アドレス情報を用い、前記ＣＲＣエラー検出回路２３にてエラー予備判定した結果がエラー無しとされる場合（ＣＲＣエラー検出回路２３の出力が“１”の場合）には、たとえ、アンド回路２４の出力がエラー有りを示す“０”であっても、ＣＲＣエラー検出回路２３の出力が“１”となるので、オア回路２５の出力は“１”となり、エラー無しと判定することになる。即ち、通常は、現在分割アドレス情報（エラー有りを想定）の取得→ＣＲＣデータの取得→エラー有りの判定→予測分割アドレス情報の採用といった処理となるが、上記の構成であれば、現在分割アドレス情報（エラー有りを想定）の取得→予測分割アドレス情報の採用→ＣＲＣデータの取得→エラー無しの判定といった処理となり、エラー有り判定の頻出を防止できることは勿論、エラー判定処理時間が短くなる。
【００３６】
図４は、ＡＴＩＰ情報を再生してエラー判定するときの状態遷移を示した状態遷移図である。
【００３７】
第１の状態（Ｏｐｅｎｓｅｒｃｈ）とは、リセット後、或いは再生スタート後の最初の状態であり、前記シンクパターンを検出する状態である。この第１の状態で前記シンクパターンを検出すると、第２の状態（Ｓｅｒｃｈ ｉｎ Ｗｉｎｄｏｗ）に遷移する。
【００３８】
この第２の状態（Ｓｅｒｃｈ ｉｎ Ｗｉｎｄｏｗ）とは、前記シンクパターンの検出時点から略４２ｂｉｔｓに相当する時間位置ごと、即ち、シンクパターンを検出した後、次に前記シンクパターンを検出するであろう略時間位置で前記シンクパターンを探す状態である。この第２の状態でシンクパターンが検出されなければ前記第１の状態に戻る。なお、図３に示しているように、第１の状態に戻る条件をｎ回連続してシンクパターンを検出できなかった場合としてもよいものである。一方、第２の状態でシンクパターンが検出されたなら、第３の状態（Ｐｒｏｔｅｃｔ）に遷移する。
【００３９】
この第３の状態（Ｐｒｏｔｅｃｔ）では、前記シンクパターンに続く分情報（Minutes ）、秒情報（Seconds ）、フレーム情報（Frames）、及び、ＣＲＣデータを再生する。そして、上述した図３のＡＴＩＰ情報再生部において、エラー判定を行うことになる。以後、この第３の状態において、引き続きシンクパターンの検出およびエラー判定が繰り返されることになるが、この第３の状態においてシンクパターンの検出が行えなかった場合には、前記第２の状態に戻る。
【００４０】
ここで、光ディスクの記録領域を適正になぞって情報再生等が行われている場合には、常に前記の略時間位置で前記シンクパターンを検出することができるのであり、前記の略時間位置で前記シンクパターンを検出することができないのは、外乱等によってトラックジャンプが生じたような場合である。従って、上記探索状態の設定中に前記シンクパターンが検出されなかったのであれば、そのことによって直ちにトラックジャンプが生じたということを知ることができる。即ち、そのジャンプしたトラックで最初に出会うフレームのＡＴＩＰ記録情報を再生することなしに、直ちにアドレスの連続性が失われたことの判断が可能となる。そして、上記のごとく、略時間位置でシンクパターンを検出することができている限りは、たとえ或るフレームのアドレスのＣＲＣ符号によってエラー判定がなされたとしても、アドレスの連続性は確保されていると判断して良いから、前記予測分割アドレスを現在分割アドレスとして採用することで、予測アドレスの正確性を確保しつつエラー有り判定の頻出を防止することができる。
【００４１】
なお、上記の状態遷移の制御は、いわゆるステートマシン（状態管理レジスタ等から成る）により実現される。また、上述した状態遷移に基づくエラー判定は、そのこと自体でトラックジャンプの迅速判断およびアドレスの連続性の判断を可能とする利点を有するものであり、この実施の形態で説明した分割アドレスによるエラー判定に限らず、全体アドレスによるエラー判定にも適用することが可能である。
【００４２】
【発明の効果】
以上説明したように、この発明によれば、エラー検出用符号によるエラー判定でエラー有りの判定が頻出するのを防止し、また、この場合において予測アドレスを生成しエラー無しとするに際しその正確性を確保し、又、エラー判定のための処理時間を短くすることができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明で適用した光ディスク上のＡＴＩＰデータの並びを示す説明図である。
【図２】この発明で適用した光ディスクから読み出された信号およびこれを復号した信号を示す説明図である。
【図３】この発明の光ディスク駆動装置におけるＡＴＩＰ情報再生部を示したブロック図である。
【図４】この発明におけるＡＴＩＰ情報を再生してエラー判定するときの状態遷移を示した状態遷移図である。
【符号の説明】
１１ 第１レジスタ
１１′ 第１′レジスタ
１２ 第２レジスタ
１２′ 第２′レジスタ
１３ 第３レジスタ
１３′ 第３′レジスタ
１４ 第１加算器
１５ 第２加算器
１６ 第３加算器
１７ 第１比較器
１８ 第２比較器
１９ 第３比較器
２０ 第１選択回路
２１ 第２選択回路
２２ 第３選択回路
２３ ＣＲＣエラー検出回路
２４ アンド回路
２５ オア回路
【発明の属する技術分野】
本発明は、光ディスク駆動装置に係り、より詳細には、アドレス情報のエラー判定が適切に行えるようにした光ディスク駆動装置に関する。
【０００２】
【従来の技術】
ＣＤ−Ｒの規格書であるオレンジブックＰａｒｔ２に記載されているＡＴＩＰ（Ａｂｓｏｌｕｔｅ Ｔｉｍｅ Ｉｎ Ｐｒｅ−ｇｒｏｖｅ）記録情報を再生する場合、フレーム内で完結するＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）符号を用いてエラー検出を行っている。しかしながら、ＣＤ−Ｒ等の光ディスクを駆動する光ディスク駆動装置は、磁気ディスク装置等に比べて媒体の誤り率が高く、更に媒体や光ピックアップに付着するゴミ等に起因し、前記ＣＲＣ符号によるエラー検出でエラー有りの判定が頻出する。
【０００３】
エラー判定の頻出によるデータ処理効率の低下を防止する技術として、特開平４−４４６８８号公報には、アドレスの連続性に着目し、読み出されたアドレスにおいてＣＲＣ符号によるエラー検出がなされた場合でも、直前のアドレスデータから定められたアドレスシーケンスに基づいて得られる次の値を現在のアドレスデータとする（即ち、アドレスを補間する処理を行う）技術が開示されている。また、特開平７−２３５１４８号公報には、上記技術と同様、アドレスの連続性に着目し、アドレスを順次読み取るごとに前回のアドレスに“１”を加算した予測アドレスと、読み取ったアドレスである現在アドレスとを比較し、この比較結果でアドレスの誤り判定を行うようにした技術が開示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の特開平７−２３５１４８号公報の技術では、エラー有りを検出した時には再度の読み取り動作が必要になり、処理速度が低下する。また、媒体自体に欠陥があった場合は、再度の読み取りでもエラーが発生することになるから無駄に処理時間を消費することになる。また、特開平４−４４６８８号公報の技術では、エラー有りと判定される頻度は軽減されるものの、アドレスの連続性が損なわれたと判明するのが、目的とするフレームのアドレスに関係する情報が全て読み出された後であったり、また、トラックジャンプが生じた場合には、そのトラックで最初に出会うフレームにおいてアドレスに関係する情報の全てが再生されたときである。
【０００５】
この発明は、上記の事情に鑑み、エラー検出用符号によるエラー判定でエラー有りの判定が頻出するのを防止し、又、この場合において予測アドレスを生成しエラー無しとするに際しその正確性を確保し、又、エラー判定のための処理時間を短くすることができる光ディスク駆動装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、上記の課題を解決するために、各フレームの区切りを示す特定パターン、連続的に増加するアドレス情報、及びエラー検出用符号がプリフォーマットされた記録媒体を用いる光ディスク駆動装置において、前記のプリフォーマットされた各種情報を読み出す手段と、読み出された前記アドレス情報を格納する手段と、読み出されたアドレス情報のエラー検出を前記エラー検出符号に基づいて行うエラー検出手段と、直前のフレームのアドレス情報に補間処理を行って予測アドレスを生成する補間手段と、前記特定パターンを検出した後、次に前記特定パターンを検出するであろう略時間位置で前記特定パターンを探す状態を設定するとともに、前記状態で特定パターンが検出されそのフレームにエラーが検出されたときに、前記補間手段にて生成された予測アドレスを現在アドレスとして採用し、前記エラー検出手段で前記予測アドレス情報のエラー検出を行うように制御する制御手段とを備えていることを特徴とする。
【０００７】
上記の構成においては、前記特定パターンを検出した後、次に前記特定パターンを検出するであろう略時間位置で前記特定パターンを探す状態を設定している。光ディスクの記録領域を適正になぞって情報再生等が行われている場合には、常に前記の略時間位置で前記特定パターンを検出することができるのであり、前記の略時間位置で前記特定パターンを検出することができないのは、外乱等によってトラックジャンプが生じたような場合である。従って、上記探索状態の設定中に前記特定パターンが検出されなかったのであれば、そのことによって直ちにトラックジャンプが生じたということを知ることができる。すなわち、そのジャンプしたトラックで最初に出会うフレームのＡＴＩＰ記録情報を再生することなしに、直ちにアドレスの連続性が失われたことの判断が可能となる。そして、上記のごとく、略時間位置で特定パターンを検出することができている限りは、たとえ或るフレームのアドレスのエラー検出用符号によってエラー有り判定がなされたとしても、アドレスの連続性は確保されていると判断して良いから、前記補間手段にて生成された予測アドレスを現在アドレスとして採用し、このアドレス情報をエラー検出符号に基づくエラー検出を行うことで、アドレスの予測ミスを防止しつつエラー有り判定の頻出を防止することができる。
【０００８】
また、この発明の光ディスク駆動装置は、各フレームの区切りを示す特定パターン、二以上の分割アドレス情報から成り連続的に増加するアドレス情報、及びエラー検出用符号がプリフォーマットされた記録媒体を用いる光ディスク駆動装置において、前記のプリフォーマットされた各種情報を読み出す手段と、読み出された前記アドレス情報を格納する手段と、読み出されたアドレス情報のエラー検出を前記エラー検出符号に基づいて行うエラー検出手段と、直前のフレームの各分割アドレス情報ごとに補間処理を行って予測分割アドレスを生成する補間手段と、前記補間処理により生成された各予測分割アドレス情報と各現在分割アドレス情報とをそれぞれ比較する比較手段と、前記比較手段で両情報が一致の場合には現在分割アドレス情報を両情報が不一致の場合には予測分割アドレス情報を選択して前記エラー検出手段へ出力する切換出力手段と、前記比較手段にて各予測分割アドレス情報と各現在分割アドレス情報とが全て一致している場合には、エラーなしと判定する第１の判定制御手段と、前記切換出力手段から出力された予測分割アドレス情報を現在アドレスとして採用し、前記エラー検出手段で前記予測アドレス情報のエラー検出を行うように制御し、エラー判定した結果がエラーなしとされる場合にはエラーなしと判定する第２の判定制御手段とを備えていることを特徴とする。
【０００９】
かかる構成であれば、前記比較手段にて各予測分割アドレス情報と各現在分割アドレス情報とが全て一致している場合には、エラーなしと判定する。従って、エラー検出用符号によればエラー有りとされるような場合であっても、エラー検出用符号が読み出される前に得られるアドレス情報により、エラーなしと判定することが可能になり、エラー有り判定の頻出を防止できることは勿論、エラー検出用符号の読み出し前にエラー判定ができるから、エラー判定の処理時間を短縮できる。更に、上記の構成であれば、前記補間処理により生成された各予測分割アドレス情報を用いてエラー判定した結果がエラーなしとされる場合にはエラーなしと判定する。即ち、通常は、現在分割アドレス情報（エラー有りを想定）の取得→エラー検出用符号の取得→エラー有りの判定→予測分割アドレス情報の採用といった処理となるが、上記の構成であれば、現在分割アドレス情報（エラー有りを想定）の取得→予測分割アドレス情報の採用→エラー検出用符号の取得→エラー無しの判定といった処理となり、エラー判定処理時間が短くなる。
【００１２】
【発明の実施の形態】
以下、この発明の実施の形態を図１乃至図４および下記の表１に基づいて説明する。
【００１３】
【表１】
上記の表１は、ＣＤ−Ｒの規格書であるオレンジブックＰａｒｔ２に記載されているＡＴＩＰ（Ａｂｓｏｌｕｔｅ Ｔｉｍｅ Ｉｎ Ｐｒｅ−ｇｒｏｖｅ）記録情報の１フレーム内のフォーマットを示している。
【００１５】
また、図１は、光ディスク上のＡＴＩＰデータの並びを模式的に示している。この図１および前記の表１から分かるように、ＡＴＩＰ Ｄａｔａ ｂｉｔｓで数えて、各フレームの先頭の４ｂｉｔｓが各フレームの区切りを示す特定パターンとしてのシンクパターン（SYNC）であり、その次に各々８ｂｉｔｓの分情報（Minutes ）、秒情報（Seconds ）、フレーム情報（Frames）が順に続き、フレーム最後の１４ｂｉｔｓがＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）データであり、合計４２ｂｉｔｓで１フレームを形成している。なお、ＣＲＣ生成多項式は、Ｐ（Ｘ）＝Ｘ14＋Ｘ12＋Ｘ10＋Ｘ7 ＋Ｘ 4＋Ｘ2 ＋１を用いている。
【００１６】
光ディスク（図示せず）に形成されているＷｏｂｂｌｅ（ディスク上のグルーブのうねり）は、光ピックアップ（図示せず）にて読み取られ、この読み取られた情報がＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）復調されると、図２（ａ）に示すように、Ｂｉｐｈａｓｅ信号が得られる。また、そのＣｈａｎｎｅｌ Ｂｉｔｓとして、同図（ｂ）に示している信号が得られる。そして、このＣｈａｎｎｅｌ ＢｉｔｓをＢｉｐｈａｓｅ−Ｍａｒｋ ｃｏｄｅで復号すると、同図（ｃ）に示すように、ＡＴＩＰ Ｄａｔａが得られる。なお、Ｂｉｐｈａｓｅ−Ｍａｒｋ ｃｏｄｅルールは、“０”のとき“００”又は“１１”とし、“１”のとき“０１”又は“１０”とするものであり、直前の信号レベルが“０”であれば次のビットが“１”となる方を用い、“１”であれば次のビットが“０”となる方を用いるルールとなっている。従って、“１”が３つ続いたり、“０”が３つ続くことはない。シンクパターン（SYNC）は、Ｂｉｐｈａｓｅ−Ｍａｒｋ ｃｏｄｅのルールを破る（即ち、“１”や“０”が３つ続く部分を有する）ものであり、“０００１０１１１”又は“１１１０１０００”が用いられる。
【００１７】
前記ＡＴＩＰ情報は、ディスクのユーザー領域において最内周側に行くほど、“００：００：００”、“００：００：０１”、“００：００：０２”というように増加していく時間情報（物理アドレス情報）である。ＡＴＩＰに表されているアドレスは、先にも述べたが、分情報（Minutes ）、秒情報（Seconds ）、フレーム情報（Frames）からなり、これらは上記の“００：００：００”の配列に対応している。これら分情報（Minutes ）、秒情報（Seconds ）、及びフレーム情報（Frames）の全体でアドレス情報を構成するが、これら個々の情報をここでは分割アドレス情報といい、これら分割アドレス情報は、例えばフレーム情報においてキャリー（ｃｙ）が生じれば秒情報において１増加するというように互いに関連して増加するものである。なお、具体的には、７５Framesで１Secondとなり、６０Seconds で１Minuteとなる。
【００１８】
図３は、この光ディスク駆動装置におけるＡＴＩＰ情報再生部を示したブロック図である。
【００１９】
第１レジスタ（Ｆｒｅｇ）１１は、８ビットレジスタであり、再生されたＡＴＩＰ情報のうちをフレーム情報（Frames）格納する。第１′レジスタ（Ｆ−ｒｅｇ）１１′も同様に８ビットレジスタであり、１つ前のフレームのフレーム情報（Frames）を格納する。
【００２０】
第２レジスタ（Ｓｒｅｇ）１２は、８ビットレジスタであり、再生されたＡＴＩＰ情報のうち秒情報（Seconds ）を格納する。第２′レジスタ（Ｓ−ｒｅｇ）１２′も同様に８ビットレジスタであり、１つ前のフレームの秒情報（Seconds ）を格納する。
【００２１】
第３レジスタ（Ｍｒｅｇ）１３は、８ビットレジスタであり、再生されたＡＴＩＰ情報のうち分情報（Minutes ）を格納する。第３′レジスタ（Ｍ−ｒｅｇ）１３′も同様に８ビットレジスタであり、１つ前のフレームの分情報（Minutes ）を格納する。
【００２２】
第１加算器１４は、第１′レジスタ（Ｆ−ｒｅｇ）１１′の出力を入力し、この出力値にシンクパターンを検出するごとに１加算（補間）し、この加算値、即ち、補間により生成された予測フレーム情報（Frames）を出力する。また、この加算器１４は、７５をカウントすると桁上がりし、キャリー情報（ｃｙ）を出力する。
【００２３】
第２加算器１５は、第２′レジスタ（Ｓ−ｒｅｇ）１２′の出力を入力し、この出力値に前記第１加算器１４からのキャリー情報（ｃｙ）を得るごとに１加算（補間）し、この加算値、即ち、補間により生成された予測秒情報（Seconds ）を出力する。また、この加算器１４は、６０をカウントすると桁上がりし、キャリー情報（ｃｙ）を出力する。
【００２４】
第３加算器１６は、第３′レジスタ（Ｍ−ｒｅｇ）１３′の出力を入力し、この出力値に前記第２加算器１５からのキャリー情報（ｃｙ）を得るごとに１加算（補間）し、この加算値、即ち、補間により生成された予測分情報（Minutes ）を出力する。
【００２５】
第１比較器１７は、第１加算器１４の出力値と、第１レジスタ（Ｆｒｅｇ）１１の出力値とをそれぞれ入力し、両出力値が一致するときには、一致信号“１”を出力し、不一致のときには、不一致信号“０”を出力する。
【００２６】
第２比較器１８は、第２加算器１５の出力値と、第２レジスタ（Ｓｒｅｇ）１２の出力値とをそれぞれ入力し、両出力値が一致するときには、一致信号“１”を出力し、不一致のときには、不一致信号“０”を出力する。
【００２７】
第３比較器１９は、第３加算器１６の出力値と、第３レジスタ（Ｍｒｅｇ）１３の出力値とをそれぞれ入力し、両出力値が一致するときには、一致信号“１”を出力し、不一致のときには、不一致信号“０”を出力する。
【００２８】
第１選択回路２０は、第１加算器１４の出力値と、第１レジスタ（Ｆｒｅｇ）１１の出力値とを各々入力し、前記第１比較器１７から一致信号“１”を入力したときには、第１レジスタ（Ｆｒｅｇ）１１の出力値を出力し、不一致信号“０”を入力したときには、第１加算器１４の出力値を出力する。
【００２９】
第２選択回路２１は、第２加算器１５の出力値と、第２レジスタ（Ｓｒｅｇ）１２の出力値とを各々入力し、前記第２比較器１８から一致信号“１”を入力したときには、第２レジスタ（Ｓｒｅｇ）１２の出力値を出力し、不一致信号“０”を入力したときには、第２加算器１５の出力値を出力する。
【００３０】
第３選択回路２２は、第３加算器１６の出力値と、第３レジスタ（Ｍｒｅｇ）１３の出力値とを各々入力し、前記第３比較器１９から一致信号“１”を入力したときには、第３レジスタ（Ｍｒｅｇ）１３の出力値を出力し、不一致信号“０”を入力したときには、第３加算器１６の出力値を出力する。
【００３１】
ＣＲＣエラー検出回路２３は、再生されたＡＴＩＰ情報のうちＣＲＣデータを入力するとともに、前記の第１選択回路２０、第２選択回路２１、及び第３選択回路２２からの各々の出力値を入力し、これら各回路２０，２１，２２の出力値と前記ＣＲＣデータとにより、エラー予備判定を行い、エラー有りとするときには“１”を出力し、エラー無しとするときには“０”を出力する。ここで、このＣＲＣエラー検出回路２３は、第１選択回路２０からは現在フレーム情報（Frames）の代わりに予測フレーム情報（Frames）を受け取る場合があり、また、第２選択回路２１からは現在秒情報（Seconds ）の代わりに予測秒情報（Seconds ）を受け取る場合があり、また、第３選択回路２３からは現在分情報（Minutes ）の代わりに予測分情報（Minutes ）を受け取る場合がある。ＣＲＣエラー検出回路２３は、これら予測情報（予想分割アドレス情報）を受け取ったときには、この予測情報を用いてエラー予備判定を行うことになる。
【００３２】
アンド回路２４は、第１比較器１７からは現在フレーム情報（Frames）と予測フレーム情報（Frames）とにおける一致又は不一致情報（“１”ｏｒ“０”）を、第２比較器１８からは現在秒情報（Seconds ）と予測秒情報（Seconds ）とにおける一致又は不一致情報（“１”ｏｒ“０”）を、第３比較器１９からは現在分情報（Minutes ）と予測分情報（Minutes ）とにおける一致又は不一致情報（“１”ｏｒ“０”）を、それぞれ受け取り、その論理積値を出力する。
【００３３】
オア回路２５は、一方の入力端子に前記アンド回路２４の論理積値を入力し、他方の入力端子に前記ＣＲＣエラー検出回路２３のエラー予備判定結果を入力し、その論理和値をエラー判定結果として出力する。前記アンド回路２４の論理積出力値は、全ての比較器１７，１８，１９から一致情報“１”を得た場合には、“１”となるから、たとえＣＲＣエラー検出回路２３がエラー有りとの予備判定を行った（“０”を出力した）としても、オア回路２５の出力において“１”、即ちエラー無しとの判定が出力されることになる。
【００３４】
即ち、前記比較器１７，１８，１９により各予測分割アドレス情報と各現在分割アドレス情報とが全て一致していると判断された場合には、アンド回路２４の出力が“１”となり、従ってオア回路２５の出力が“１”となってエラー無しと判定することになる。これにより、ＣＲＣデータ（エラー検出用符号）に基づけばエラー有りの判定がなされるような場合でも、このＣＲＣデータに基づく判定を行うことなく、即ち、ＣＲＣ符号が読み出される前にエラーなしと判定することが可能になり、エラー有り判定の頻出を防止できることは勿論、エラー判定のための処理時間を短くすることが可能となる。
【００３５】
また、前記の各加算器１４，１５，１６の加算処理（補間処理）により得られた各予測分割アドレス情報を用い、前記ＣＲＣエラー検出回路２３にてエラー予備判定した結果がエラー無しとされる場合（ＣＲＣエラー検出回路２３の出力が“１”の場合）には、たとえ、アンド回路２４の出力がエラー有りを示す“０”であっても、ＣＲＣエラー検出回路２３の出力が“１”となるので、オア回路２５の出力は“１”となり、エラー無しと判定することになる。即ち、通常は、現在分割アドレス情報（エラー有りを想定）の取得→ＣＲＣデータの取得→エラー有りの判定→予測分割アドレス情報の採用といった処理となるが、上記の構成であれば、現在分割アドレス情報（エラー有りを想定）の取得→予測分割アドレス情報の採用→ＣＲＣデータの取得→エラー無しの判定といった処理となり、エラー有り判定の頻出を防止できることは勿論、エラー判定処理時間が短くなる。
【００３６】
図４は、ＡＴＩＰ情報を再生してエラー判定するときの状態遷移を示した状態遷移図である。
【００３７】
第１の状態（Ｏｐｅｎｓｅｒｃｈ）とは、リセット後、或いは再生スタート後の最初の状態であり、前記シンクパターンを検出する状態である。この第１の状態で前記シンクパターンを検出すると、第２の状態（Ｓｅｒｃｈ ｉｎ Ｗｉｎｄｏｗ）に遷移する。
【００３８】
この第２の状態（Ｓｅｒｃｈ ｉｎ Ｗｉｎｄｏｗ）とは、前記シンクパターンの検出時点から略４２ｂｉｔｓに相当する時間位置ごと、即ち、シンクパターンを検出した後、次に前記シンクパターンを検出するであろう略時間位置で前記シンクパターンを探す状態である。この第２の状態でシンクパターンが検出されなければ前記第１の状態に戻る。なお、図３に示しているように、第１の状態に戻る条件をｎ回連続してシンクパターンを検出できなかった場合としてもよいものである。一方、第２の状態でシンクパターンが検出されたなら、第３の状態（Ｐｒｏｔｅｃｔ）に遷移する。
【００３９】
この第３の状態（Ｐｒｏｔｅｃｔ）では、前記シンクパターンに続く分情報（Minutes ）、秒情報（Seconds ）、フレーム情報（Frames）、及び、ＣＲＣデータを再生する。そして、上述した図３のＡＴＩＰ情報再生部において、エラー判定を行うことになる。以後、この第３の状態において、引き続きシンクパターンの検出およびエラー判定が繰り返されることになるが、この第３の状態においてシンクパターンの検出が行えなかった場合には、前記第２の状態に戻る。
【００４０】
ここで、光ディスクの記録領域を適正になぞって情報再生等が行われている場合には、常に前記の略時間位置で前記シンクパターンを検出することができるのであり、前記の略時間位置で前記シンクパターンを検出することができないのは、外乱等によってトラックジャンプが生じたような場合である。従って、上記探索状態の設定中に前記シンクパターンが検出されなかったのであれば、そのことによって直ちにトラックジャンプが生じたということを知ることができる。即ち、そのジャンプしたトラックで最初に出会うフレームのＡＴＩＰ記録情報を再生することなしに、直ちにアドレスの連続性が失われたことの判断が可能となる。そして、上記のごとく、略時間位置でシンクパターンを検出することができている限りは、たとえ或るフレームのアドレスのＣＲＣ符号によってエラー判定がなされたとしても、アドレスの連続性は確保されていると判断して良いから、前記予測分割アドレスを現在分割アドレスとして採用することで、予測アドレスの正確性を確保しつつエラー有り判定の頻出を防止することができる。
【００４１】
なお、上記の状態遷移の制御は、いわゆるステートマシン（状態管理レジスタ等から成る）により実現される。また、上述した状態遷移に基づくエラー判定は、そのこと自体でトラックジャンプの迅速判断およびアドレスの連続性の判断を可能とする利点を有するものであり、この実施の形態で説明した分割アドレスによるエラー判定に限らず、全体アドレスによるエラー判定にも適用することが可能である。
【００４２】
【発明の効果】
以上説明したように、この発明によれば、エラー検出用符号によるエラー判定でエラー有りの判定が頻出するのを防止し、また、この場合において予測アドレスを生成しエラー無しとするに際しその正確性を確保し、又、エラー判定のための処理時間を短くすることができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明で適用した光ディスク上のＡＴＩＰデータの並びを示す説明図である。
【図２】この発明で適用した光ディスクから読み出された信号およびこれを復号した信号を示す説明図である。
【図３】この発明の光ディスク駆動装置におけるＡＴＩＰ情報再生部を示したブロック図である。
【図４】この発明におけるＡＴＩＰ情報を再生してエラー判定するときの状態遷移を示した状態遷移図である。
【符号の説明】
１１ 第１レジスタ
１１′ 第１′レジスタ
１２ 第２レジスタ
１２′ 第２′レジスタ
１３ 第３レジスタ
１３′ 第３′レジスタ
１４ 第１加算器
１５ 第２加算器
１６ 第３加算器
１７ 第１比較器
１８ 第２比較器
１９ 第３比較器
２０ 第１選択回路
２１ 第２選択回路
２２ 第３選択回路
２３ ＣＲＣエラー検出回路
２４ アンド回路
２５ オア回路
Claims (2)
- 各フレームの区切りを示す特定パターン、連続的に増加するアドレス情報、及びエラー検出用符号がプリフォーマットされた記録媒体を用いる光ディスク駆動装置において、前記のプリフォーマットされた各種情報を読み出す手段と、読み出された前記アドレス情報を格納する手段と、読み出されたアドレス情報のエラー検出を前記エラー検出符号に基づいて行うエラー検出手段と、直前のフレームのアドレス情報に補間処理を行って予測アドレスを生成する補間手段と、前記特定パターンを検出した後、次に前記特定パターンを検出するであろう略時間位置で前記特定パターンを探す状態を設定するとともに、前記状態で特定パターンが検出されそのフレームにエラーが検出されたときに、前記補間手段にて生成された予測アドレスを現在アドレスとして採用し、前記エラー検出手段で前記予測アドレス情報のエラー検出を行うように制御する制御手段とを備えていることを特徴とする光ディスク駆動装置。
- 各フレームの区切りを示す特定パターン、二以上の分割アドレス情報から成り連続的に増加するアドレス情報、及びエラー検出用符号がプリフォーマットされた記録媒体を用いる光ディスク駆動装置において、前記のプリフォーマットされた各種情報を読み出す手段と、読み出された前記アドレス情報を格納する手段と、読み出されたアドレス情報のエラー検出を前記エラー検出符号に基づいて行うエラー検出手段と、直前のフレームの各分割アドレス情報ごとに補間処理を行って予測分割アドレスを生成する補間手段と、前記補間処理により生成された各予測分割アドレス情報と各現在分割アドレス情報とをそれぞれ比較する比較手段と、前記比較手段で両情報が一致の場合には現在分割アドレス情報を両情報が不一致の場合には予測分割アドレス情報を選択して前記エラー検出手段へ出力する切換出力手段と、前記比較手段にて各予測分割アドレス情報と各現在分割アドレス情報とが全て一致している場合には、エラーなしと判定する第１の判定制御手段と、前記切換出力手段から出力された予測分割アドレス情報を現在アドレスとして採用し、前記エラー検出手段で前記予測アドレス情報のエラー検出を行うように制御し、エラー判定した結果がエラーなしとされる場合にはエラーなしと判定する第２の判定制御手段とを備えていることを特徴とする光ディスク駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01533097A JP3697333B2 (ja) | 1997-01-29 | 1997-01-29 | 光ディスク駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01533097A JP3697333B2 (ja) | 1997-01-29 | 1997-01-29 | 光ディスク駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10208408A JPH10208408A (ja) | 1998-08-07 |
| JP3697333B2 true JP3697333B2 (ja) | 2005-09-21 |
Family
ID=11885781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01533097A Expired - Fee Related JP3697333B2 (ja) | 1997-01-29 | 1997-01-29 | 光ディスク駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3697333B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1035546B1 (en) | 1999-03-09 | 2001-11-21 | Matsushita Electric Industrial Co., Ltd. | Apparatus and method for recording the recording medium |
| JP2008234695A (ja) * | 2007-03-16 | 2008-10-02 | Pulstec Industrial Co Ltd | 光ディスク検査装置及び光ディスク検査方法 |
-
1997
- 1997-01-29 JP JP01533097A patent/JP3697333B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10208408A (ja) | 1998-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0175920B1 (ko) | 데이타 기록 및 재생방법과 데이타 기록매체 | |
| US7116618B2 (en) | Defective sector determination device and optical disk drive | |
| US7079458B2 (en) | Buffer memory address translation device | |
| USRE40240E1 (en) | Information recording/reproducing device using optical disk and method therefor and information recording system and information recording method | |
| JP3697333B2 (ja) | 光ディスク駆動装置 | |
| JP4618760B2 (ja) | 光ディスク再生装置およびそのデータ再生方法 | |
| US7106667B2 (en) | Data recording device capable of restarting after an interruption | |
| KR20030035997A (ko) | 바이페이즈 마크 재생 장치 및 광디스크 드라이브 장치 | |
| KR20060095820A (ko) | 싱크 검출 장치 및 방법 | |
| JP2003228853A (ja) | 光ディスク装置及びその制御方法 | |
| JP3760902B2 (ja) | ディスク再生装置とディスク再生方法 | |
| KR20010015852A (ko) | 광학 디스크 재생 장치 및 광학 디스크 재생 장치를제어하는 방법 | |
| JP3495005B2 (ja) | ディスク再生方法、及びディスク再生装置 | |
| JP3428358B2 (ja) | タイムコード信号読み取り装置 | |
| JP4083070B2 (ja) | 符号化装置、復号装置、符号化方法、および復号方法 | |
| JP3795314B2 (ja) | タイミング信号生成装置 | |
| JPH09330569A (ja) | ディジタル信号再生方法及びディジタル信号再生装置 | |
| JP2785346B2 (ja) | 再生装置 | |
| JP3075922B2 (ja) | データ記録再生装置及び同装置に適用されるサーボ処理方法 | |
| JP3468370B2 (ja) | 再生装置 | |
| JP2959320B2 (ja) | Ｉｄ符号検出方法及びｉｄ符号検出装置 | |
| JP2002197814A (ja) | 欠陥セクタ判定装置、光ディスク再生装置、及び媒体 | |
| JPH0935422A (ja) | ディスク再生装置 | |
| JP2004187212A (ja) | Ｂｉ−ｐｈａｓｅ変調及びＦＭ変調された記録信号の再生方法及び同方法を用いた再生装置 | |
| JP2000187858A (ja) | 光ディスク装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050704 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |