JP3694578B2 - スイッチング電源、及び二次巻線の電圧整流方法 - Google Patents
スイッチング電源、及び二次巻線の電圧整流方法 Download PDFInfo
- Publication number
- JP3694578B2 JP3694578B2 JP28308897A JP28308897A JP3694578B2 JP 3694578 B2 JP3694578 B2 JP 3694578B2 JP 28308897 A JP28308897 A JP 28308897A JP 28308897 A JP28308897 A JP 28308897A JP 3694578 B2 JP3694578 B2 JP 3694578B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- winding
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はスイッチング電源の技術分野にかかり、特に、高効率のスイッチング電源に関する。
【０００２】
【従来の技術】
スイッチング電源には、フォワード式、多石式、ＲＣＣ式等種々の方式のものがあるが、それらのうち、トランスに生じた交流電圧を二次側整流回路によって全波整流する回路がある。
そのような全波整流型のスイッチング電源のうち、従来技術の多石式プッシュプル方式の電源回路を例にとって説明する。
【０００３】
図１１(ａ)、(ｂ)の符号２０２は、その方式の従来技術のスイッチング電源であり、トランス２０７と、一次側スイッチング回路２１５と、二次側整流回路２２５を有している。
【０００４】
トランス２０７は、センタータップ型に構成されており、互いに磁気結合された第１、第２の一次巻線２３１1、２３１2と第１、第２の二次巻線２３２1、２３２2とを有している。
【０００５】
一次側スイッチング回路２１５は、制御回路２１０と、第１、第２の一次側トランジスタ２１１1、２１１2を有しており、その第１、第２の一次側トランジスタ２１１1、２１１2はｎチャネル型ＭＯＳトランジスタによって構成されている。制御回路２１０は第１、第２の一次側トランジスタ２１１1、２１１2に接続され、それらのゲート端子に個別に電圧を印加できるように構成されている。
【０００６】
第１、第２の一次側トランジスタ２１１1、２１１2のソース端子は互いに接続され、ドレイン端子は第１、第２の一次巻線２３１1、２３１2の一端にそれぞれ接続されており、第１、第２の一次巻線２３１1、２３１2の他端同士は互いに接続されている。
【０００７】
このスイッチング電源２０２の一次側には、図示しない一次側整流平滑回路が設けられており、第１、第２の一次側トランジスタ２１１1、２１１2のソース端子側がグラウンド電位に置かれ、第１、第２の一次巻線２３１1、２３１2同士が接続された部分に入力電圧ＶINが印加されている。このような構成により、制御回路２１０が第１の一次側トランジスタ２１１1を導通させると、第１の一次巻線２３１1に電流が流れ、第２のトランジスタ２１１2を導通させると第２の二次巻線２３１2に電流が流れるようになっている。
【０００８】
二次側整流回路２２５は、第１、第２のダイオード２２２1、２２２2を有しており、第１、第２のダイオード２２２1、２２２2のアノード電極は、第１、第２の二次巻線２３２1、２３２2の一端にそれぞれ接続されている。また、第１、第２の二次巻線２３２1、２３２2の他端同士は互いに接続されており、第１、第２のダイオード２２２1、２２２2のカソード電極同士は互いに接続されている。
【０００９】
このスイッチング電源２０２の二次側には、チョークコイル２２３と平滑コンデンサ２２４とから成る二次側平滑回路が設けられており、チョークコイル２２３の一端は、第１、第２のダイオード２２２1、２２２2の互いに接続されたカソード電極に接続され、チョークコイル２２３の他端は、平滑コンデンサ２２４の一端に接続されている。
【００１０】
平滑コンデンサ２２４の他端は、二次巻線２３２1、２３２2同士の接続部分に接続されており、平滑コンデンサ２２４の両端が、出力端子２２８とグラウンド端子２２９になるように構成されている。
【００１１】
図１１(ａ)の符号２４１は、第１の一次側トランジスタ２１１1が導通し、第２の一次側トランジスタ２１１2が遮断している場合に、一次側回路内に流れる電流経路を示している。
【００１２】
この状態では、第１、第２の二次巻線２３２1、２３２2に誘起された電圧により、第１のダイオード２２２1が順バイアスされ、他方、第２のダイオード２２２2が逆バイアスされる。従って、第１の一次巻線２３１1から第１の二次巻線２３２1に伝達された磁気エネルギーで第１の二次巻線２３２1に電圧が誘起され、符号２５１で示すように、二次側回路内には、第１のダイオード２２２1を通って、チョークコイル２２３に電流が流れ、コンデンサ２２４が充電される。その結果、出力端子２２８とグラウンド端子２２９との間に出力電圧ＶOUTが現れる。
【００１３】
図１１(ｂ)は、図１１(ａ)と異なり、第１の一次側トランジスタ２１１1が遮断し、第２の一次側トランジスタ２１１2が導通している場合であり、一次側回路内には、符号２４２で示すように、第２の一次側トランジスタ２１１2を通って、第２の一次巻線２３１2に電流が流れる。
【００１４】
第２の一次巻線２３１2に電流が流れると、第２の二次巻線２３２2に誘起された電圧により、第１のダイオード２２２1が逆バイアスされ、他方、第２のダイオード２２２2が順バイアスされる。その結果、二次側回路内には、符号２５２で示す経路でチョークコイル２２３に向けて電流が流れ、その電流によって平滑コンデンサ２２４が充電される。
【００１５】
このように、一次側スイッチング回路２１５内の第１、第２の一次側トランジスタ２１１1、２１１2が交互に導通すると、二次側整流回路２２５内の第１、第２のダイオード２２２1、２２２2に交互に電流が流れ、チョークコイル２２３と平滑コンデンサ２２４とで平滑され、直流の出力電圧ＶOUTを得ることができる。
【００１６】
ところが、近年では、スイッチング電源２０２の一層の高効率化が求められており、二次側整流回路２２５内の第１、第２のダイオード２２２1、２２２2の損失が無視できなくなってきた。
【００１７】
出力電流が大きいと、特に二次側整流回路２２５を高効率化する必要が生じるため、第１、第２のダイオード２２２1、２２２2にショットキー接合のダイオードを用いる場合がある。
【００１８】
しかし、ショットキー接合のダイオードは、順方向導通電圧が小さいため、損失は少なくなるものの、温度上昇によって逆方向リーク電流が増大し、その逆方向リーク電流によって更に温度上昇するため、熱暴走を起こす危険性がある。
【００１９】
また、上記スイッチング電源２０２を、近年盛んに開発されている共振型電源に適用した場合、第１、第２のトランジスタ２１１1、２１１2に正弦波状の電流を流し、それにより、一次側の損失を減少させており、そして、後述するように、二次側の第１、第２のダイオード２２２1、２２２2にはＭＯＳトランジスタが用いられ、ＭＯＳトランジスタの第三象限動作によって二次巻線に誘起された電流を整流し、二次側の損失を減少させている。
【００２０】
図１２(ａ)の符号２７１は、一次側トランジスタ２１１1(又は一次側トランジスタ２１１2)のゲート電圧波形であり、符号２７２は、二次側整流回路２２５内の第１のダイオード２２２1(又は第２のダイオード２２２2)の電流波形である。
【００２１】
共振型電源でも、一次側トランジスタ２１１1、２１１2には、交互にゲート電圧が印加され、交互に導通するが、符号ＤTで示すデッドタイム期間は、どちらの一次側トランジスタ２１１1、２１１2にもゲート電圧は印加されず、導通期間が重ならないようになっている。
【００２２】
図１２(ａ)のタイミングチャートは軽負荷の場合であり、ＭＯＳトランジスタで構成された二次側ダイオード２２２1は、電流２７２を流して二次巻線２３２1に誘起された電圧を整流した後、トランジスタ動作を行い、逆方向に電流２７３を流している。この逆方向の電流２７３は、軽負荷の場合、一次側トランジスタ２１１1が導通している期間中に流れる。
【００２３】
しかしながら、同図(ｂ)に示すように、負荷が重い場合の逆向きの電流２７６は、一次側トランジスタ２１１1にゲート電圧２７５が印加されておらず、遮断状態にある期間に流れる。期間Ｔ中に流れる二次側の逆向き電流は、トランス結合された一次側にも流れるため、この期間Ｔ中に一次側に流れる部分共振用電流(ゼロ電圧スイッチング用電流)をキャンセルする方向に働く。
その結果、一次側トランジスタ２１１1、２１１2の動作が共振状態から逸脱し、損失が増加してしまうと言う不都合がある。
【００２４】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、低損失で電流制御をできるスイッチング電源を提供することにある。
【００２５】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、一次巻線にスイッチング電流を流す一次側トランジスタと、前記一次巻線と磁気結合され、前記スイッチング電流によって電圧が誘起される二次巻線と、前記二次巻線に誘起される電圧を整流する二次側整流回路とを有し、二次側に設けられた出力端子から直流電圧を出力するスイッチング電源であって、前記二次側整流回路は、ＭＯＳトランジスタで構成された二次側トランジスタと、前記二次側トランジスタのゲート端子の電圧を制御する二次側制御回路とを有し、前記二次側制御回路にはオンタイマ回路が設けられ、前記二次側制御回路は、前記二次巻線に誘起された電圧と同期して前記二次側トランジスタのゲート端子に電圧を印加し、前記二次側トランジスタに第三象限動作をさせ、前記二次巻線に誘起された電圧を整流すると共に、前記二次側トランジスタの第三象限動作は、前記オンタイマ回路の設定期間の経過後に強制的に終了させられるように構成されたことを特徴とするスイッチング電源である。
【００２６】
請求項２記載の発明は、請求項１記載のスイッチング電源であって、前記二次側トランジスタはｎチャネルＭＯＳトランジスタで構成され、前記二次側整流回路は、前記二次側トランジスタのソース端子の電圧がドレイン端子の電圧よりも高くなったことを検出すると、前記二次側トランジスタを導通させるスイッチング電源である。
【００２７】
請求項３記載の発明は、前記二次側制御回路はオペアンプを有し、前記オペアンプが前記二次巻線に誘起された電圧の極性を判別して前記二次側トランジスタのゲート端子に電圧を印加し、前記二次側トランジスタに第三象限動作を開始させるように構成された請求項１記載のスイッチング電源であって、前記オペアンプの反転入力端子と非反転入力端子の間はクランプダイオードが挿入され、前記オペアンプに前記二次側トランジスタを遮断させる信号が入力されたときに、前記クランプダイオードが導通するように構成されたことを特徴とするスイッチング電源である。
【００２８】
請求項４記載の発明は、請求項１乃至請求項３のいずれか１項記載のスイッチング電源であって、前記二次側制御回路にはオフタイマ回路が設けられ、前記二次側トランジスタは、前記第三象限動作の終了後、前記オフタイマ回路の設定期間強制的に遮断状態に置かれるように構成されたことを特徴とするスイッチング電源である。
【００２９】
請求項５記載の発明は、請求項１乃至請求項４のいずれか１項記載のスイッチング電源であって、前記二次側制御回路は補助電源回路を有し、前記補助電源回路は前記二次巻線から電力を得て前記二次側制御回路に供給し、前記二次側トランジスタを動作させるように構成されたことを特徴とする。
【００３０】
請求項６記載の発明は、請求項５記載のスイッチング電源であって、前記二次側トランジスタはｎチャネルＭＯＳトランジスタで構成され、前記補助電源回路によって、前記出力端子が出力する電圧よりも高い電圧を、前記二次側トランジスタのゲート端子に印加できるように構成されたことを特徴とする。
【００３１】
請求項７記載の発明は、一次巻線に流れるスイッチング電流によって誘起される二次巻線の電圧整流方法であって、前記二次巻線に、ＭＯＳトランジスタで構成された二次側トランジスタを接続し、前記二次巻線に誘起される電圧と同期して前記二次側トランジスタのゲート端子の電圧を制御し、前記二次側トランジスタに第三象限動作をさせ、前記二次巻線に誘起された電圧を整流し、前記第三象限動作は、オンタイマ回路の設定期間が経過した後、強制的に終了させることを特徴とする二次巻線の電圧整流方法である。
【００３２】
請求項８記載の発明は、請求項７記載の二次巻線の電圧整流方法であって、前記二次側トランジスタをｎチャネルＭＯＳトランジスタで構成し、前記二次側トランジスタのソース端子の電圧がドレイン端子の電圧よりも高くなったことを検出したときに、前記二次側トランジスタを導通させる二次巻線の電圧整流方法である。
【００３３】
請求項９記載の発明は、請求項７又は請求項８のいずれか１項記載の二次巻線の電圧整流方法であって、前記第三象限動作の終了後、前記二次側トランジスタを、オフタイマ回路の設定期間強制的に遮断状態に置くことを特徴とする二次巻線の電圧整流方法である。
【００３４】
請求項１０記載の発明は、請求項７乃至請求項９のいずれか１項記載の二次巻線の電圧整流方法であって、前記二次側トランジスタのゲート端子に印加する電圧を前記二次巻線に誘起された電圧から生成することを特徴とする。
【００３５】
上述した本発明の構成では、ＭＯＳトランジスタの第三象限動作を用いているため、先ず、スイッチング電源に使用される一般的なＭＯＳトランジスタの構造を図９に示す。このＭＯＳトランジスタ１８２は、ｎチャネル型であって、基板縦方向に電流を流す電力素子である。
【００３６】
ＭＯＳトランジスタ１８２は、シリコン単結晶の基板及びその表面に形成されたエピタキシャル層から成るｎ-型のシリコン基板１８０を有しており、そのシリコン基板１８０の表面には、ｐ+型のボディ層１８３が、アイランド状に拡散され、表面に点在している。また、ボディ層１８３の周囲には、ｐ-型のチャネル層１８４が拡散されており、ボディ層１８３中には、ｎ+型のソース層１８５が拡散されている。
【００３７】
他方、シリコン基板１８０の裏面には、ｎ+のオーミック層１８６が拡散されており、ボディ層１８３とオーミック層１８６との間には、エピタキシャル層より成るｎ-型のドレイン領域１９８が形成されている。
【００３８】
また、チャネル層１８４表面には、ゲート酸化膜１８８と、ゲート電極１８７とがこの順で形成されており、ボディ層１８３とソース領域１８５表面には、それらを短絡するようにソース電極１９０が形成されている。
【００３９】
このような構造のＭＯＳトランジスタ１８２では、ゲート電極１８７をソース電極１９０と同程度の電位に置くと、ソース領域１８５とドレイン領域１９８は電気的に遮断された状態になり、他方、ゲート電極１８７に、ソース領域１８５よりも高い電圧を印加すると、チャネル層１８４表面の極性が反転し、ソース領域１８５とドレイン領域１９８とが電気的に接続される。
【００４０】
その状態で、オーミック層１８６裏面に形成されたドレイン電極１８９と、表面のソース電極１９０との間に電圧を印加すると、チャネル層１８４を介して、電流を流すことができる。
【００４１】
ボディ層１８３及びチャネル層１８４と、ドレイン領域１９８との間には、寄生ｐｎダイオード１８１が形成されているが、通常の使用方法では、ソース電極１９０に対し、ゲート電極１８７とドレイン電極１８９に正電圧を印加しており、内部のｐｎダイオード１８１は逆バイアス状態になっているため、ゲート電極１８７に正電圧を印加し、反転層を形成すると、ドレイン電極８９からソース電極９０に向け、反転層内を電流が流れ、ゲート電極１８７への正電圧の印加を停止し、反転層を消滅させると、遮断状態になる。
【００４２】
他方、ソース電極１９０の電位をドレイン電極１８９の電位よりも高くする場合には、寄生ｐｎダイオード１８１が順バイアス状態にされるため、反転層が形成されない場合でも、ソース電極１９０からドレイン電極１８９に向けて電流が流れてしまう。
【００４３】
そのような電気的特性を、ソース電極１９０とゲート電極１８７との間の電圧を一定電圧(正電圧)とした場合について、図１０のグラフに示す。縦軸はドレイン電流ＩD、横軸はドレイン・ソース間の電圧Ｖdsである。ソース電極１９０よりもドレイン電極８９の電位を高くする通常の使用状態は、同図の第１象限の実線の波形のように、電圧Ｖdsが小さいうちは抵抗特性を示し、電圧Ｖdsが大きくなると定電流特性になる。
【００４４】
同図第３象限の範囲は同じゲート電圧でソース電極１９０の電位をドレイン電極１８９よりも高くした場合であり、第３象限の実線の波形は第３象限動作と呼ばれている。
【００４５】
この第３象限動作の場合、ドレイン・ソース間の電圧差が、寄生ｐｎダイオード１８１の順方向導通電圧(室温で約０．７Ｖ)よりも低い範囲では、第１象限の動作と同様の抵抗特性を示し、順方向導通電圧を超えると寄生ｐｎダイオード１８１が導通し、ダイオード特性に移行する。
【００４６】
第３象限の点線で示したグラフは、ゲート電圧が印加されていない場合の特性であり、寄生ｐｎダイオード１８１のダイオード特性に従うため、ドレイン・ソース間の電圧差が０．７Ｖ以下の範囲では微小な電流しか流すことができない。
【００４７】
従って、ゲート電圧を印加しない場合、電圧損失を寄生ｐｎ接合ダイオード１８１の順方向導通電圧以下にはできない。
他方、ゲート電圧を印加し、第３象限動作をさせた場合、順方向導通電圧以下の電圧で動作させることができる。
【００４８】
このように、ソース電極１９０の電位がドレイン電極１８９の電位よりも高い場合にはゲート電圧を印加して第三象限動作をさせ、寄生ｐｎダイオード１８１の順方向導通電圧以下の範囲で使用し、ドレイン電極１８９の電位がソース電極１９０の電位よりも高くなる場合には、ゲート電圧の印加を停止し、遮断状態にすると、ＭＯＳトランジスタ１９０を低損失の整流素子として使用することが可能となる。
【００４９】
そして、一次側トランジスタをスイッチング動作させ、一次巻線にスイッチング電流を流し、一次巻線と磁気結合する二次巻線に誘起された電圧を、二次側整流回路によって整流する場合、二次側整流回路内にＭＯＳトランジスタで構成された二次側トランジスタを設け、二次側整流回路内の二次側制御回路によって、二次巻線に誘起された電圧と同期して、二次側トランジスタのゲート端子に電圧を印加し、二次側トランジスタを第三象限動作をさせると、低損失で二次巻線に誘起された電圧を整流することができる。
【００５０】
この場合、二次側制御回路内にオンタイマを設け、オンタイマが規定する期間だけ二次側トランジスタに第三象限動作をさせ、その期間終了後に強制的に遮断状態にすると、特に、二次巻線を二個設けて全波整流する場合に、一次側トランジスタの導通を禁止するデッドタイム期間中には、二次側トランジスタに整流方向とは逆向きの電流が流れることがなくなる。
【００５１】
また、二次側制御回路内に、二次巻線に誘起された電圧の極性を判別するオペアンプを設け、そのオペアンプの判別結果によって二次側トランジスタのゲート端子に電圧を印加し、第三象限動作を開始させる場合、オペアンプの反転入力端子と非反転入力端子との間にクランプダイオードを接続し、オペアンプに二次側トランジスタを遮断させるべき信号が入力された場合に、そのクランプダイオードが導通するようにしておくと、反転入力端子と非反転入力端子との間の電圧差が、クランプダイオードの順方向導通電圧以上にはならないので、オペアンプの動作速度が早くなる。
【００５２】
更にまた、二次側制御回路内にオフタイマを設け、二次側トランジスタが第三象限動作を終了した後、所定期間強制的に遮断状態に置くようにすると、二次巻線にリンギングが生じても、二次側トランジスタを確実に遮断状態に置くことができる。
二次側トランジスタを第三象限動作させるためのゲート電圧は、二次巻線から電力を得る補助電源回路から供給されるとよい。
【００５３】
【発明の実施の形態】
本発明の実施形態を説明する。
図１を参照し、符号２は、本発明の一例のスイッチング電源であり、トランス７を有している。トランス７内には、第１、第２の一次巻線３１1、３１2と、その一次巻線３１1、３１2と磁気結合した第１、第２の二次巻線３２1、３２2が設けられている。
【００５４】
一次側には、一次側スイッチング回路１５と、図示しない一次側の整流平滑回路とが設けられており、一次側スイッチング回路１５内には、一次側制御回路１０と、第１、第２の共振回路１３1、１３2と、ｎチャネルＭＯＳトランジスタで構成された第１、第２の一次側トランジスタ１１1、１１2とが設けられている。
【００５５】
第１、第２の一次巻線３１1、３１2は、一端が互いに接続され、その部分がセンタータップとしてトランス７外に取り出されており、他端は、第１、第２の共振回路１３1、１３2を介して、第１、第２の一次側トランジスタ１１1、１１2のドレイン端子にそれぞれ接続されている。
【００５６】
第１、第２の一次側トランジスタ１１1、１１2のソース端子は互いに接続され、図示しない一次側の整流平滑回路のグラウンド電位に接続されている。他方、センタータップとして取り出された部分には、その整流平滑回路から直流電圧が印加されている。
【００５７】
第１、第２の一次側トランジスタ１１1、１１2は、一次側制御回路１０によって、交互に導通するように制御されており、第１、第２の一次巻線３１1、３１2の両方にスイッチング電流を流すように構成されている。そのスイッチング電流は、第１、第２の共振回路１３1、１３2によって、正弦波状にされており、第１、第２の一次側トランジスタ１１1、１１2の電力損失が小さくなるように構成されている。
【００５８】
他方、二次側には、平滑コンデンサ２４と、二次側整流回路２５とが設けられており、その二次側整流回路２５内には、ｎチャネルＭＯＳトランジスタで構成された第１、第２の二次側トランジスタ２１1、２１2と、第１、第２の補助電源回路５1、５2と、第１、第２の二次側制御回路６1、６2とが設けられている。
【００５９】
第１、第２の二次巻線３２1、３２2の一端は互いに接続され、センタータップとしてトランス７外に取り出されており、第１、第２の二次巻線３２1、３２2の他端には、第１、第２の二次側トランジスタ２１1、２１2のソース端子がそれぞれ接続されている。
【００６０】
第１、第２の二次巻線３２1、３２2の互いに接続された部分はグラウンド端子２９にされており、第１、第２の二次側トランジスタ２１1、２１2のドレイン端子は互いに接続され、出力端子２８にされている。
【００６１】
第１、第２の補助電源回路５1、５2は、それぞれ第１の二次巻線３２1と第２の二次巻線３２2の両方に接続され、第１、第２の二次巻線３２1、３２2から電力を得て、それぞれ第１、第２の二次側制御回路６1、６2に供給するように構成されている。この補助電源回路５1、５2は、第１、第２の二次巻線３２1、３２2に誘起される電圧よりも高い電圧を生成し、第１、第２の二次側制御回路６1、６2に供給している。従って、第１、第２の二次側制御回路６1、６2は、第１、第２の二次側トランジスタ２１1、２１2のゲート端子に、そのソース端子よりも高い電圧を印加できるようになっている。
【００６２】
各巻線の極性は、第１の一次側トランジスタ１１1の導通によって第１の一次巻線３１1に電流が流れた場合、第１の二次巻線３２1に、第１の二次側トランジスタ２１1のソース端子に正電圧を誘起させ、他方、第２の一次側トランジスタ１１2の導通によって第２の一次巻線３１2に電流が流れた場合、第２の二次巻線３２2に、第２の二次側トランジスタ２１2のソース端子に正電圧が誘起される極性である。
【００６３】
第１、第２の二次巻線３２1、３２2により、第１又は第２の二次側トランジスタ２１1、２１2のソース端子に正電圧が印加されるのと同時に、第１、第２の二次側制御回路６1、６2は、ソース端子に正電圧が印加された方の第１又は第２の二次側トランジスタ２１1、２１2のゲート端子に、ソース端子の電位よりも高電位のゲート電圧を印加するように構成されている。従って、ゲート電圧が印加された方の、第１又は第２の二次側トランジスタ２１1、２１2は第三象限動作を開始する。
【００６４】
第三象限動作の開始は、第１又は第２の二次巻線３２1、３２2に電圧が誘起された瞬間であるが、第三象限動作を行う期間(オン期間)と、遮断状態(第三象限動作や第１象限動作を行わなわない状態)を維持する期間(オフ期間)は、二次側制御回路６1、６2内に設けられたオンタイマ回路及びオフタイマ回路によって設定されている。従って、第１、第２の二次側トランジスタ２１1、２１2は同時に導通(第三象限動作の方向又は第一象限動作の方向)することはない。また、第三象限動作や遮断状態は、第１、第２の二次側制御回路６1、６2によって維持されるので、第１、第２の二次巻線３２1、３２2のリンギングによる誤動作がない。
【００６５】
図３に、第１、第２の二次側トランジスタ２１1、２１2に印加されるゲート電圧ｖ1、ｖ2の波形と、ソース端子からドレイン端子に向けて流れる電流ｉ1、ｉ2の波形を示す。第１、第２の二次側トランジスタに流れる電流ｉ1、ｉ2は、正弦波の半周期分の波形となるが、その電流ｉ1、ｉ2がゼロになる前に、ゲート電圧ｖ1、ｖ2が印加されなくなり、第三象限動作を停止する結果、その時点で電流ｉ1、ｉ2は流れなくなる。
【００６６】
以上のような電流ｉ1、ｉ2が第１、第２の二次側トランジスタ２１1、２１2に流れ、平滑コンデンサ２４によって平滑されると、グラウンド端子２９と出力端子２８との間に、直流の出力電圧Ｖoutが現れる。
【００６７】
図２は、このスイッチング電源２の内部回路を示しており、上記した回路動作を図２を用いて説明する。
【００６８】
図２から分かるように、第１の二次側トランジスタ２１1側と第２の二次側トランジスタ２１2側とでは、回路構成は同じなので、第１の二次側トランジスタ２１1を動作させる第１の二次側制御回路６1、その第１の二次側制御回路６1に電力を供給する第１の補助電源回路５1を説明し、第２の二次側制御回路６1と第２の補助電源回路５1の説明は省略する。
【００６９】
先ず、第１の補助電源回路５1の回路構成を説明する。
【００７０】
第１の補助電源回路５1は、２個のコンデンサ５１、５２と、２個のダイオード５３、５４と、２個の抵抗５５、５６とを有しており、符号５０で示した配線を補助電源電圧ラインとし、符号５９で示した配線を補助グラウンドラインとし、補助電源電圧ライン５０と補助グラウンドライン５９との間に接続された第１の二次側制御回路６1に電力を供給するように構成されている。
【００７１】
２個のコンデンサ５１、５２の一端は互いに接続され、一方のコンデンサ５１の他端を補助電源電圧ライン５０に接続され、他方のコンデンサ５２の他端を補助グラウンドライン５９に接続されており、また、ダイオード５４と抵抗５６は直列接続され、カソード電極側を補助電源電圧ライン５０に接続され、アノード電極側を、第２の二次巻線３２2のソース端子側に接続されている。
【００７２】
同様に、ダイオード５３と抵抗５５は直列接続され、アノード電極側を補助グラウンドライン５９に接続され、カソード電極側をグラウンド端子２９側に接続されている。
【００７３】
このような構成により、第２の二次巻線３２2に、第２の二次側トランジスタ２１2のソース端子に正電圧を印加するような電圧が誘起された場合、抵抗５６、ダイオード５４を通って補助電源電圧ライン５０に電流が供給され、その電流により、コンデンサ５１、５２が充電される。充電電流は、ダイオード５３、抵抗５５を通ってグラウンド端子２９側に流れ、第２の二次巻線３２2に還流する。
【００７４】
２個のコンデンサ５１、５２が接続された部分は、第１の二次巻線３２1のソース端子側に接続されており、上述とは逆に、第１の二次巻線３２1に、第１の二次側トランジスタ２１1のソース端子に正電圧を印加する電圧が誘起された場合、補助グラウンドライン５９側のコンデンサ５２が充電され、ダイオード５３と抵抗５５を通って、第１の二次巻線３２1に還流する。
【００７５】
従って、補助電源電圧ライン５０と補助グラウンドライン５９との間の補助電源電圧Ｖccは、２個のコンデンサ５１、５２の電圧を加算した大きさになり、補助電源電圧Ｖccは、第１の二次側トランジスタ２１1のソース端子に印加される正電圧よりも、補助電源電圧ライン５０側のコンデンサ５２の電圧分だけ大きくなるようになっている(Ｖout＜Ｖcc)。
【００７６】
なお、コンデンサ５１、５２の第１、第２の二次巻線３２1、３２2側への放電は、ダイオード５４、５３によって防止されている。
【００７７】
次に、二次側制御回路６1を説明する。
二次側制御回路６1は、オペアンプ６０と、抵抗６３、６４、６５、６６、６８と、ＮＰＮトランジスタ６１と、ＰＮＰトランジスタ６２と、コンデンサ６７と、ダイオード６９とを有している。
【００７８】
オペアンプ６０の反転入力端子は、抵抗６５を介して、第１の二次側トランジスタ２１1のドレイン端子(出力端子２８)に接続されており、非反転入力端子は、第１の二次側トランジスタ２１1のソース端子に接続されている。
【００７９】
従って、第１の二次巻線３２1に誘起された電圧により、第１の二次側トランジスタ２１1のソース端子の電位がドレイン端子の電位よりも高くなったときに、オペアンプ６０はハイ信号を出力する。
【００８０】
ＮＰＮトランジスタ６１のベース端子とＰＮＰトランジスタ６２のベース端子は互いに接続されており、オペアンプ６０の出力端子は、抵抗６３を介して、その互いに接続された部分に接続されている。
【００８１】
ＮＰＮトランジスタ６１のコレクタ端子は、補助電源電圧ライン５０に接続され、ＰＮＰトランジスタ６２のコレクタ端子は補助グラウンドライン５９に接続されており、ＮＰＮトランジスタ６１のエミッタ端子とＰＮＰトランジスタ６２のエミッタ端子は互いに接続され、抵抗６４を介して、第１の二次側トランジスタ２１1のゲート端子に接続されている。
【００８２】
従って、オペアンプ６０がハイ信号を出力した場合、ＰＮＰトランジスタ６２は遮断し、ＮＰＮトランジスタ６１が導通する。ＮＰＮトランジスタ６１の導通により、第１の二次側トランジスタ２１1のゲート端子に、抵抗６４を介して補助電源電圧ＶCCと略同じ電圧が印加される。
【００８３】
このとき、第１の二次側トランジスタ２１1のソース端子の電位はドレイン端子の電位よりも高くなっており、補助電源電圧Ｖccはソース端子に印加される電圧よりも大きいので、第１の二次側トランジスタ２１1は第三象限動作を開始する。
【００８４】
このように、二次巻線３２1にソース端子に正電圧を印加する電圧が誘起されると、直ちにオペアンプ６０がとＮＰＮトランジスタ６１とが動作し、第１の二次側トランジスタ２１1に第三象限動作を開始させるようになっている。
【００８５】
第１の二次側トランジスタ２１1の第三象限動作を終了させる回路動作を説明すると、一端が互いに直列接続された抵抗６６とコンデンサ６７によってオンタイマ回路が構成されており、抵抗６６の他端は、ＮＰＮトランジスタ６１とＰＮＰトランジスタ６２のエミッタ端子同士が接続された部分に接続され、コンデンサ６７の他端はグラウンド端子２９に接続されている。
【００８６】
抵抗６６とコンデンサ６７との接続部分は、抵抗６８を介してダイオード６９のアノード端子が接続され、そのダイオード６９のカソード端子は、オペアンプ６０の反転入力端子に接続されている。
【００８７】
ＮＰＮトランジスタ６１が導通状態になり、ゲート端子に補助電源電圧Ｖccが印加されると、コンデンサ６７は抵抗６６を介して充電され、オペアンプ６０の反転入力端子の電位が上昇し始める。
【００８８】
オペアンプ６０の非反転入力端子の電位は第１の二次側トランジスタ２１1のソース端子の電位であるから、コンデンサ６７の容量及び抵抗６６の抵抗値で決まる時間(オン期間)が経過した後、オペアンプ６０の反転入力端子の電位が非反転入力端子の電位よりも高くなると、オペアンプ６０の出力は、ハイ信号からロー信号に切り替わる。
【００８９】
オペアンプ６０がロー信号を出力すると、ＮＰＮトランジスタ６１は遮断し、ＰＮＰトランジスタ６２が導通するので、第１の二次側トランジスタ２１1のゲート端子の電位はソース端子の電位よりも低くなり、第三象限動作は終了し、第１の二次側トランジスタ２１1は遮断状態になる。
【００９０】
ＰＮＰトランジスタ６２が導通状態になると、オンタイマ回路を構成するコンデンサ６７はＰＮＰトランジスタ６２を介して放電し始め、電位が下がるが、ダイオード６９が逆バイアスされるため、オペアンプ６０の反転入力端子の電位は低下しない。
【００９１】
オペアンプ６０がハイ信号を出力する期間、即ち、第１の二次側トランジスタ２１1が第三象限動作を行う期間(オン期間)は、オンタイマ回路のコンデンサ６７の容量値と抵抗６６の抵抗値とによって設定することができる。従って、このスイッチング電源回路２では、第１の二次側トランジスタ２１1と、第２の二次側トランジスタ２１2の第三象限動作期間が重ならないようにできる。
【００９２】
次に、第１の二次側トランジスタ２１1の遮断状態を維持させるオフタイマ回路について説明する。
そのオフタイマ回路は、二次側制御回路６1内に設けられており、ＰＮＰトランジスタ７１と、抵抗７２、７３と、コンデンサ７４と、クランプダイオード７９とで構成されている。
【００９３】
ＰＮＰトランジスタ７１のエミッタ端子は補助電源電圧ライン５０に接続され、コレクタ端子は抵抗７２を介してオペアンプ６０の反転入力端子に接続されている。
【００９４】
また、ＰＮＰトランジスタ７１のベース端子には、直列接続された抵抗７３とコンデンサ７４の一端が接続されており、その直列接続回路の他端はオペアンプ６０の出力端子に接続されている。
【００９５】
従って、オペアンプ６０の出力端子がハイ状態からロー状態に切り替わった場合、抵抗７３で電流制限された状態で、コンデンサ７４に、ＰＮＰトランジスタ７１のベース端子から電流が流れ込む。その電流は、ＰＮＰトランジスタ７１のベース電流となり、ＰＮＰトランジスタ７１が導通状態になり、反転入力端子は補助電源電圧ライン５０に接続される。
【００９６】
オペアンプ６０の反転入力端子には、クランプダイオード７９のアノード端子が接続され、非反転入力端子には、そのクランプダイオード７９のカソード端子が接続されており、補助電源電圧ライン５０からＰＮＰトランジスタ７１とクランプダイオード７９を介してコンデンサ５２に電流が流れ込む。
【００９７】
従って、非反転入力端子がコンデンサ５２の電位となり、反転入力端子がその電位に、クランプダイオード７９の順方向導通電圧(約０．７Ｖ)を加算した電位になる。
【００９８】
従って、ＰＮＰトランジスタ７１が導通状態にある間、オペアンプ６０の反転入力端子は非反転入力端子よりも高くなり、オペアンプ６０のロー信号出力が維持され、従って、第１の二次側トランジスタ２１1が導通することはない(オフ期間)。
【００９９】
この場合、反転入力端子と非反転入力端子の間の電位差は、クランプダイオード７９の順方向導通電圧よりも大きくなることはないので、オペアンプ６０の入力端子のバイアスは浅く、出力が、ロー信号からハイ信号に反転する際にも、動作速度が遅くならないようになっている。
【０１００】
オフ期間の終了について説明すると、ＰＮＰトランジスタ７１に流れるベース電流は、コンデンサ７４に流れ込むため、コンデンサ７４が充電され、ＰＮＰトランジスタ７１のベース端子の電位は次第に上昇し、ＰＮＰトランジスタ７１のベース・エミッタ間を導通させられなくなると、ＰＮＰトランジスタ７１は遮断状態に転じる。すると、オペアンプ６０の反転入力端子には、抵抗６５を介して出力電圧Ｖoutが印加され、ロー信号を出力し、第１の二次側トランジスタ２１1を第三象限動作させられる状態になる。
【０１０１】
ＰＮＰトランジスタ７１が導通している期間、即ち、第１の二次側トランジスタ２１1が第三象限動作をできない期間(オフ期間)は、オフタイマ回路の抵抗７３の抵抗値とコンデンサ７４の容量によって自由に設定できる。
【０１０２】
なお、第１の二次側トランジスタ２１1が遮断状態にあり、第２の二次側トランジスタ２１2が第三象限動作をし、第２の二次巻線３２2に電流が流れる場合、第１の二次側トランジスタ２１1のソース端子の電位がドレイン端子の電位よりも低くなる。この場合、オペアンプ６０はロー信号を出力するから、第１の二次側トランジスタ２１1は遮断状態を維持し、第１象限動作をすることはない。
【０１０３】
上記スイッチング電源２の出力電圧Ｖoutの定電圧化動作については説明を省略したが、出力電圧Ｖoutをサンプリングし、フォトカプラ等によって一次側にフィードバックし、第１、第２のトランジスタ１１1、１１2の動作を制御しており、負荷変動があった場合も、出力電圧Ｖoutが一定電圧になるようにされている。
【０１０４】
以上は、プッシュプル型の共振回路を有するスイッチング電源２について説明したが、本発明は、他の形式のスイッチング電源も含まれる。
図４の符号３は、本発明の他の例のスイッチング電源であり、上記スイッチング電源２から、共振回路１３1、１３2を除去し、矩形波の電流を流すプッシュプル型のスイッチング電源回路である。
【０１０５】
このスイッチング電源３でも、二次側整流回路２５内の第１、第２の二次側トランジスタ２１1、２１2の第三象限動作が重なることはない。
【０１０６】
また、図５の符号４で、本発明の他の例のスイッチング電源を示す。
このスイッチング電源４は、ハーフブリッジ型であり、二次側の回路(二次巻線３２1、３２2、二次側整流回路２５、平滑コンデンサ２４)は上記スイッチング電源２、３と同じ構成にされ、一次側の回路が、一次巻線３４と、二個の一次側トランジスタ１１１1、１１１2と、３個のコンデンサ１１３1、１１３2、１１５とを有している。
【０１０７】
２個の一次側トランジスタ１１１1、１１１2と２個のコンデンサ１１３1、１１３2とは、それぞれ直列接続されており、その直列接続回路同士は並列接続され、図示しない一次側の整流平滑回路によって電圧が印加されるように構成されている。
【０１０８】
直列接続された部分の間には、一次巻線３４とコンデンサ１１５の直列接続回路が接続されており、図示しない一次側整流平滑回路によって、一次側トランジスタ１１１1、１１１2の直列接続回路、及びコンデンサ１１３1、１１３2の直列接続回路に電圧が印加され、高電圧側の一次側トランジスタ１１１1が導通すると、一次側整流平滑回路から一次巻線３４に電流が供給され、コンデンサ１１５、１１３2が充電され、低電圧側の一次側トランジスタ１１１2が導通すると、充電されたコンデンサ１１５、１１３2が放電を開始し、一次巻線３４に、逆向きに電流を流すように構成されている。
【０１０９】
従って、一次巻線３４に交流電流が流れる結果、第１、第２の二次巻線３２1、３２2には交互に電流が流れ、平滑コンデンサ２４で平滑された直流電圧が、出力端子２８とグラウンド端子２９の間に現れる。
【０１１０】
以上説明したスイッチング電源２、３、４の二次側制御回路２５では、第１、第２の二次巻線３２1、３２2から電力を得る補助電源回路５1(又は５2)を有していたが、本発明はそれに限定されるものではない。
【０１１１】
図６の符号２６に示した二次側整流回路は、他の補助電源回路を有する例であり、上記二次側整流回路２５と同じ部材には、同じ符号を付して説明を省略する。
【０１１２】
この二次側整流回路２６は、第１の二次側トランジスタ２１1と、第１の二次側制御回路６1と第１の二次巻線３２1から電力を得る補助電源回路５3とを有している。
【０１１３】
その補助電源回路５3は、２個のコンデンサ８１、８２と、２個のダイオード８３、８４と、２個の抵抗８５、８６によって構成されており、補助電源電圧ライン８０と補助グラウンドライン８９との間に生成した電源電圧Ｖccを印加し、制御回路６1に供給するように構成されている。
【０１１４】
２個のコンデンサ８１、８２は直列接続され、補助電源電圧ライン８０と補助グラウンドライン８９との間に接続されており、ダイオード８３のカソード端子は第１の二次巻線３２1のグラウンド端子側に接続され、アノード端子は、抵抗８５を介して、補助グラウンドライン８９に接続されている。
【０１１５】
コンデンサ８１、８２同士が接続された部分は、第１の二次巻線３２1の第１ののソース端子側に接続されており、従って、第１の二次巻線３２1に、第１の二次側トランジスタ２１1のソース端子に正電圧を印加する極性の電圧が誘起されたときに、第１の二次巻線３２1のソース端子側からコンデンサ８２に電流が流れ、コンデンサ８２が充電された後、抵抗８５とダイオード８３を通って還流するように構成されている。
【０１１６】
また、ダイオード８４のカソード端子は、補助電源電圧ライン８０に接続され、アノード端子は、抵抗８６を介して、第１の二次巻線３２1のグラウンド端子２９側に接続されており、第１の二次巻線３２1に、第１の二次側トランジスタ２１1のソース端子に負電圧を印加する極性の電圧が誘起されたときに、第１の二次巻線３２1のグラウンド端子２９側から抵抗８６とダイオード８４を通ってコンデンサ８１に電流が流れ、コンデンサ８１を充電した電流は、２個のコンデンサ８１、８２の接続部分から、第１の二次巻線３２1に還流するように構成されている。
【０１１７】
従って、第１の二次巻線３２1に生じた交流の誘導起電力により、２個のコンデンサ８１、８２が交互に充電され、補助電源電圧ライン８０の電源電圧Ｖccは、２個のコンデンサ８１、８２の電圧を加算した値になる。従って、電源電圧Ｖccが高くなり、第１の二次側トランジスタ２１1のゲート端子に、ソース端子よりも高い電圧を印加できるようになっている。
【０１１８】
次に、上述のような補助電源回路５3と第１(又は第２)の二次側制御回路６1を有する二次側整流回路２６を用いたスイッチング電源の他の例を説明する。
【０１１９】
図７の符号８は本発明の一例の、フライバック型のスイッチング電源であり、図６に示した回路と同様に、二次側に、第１の二次巻線３２1と、二次側整流回路２６と、平滑コンデンサ２４とを有している。
【０１２０】
一次側には、その二次巻線３２1と磁気結合した一次巻線３４と、該一次巻線３４と直列接続された一次側トランジスタ１２１とを有しており、その一次側トランジスタ１２１が導通すると、一次巻線３４に電流が流れるように構成されている。
【０１２１】
一次巻線３４と第１の二次巻線３２1との極性は、一次巻線３４に電流が流れたときに、二次側整流回路２６内の第１の二次側トランジスタ２１1が遮断し、一次側トランジスタ１２１が導通から遮断に転じたとき、第１の二次側トランジスタ２１1の第三象限動作によって、第１の二次巻線３２1に電流が流れ、平滑コンデンサ２４を充電するように構成されている。
【０１２２】
このようなフライバック型のスイッチング電源８でも、第１の二次側トランジスタ２１1が強制的に遮断状態にされる結果、第１の二次巻線３２1に生じたリンギングの影響が無いようになっている。
【０１２３】
また、図８の符号９は、本発明の一例のフォワード型のスイッチング電源であり、二次側には、第１の二次巻線３２1と、二次側整流回路２６と、平滑コンデンサ２４とが設けられている。二次側整流回路２６と平滑コンデンサ２４との間にはチョークコイル１３４が挿入されており、チョークコイル１３４の一端が二次側整流回路２６に接続され、他端がコンデンサ２４に接続されている。
【０１２４】
チョークコイル１３４と二次側整流回路２６とが接続された部分には、ダイオード１３３のカソード端子が接続され、そのアノード端子はグラウンド端子に接続されている。
【０１２５】
他方、一次側には、第１の二次巻線３２1と磁気結合した一次巻線３４と、スナバ巻線３５と、ｎチャネルＭＯＳトランジスタから成る一次側トランジスタ１３１と、ダイオード１３２とを有しており、一次巻線３２の一端は一次側トランジスタ１３１のドレイン端子に接続され、一次巻線３２の他端と一次側トランジスタ１３１のソース端子との間に、図示しない一次側整流平滑回路によって、直流電圧が印加されるように構成されている。
【０１２６】
このスイッチング電源９では、一次側トランジスタ１３１が導通し、一次巻線３４に電流が流れたときに、制御回路１６内の第１の二次側トランジスタ２１1の第三象限動作によって、第１の二次巻線３２1に電流が流れるように構成されており、その電流により、チョークコイル１３４を介してコンデンサ２４が充電される。
【０１２７】
第１の二次巻線３２1からチョークコイル１３４に供給される電流が遮断するときには、チョークコイル１３４に起電力によって、ダイオード１３３のカソード端子が負電位にされ、チョークコイル１３４に蓄積されたエネルギーによる電流で、コンデンサ２４が充電されるように構成されている。このように、コンデンサ２４への充電電流が平均化する結果、出力電圧Ｖoutのリップルが減少するようになっている。
【０１２８】
ところが、一次巻線３４にはリーケージインダクタンス成分があるため、一次側トランジスタ１３１が遮断する際、ドレイン端子に高電圧が印加されてしまう。
【０１２９】
このスイッチング電源９では、スナバ巻線３５の一端が、一次巻線３４の高電圧側に接続され、他端にダイオード１３２のカソード端子が接続されており、そのダイオード１２のアノード端子は一次側トランジスタ１３１のソース端子に接続されている。
【０１３０】
スナバ巻線３５は、一次巻線３４及び第１の二次巻線３２1と磁気結合されており、一次巻線３４のリーケージインダクタンス成分に生じる起電力によっては、スナバ巻線３５によって電圧が誘起され、ダイオード１３２のカソード端子が負電位にされ、一次側トランジスタ１３１のソース端子側からダイオード１３２、スナバ巻線３５の経路で電流を流し、リーケージインダクタンス成分に蓄積されたエネルギーを一次側整流平滑回路に回生するように構成されている。
【０１３１】
なお、以上の二次側整流回路２５、２６は、第１の二次側トランジスタ２１1にｎチャネルＭＯＳトランジスタを用いたが、ｐチャネルＭＯＳトランジスタを用いることも可能である。その場合、二次巻線に電流を流す際に、ｐチャネルＭＯＳトランジスタを第三象限動作させる。
【０１３２】
【発明の効果】
二次側整流回路の損失が小さいので、効率の高いスイッチング電源を得ることができる。
二次側トランジスタの第三象限動作を強制的に終了させられるので、２個の二次側トランジスタの導通期間が重なることはない。
また、二次側トランジスタの遮断状態を維持できる期間を設定できるので、二次巻線にリンギングが生じても、二次側トランジスタが導通することはない。
二次側制御回路内のオペアンプが高速に動作できるので、スイッチング周波数を高くすることができる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源の電流共振型のものの一例を示すブロック図
【図２】その内部回路図
【図３】そのスイッチング電源の動作を説明するためのタイミングチャート
【図４】本発明のスイッチング電源のプッシュプル型のものの一例を示すブロック図
【図５】本発明のスイッチング電源のハーフブリッジ型のものの一例を示すブロック図
【図６】補助電源回路の例を説明するための回路図
【図７】その補助電源回路を有する本発明のスイッチング電源のフライバック型のものの一例を示すブロック図
【図８】その補助電源回路を有する本発明のスイッチング電源のフォワード型のものの一例を示すブロック図
【図９】第三象限動作を説明するためのＭＯＳトランジスタの断面構造図
【図１０】第三象限動作を説明するためのＭＯＳトランジスタの特性図
【図１１】(ａ)、(ｂ)：従来技術のスイッチング電源の動作を説明するためのブロック図
【図１２】(ａ)、(ｂ)：そのスイッチング電源に流れる電流波形を説明するためのグラフ
【符号の説明】
２、３、４、８、９……スイッチング電源
５1、５2、５3……補助電源回路
１１1、１１2、１１１1、１１１2、１２１、１３１……一次側トランジスタ
２１1、２１2……二次側トランジスタ
２５、２６……二次側整流回路
３１1、３１2、３４……一次巻線
３２1、３２2……二次巻線
６０……オペアンプ
７９……クランプダイオード
【発明の属する技術分野】
本発明はスイッチング電源の技術分野にかかり、特に、高効率のスイッチング電源に関する。
【０００２】
【従来の技術】
スイッチング電源には、フォワード式、多石式、ＲＣＣ式等種々の方式のものがあるが、それらのうち、トランスに生じた交流電圧を二次側整流回路によって全波整流する回路がある。
そのような全波整流型のスイッチング電源のうち、従来技術の多石式プッシュプル方式の電源回路を例にとって説明する。
【０００３】
図１１(ａ)、(ｂ)の符号２０２は、その方式の従来技術のスイッチング電源であり、トランス２０７と、一次側スイッチング回路２１５と、二次側整流回路２２５を有している。
【０００４】
トランス２０７は、センタータップ型に構成されており、互いに磁気結合された第１、第２の一次巻線２３１1、２３１2と第１、第２の二次巻線２３２1、２３２2とを有している。
【０００５】
一次側スイッチング回路２１５は、制御回路２１０と、第１、第２の一次側トランジスタ２１１1、２１１2を有しており、その第１、第２の一次側トランジスタ２１１1、２１１2はｎチャネル型ＭＯＳトランジスタによって構成されている。制御回路２１０は第１、第２の一次側トランジスタ２１１1、２１１2に接続され、それらのゲート端子に個別に電圧を印加できるように構成されている。
【０００６】
第１、第２の一次側トランジスタ２１１1、２１１2のソース端子は互いに接続され、ドレイン端子は第１、第２の一次巻線２３１1、２３１2の一端にそれぞれ接続されており、第１、第２の一次巻線２３１1、２３１2の他端同士は互いに接続されている。
【０００７】
このスイッチング電源２０２の一次側には、図示しない一次側整流平滑回路が設けられており、第１、第２の一次側トランジスタ２１１1、２１１2のソース端子側がグラウンド電位に置かれ、第１、第２の一次巻線２３１1、２３１2同士が接続された部分に入力電圧ＶINが印加されている。このような構成により、制御回路２１０が第１の一次側トランジスタ２１１1を導通させると、第１の一次巻線２３１1に電流が流れ、第２のトランジスタ２１１2を導通させると第２の二次巻線２３１2に電流が流れるようになっている。
【０００８】
二次側整流回路２２５は、第１、第２のダイオード２２２1、２２２2を有しており、第１、第２のダイオード２２２1、２２２2のアノード電極は、第１、第２の二次巻線２３２1、２３２2の一端にそれぞれ接続されている。また、第１、第２の二次巻線２３２1、２３２2の他端同士は互いに接続されており、第１、第２のダイオード２２２1、２２２2のカソード電極同士は互いに接続されている。
【０００９】
このスイッチング電源２０２の二次側には、チョークコイル２２３と平滑コンデンサ２２４とから成る二次側平滑回路が設けられており、チョークコイル２２３の一端は、第１、第２のダイオード２２２1、２２２2の互いに接続されたカソード電極に接続され、チョークコイル２２３の他端は、平滑コンデンサ２２４の一端に接続されている。
【００１０】
平滑コンデンサ２２４の他端は、二次巻線２３２1、２３２2同士の接続部分に接続されており、平滑コンデンサ２２４の両端が、出力端子２２８とグラウンド端子２２９になるように構成されている。
【００１１】
図１１(ａ)の符号２４１は、第１の一次側トランジスタ２１１1が導通し、第２の一次側トランジスタ２１１2が遮断している場合に、一次側回路内に流れる電流経路を示している。
【００１２】
この状態では、第１、第２の二次巻線２３２1、２３２2に誘起された電圧により、第１のダイオード２２２1が順バイアスされ、他方、第２のダイオード２２２2が逆バイアスされる。従って、第１の一次巻線２３１1から第１の二次巻線２３２1に伝達された磁気エネルギーで第１の二次巻線２３２1に電圧が誘起され、符号２５１で示すように、二次側回路内には、第１のダイオード２２２1を通って、チョークコイル２２３に電流が流れ、コンデンサ２２４が充電される。その結果、出力端子２２８とグラウンド端子２２９との間に出力電圧ＶOUTが現れる。
【００１３】
図１１(ｂ)は、図１１(ａ)と異なり、第１の一次側トランジスタ２１１1が遮断し、第２の一次側トランジスタ２１１2が導通している場合であり、一次側回路内には、符号２４２で示すように、第２の一次側トランジスタ２１１2を通って、第２の一次巻線２３１2に電流が流れる。
【００１４】
第２の一次巻線２３１2に電流が流れると、第２の二次巻線２３２2に誘起された電圧により、第１のダイオード２２２1が逆バイアスされ、他方、第２のダイオード２２２2が順バイアスされる。その結果、二次側回路内には、符号２５２で示す経路でチョークコイル２２３に向けて電流が流れ、その電流によって平滑コンデンサ２２４が充電される。
【００１５】
このように、一次側スイッチング回路２１５内の第１、第２の一次側トランジスタ２１１1、２１１2が交互に導通すると、二次側整流回路２２５内の第１、第２のダイオード２２２1、２２２2に交互に電流が流れ、チョークコイル２２３と平滑コンデンサ２２４とで平滑され、直流の出力電圧ＶOUTを得ることができる。
【００１６】
ところが、近年では、スイッチング電源２０２の一層の高効率化が求められており、二次側整流回路２２５内の第１、第２のダイオード２２２1、２２２2の損失が無視できなくなってきた。
【００１７】
出力電流が大きいと、特に二次側整流回路２２５を高効率化する必要が生じるため、第１、第２のダイオード２２２1、２２２2にショットキー接合のダイオードを用いる場合がある。
【００１８】
しかし、ショットキー接合のダイオードは、順方向導通電圧が小さいため、損失は少なくなるものの、温度上昇によって逆方向リーク電流が増大し、その逆方向リーク電流によって更に温度上昇するため、熱暴走を起こす危険性がある。
【００１９】
また、上記スイッチング電源２０２を、近年盛んに開発されている共振型電源に適用した場合、第１、第２のトランジスタ２１１1、２１１2に正弦波状の電流を流し、それにより、一次側の損失を減少させており、そして、後述するように、二次側の第１、第２のダイオード２２２1、２２２2にはＭＯＳトランジスタが用いられ、ＭＯＳトランジスタの第三象限動作によって二次巻線に誘起された電流を整流し、二次側の損失を減少させている。
【００２０】
図１２(ａ)の符号２７１は、一次側トランジスタ２１１1(又は一次側トランジスタ２１１2)のゲート電圧波形であり、符号２７２は、二次側整流回路２２５内の第１のダイオード２２２1(又は第２のダイオード２２２2)の電流波形である。
【００２１】
共振型電源でも、一次側トランジスタ２１１1、２１１2には、交互にゲート電圧が印加され、交互に導通するが、符号ＤTで示すデッドタイム期間は、どちらの一次側トランジスタ２１１1、２１１2にもゲート電圧は印加されず、導通期間が重ならないようになっている。
【００２２】
図１２(ａ)のタイミングチャートは軽負荷の場合であり、ＭＯＳトランジスタで構成された二次側ダイオード２２２1は、電流２７２を流して二次巻線２３２1に誘起された電圧を整流した後、トランジスタ動作を行い、逆方向に電流２７３を流している。この逆方向の電流２７３は、軽負荷の場合、一次側トランジスタ２１１1が導通している期間中に流れる。
【００２３】
しかしながら、同図(ｂ)に示すように、負荷が重い場合の逆向きの電流２７６は、一次側トランジスタ２１１1にゲート電圧２７５が印加されておらず、遮断状態にある期間に流れる。期間Ｔ中に流れる二次側の逆向き電流は、トランス結合された一次側にも流れるため、この期間Ｔ中に一次側に流れる部分共振用電流(ゼロ電圧スイッチング用電流)をキャンセルする方向に働く。
その結果、一次側トランジスタ２１１1、２１１2の動作が共振状態から逸脱し、損失が増加してしまうと言う不都合がある。
【００２４】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、低損失で電流制御をできるスイッチング電源を提供することにある。
【００２５】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、一次巻線にスイッチング電流を流す一次側トランジスタと、前記一次巻線と磁気結合され、前記スイッチング電流によって電圧が誘起される二次巻線と、前記二次巻線に誘起される電圧を整流する二次側整流回路とを有し、二次側に設けられた出力端子から直流電圧を出力するスイッチング電源であって、前記二次側整流回路は、ＭＯＳトランジスタで構成された二次側トランジスタと、前記二次側トランジスタのゲート端子の電圧を制御する二次側制御回路とを有し、前記二次側制御回路にはオンタイマ回路が設けられ、前記二次側制御回路は、前記二次巻線に誘起された電圧と同期して前記二次側トランジスタのゲート端子に電圧を印加し、前記二次側トランジスタに第三象限動作をさせ、前記二次巻線に誘起された電圧を整流すると共に、前記二次側トランジスタの第三象限動作は、前記オンタイマ回路の設定期間の経過後に強制的に終了させられるように構成されたことを特徴とするスイッチング電源である。
【００２６】
請求項２記載の発明は、請求項１記載のスイッチング電源であって、前記二次側トランジスタはｎチャネルＭＯＳトランジスタで構成され、前記二次側整流回路は、前記二次側トランジスタのソース端子の電圧がドレイン端子の電圧よりも高くなったことを検出すると、前記二次側トランジスタを導通させるスイッチング電源である。
【００２７】
請求項３記載の発明は、前記二次側制御回路はオペアンプを有し、前記オペアンプが前記二次巻線に誘起された電圧の極性を判別して前記二次側トランジスタのゲート端子に電圧を印加し、前記二次側トランジスタに第三象限動作を開始させるように構成された請求項１記載のスイッチング電源であって、前記オペアンプの反転入力端子と非反転入力端子の間はクランプダイオードが挿入され、前記オペアンプに前記二次側トランジスタを遮断させる信号が入力されたときに、前記クランプダイオードが導通するように構成されたことを特徴とするスイッチング電源である。
【００２８】
請求項４記載の発明は、請求項１乃至請求項３のいずれか１項記載のスイッチング電源であって、前記二次側制御回路にはオフタイマ回路が設けられ、前記二次側トランジスタは、前記第三象限動作の終了後、前記オフタイマ回路の設定期間強制的に遮断状態に置かれるように構成されたことを特徴とするスイッチング電源である。
【００２９】
請求項５記載の発明は、請求項１乃至請求項４のいずれか１項記載のスイッチング電源であって、前記二次側制御回路は補助電源回路を有し、前記補助電源回路は前記二次巻線から電力を得て前記二次側制御回路に供給し、前記二次側トランジスタを動作させるように構成されたことを特徴とする。
【００３０】
請求項６記載の発明は、請求項５記載のスイッチング電源であって、前記二次側トランジスタはｎチャネルＭＯＳトランジスタで構成され、前記補助電源回路によって、前記出力端子が出力する電圧よりも高い電圧を、前記二次側トランジスタのゲート端子に印加できるように構成されたことを特徴とする。
【００３１】
請求項７記載の発明は、一次巻線に流れるスイッチング電流によって誘起される二次巻線の電圧整流方法であって、前記二次巻線に、ＭＯＳトランジスタで構成された二次側トランジスタを接続し、前記二次巻線に誘起される電圧と同期して前記二次側トランジスタのゲート端子の電圧を制御し、前記二次側トランジスタに第三象限動作をさせ、前記二次巻線に誘起された電圧を整流し、前記第三象限動作は、オンタイマ回路の設定期間が経過した後、強制的に終了させることを特徴とする二次巻線の電圧整流方法である。
【００３２】
請求項８記載の発明は、請求項７記載の二次巻線の電圧整流方法であって、前記二次側トランジスタをｎチャネルＭＯＳトランジスタで構成し、前記二次側トランジスタのソース端子の電圧がドレイン端子の電圧よりも高くなったことを検出したときに、前記二次側トランジスタを導通させる二次巻線の電圧整流方法である。
【００３３】
請求項９記載の発明は、請求項７又は請求項８のいずれか１項記載の二次巻線の電圧整流方法であって、前記第三象限動作の終了後、前記二次側トランジスタを、オフタイマ回路の設定期間強制的に遮断状態に置くことを特徴とする二次巻線の電圧整流方法である。
【００３４】
請求項１０記載の発明は、請求項７乃至請求項９のいずれか１項記載の二次巻線の電圧整流方法であって、前記二次側トランジスタのゲート端子に印加する電圧を前記二次巻線に誘起された電圧から生成することを特徴とする。
【００３５】
上述した本発明の構成では、ＭＯＳトランジスタの第三象限動作を用いているため、先ず、スイッチング電源に使用される一般的なＭＯＳトランジスタの構造を図９に示す。このＭＯＳトランジスタ１８２は、ｎチャネル型であって、基板縦方向に電流を流す電力素子である。
【００３６】
ＭＯＳトランジスタ１８２は、シリコン単結晶の基板及びその表面に形成されたエピタキシャル層から成るｎ-型のシリコン基板１８０を有しており、そのシリコン基板１８０の表面には、ｐ+型のボディ層１８３が、アイランド状に拡散され、表面に点在している。また、ボディ層１８３の周囲には、ｐ-型のチャネル層１８４が拡散されており、ボディ層１８３中には、ｎ+型のソース層１８５が拡散されている。
【００３７】
他方、シリコン基板１８０の裏面には、ｎ+のオーミック層１８６が拡散されており、ボディ層１８３とオーミック層１８６との間には、エピタキシャル層より成るｎ-型のドレイン領域１９８が形成されている。
【００３８】
また、チャネル層１８４表面には、ゲート酸化膜１８８と、ゲート電極１８７とがこの順で形成されており、ボディ層１８３とソース領域１８５表面には、それらを短絡するようにソース電極１９０が形成されている。
【００３９】
このような構造のＭＯＳトランジスタ１８２では、ゲート電極１８７をソース電極１９０と同程度の電位に置くと、ソース領域１８５とドレイン領域１９８は電気的に遮断された状態になり、他方、ゲート電極１８７に、ソース領域１８５よりも高い電圧を印加すると、チャネル層１８４表面の極性が反転し、ソース領域１８５とドレイン領域１９８とが電気的に接続される。
【００４０】
その状態で、オーミック層１８６裏面に形成されたドレイン電極１８９と、表面のソース電極１９０との間に電圧を印加すると、チャネル層１８４を介して、電流を流すことができる。
【００４１】
ボディ層１８３及びチャネル層１８４と、ドレイン領域１９８との間には、寄生ｐｎダイオード１８１が形成されているが、通常の使用方法では、ソース電極１９０に対し、ゲート電極１８７とドレイン電極１８９に正電圧を印加しており、内部のｐｎダイオード１８１は逆バイアス状態になっているため、ゲート電極１８７に正電圧を印加し、反転層を形成すると、ドレイン電極８９からソース電極９０に向け、反転層内を電流が流れ、ゲート電極１８７への正電圧の印加を停止し、反転層を消滅させると、遮断状態になる。
【００４２】
他方、ソース電極１９０の電位をドレイン電極１８９の電位よりも高くする場合には、寄生ｐｎダイオード１８１が順バイアス状態にされるため、反転層が形成されない場合でも、ソース電極１９０からドレイン電極１８９に向けて電流が流れてしまう。
【００４３】
そのような電気的特性を、ソース電極１９０とゲート電極１８７との間の電圧を一定電圧(正電圧)とした場合について、図１０のグラフに示す。縦軸はドレイン電流ＩD、横軸はドレイン・ソース間の電圧Ｖdsである。ソース電極１９０よりもドレイン電極８９の電位を高くする通常の使用状態は、同図の第１象限の実線の波形のように、電圧Ｖdsが小さいうちは抵抗特性を示し、電圧Ｖdsが大きくなると定電流特性になる。
【００４４】
同図第３象限の範囲は同じゲート電圧でソース電極１９０の電位をドレイン電極１８９よりも高くした場合であり、第３象限の実線の波形は第３象限動作と呼ばれている。
【００４５】
この第３象限動作の場合、ドレイン・ソース間の電圧差が、寄生ｐｎダイオード１８１の順方向導通電圧(室温で約０．７Ｖ)よりも低い範囲では、第１象限の動作と同様の抵抗特性を示し、順方向導通電圧を超えると寄生ｐｎダイオード１８１が導通し、ダイオード特性に移行する。
【００４６】
第３象限の点線で示したグラフは、ゲート電圧が印加されていない場合の特性であり、寄生ｐｎダイオード１８１のダイオード特性に従うため、ドレイン・ソース間の電圧差が０．７Ｖ以下の範囲では微小な電流しか流すことができない。
【００４７】
従って、ゲート電圧を印加しない場合、電圧損失を寄生ｐｎ接合ダイオード１８１の順方向導通電圧以下にはできない。
他方、ゲート電圧を印加し、第３象限動作をさせた場合、順方向導通電圧以下の電圧で動作させることができる。
【００４８】
このように、ソース電極１９０の電位がドレイン電極１８９の電位よりも高い場合にはゲート電圧を印加して第三象限動作をさせ、寄生ｐｎダイオード１８１の順方向導通電圧以下の範囲で使用し、ドレイン電極１８９の電位がソース電極１９０の電位よりも高くなる場合には、ゲート電圧の印加を停止し、遮断状態にすると、ＭＯＳトランジスタ１９０を低損失の整流素子として使用することが可能となる。
【００４９】
そして、一次側トランジスタをスイッチング動作させ、一次巻線にスイッチング電流を流し、一次巻線と磁気結合する二次巻線に誘起された電圧を、二次側整流回路によって整流する場合、二次側整流回路内にＭＯＳトランジスタで構成された二次側トランジスタを設け、二次側整流回路内の二次側制御回路によって、二次巻線に誘起された電圧と同期して、二次側トランジスタのゲート端子に電圧を印加し、二次側トランジスタを第三象限動作をさせると、低損失で二次巻線に誘起された電圧を整流することができる。
【００５０】
この場合、二次側制御回路内にオンタイマを設け、オンタイマが規定する期間だけ二次側トランジスタに第三象限動作をさせ、その期間終了後に強制的に遮断状態にすると、特に、二次巻線を二個設けて全波整流する場合に、一次側トランジスタの導通を禁止するデッドタイム期間中には、二次側トランジスタに整流方向とは逆向きの電流が流れることがなくなる。
【００５１】
また、二次側制御回路内に、二次巻線に誘起された電圧の極性を判別するオペアンプを設け、そのオペアンプの判別結果によって二次側トランジスタのゲート端子に電圧を印加し、第三象限動作を開始させる場合、オペアンプの反転入力端子と非反転入力端子との間にクランプダイオードを接続し、オペアンプに二次側トランジスタを遮断させるべき信号が入力された場合に、そのクランプダイオードが導通するようにしておくと、反転入力端子と非反転入力端子との間の電圧差が、クランプダイオードの順方向導通電圧以上にはならないので、オペアンプの動作速度が早くなる。
【００５２】
更にまた、二次側制御回路内にオフタイマを設け、二次側トランジスタが第三象限動作を終了した後、所定期間強制的に遮断状態に置くようにすると、二次巻線にリンギングが生じても、二次側トランジスタを確実に遮断状態に置くことができる。
二次側トランジスタを第三象限動作させるためのゲート電圧は、二次巻線から電力を得る補助電源回路から供給されるとよい。
【００５３】
【発明の実施の形態】
本発明の実施形態を説明する。
図１を参照し、符号２は、本発明の一例のスイッチング電源であり、トランス７を有している。トランス７内には、第１、第２の一次巻線３１1、３１2と、その一次巻線３１1、３１2と磁気結合した第１、第２の二次巻線３２1、３２2が設けられている。
【００５４】
一次側には、一次側スイッチング回路１５と、図示しない一次側の整流平滑回路とが設けられており、一次側スイッチング回路１５内には、一次側制御回路１０と、第１、第２の共振回路１３1、１３2と、ｎチャネルＭＯＳトランジスタで構成された第１、第２の一次側トランジスタ１１1、１１2とが設けられている。
【００５５】
第１、第２の一次巻線３１1、３１2は、一端が互いに接続され、その部分がセンタータップとしてトランス７外に取り出されており、他端は、第１、第２の共振回路１３1、１３2を介して、第１、第２の一次側トランジスタ１１1、１１2のドレイン端子にそれぞれ接続されている。
【００５６】
第１、第２の一次側トランジスタ１１1、１１2のソース端子は互いに接続され、図示しない一次側の整流平滑回路のグラウンド電位に接続されている。他方、センタータップとして取り出された部分には、その整流平滑回路から直流電圧が印加されている。
【００５７】
第１、第２の一次側トランジスタ１１1、１１2は、一次側制御回路１０によって、交互に導通するように制御されており、第１、第２の一次巻線３１1、３１2の両方にスイッチング電流を流すように構成されている。そのスイッチング電流は、第１、第２の共振回路１３1、１３2によって、正弦波状にされており、第１、第２の一次側トランジスタ１１1、１１2の電力損失が小さくなるように構成されている。
【００５８】
他方、二次側には、平滑コンデンサ２４と、二次側整流回路２５とが設けられており、その二次側整流回路２５内には、ｎチャネルＭＯＳトランジスタで構成された第１、第２の二次側トランジスタ２１1、２１2と、第１、第２の補助電源回路５1、５2と、第１、第２の二次側制御回路６1、６2とが設けられている。
【００５９】
第１、第２の二次巻線３２1、３２2の一端は互いに接続され、センタータップとしてトランス７外に取り出されており、第１、第２の二次巻線３２1、３２2の他端には、第１、第２の二次側トランジスタ２１1、２１2のソース端子がそれぞれ接続されている。
【００６０】
第１、第２の二次巻線３２1、３２2の互いに接続された部分はグラウンド端子２９にされており、第１、第２の二次側トランジスタ２１1、２１2のドレイン端子は互いに接続され、出力端子２８にされている。
【００６１】
第１、第２の補助電源回路５1、５2は、それぞれ第１の二次巻線３２1と第２の二次巻線３２2の両方に接続され、第１、第２の二次巻線３２1、３２2から電力を得て、それぞれ第１、第２の二次側制御回路６1、６2に供給するように構成されている。この補助電源回路５1、５2は、第１、第２の二次巻線３２1、３２2に誘起される電圧よりも高い電圧を生成し、第１、第２の二次側制御回路６1、６2に供給している。従って、第１、第２の二次側制御回路６1、６2は、第１、第２の二次側トランジスタ２１1、２１2のゲート端子に、そのソース端子よりも高い電圧を印加できるようになっている。
【００６２】
各巻線の極性は、第１の一次側トランジスタ１１1の導通によって第１の一次巻線３１1に電流が流れた場合、第１の二次巻線３２1に、第１の二次側トランジスタ２１1のソース端子に正電圧を誘起させ、他方、第２の一次側トランジスタ１１2の導通によって第２の一次巻線３１2に電流が流れた場合、第２の二次巻線３２2に、第２の二次側トランジスタ２１2のソース端子に正電圧が誘起される極性である。
【００６３】
第１、第２の二次巻線３２1、３２2により、第１又は第２の二次側トランジスタ２１1、２１2のソース端子に正電圧が印加されるのと同時に、第１、第２の二次側制御回路６1、６2は、ソース端子に正電圧が印加された方の第１又は第２の二次側トランジスタ２１1、２１2のゲート端子に、ソース端子の電位よりも高電位のゲート電圧を印加するように構成されている。従って、ゲート電圧が印加された方の、第１又は第２の二次側トランジスタ２１1、２１2は第三象限動作を開始する。
【００６４】
第三象限動作の開始は、第１又は第２の二次巻線３２1、３２2に電圧が誘起された瞬間であるが、第三象限動作を行う期間(オン期間)と、遮断状態(第三象限動作や第１象限動作を行わなわない状態)を維持する期間(オフ期間)は、二次側制御回路６1、６2内に設けられたオンタイマ回路及びオフタイマ回路によって設定されている。従って、第１、第２の二次側トランジスタ２１1、２１2は同時に導通(第三象限動作の方向又は第一象限動作の方向)することはない。また、第三象限動作や遮断状態は、第１、第２の二次側制御回路６1、６2によって維持されるので、第１、第２の二次巻線３２1、３２2のリンギングによる誤動作がない。
【００６５】
図３に、第１、第２の二次側トランジスタ２１1、２１2に印加されるゲート電圧ｖ1、ｖ2の波形と、ソース端子からドレイン端子に向けて流れる電流ｉ1、ｉ2の波形を示す。第１、第２の二次側トランジスタに流れる電流ｉ1、ｉ2は、正弦波の半周期分の波形となるが、その電流ｉ1、ｉ2がゼロになる前に、ゲート電圧ｖ1、ｖ2が印加されなくなり、第三象限動作を停止する結果、その時点で電流ｉ1、ｉ2は流れなくなる。
【００６６】
以上のような電流ｉ1、ｉ2が第１、第２の二次側トランジスタ２１1、２１2に流れ、平滑コンデンサ２４によって平滑されると、グラウンド端子２９と出力端子２８との間に、直流の出力電圧Ｖoutが現れる。
【００６７】
図２は、このスイッチング電源２の内部回路を示しており、上記した回路動作を図２を用いて説明する。
【００６８】
図２から分かるように、第１の二次側トランジスタ２１1側と第２の二次側トランジスタ２１2側とでは、回路構成は同じなので、第１の二次側トランジスタ２１1を動作させる第１の二次側制御回路６1、その第１の二次側制御回路６1に電力を供給する第１の補助電源回路５1を説明し、第２の二次側制御回路６1と第２の補助電源回路５1の説明は省略する。
【００６９】
先ず、第１の補助電源回路５1の回路構成を説明する。
【００７０】
第１の補助電源回路５1は、２個のコンデンサ５１、５２と、２個のダイオード５３、５４と、２個の抵抗５５、５６とを有しており、符号５０で示した配線を補助電源電圧ラインとし、符号５９で示した配線を補助グラウンドラインとし、補助電源電圧ライン５０と補助グラウンドライン５９との間に接続された第１の二次側制御回路６1に電力を供給するように構成されている。
【００７１】
２個のコンデンサ５１、５２の一端は互いに接続され、一方のコンデンサ５１の他端を補助電源電圧ライン５０に接続され、他方のコンデンサ５２の他端を補助グラウンドライン５９に接続されており、また、ダイオード５４と抵抗５６は直列接続され、カソード電極側を補助電源電圧ライン５０に接続され、アノード電極側を、第２の二次巻線３２2のソース端子側に接続されている。
【００７２】
同様に、ダイオード５３と抵抗５５は直列接続され、アノード電極側を補助グラウンドライン５９に接続され、カソード電極側をグラウンド端子２９側に接続されている。
【００７３】
このような構成により、第２の二次巻線３２2に、第２の二次側トランジスタ２１2のソース端子に正電圧を印加するような電圧が誘起された場合、抵抗５６、ダイオード５４を通って補助電源電圧ライン５０に電流が供給され、その電流により、コンデンサ５１、５２が充電される。充電電流は、ダイオード５３、抵抗５５を通ってグラウンド端子２９側に流れ、第２の二次巻線３２2に還流する。
【００７４】
２個のコンデンサ５１、５２が接続された部分は、第１の二次巻線３２1のソース端子側に接続されており、上述とは逆に、第１の二次巻線３２1に、第１の二次側トランジスタ２１1のソース端子に正電圧を印加する電圧が誘起された場合、補助グラウンドライン５９側のコンデンサ５２が充電され、ダイオード５３と抵抗５５を通って、第１の二次巻線３２1に還流する。
【００７５】
従って、補助電源電圧ライン５０と補助グラウンドライン５９との間の補助電源電圧Ｖccは、２個のコンデンサ５１、５２の電圧を加算した大きさになり、補助電源電圧Ｖccは、第１の二次側トランジスタ２１1のソース端子に印加される正電圧よりも、補助電源電圧ライン５０側のコンデンサ５２の電圧分だけ大きくなるようになっている(Ｖout＜Ｖcc)。
【００７６】
なお、コンデンサ５１、５２の第１、第２の二次巻線３２1、３２2側への放電は、ダイオード５４、５３によって防止されている。
【００７７】
次に、二次側制御回路６1を説明する。
二次側制御回路６1は、オペアンプ６０と、抵抗６３、６４、６５、６６、６８と、ＮＰＮトランジスタ６１と、ＰＮＰトランジスタ６２と、コンデンサ６７と、ダイオード６９とを有している。
【００７８】
オペアンプ６０の反転入力端子は、抵抗６５を介して、第１の二次側トランジスタ２１1のドレイン端子(出力端子２８)に接続されており、非反転入力端子は、第１の二次側トランジスタ２１1のソース端子に接続されている。
【００７９】
従って、第１の二次巻線３２1に誘起された電圧により、第１の二次側トランジスタ２１1のソース端子の電位がドレイン端子の電位よりも高くなったときに、オペアンプ６０はハイ信号を出力する。
【００８０】
ＮＰＮトランジスタ６１のベース端子とＰＮＰトランジスタ６２のベース端子は互いに接続されており、オペアンプ６０の出力端子は、抵抗６３を介して、その互いに接続された部分に接続されている。
【００８１】
ＮＰＮトランジスタ６１のコレクタ端子は、補助電源電圧ライン５０に接続され、ＰＮＰトランジスタ６２のコレクタ端子は補助グラウンドライン５９に接続されており、ＮＰＮトランジスタ６１のエミッタ端子とＰＮＰトランジスタ６２のエミッタ端子は互いに接続され、抵抗６４を介して、第１の二次側トランジスタ２１1のゲート端子に接続されている。
【００８２】
従って、オペアンプ６０がハイ信号を出力した場合、ＰＮＰトランジスタ６２は遮断し、ＮＰＮトランジスタ６１が導通する。ＮＰＮトランジスタ６１の導通により、第１の二次側トランジスタ２１1のゲート端子に、抵抗６４を介して補助電源電圧ＶCCと略同じ電圧が印加される。
【００８３】
このとき、第１の二次側トランジスタ２１1のソース端子の電位はドレイン端子の電位よりも高くなっており、補助電源電圧Ｖccはソース端子に印加される電圧よりも大きいので、第１の二次側トランジスタ２１1は第三象限動作を開始する。
【００８４】
このように、二次巻線３２1にソース端子に正電圧を印加する電圧が誘起されると、直ちにオペアンプ６０がとＮＰＮトランジスタ６１とが動作し、第１の二次側トランジスタ２１1に第三象限動作を開始させるようになっている。
【００８５】
第１の二次側トランジスタ２１1の第三象限動作を終了させる回路動作を説明すると、一端が互いに直列接続された抵抗６６とコンデンサ６７によってオンタイマ回路が構成されており、抵抗６６の他端は、ＮＰＮトランジスタ６１とＰＮＰトランジスタ６２のエミッタ端子同士が接続された部分に接続され、コンデンサ６７の他端はグラウンド端子２９に接続されている。
【００８６】
抵抗６６とコンデンサ６７との接続部分は、抵抗６８を介してダイオード６９のアノード端子が接続され、そのダイオード６９のカソード端子は、オペアンプ６０の反転入力端子に接続されている。
【００８７】
ＮＰＮトランジスタ６１が導通状態になり、ゲート端子に補助電源電圧Ｖccが印加されると、コンデンサ６７は抵抗６６を介して充電され、オペアンプ６０の反転入力端子の電位が上昇し始める。
【００８８】
オペアンプ６０の非反転入力端子の電位は第１の二次側トランジスタ２１1のソース端子の電位であるから、コンデンサ６７の容量及び抵抗６６の抵抗値で決まる時間(オン期間)が経過した後、オペアンプ６０の反転入力端子の電位が非反転入力端子の電位よりも高くなると、オペアンプ６０の出力は、ハイ信号からロー信号に切り替わる。
【００８９】
オペアンプ６０がロー信号を出力すると、ＮＰＮトランジスタ６１は遮断し、ＰＮＰトランジスタ６２が導通するので、第１の二次側トランジスタ２１1のゲート端子の電位はソース端子の電位よりも低くなり、第三象限動作は終了し、第１の二次側トランジスタ２１1は遮断状態になる。
【００９０】
ＰＮＰトランジスタ６２が導通状態になると、オンタイマ回路を構成するコンデンサ６７はＰＮＰトランジスタ６２を介して放電し始め、電位が下がるが、ダイオード６９が逆バイアスされるため、オペアンプ６０の反転入力端子の電位は低下しない。
【００９１】
オペアンプ６０がハイ信号を出力する期間、即ち、第１の二次側トランジスタ２１1が第三象限動作を行う期間(オン期間)は、オンタイマ回路のコンデンサ６７の容量値と抵抗６６の抵抗値とによって設定することができる。従って、このスイッチング電源回路２では、第１の二次側トランジスタ２１1と、第２の二次側トランジスタ２１2の第三象限動作期間が重ならないようにできる。
【００９２】
次に、第１の二次側トランジスタ２１1の遮断状態を維持させるオフタイマ回路について説明する。
そのオフタイマ回路は、二次側制御回路６1内に設けられており、ＰＮＰトランジスタ７１と、抵抗７２、７３と、コンデンサ７４と、クランプダイオード７９とで構成されている。
【００９３】
ＰＮＰトランジスタ７１のエミッタ端子は補助電源電圧ライン５０に接続され、コレクタ端子は抵抗７２を介してオペアンプ６０の反転入力端子に接続されている。
【００９４】
また、ＰＮＰトランジスタ７１のベース端子には、直列接続された抵抗７３とコンデンサ７４の一端が接続されており、その直列接続回路の他端はオペアンプ６０の出力端子に接続されている。
【００９５】
従って、オペアンプ６０の出力端子がハイ状態からロー状態に切り替わった場合、抵抗７３で電流制限された状態で、コンデンサ７４に、ＰＮＰトランジスタ７１のベース端子から電流が流れ込む。その電流は、ＰＮＰトランジスタ７１のベース電流となり、ＰＮＰトランジスタ７１が導通状態になり、反転入力端子は補助電源電圧ライン５０に接続される。
【００９６】
オペアンプ６０の反転入力端子には、クランプダイオード７９のアノード端子が接続され、非反転入力端子には、そのクランプダイオード７９のカソード端子が接続されており、補助電源電圧ライン５０からＰＮＰトランジスタ７１とクランプダイオード７９を介してコンデンサ５２に電流が流れ込む。
【００９７】
従って、非反転入力端子がコンデンサ５２の電位となり、反転入力端子がその電位に、クランプダイオード７９の順方向導通電圧(約０．７Ｖ)を加算した電位になる。
【００９８】
従って、ＰＮＰトランジスタ７１が導通状態にある間、オペアンプ６０の反転入力端子は非反転入力端子よりも高くなり、オペアンプ６０のロー信号出力が維持され、従って、第１の二次側トランジスタ２１1が導通することはない(オフ期間)。
【００９９】
この場合、反転入力端子と非反転入力端子の間の電位差は、クランプダイオード７９の順方向導通電圧よりも大きくなることはないので、オペアンプ６０の入力端子のバイアスは浅く、出力が、ロー信号からハイ信号に反転する際にも、動作速度が遅くならないようになっている。
【０１００】
オフ期間の終了について説明すると、ＰＮＰトランジスタ７１に流れるベース電流は、コンデンサ７４に流れ込むため、コンデンサ７４が充電され、ＰＮＰトランジスタ７１のベース端子の電位は次第に上昇し、ＰＮＰトランジスタ７１のベース・エミッタ間を導通させられなくなると、ＰＮＰトランジスタ７１は遮断状態に転じる。すると、オペアンプ６０の反転入力端子には、抵抗６５を介して出力電圧Ｖoutが印加され、ロー信号を出力し、第１の二次側トランジスタ２１1を第三象限動作させられる状態になる。
【０１０１】
ＰＮＰトランジスタ７１が導通している期間、即ち、第１の二次側トランジスタ２１1が第三象限動作をできない期間(オフ期間)は、オフタイマ回路の抵抗７３の抵抗値とコンデンサ７４の容量によって自由に設定できる。
【０１０２】
なお、第１の二次側トランジスタ２１1が遮断状態にあり、第２の二次側トランジスタ２１2が第三象限動作をし、第２の二次巻線３２2に電流が流れる場合、第１の二次側トランジスタ２１1のソース端子の電位がドレイン端子の電位よりも低くなる。この場合、オペアンプ６０はロー信号を出力するから、第１の二次側トランジスタ２１1は遮断状態を維持し、第１象限動作をすることはない。
【０１０３】
上記スイッチング電源２の出力電圧Ｖoutの定電圧化動作については説明を省略したが、出力電圧Ｖoutをサンプリングし、フォトカプラ等によって一次側にフィードバックし、第１、第２のトランジスタ１１1、１１2の動作を制御しており、負荷変動があった場合も、出力電圧Ｖoutが一定電圧になるようにされている。
【０１０４】
以上は、プッシュプル型の共振回路を有するスイッチング電源２について説明したが、本発明は、他の形式のスイッチング電源も含まれる。
図４の符号３は、本発明の他の例のスイッチング電源であり、上記スイッチング電源２から、共振回路１３1、１３2を除去し、矩形波の電流を流すプッシュプル型のスイッチング電源回路である。
【０１０５】
このスイッチング電源３でも、二次側整流回路２５内の第１、第２の二次側トランジスタ２１1、２１2の第三象限動作が重なることはない。
【０１０６】
また、図５の符号４で、本発明の他の例のスイッチング電源を示す。
このスイッチング電源４は、ハーフブリッジ型であり、二次側の回路(二次巻線３２1、３２2、二次側整流回路２５、平滑コンデンサ２４)は上記スイッチング電源２、３と同じ構成にされ、一次側の回路が、一次巻線３４と、二個の一次側トランジスタ１１１1、１１１2と、３個のコンデンサ１１３1、１１３2、１１５とを有している。
【０１０７】
２個の一次側トランジスタ１１１1、１１１2と２個のコンデンサ１１３1、１１３2とは、それぞれ直列接続されており、その直列接続回路同士は並列接続され、図示しない一次側の整流平滑回路によって電圧が印加されるように構成されている。
【０１０８】
直列接続された部分の間には、一次巻線３４とコンデンサ１１５の直列接続回路が接続されており、図示しない一次側整流平滑回路によって、一次側トランジスタ１１１1、１１１2の直列接続回路、及びコンデンサ１１３1、１１３2の直列接続回路に電圧が印加され、高電圧側の一次側トランジスタ１１１1が導通すると、一次側整流平滑回路から一次巻線３４に電流が供給され、コンデンサ１１５、１１３2が充電され、低電圧側の一次側トランジスタ１１１2が導通すると、充電されたコンデンサ１１５、１１３2が放電を開始し、一次巻線３４に、逆向きに電流を流すように構成されている。
【０１０９】
従って、一次巻線３４に交流電流が流れる結果、第１、第２の二次巻線３２1、３２2には交互に電流が流れ、平滑コンデンサ２４で平滑された直流電圧が、出力端子２８とグラウンド端子２９の間に現れる。
【０１１０】
以上説明したスイッチング電源２、３、４の二次側制御回路２５では、第１、第２の二次巻線３２1、３２2から電力を得る補助電源回路５1(又は５2)を有していたが、本発明はそれに限定されるものではない。
【０１１１】
図６の符号２６に示した二次側整流回路は、他の補助電源回路を有する例であり、上記二次側整流回路２５と同じ部材には、同じ符号を付して説明を省略する。
【０１１２】
この二次側整流回路２６は、第１の二次側トランジスタ２１1と、第１の二次側制御回路６1と第１の二次巻線３２1から電力を得る補助電源回路５3とを有している。
【０１１３】
その補助電源回路５3は、２個のコンデンサ８１、８２と、２個のダイオード８３、８４と、２個の抵抗８５、８６によって構成されており、補助電源電圧ライン８０と補助グラウンドライン８９との間に生成した電源電圧Ｖccを印加し、制御回路６1に供給するように構成されている。
【０１１４】
２個のコンデンサ８１、８２は直列接続され、補助電源電圧ライン８０と補助グラウンドライン８９との間に接続されており、ダイオード８３のカソード端子は第１の二次巻線３２1のグラウンド端子側に接続され、アノード端子は、抵抗８５を介して、補助グラウンドライン８９に接続されている。
【０１１５】
コンデンサ８１、８２同士が接続された部分は、第１の二次巻線３２1の第１ののソース端子側に接続されており、従って、第１の二次巻線３２1に、第１の二次側トランジスタ２１1のソース端子に正電圧を印加する極性の電圧が誘起されたときに、第１の二次巻線３２1のソース端子側からコンデンサ８２に電流が流れ、コンデンサ８２が充電された後、抵抗８５とダイオード８３を通って還流するように構成されている。
【０１１６】
また、ダイオード８４のカソード端子は、補助電源電圧ライン８０に接続され、アノード端子は、抵抗８６を介して、第１の二次巻線３２1のグラウンド端子２９側に接続されており、第１の二次巻線３２1に、第１の二次側トランジスタ２１1のソース端子に負電圧を印加する極性の電圧が誘起されたときに、第１の二次巻線３２1のグラウンド端子２９側から抵抗８６とダイオード８４を通ってコンデンサ８１に電流が流れ、コンデンサ８１を充電した電流は、２個のコンデンサ８１、８２の接続部分から、第１の二次巻線３２1に還流するように構成されている。
【０１１７】
従って、第１の二次巻線３２1に生じた交流の誘導起電力により、２個のコンデンサ８１、８２が交互に充電され、補助電源電圧ライン８０の電源電圧Ｖccは、２個のコンデンサ８１、８２の電圧を加算した値になる。従って、電源電圧Ｖccが高くなり、第１の二次側トランジスタ２１1のゲート端子に、ソース端子よりも高い電圧を印加できるようになっている。
【０１１８】
次に、上述のような補助電源回路５3と第１(又は第２)の二次側制御回路６1を有する二次側整流回路２６を用いたスイッチング電源の他の例を説明する。
【０１１９】
図７の符号８は本発明の一例の、フライバック型のスイッチング電源であり、図６に示した回路と同様に、二次側に、第１の二次巻線３２1と、二次側整流回路２６と、平滑コンデンサ２４とを有している。
【０１２０】
一次側には、その二次巻線３２1と磁気結合した一次巻線３４と、該一次巻線３４と直列接続された一次側トランジスタ１２１とを有しており、その一次側トランジスタ１２１が導通すると、一次巻線３４に電流が流れるように構成されている。
【０１２１】
一次巻線３４と第１の二次巻線３２1との極性は、一次巻線３４に電流が流れたときに、二次側整流回路２６内の第１の二次側トランジスタ２１1が遮断し、一次側トランジスタ１２１が導通から遮断に転じたとき、第１の二次側トランジスタ２１1の第三象限動作によって、第１の二次巻線３２1に電流が流れ、平滑コンデンサ２４を充電するように構成されている。
【０１２２】
このようなフライバック型のスイッチング電源８でも、第１の二次側トランジスタ２１1が強制的に遮断状態にされる結果、第１の二次巻線３２1に生じたリンギングの影響が無いようになっている。
【０１２３】
また、図８の符号９は、本発明の一例のフォワード型のスイッチング電源であり、二次側には、第１の二次巻線３２1と、二次側整流回路２６と、平滑コンデンサ２４とが設けられている。二次側整流回路２６と平滑コンデンサ２４との間にはチョークコイル１３４が挿入されており、チョークコイル１３４の一端が二次側整流回路２６に接続され、他端がコンデンサ２４に接続されている。
【０１２４】
チョークコイル１３４と二次側整流回路２６とが接続された部分には、ダイオード１３３のカソード端子が接続され、そのアノード端子はグラウンド端子に接続されている。
【０１２５】
他方、一次側には、第１の二次巻線３２1と磁気結合した一次巻線３４と、スナバ巻線３５と、ｎチャネルＭＯＳトランジスタから成る一次側トランジスタ１３１と、ダイオード１３２とを有しており、一次巻線３２の一端は一次側トランジスタ１３１のドレイン端子に接続され、一次巻線３２の他端と一次側トランジスタ１３１のソース端子との間に、図示しない一次側整流平滑回路によって、直流電圧が印加されるように構成されている。
【０１２６】
このスイッチング電源９では、一次側トランジスタ１３１が導通し、一次巻線３４に電流が流れたときに、制御回路１６内の第１の二次側トランジスタ２１1の第三象限動作によって、第１の二次巻線３２1に電流が流れるように構成されており、その電流により、チョークコイル１３４を介してコンデンサ２４が充電される。
【０１２７】
第１の二次巻線３２1からチョークコイル１３４に供給される電流が遮断するときには、チョークコイル１３４に起電力によって、ダイオード１３３のカソード端子が負電位にされ、チョークコイル１３４に蓄積されたエネルギーによる電流で、コンデンサ２４が充電されるように構成されている。このように、コンデンサ２４への充電電流が平均化する結果、出力電圧Ｖoutのリップルが減少するようになっている。
【０１２８】
ところが、一次巻線３４にはリーケージインダクタンス成分があるため、一次側トランジスタ１３１が遮断する際、ドレイン端子に高電圧が印加されてしまう。
【０１２９】
このスイッチング電源９では、スナバ巻線３５の一端が、一次巻線３４の高電圧側に接続され、他端にダイオード１３２のカソード端子が接続されており、そのダイオード１２のアノード端子は一次側トランジスタ１３１のソース端子に接続されている。
【０１３０】
スナバ巻線３５は、一次巻線３４及び第１の二次巻線３２1と磁気結合されており、一次巻線３４のリーケージインダクタンス成分に生じる起電力によっては、スナバ巻線３５によって電圧が誘起され、ダイオード１３２のカソード端子が負電位にされ、一次側トランジスタ１３１のソース端子側からダイオード１３２、スナバ巻線３５の経路で電流を流し、リーケージインダクタンス成分に蓄積されたエネルギーを一次側整流平滑回路に回生するように構成されている。
【０１３１】
なお、以上の二次側整流回路２５、２６は、第１の二次側トランジスタ２１1にｎチャネルＭＯＳトランジスタを用いたが、ｐチャネルＭＯＳトランジスタを用いることも可能である。その場合、二次巻線に電流を流す際に、ｐチャネルＭＯＳトランジスタを第三象限動作させる。
【０１３２】
【発明の効果】
二次側整流回路の損失が小さいので、効率の高いスイッチング電源を得ることができる。
二次側トランジスタの第三象限動作を強制的に終了させられるので、２個の二次側トランジスタの導通期間が重なることはない。
また、二次側トランジスタの遮断状態を維持できる期間を設定できるので、二次巻線にリンギングが生じても、二次側トランジスタが導通することはない。
二次側制御回路内のオペアンプが高速に動作できるので、スイッチング周波数を高くすることができる。
【図面の簡単な説明】
【図１】本発明のスイッチング電源の電流共振型のものの一例を示すブロック図
【図２】その内部回路図
【図３】そのスイッチング電源の動作を説明するためのタイミングチャート
【図４】本発明のスイッチング電源のプッシュプル型のものの一例を示すブロック図
【図５】本発明のスイッチング電源のハーフブリッジ型のものの一例を示すブロック図
【図６】補助電源回路の例を説明するための回路図
【図７】その補助電源回路を有する本発明のスイッチング電源のフライバック型のものの一例を示すブロック図
【図８】その補助電源回路を有する本発明のスイッチング電源のフォワード型のものの一例を示すブロック図
【図９】第三象限動作を説明するためのＭＯＳトランジスタの断面構造図
【図１０】第三象限動作を説明するためのＭＯＳトランジスタの特性図
【図１１】(ａ)、(ｂ)：従来技術のスイッチング電源の動作を説明するためのブロック図
【図１２】(ａ)、(ｂ)：そのスイッチング電源に流れる電流波形を説明するためのグラフ
【符号の説明】
２、３、４、８、９……スイッチング電源
５1、５2、５3……補助電源回路
１１1、１１2、１１１1、１１１2、１２１、１３１……一次側トランジスタ
２１1、２１2……二次側トランジスタ
２５、２６……二次側整流回路
３１1、３１2、３４……一次巻線
３２1、３２2……二次巻線
６０……オペアンプ
７９……クランプダイオード
Claims (10)
- 一次巻線にスイッチング電流を流す一次側トランジスタと、
前記一次巻線と磁気結合され、前記スイッチング電流によって電圧が誘起される二次巻線と、
前記二次巻線に誘起される電圧を整流する二次側整流回路とを有し、
二次側に設けられた出力端子から直流電圧を出力するスイッチング電源であって、
前記二次側整流回路は、ＭＯＳトランジスタで構成された二次側トランジスタと、前記二次側トランジスタのゲート端子の電圧を制御する二次側制御回路とを有し、
前記二次側制御回路にはオンタイマ回路が設けられ、
前記二次側制御回路は、前記二次巻線に誘起された電圧と同期して前記二次側トランジスタのゲート端子に電圧を印加し、前記二次側トランジスタに第三象限動作をさせ、前記二次巻線に誘起された電圧を整流すると共に、前記二次側トランジスタの第三象限動作は、前記オンタイマ回路の設定期間の経過後に強制的に終了させられるように構成されたことを特徴とするスイッチング電源。 - 前記二次側トランジスタはｎチャネルＭＯＳトランジスタで構成され、
前記二次側整流回路は、前記二次側トランジスタのソース端子の電圧がドレイン端子の電圧よりも高くなったことを検出すると、前記二次側トランジスタを導通させる請求項１記載のスイッチング電源。 - 前記二次側制御回路はオペアンプを有し、
前記オペアンプが前記二次巻線に誘起された電圧の極性を判別して前記二次側トランジスタのゲート端子に電圧を印加し、前記二次側トランジスタに第三象限動作を開始させるように構成された請求項１記載のスイッチング電源であって、
前記オペアンプの反転入力端子と非反転入力端子の間はクランプダイオードが挿入され、
前記オペアンプに前記二次側トランジスタを遮断させる信号が入力されたときに、前記クランプダイオードが導通するように構成されたことを特徴とするスイッチング電源。 - 前記二次側制御回路にはオフタイマ回路が設けられ、前記二次側トランジスタは、前記第三象限動作の終了後、前記オフタイマ回路の設定期間強制的に遮断状態に置かれるように構成されたことを特徴とする請求項１乃至請求項３のいずれか１項記載のスイッチング電源。
- 前記二次側制御回路は補助電源回路を有し、前記補助電源回路は前記二次巻線から電力を得て前記二次側制御回路に供給し、前記二次側トランジスタを動作させるように構成されたことを特徴とする請求項１乃至請求項４のいずれか１項記載のスイッチング電源。
- 前記二次側トランジスタはｎチャネルＭＯＳトランジスタで構成され、
前記補助電源回路によって、前記出力端子が出力する電圧よりも高い電圧を、前記二次側トランジスタのゲート端子に印加できるように構成されたことを特徴とする請求項５記載のスイッチング電源。 - 一次巻線に流れるスイッチング電流によって誘起される二次巻線の電圧整流方法であって、
前記二次巻線に、ＭＯＳトランジスタで構成された二次側トランジスタを接続し、
前記二次巻線に誘起される電圧と同期して前記二次側トランジスタのゲート端子の電圧を制御し、前記二次側トランジスタに第三象限動作をさせ、前記二次巻線に誘起された電圧を整流し、
前記第三象限動作は、オンタイマ回路の設定期間が経過した後、強制的に終了させることを特徴とする二次巻線の電圧整流方法。 - 前記二次側トランジスタをｎチャネルＭＯＳトランジスタで構成し、
前記二次側トランジスタのソース端子の電圧がドレイン端子の電圧よりも高くなったことを検出したときに、前記二次側トランジスタを導通させる請求項７記載の二次巻線の電圧整流方法。 - 前記第三象限動作の終了後、前記二次側トランジスタを、オフタイマ回路の設定期間強制的に遮断状態に置くことを特徴とする請求項７又は請求項８のいずれか１項記載の二次巻線の電圧整流方法。
- 前記二次側トランジスタのゲート端子に印加する電圧を前記二次巻線に誘導された電圧から生成することを特徴とする請求項７乃至請求項９のいずれか１項記載の二次巻線の電圧整流方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28308897A JP3694578B2 (ja) | 1997-09-30 | 1997-09-30 | スイッチング電源、及び二次巻線の電圧整流方法 |
| US09/161,830 US6137698A (en) | 1997-09-30 | 1998-09-29 | Switching power supply and method of controlling voltage induced across secondary winding of transformer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28308897A JP3694578B2 (ja) | 1997-09-30 | 1997-09-30 | スイッチング電源、及び二次巻線の電圧整流方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11113254A JPH11113254A (ja) | 1999-04-23 |
| JP3694578B2 true JP3694578B2 (ja) | 2005-09-14 |
Family
ID=17661069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28308897A Expired - Fee Related JP3694578B2 (ja) | 1997-09-30 | 1997-09-30 | スイッチング電源、及び二次巻線の電圧整流方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6137698A (ja) |
| JP (1) | JP3694578B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7269034B2 (en) | 1997-01-24 | 2007-09-11 | Synqor, Inc. | High efficiency power converter |
| US6304461B1 (en) * | 2000-06-15 | 2001-10-16 | Supertex, Inc. | DC power converter having bipolar output and bi-directional reactive current transfer |
| JP3473581B2 (ja) * | 2000-12-28 | 2003-12-08 | 株式会社村田製作所 | 共振型電源回路 |
| JP4556331B2 (ja) * | 2001-01-22 | 2010-10-06 | 株式会社豊田自動織機 | スイッチング電源回路 |
| US6784644B2 (en) * | 2001-02-22 | 2004-08-31 | Virginia Tech Intellectual Properties, Inc. | Multiphase clamp coupled-buck converter and magnetic integration |
| US6545883B2 (en) * | 2001-05-07 | 2003-04-08 | Artesyn Technologies, Inc. | Integrated boost-asymmetrical half-bridge converter |
| FR2829314B1 (fr) * | 2001-09-04 | 2004-08-27 | Renault | Dispositif de commande d'un actuateur piezo-electrique et son procede de mise en oeuvre |
| US6487095B1 (en) | 2001-10-31 | 2002-11-26 | International Business Machines Corporation | Multiphase zero-volt-switching resonant DC-DC regulator |
| KR20040108749A (ko) * | 2002-04-23 | 2004-12-24 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | Ｌｌｃ 반-브릿지 컨버터 |
| CN2682547Y (zh) * | 2003-12-30 | 2005-03-02 | 联宝电子股份有限公司 | 具双反相二次侧的变压器 |
| JP4228229B2 (ja) * | 2004-09-30 | 2009-02-25 | サンケン電気株式会社 | 直流電源装置 |
| JP2006223008A (ja) * | 2005-02-08 | 2006-08-24 | Hitachi Ltd | Ｄｃ−ｄｃコンバータ |
| DE102006002698A1 (de) * | 2006-01-19 | 2007-08-02 | Conergy Ag | Wechselrichterschaltung für Netzeinspeisung und für netzunabhängigen Betrieb |
| US7903442B2 (en) * | 2006-11-30 | 2011-03-08 | Dell Products L.P. | Apparatus and methods for power conversion |
| JP2009142088A (ja) * | 2007-12-07 | 2009-06-25 | Hitachi Ltd | 表示装置用ｄｃ−ｄｃコンバータ |
| US8964413B2 (en) * | 2010-04-22 | 2015-02-24 | Flextronics Ap, Llc | Two stage resonant converter enabling soft-switching in an isolated stage |
| KR101420516B1 (ko) * | 2012-10-30 | 2014-07-16 | 삼성전기주식회사 | 역률 개선 회로 및 역률 개선 제어 방법 |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| CN105141134B (zh) * | 2014-05-26 | 2019-06-14 | 中兴通讯股份有限公司 | 一种开关电源和控制该开关电源的方法 |
| KR20160070710A (ko) * | 2014-12-10 | 2016-06-20 | 페어차일드코리아반도체 주식회사 | 변조 모드 제어 회로 및 이를 포함하는 스위치 제어 회로, 및 스위치 제어 회로를 포함하는 전력 공급 장치 |
| US20160308462A1 (en) * | 2015-04-14 | 2016-10-20 | Mediatek Inc. | Driving module and driving method |
| JP6460403B2 (ja) * | 2015-05-12 | 2019-01-30 | Tdk株式会社 | 共振インバータおよび絶縁型共振電源装置 |
| US11128171B1 (en) * | 2020-12-11 | 2021-09-21 | Global Energy Applications, LLC | Supplemental electromagnetic circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55109174A (en) * | 1979-02-09 | 1980-08-22 | Nec Corp | Rectifier circuit using field effect transistor |
| US4519024A (en) * | 1983-09-02 | 1985-05-21 | At&T Bell Laboratories | Two-terminal transistor rectifier circuit arrangement |
| US4953068A (en) * | 1989-11-08 | 1990-08-28 | Unisys Corporation | Full bridge power converter with multiple zero voltage resonant transition switching |
| JPH07308062A (ja) * | 1994-05-13 | 1995-11-21 | Nippon Telegr & Teleph Corp <Ntt> | 一石フォワードコンバータ |
| US5774350A (en) * | 1995-04-07 | 1998-06-30 | Sgs-Thomson Microelectronics S.A. | Integrated low dissipation power controller |
| US5815384A (en) * | 1997-05-14 | 1998-09-29 | The United States Of American As Represented By The Secretary Of The Navy | Transformer which uses bi-directional synchronous rectification to transform the voltage of an input signal into an output signal having a different voltage and method for effectuating same |
| US5907481A (en) * | 1997-10-31 | 1999-05-25 | Telefonaktiebolaget Lm Ericsson | Double ended isolated D.C.--D.C. converter |
-
1997
- 1997-09-30 JP JP28308897A patent/JP3694578B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-29 US US09/161,830 patent/US6137698A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11113254A (ja) | 1999-04-23 |
| US6137698A (en) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3694578B2 (ja) | スイッチング電源、及び二次巻線の電圧整流方法 | |
| JP3447471B2 (ja) | スイッチング電源、及びそのスイッチング電源を用いたサージ電圧吸収方法 | |
| JP2682202B2 (ja) | 電界効果トランジスタを用いた整流回路 | |
| TW465168B (en) | Synchronous rectification in a flyback converter | |
| JP3274431B2 (ja) | スイッチング電源装置 | |
| JPH11332233A (ja) | 電流共振型スイッチング電源 | |
| US9263959B2 (en) | Forward converter with self-driven BJT synchronous rectifier | |
| JP2001333576A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| JP4148570B2 (ja) | 電源装置 | |
| JPH09154276A (ja) | 同期整流回路 | |
| JP3664630B2 (ja) | 電源装置 | |
| JP2004015901A (ja) | 電力変換装置 | |
| JPH114578A (ja) | 電圧変換装置 | |
| JP3534313B2 (ja) | スイッチング電源装置 | |
| JPH03872Y2 (ja) | ||
| JPH0993940A (ja) | 電源回路及びスイッチング電源回路 | |
| JPH0681500B2 (ja) | スイッチング回路 | |
| CA2356187A1 (en) | A synchronous flyback converter | |
| JP3527403B2 (ja) | 電源装置 | |
| JP3409286B2 (ja) | 自励式スイッチング電源回路 | |
| JPH0767273B2 (ja) | スナバ回路 | |
| JPH09312972A (ja) | 整流回路 | |
| JPS645987Y2 (ja) | ||
| JP2001178130A (ja) | スイッチング電源回路 | |
| JP2001136746A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040525 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050527 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080701 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130701 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |