JP3693542B2 - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP3693542B2 JP3693542B2 JP36718699A JP36718699A JP3693542B2 JP 3693542 B2 JP3693542 B2 JP 3693542B2 JP 36718699 A JP36718699 A JP 36718699A JP 36718699 A JP36718699 A JP 36718699A JP 3693542 B2 JP3693542 B2 JP 3693542B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- conductive film
- protective material
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、移動体通信などの電子機器に用いられ、特に高周波回路等に好適に用いられる電子部品の製造方法及び無線端末装置に関するものである。特に、絶縁性の基台上に導電膜又は抵抗膜を設けた電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
図１０は従来のインダクタンス素子を示す側面図である。図１０において、１は四角柱状または、円柱状の基台、２は基台１の上に形成された導電膜、３は導電膜２に設けられた溝、４は導電膜２の上に積層された保護材である。
【０００３】
この様な電子部品は、溝３の間隔などを調整することによって、所定の特性に調整する。
【０００４】
先行例としては、特開平７−３０７２０１号公報，特開平７−２９７０３３号公報，特開平５−１２９１３３号公報，特開平１−２３８００３号公報，実開昭５７−１１７６３６号公報，特開平５−２９９２５０号公報等がある。
【０００５】
また、インダクタンス素子のＱ値などを向上させるために、インダクタンス素子の両端面に端子電極等を設けない構成を有するものが提案されている。
【０００６】
この様な構造では、前述の通り、インダクタンス素子で発生した磁束効率の障害となるインダクタンス素子端部の導電性端子の厚さをできるだけ薄くするか０とすることによって、Ｑ値を向上できると共に、インダクタンス素子の端面に端子電極を設けていないので、インダクタンス素子の端部方向に突出する半田などの接合材の長さを短くすることができ、高密度の実装にも適している。
【０００７】
例えば、特開平１１−２３８６３３号公報の様に、端面に絶縁塗料を設けるフィレットレス型のインダクタが提案されている。
【０００８】
【発明が解決しようとする課題】
しかしながら従来の構成では、基台に導電膜を形成した後に、基台端面上の導電膜の上に絶縁塗料を形成した後に、溝等を導電膜に施して、コイル部を形成し、更にその後に絶縁塗料をコイル部を覆うように形成し、そのコイル部を覆う絶縁塗料と基台の端面上に設けられた絶縁塗料との間に設けられた隙間に電極を形成する方法であるので、絶縁塗料を基台の端面上及びコイル部を覆う絶縁塗料を別々に設ける工程が必要となり、工数が多くかかり、生産性が悪いという問題点があった。
【０００９】
本発明は、上記従来の課題を解決するもので、高精度で生産性の良い電子部品の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、（１）柱状の基台のほぼ全面に導電膜を形成し、（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、（３）前記導電膜のほぼ全面に保護材を形成し、（４）前記基台の両端面側の側面上に形成された保護材を除去して前記導電膜の一部を露出させ、（５）前記露出した導電膜の一部の上に塗布又はメッキ法を用いて端子部を形成した。
【００１１】
【発明の実施の形態】
請求項１記載の発明は、（１）柱状の基台のほぼ全面に導電膜を形成し、（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、（３）前記導電膜のほぼ全面に保護材を形成し、（４）前記基台の両端面側の側面上に形成された保護材を除去して前記導電膜の一部を露出させ、（５）前記露出した導電膜の一部の上に塗布又はメッキ法を用いて端子部を形成した事を特徴とする電子部品の製造方法としたことによって、端面上の保護材と溝を形成した部分の保護材を一つの工程で作製できるので、生産性が向上する。また、この構成によって、保護材を精度良く取り除くことで、非常に精度の良い端子部を形成できるので、確実に素子の実装性を向上させることができ、しかもＱ値等の劣化を防止することができる。
【００１２】
請求項２記載の発明は、（１）柱状の基台のほぼ全面に導電膜を形成し、（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、（３）前記基台の両端面側の側面上に被覆部材を形成し、（４）前記導電膜のほぼ全面に保護材を形成し、その後に前記被覆部材を取り除くことで前記導電膜の一部を露出させ、（５）前記露出した導電膜の一部の上に塗布又はメッキ法を用いて端子部を形成した事を特徴とする電子部品の製造方法としたことによって、端面上の保護材と溝を形成した部分の保護材を一つの工程で作製できるので、生産性が向上する。また、この構成によって、保護材を精度良く取り除くことで、非常に精度の良い端子部を形成できるので、確実に素子の実装性を向上させることができ、しかもＱ値等の劣化を防止することができる。更に、保護材を除去しない構成であるので、保護材除去の際に、他の部材にダメージを加えることはないので、特性の劣化を生じない。
【００１３】
請求項３記載の発明は、（１）柱状の基台の両端面の全部または一部を除く、前記基台のほぼ全面に導電膜を形成し、（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、（３）前記基台のほぼ全面に保護材を形成し、（４）前記基台の両端面側の側面上に形成された保護材を除去して前記導電膜の一部を露出させ、（５）前記露出させた導電膜の一部の上に塗布又はメッキ法にて端子部を形成した事を特徴とする電子部品の製造方法とする事によって、端面上の保護材と溝を形成した部分の保護材を一つの工程で作製できるので、生産性が向上する。また、この構成によって、保護材を精度良く取り除くことで、非常に精度の良い端子部を形成できるので、確実に素子の実装性を向上させることができ、しかもＱ値等の劣化を防止することができる。また、基台の端面上に導電膜が存在しない部分を設けることができるので、Ｑ値の劣化を更に防止できる。
【００１４】
請求項４記載の発明は、（１）柱状の基台の両端面の全部または一部を除く、前記基台のほぼ全面に導電膜を形成し、（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、（３）前記基台の両端面側の側面上に被覆部材を形成し、（４）前記基台のほぼ全面に保護材を形成し、その後に前記被覆部材を取り除くことで前記導電膜の一部を露出させ、（５）前記露出した導電膜の一部の上に塗布又はメッキ法を用いて端子部を形成した事を特徴とする電子部品の製造方法とする事によって、端面上の保護材と溝を形成した部分の保護材を一つの工程で作製できるので、生産性が向上する。また、この構成によって、保護材を精度良く取り除くことで、非常に精度の良い端子部を形成できるので、確実に素子の実装性を向上させることができ、しかもＱ値等の劣化を防止することができる。更に、保護材を除去しない構成であるので、保護材除去の際に、他の部材にダメージを加えることはないので、特性の劣化を生じない。また、基台の端面上に導電膜が存在しない部分を設けることができるので、Ｑ値の劣化を更に防止できる。
【００１５】
請求項５記載の発明は、前記導電膜に変えて基台上に抵抗膜を設けた事を特徴とする請求項１〜４いずれか１記載の電子部品の製造方法とする事によって、抵抗器でも確実にフィレットレス構造を容易に生産することができる。
【００１７】
以下、本発明における電子部品及び無線端末装置の実施の形態についてインダクタンス素子を例に挙げて具体的に説明する。
【００１８】
図１，図２はそれぞれ本発明の一実施の形態におけるインダクタンス素子を示す側面図及び底面図である。
【００１９】
図１において、１１は絶縁材料などをプレス加工，押し出し法等を施して構成されている基台、１２は基台１１の上に設けられている導電膜で、導電膜１２は、メッキ法やスパッタリング法等の蒸着法等によって基台１１上に形成される。
【００２０】
１３は基台１１及び導電膜１２に設けられた溝で、溝１３は、レーザ光線等を導電膜１２に照射することによって形成したり、導電膜１２に砥石等を当てて機械的に形成されたり、レジストなどを用いた選択的エッチングによって形成されている。
【００２１】
１４は保護材で、保護材１４は基台１１側面上に設けられた導電膜１２上及び基台１１端面上の導電膜１２上にそれぞれ設けられている。
【００２２】
１５，１６はそれぞれ基台１１の少なくとも側面上にそれぞれ取り付けられた端子部である。
【００２３】
また、インダクタンス素子の長さＬ１，幅Ｌ２，高さＬ３は以下の通りとなっていることが好ましい。
【００２４】
Ｌ１＝０．２〜２．０ｍｍ（好ましくは０．３〜０．８ｍｍ）
Ｌ２＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
Ｌ３＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
（なお、Ｌ１，Ｌ２，Ｌ３のそれぞれの寸法誤差は０．０２ｍｍ以下が好ましい。）
Ｌ１が０．２ｍｍ以下であると、必要とするインダクタンスを得ることができない。また、Ｌ１が２．０ｍｍを超えてしまうと、素子自体が大きくなってしまい、電子回路等が形成された基板など（以下回路基板等と略す）回路基板等の小型化ができず、ひいてはその回路基板等を搭載した電子機器等の小型化を行うことができない。また、Ｌ２，Ｌ３それぞれが０．１ｍｍ以下であると、素子自体の機械的強度が弱くなりすぎてしまい、実装装置などで、回路基板等に実装する場合に、素子折れ等が発生することがある。また、Ｌ２，Ｌ３が１．０ｍｍ以上となると、素子が大きくなりすぎて、回路基板等の小型化、ひいては装置の小型化を行うことができない。
【００２５】
以上の様に構成されたインダクタンス素子について、以下各部の詳細な説明をする。
【００２６】
まず、基台１１の形状について説明する。
【００２７】
基台１１は角柱状もしくは円柱状とすることが好ましく、図１，２に示す様に基台１１を角柱状とすることによって、実装性を向上させることができ、素子の転がり等を防止できる等の効果を有する。また、基台１１を角柱状とする中でも特に四角柱状とすることが非常に実装性や、素子の回路基板上での位置決めを容易にする。なお、更に好ましくは底面が正方形の直方体とすることが更に実装性等を向上させることができる。更に、基台１１を角柱状とすることによって構造が非常に簡単になるので、生産性がよく、しかもコスト面が非常に有利になる。
【００２８】
また、基台１１の形状を円柱状とすることによって、後述するように基台１１上に導電膜１２を形成し、その導電膜１２にレーザ加工等によって溝を形成する場合、その溝の深さなどを精度よく形成することができ、特性のばらつきを抑えることができる。なお、図示していないが、基台１１の中央部に段差部を全周に渡って設け、この段差部の中に、導電膜１２と溝１３を設けてコイル部を設けてもよい。
【００２９】
次に基台１１の面取りについて図３を用いて説明する。
【００３０】
図３は基台１１を示す斜視図である。
【００３１】
基台１１の角部１１ｂ，１１ｃには面取りが施されており、その面取りした角部１１ｂ，１１ｃのそれぞれの曲率半径Ｒ１及び角部１１ａの曲率半径Ｒ２は以下の通りに形成されることが好ましい。
【００３２】
０．０３＜Ｒ１＜０．１５（ｍｍ）
０．０１＜Ｒ２（ｍｍ）
Ｒ１が０．０３ｍｍ以下であると、角部１１ｂ，１１ｃが尖った形状となっているので、ちょっとした衝撃などによって角部１１ｂ，１１ｃに欠けなどが生じることがあり、その欠けによって、特性の劣化等が発生したりする。また、Ｒ１が０．１５ｍｍ以上であると、角部１１ｂ，１１ｃが丸くなりすぎて、マンハッタン現象を起こしやすくなり、不具合が生じる。更にＲ２が０．０１ｍｍ以下であると、角部１１ａにバリなどが発生しやすく、素子の特性を大きく左右する導電膜１２の厚みが角部１１ｆと平坦な部分で大きく異なることがあり、素子特性のばらつきが大きくなる。
【００３３】
上記の諸特性を得る材料としては、アルミナを主成分とするセラミック材料が挙げられる。また、アルミナ材料の具体的な材料としては、Ａｌ2Ｏ3が９２重量％以上，ＳｉＯ2が６重量％以下，ＭｇＯが１．５重量％以下，Ｆｅ2Ｏ3が０．１％以下，Ｎａ2Ｏが０．３重量％以下等が挙げられる。
【００３４】
更に、基台１１の構成材料として、フェライト等の磁性材料で構成してもよい。基台１１をフェライト等の磁性材料で構成すると、高いインダクタンスを有する素子を形成することができる。
【００３５】
次に導電膜１２について説明する。
【００３６】
以下具体的に導電膜１２について説明する。
【００３７】
導電膜１２の構成材料としては、銅，銀，金，ニッケルなどの導電材料が挙げられる。この銅，銀，金，ニッケル等の材料には、耐候性等を向上させために所定の元素を添加してもよい。また、導電材料と非金属材料等の合金を用いてもよい。構成材料としてコスト面や耐食性の面及び作り易さの面から銅及びその合金がよく用いられる。導電膜１２の材料として、銅等を用いる場合には、まず、基台１１上に無電解メッキによって下地膜を形成し、その下地膜の上に電解メッキにて所定の銅膜を形成して導電膜１２が形成される。更に、合金等で導電膜１２を形成する場合には、スパッタリング法や蒸着法で構成することが好ましい。
【００３８】
更に、本実施の形態の様に、導電膜１２を例えば銅などで構成し、その膜厚を厚くして自己発熱を抑える場合、導電膜１２に形成される溝１３の幅Ｋ１と溝１３と溝１３の間の導電膜１２の幅Ｋ２は以下の関係を有する事が好ましい。
【００３９】
２０μｍ＞Ｋ１＞１５μｍ
２００μｍ＞Ｋ２＞１００μｍ
特に前述の様に長さＬ１，幅Ｌ２，高さＬ３を、
Ｌ１＝０．２〜２．０ｍｍ（好ましくは０．３〜０．８ｍｍ）
Ｌ２＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
Ｌ３＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
（なお、Ｌ１，Ｌ２，Ｌ３のそれぞれの寸法誤差は０．０２ｍｍ以下が好ましい。）
としたインダクタンス素子とした場合、上述のＫ１，Ｋ２は上述の範囲とすることによって、電気抵抗を小さくすることができ、しかも導電膜１２に形成される溝１３を精度良く形成することができ、更に導電膜１２の膜厚を厚くした場合に確実に溝１３を形成することができる。
【００４０】
導電膜１２は単層で構成してもよいが、多層構造としてもよい。すなわち、構成材料の異なる導電膜１２を複数積層して構成しても良い。例えば、基台１１の上に先ず銅膜を形成し、その上に耐候性の良い金属膜（ニッケル等）を積層する事によって、やや耐候性に問題がある銅の腐食を防止することができる。
【００４１】
導電膜１２の形成方法としては、メッキ法（電解メッキ法や無電解メッキ法など），スパッタリング法，蒸着法等が挙げられる。この形成方法の中でも、量産性がよく、しかも膜厚のばらつきが小さなメッキ法がよく用いられる。
【００４２】
次に保護材１４について説明する。
【００４３】
保護材１４としては、耐候性に優れた有機材料、例えばエポキシ樹脂などの絶縁性を示す材料や電着膜が用いられる。また、保護材１４としては、溝１３の状況等が観測できるような透明度を有する事が好ましい。
【００４４】
特に保護材１４を電着膜で構成することによって、非常に薄くて絶縁性を確保でき、しかも耐熱性も向上させることができる。すなわち、エポキシ樹脂やレジストなどを塗布する方法であると、保護材１４の部分が大きく盛り上がり、回路基板等に実装する場合、素子の端子部と回路基板の配線の間に隙間が生じることがあり、十分な電気的接合を行うことができないことがあるが、電着膜で保護材１４を形成することによって、薄くしかも均一な保護材１４を形成できるので、素子を回路基板などに実装したときに、端子部と配線との間の隙間が非常に小さくなり、配線と基板の端子間の電気的接合は十分に行うことができる。
【００４５】
また、レジストなどを塗布する方法であると、一つ一つの素子にそれぞれテープなどを用いて塗布しなければならないので、工程が多くなり生産性が向上せず、製造コストも低減することはできないが、本実施の形態の様に、電着膜で保護材１４を作製することによって、一度にたくさんの素子に保護材１４を設けることができるので、生産性が向上しコストも低減させることができる。
【００４６】
保護材１４の具体的構成材料としては、アクリル系樹脂，エポキシ系樹脂，フッ素系樹脂，ウレタン系樹脂，ポリイミド系樹脂などの樹脂材料の少なくとも１つで構成された電着樹脂膜によって構成されている。また、保護材１４を電着膜で構成する場合、カチオン系，アニオン系のどちらかを選択する場合には、導電膜１２の構成材料、電着膜の構成材料、インダクタンス素子の使用用途などを考慮して決定することが好ましい。保護材１４は異なる材料で構成された電着膜を積層して構成しても良いし、同一材料を積層しても良く、更には、複数の電着膜を溝部１３の上に並列して設けてもよい。
【００４７】
保護材１４を電着膜で構成する場合、保護材１４の厚さが数十ミクロンで２０Ｖ以上の耐圧を有することが好ましく、しかも半田の融点である１８３℃で、燃焼したり、蒸発しない特性を有するものが好ましい。なお、１８３℃で保護材１４が軟化する程度のものは不具合は生じない。
【００４８】
また、特殊用途などに用いられるインダクタンス素子には、導電膜１２と保護材１４の密着強度を持たせることが重要になってくる場合がある。この場合には、導電膜１２の表面を化学的エッチングすることによって粗面化し、その粗面化した表面に電着膜で構成した保護材１４を設けることが好ましい。
【００４９】
また、導電膜１２を銅を含む材料で構成した場合、電着膜である保護材１４は不均一な膜厚で形成されることがあるので、この場合には、導電膜１２の上にＮｉ等の金属膜を形成し、その金属膜の上に保護材１４を形成しても良い。
【００５０】
なお、保護材１４の厚みとしては５〜４５μｍ程度の厚みとすることが好ましい。
【００５１】
以下、本実施の形態の特徴部分について説明する。
【００５２】
保護材１４は基台１１の端面上に設けられた導電膜１２上と基台１１の側面上に設けられた導電膜１２上にそれぞれ設けられている。
【００５３】
特に保護材１４を端部に設けることによって、基台１１端面上に設けられた導電膜１２の保護を行うことになり、導電膜１２の耐候性や他の材料等よる浸食などを防止することができる。また、保護材１４を基台１１端面上に設けられた導電膜１２上に形成する事によって、端子部１５，１６が基台１１端面上に存在しないかあるいは所定の面積のみ存在することになるので、基台１１端面上に形成される導電材料の厚みを薄くすることができるのでＱ値などを向上させることが得きると共に、半田などの接合材が基台端面から大きく突出しないので、高密度実装にも適している。
【００５４】
図１，２に示す実施の形態１の場合、基台１１の端面上に設けられた保護材１４は基台１１の側面までは延在しておらず、しかも端子部１５，１６は、基台１１の側面のみに形成されている。この様な構成であれば、基台１１の端面に存在する導電性材料の厚みは、導電膜１２の厚みのみとなり、磁束のながれを阻害する物体が僅かであるので、Ｑ値の低下を防止でき、しかも回路基板などに実装した際に、基台１１の端面には端子部１５，１６が存在しないので、基台１１の端面方向に向かって、半田などの接合材が突出することはないので、高密度実装を容易に行うことができる。また、基台１１の端面に設けられた導電膜１２上に保護材１４が設けられているので、容易に端子部１５，１６が基台１１端面上に設けられた導電膜１２上に形成されるのを防止できるので、生産性などが向上する。
【００５５】
図４，５に示す本発明の参考例の形態と、図１，２に示す実施の形態１の相違点は、端子部１５，１６を基台１１の端面上の導電膜１２の上まで延在させた点である。
【００５６】
図４，５に示す参考例の形態では、基台１１の端面上の導電膜１２上にも端子部１５，１６を設けたことによって、回路基板などとの接合の際に、半田等の接合材との接触面積を広くする事ができるので、接合性を向上させることができる。なお、この参考例の場合、基台１１の端面上に多少端子部１５，１６が存在することになり、図１，２に示す実施の形態よりはＱ値の劣化を防止する効果は低減するが、やはり、保護材１４が基台１１端面上の導電膜１２に保護材１４が設けられている分、導電膜１２の保護を行うことができ、特性の劣化等を防止できる。なお、参考例の場合、基台１１端面の面積の５０％以下（好ましくは３０％以下）となるように端子部１５，１６の基台１１端面上における形成面積を特定する事で、Ｑ値の劣化を防止できる。なお、上記接合性を向上させるためには、基台１１端面の面積の２％以上好ましくは５％以上端子部１５，１６の形成面積を確保する事が望ましい。
【００５７】
図６，７に示す実施の形態２では、基台１１の端面上に設けた導電膜１２上に形成した保護材１４を更に、基台１１側面上の導電膜１２上まで延在させた例である。この様な構成であれば、確実に端子部１５，１６が基台１１端面上の導電膜１２の上に存在しないように構成できるので、Ｑ値の向上などを確実に行うことができる。
【００５８】
なお、本実施の形態１，２の場合、端子部１５，１６の最表面と基台１１側面に設けられた保護材１４の最表面をほぼ同じ高さとしたが、回路基板などとの接合性を向上させる場合には、少なくとも、基台１１側面上に設けられた保護材１４の最表面よりも端子部１５，１６の最表面が外方へ突出するように、端子部１５，１６の形成厚さを厚くするなどして構成することが望ましい。
【００５９】
また、上述の様に、端子部１５，１６を保護材１４よりも突出させる構成であると、端子部１５，１６の形成条件などが厳しくしないと端子部１５，１６それぞれの突出高さが異なり、素子が傾いて実装させる事等が考えられる場合には、実施の形態１，２の様に、端子部１５，１６の最表面と保護材１４の最表面をほぼ同じにするか、あるいは、多少端子部１５，１６の最表面を保護材１４の最表面よりもやや窪ませる事が好ましく、この場合には接合強度等に多少問題が生じる可能性はあるが、これらは、実装の際の諸条件を調整することによって、容易に解決できる。
【００６０】
また、本実施の形態１，２では、端子部１５，１６はそれぞれ基台１１の側面全周に渡って環状に設けたが（実施の形態１，２の場合には四角柱状の基台１１の例を示しているので、基台１１の４側面の全て）、少なくとも一部に（実施の形態１，２の場合には、例えば基台１１の１側面上のみに設ける等）設けることで、素子を実装する際に方向性が生じて多少実装特性が劣化するものの、高密度実装を行うことができる。
【００６１】
また、本実施の形態１，２においては、基台１１の端面上に導電膜１２を介して保護材１４を設けたが、基台１１の端面上に導電膜１２を設けずに、基台１１の端面上に直接保護材１４を設けても良い。この様な構成によって、基台１１端面上に導電性部材が存在しないので、Ｑ値などの特性を確実に向上させることができる。
【００６２】
更に、本実施の形態１，２では、基台１１の両端の端面にそれぞれ保護材１４を設けたが、少なくとも一方設けることで、少なくとも基台１１の一方の端面に形成された導電膜１２や基台１１等の特性劣化等を防止できる。更にこの構成によれば、素子の所定の方向を基台１１の一方の端面に設けられた保護材１４を目印にすることによって、決める事ができるので、実装の時などに都合がよい。
【００６３】
また、本実施の形態１，２では、端子部１５，１６を形成する導電膜１２の部分は、他の部分とほぼ同じ厚さとしたが、端子部１５，１６を形成する導電膜１２の部分を他の部分よりも薄くし、端子部１５，１６を厚く形成することによって、端子部１５，１６の膜特性を良好にすることができ、電気的特性などを向上させることができる。
【００６４】
更に、実施の形態１，２では、基台１１の側面上の保護材１４と基台１１の端面上の保護材１４は完全に分離して設けられていたが、各保護材を一体に形成しても良い。例えば素子全体に保護材１４を形成し、少なくとも基台１１の側面上に保護材１４が存在しない開口を設け、その開口に端子部１５，１６を形成しても良く、この構成によって、開口の形状を適宜決定することによって、端子部１５，１６の形状を任意に設計することができ、使用環境や回路基板の状態などによって、好ましい端子部１５，１６形状とすることができる。
【００６５】
端子部１５，１６の構成としては、例えば、下記の様な構成が考えられる。
【００６６】
（１）導電膜１２と同じ材料で端子部１５，１６を構成し、端子部１５，１６は塗布やメッキ法等によって形成される。
【００６７】
（２）導電膜１２と異なる材料で端子部１５，１６を構成し、端子部１５，１６は塗布やメッキ法などで構成する。
【００６８】
（３）導電膜１２上に耐食性を有する耐食膜を形成し、その耐食膜を端子部１５，１６とし、メッキ法などの薄膜形性技術で端子部１５，１６を形成する。
【００６９】
（４）導電膜１２上に接合性を有する接合膜を形成し、その接合膜を端子部１５，１６とし、メッキ法などの薄膜形性技術で端子部１５，１６を形成する。
【００７０】
（５）導電膜１２上に耐食性を有する耐食膜と接合性を有する接合膜を順に積層して形成し、その積層体を端子部１５，１６とし、メッキ法などの薄膜形性技術で端子部１５，１６を形成する。
【００７１】
（６）保護材１４間に露出した導電膜１２自体を端子部１５，１６とする。
【００７２】
耐食膜としては例えば、Ｔｉ，Ｎｉ，Ｗ，Ｃｒ等の腐食しにくい金属膜や、それら金属材料の合金膜（Ｎｉ−Ｃｒ等）等の耐食膜を膜厚０．５〜３μｍの膜厚で構成することが良い。特に、Ｎｉ単体か若しくはＮｉ合金を用いることが、特性面やコスト面等で優れている。
【００７３】
更に、接合膜としては半田や鉛フリーの接合材（Ｓｎ単体もしくはＳｎにＡｇ，Ｃｕ，Ｚｎ，Ｂｉ，Ｉｎの少なくとも一つを含ませた鉛フリー半田等）で構成された接合膜を５〜１０μｍの膜厚で形成しても良い。
【００７４】
以上の様に構成されたインダクタンス素子について、以下その製造方法について説明する。
【００７５】
まず、アルミナ等の絶縁材料をプレス成形や押し出し法によって、例えば数素子から数十素子分の基台１１を作製し次にその基台１１全体にメッキ法やスパッタリング法などによって導電膜１２をほぼ全面に形成するか、或いは、基台１１の端面の全面を除いて或いは基台１１の端面の一部を除いて導電膜１２を形成する。ここで、導電膜１２を基台１１のほぼ全面に形成するという意味合いは、基台１１上の全面に導電膜１２を形成したつもりであるが、製造工程の不具合などによって、導電膜１２の欠陥等が生じ、一部導電膜１２が形成されていない部分が存在する場合でも、本実施の形態の含まれると言うことである。
【００７６】
次に導電膜１２を形成した基台１１にスパイラル状の溝１３を所定間隔で一つ或いは複数個設け、そのスパイラル状の溝１３を挟むように基台１１を切断し、基台１１に導電膜１２と溝１３を形成した半完成の素子を作製する。
【００７７】
溝１３はレーザ加工や切削加工によって作製される。レーザ加工は、非常に生産性が良いので、以下レーザ加工について説明する。まず、基台１１を回転装置に取り付け、基台１１を回転させ、そして基台１１にレーザを照射して導電膜１２及び基台１１の双方を取り除き、スパイラル状の溝１３を形成する。
【００７８】
このときのレーザは、ＹＡＧレーザ，エキシマレーザ，炭酸ガスレーザなどを用いることができ、レーザ光をレンズなどで絞り込むことによって、基台１１に照射する。
【００７９】
更に、溝１３の深さ等は、レーザのパワーを調整し、溝１３の幅等は、レーザ光を絞り込む際のレンズを交換することによって行える。また、導電膜１２の構成材料等によって、レーザの吸収率が異なるので、レーザの種類（レーザの波長）は、導電膜１２の構成材料によって、適宜選択することが好ましい。なお、砥石などを用いて溝１３を形成しても良い。
【００８０】
溝１３を形成した後に、電着法やディップ法などを用いて、保護材１４を形成する。この保護材１４を形成する方法を以下に説明する。
【００８１】
（方法１）
基台１１の全面に導電膜１２を形成し、溝１３を形成した後に、少なくとも導電膜１２全体に保護材１４を形成し、端子部１５，１６を形成しようとする部分に、切削や高エネルギービーム等を照射して、導電膜１２をむき出しにする。むき出しになった導電膜自体を端子部１５，１６とするか、或いは導電膜１２がむき出しになった部分に塗布やメッキ法などを用いて端子部１５．１６を形成する。また、基台１１の端面の全面を除いて或いは基台１１の端面の一部を除いて導電膜１２を形成した場合には、基台１１の端面の少なくとも一部はむき出しになるので、この場合には、保護材１４は基台１１上に直接形成される。
【００８２】
（方法２）
他の方法として、溝１３を形成した後に、保護材１４を形成してはいけない導電膜１２上にレジストなどを塗布し、その後に電着法などで保護材１４を形成し、保護材１４を形成した後に、レジストを取り除いて、導電膜１２をむき出しにし、むき出しになった導電膜１２自体を端子部１５，１６とするか、或いは導電膜１２がむき出しになった部分に塗布やメッキ法などを用いて端子部１５．１６を形成する。また、基台１１の端面の全面を除いて或いは基台１１の端面の一部を除いて導電膜１２を形成した場合には、基台１１の端面の少なくとも一部はむき出しになるので、この場合には、保護材１４は基台１１上に直接形成される。
【００８３】
なお、本実施の形態は、インダクタンス素子について説明したが、絶縁材料によって構成された基台１１の上に導電膜１２を形成する電子部品でも同様な効果を得ることができる。
【００８４】
また、導電膜１２を抵抗膜とすることによって、小型のチップ抵抗器を作製することができ、導電膜１２にスパイラル状の溝１３を設けるのではなく、環状の溝等を設けることによって、導電膜１２を少なくとも２分する事によって、チップコンデンサとしても使用することができる。
【００８５】
図８及び図９はそれぞれ本発明の参考例の形態における無線端末装置を示す斜視図及びブロック図である。図８及び図９において、２９は音声を音声信号に変換するマイク、３０は音声信号を音声に変換するスピーカー、３１はダイヤルボタン等から構成される操作部、３２は着信等を表示する表示部、３３はアンテナ、３４はマイク２９からの音声信号を復調して送信信号に変換する送信部で、送信部３４で作製された送信信号は、アンテナ３３を通して外部に放出される。３５はアンテナ３３で受信した受信信号を音声信号に変換する受信部で、受信部３５で作成された音声信号はスピーカー３０にて音声に変換される。３６は送信部３４，受信部３５，操作部３１，表示部３２を制御する制御部である。
【００８６】
以下その動作の一例について説明する。
【００８７】
先ず、着信があった場合には、受信部３５から制御部３６に着信信号を送出し、制御部３６は、その着信信号に基づいて、表示部３２に所定のキャラクタ等を表示させ、更に操作部３１から着信を受ける旨のボタン等が押されると、信号が制御部３６に送出されて、制御部３６は、着信モードに各部を設定する。即ちアンテナ３３で受信した信号は、受信部３５で音声信号に変換され、音声信号はスピーカー３０から音声として出力されると共に、マイク２９から入力された音声は、音声信号に変換され、送信部３４を介し、アンテナ３３を通して外部に送出される。
【００８８】
次に、発信する場合について説明する。
【００８９】
まず、発信する場合には、操作部３１から発信する旨の信号が、制御部３６に入力される。続いて電話番号やメールアドレス等に相当する信号が操作部３１から制御部３６に送られてくると、制御部３６は送信部３４を介して、電話番号に対応する信号をアンテナ３３から送出する。その送出信号によって、相手方との通信が確立されたら、その旨の信号がアンテナ３３を介し受信部３５を通して制御部３６に送られると、制御部３６は発信モードに各部を設定する。即ちアンテナ３３で受信した信号は、受信部３５で音声信号に変換され、音声信号はスピーカー３０から音声として出力されると共に、マイク２９から入力された音声は、音声信号に変換され、送信部３４を介し、アンテナ３３を通して外部に送出される。
【００９０】
なお、本参考例の形態では、音声を送信受信した例を示したが、音声に限らず、文字データ等の音声以外のデータの送信もしくは受信の少なくとも一方を行う装置についても同様な効果を得ることができる。
【００９１】
上記で説明した電子部品の製造方法によって製造された電子部品は、発信回路，フィルタ回路，アンテナ部及び各段とのマッチング回路周辺部等の高いＱを必要とする箇所の少なくとも一つに用いられ、その数は、一つの無線端末装置に数個〜４０個程度用いられている。上述の様な電子部品を用いることによって、精度良く端子部を形成できるので、Ｑ値劣化を防止でき、装置の特性劣化を防止でき、しかも高密度実装を行えるので、装置内部の回路基板などを小型化できる。
【００９２】
【発明の効果】
本発明は、（１）柱状の基台のほぼ全面に導電膜を形成し、（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、（３）前記導電膜のほぼ全面に保護材を形成し、（４）前記基台の両端面側の側面上に形成された保護材を除去して前記導電膜の一部を露出させ、（５）前記露出した導電膜の一部の上に塗布又はメッキ法を用いて端子部を形成した事によって、端面上の保護材と溝を形成した部分の保護材を一つの工程で作製できるので、生産性が向上する。また、この構成によって、保護材を精度良く取り除くことで、非常に精度の良い端子部を形成できるので、確実に素子の実装性を向上させることができ、しかもＱ値等の劣化を防止することができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態におけるインダクタンス素子を示す側面図
【図２】 本発明の一実施の形態におけるインダクタンス素子を示す底面図
【図３】 基台を示す斜視図
【図４】 本発明の参考例の形態におけるインダクタンス素子を示す側面図
【図５】 本発明の参考例の形態におけるインダクタンス素子を示す底面図
【図６】 本発明の一実施の形態におけるインダクタンス素子を示す側面図
【図７】 本発明の一実施の形態におけるインダクタンス素子を示す底面図
【図８】 本発明の参考例の形態における無線端末装置を示す斜視図
【図９】 本発明の参考例の形態における無線端末装置を示すブロック図
【図１０】 従来のインダクタンス素子を示す側面図
【符号の説明】
１１ 基台
１２ 導電膜
１３ 溝
１４ 保護材
１５，１６ 端子部
３０ スピーカー
３１ 操作部
３２ 表示部
３３ アンテナ
３４ 送信部
３５ 受信部
３６ 制御部
【発明の属する技術分野】
本発明は、移動体通信などの電子機器に用いられ、特に高周波回路等に好適に用いられる電子部品の製造方法及び無線端末装置に関するものである。特に、絶縁性の基台上に導電膜又は抵抗膜を設けた電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
図１０は従来のインダクタンス素子を示す側面図である。図１０において、１は四角柱状または、円柱状の基台、２は基台１の上に形成された導電膜、３は導電膜２に設けられた溝、４は導電膜２の上に積層された保護材である。
【０００３】
この様な電子部品は、溝３の間隔などを調整することによって、所定の特性に調整する。
【０００４】
先行例としては、特開平７−３０７２０１号公報，特開平７−２９７０３３号公報，特開平５−１２９１３３号公報，特開平１−２３８００３号公報，実開昭５７−１１７６３６号公報，特開平５−２９９２５０号公報等がある。
【０００５】
また、インダクタンス素子のＱ値などを向上させるために、インダクタンス素子の両端面に端子電極等を設けない構成を有するものが提案されている。
【０００６】
この様な構造では、前述の通り、インダクタンス素子で発生した磁束効率の障害となるインダクタンス素子端部の導電性端子の厚さをできるだけ薄くするか０とすることによって、Ｑ値を向上できると共に、インダクタンス素子の端面に端子電極を設けていないので、インダクタンス素子の端部方向に突出する半田などの接合材の長さを短くすることができ、高密度の実装にも適している。
【０００７】
例えば、特開平１１−２３８６３３号公報の様に、端面に絶縁塗料を設けるフィレットレス型のインダクタが提案されている。
【０００８】
【発明が解決しようとする課題】
しかしながら従来の構成では、基台に導電膜を形成した後に、基台端面上の導電膜の上に絶縁塗料を形成した後に、溝等を導電膜に施して、コイル部を形成し、更にその後に絶縁塗料をコイル部を覆うように形成し、そのコイル部を覆う絶縁塗料と基台の端面上に設けられた絶縁塗料との間に設けられた隙間に電極を形成する方法であるので、絶縁塗料を基台の端面上及びコイル部を覆う絶縁塗料を別々に設ける工程が必要となり、工数が多くかかり、生産性が悪いという問題点があった。
【０００９】
本発明は、上記従来の課題を解決するもので、高精度で生産性の良い電子部品の製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、（１）柱状の基台のほぼ全面に導電膜を形成し、（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、（３）前記導電膜のほぼ全面に保護材を形成し、（４）前記基台の両端面側の側面上に形成された保護材を除去して前記導電膜の一部を露出させ、（５）前記露出した導電膜の一部の上に塗布又はメッキ法を用いて端子部を形成した。
【００１１】
【発明の実施の形態】
請求項１記載の発明は、（１）柱状の基台のほぼ全面に導電膜を形成し、（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、（３）前記導電膜のほぼ全面に保護材を形成し、（４）前記基台の両端面側の側面上に形成された保護材を除去して前記導電膜の一部を露出させ、（５）前記露出した導電膜の一部の上に塗布又はメッキ法を用いて端子部を形成した事を特徴とする電子部品の製造方法としたことによって、端面上の保護材と溝を形成した部分の保護材を一つの工程で作製できるので、生産性が向上する。また、この構成によって、保護材を精度良く取り除くことで、非常に精度の良い端子部を形成できるので、確実に素子の実装性を向上させることができ、しかもＱ値等の劣化を防止することができる。
【００１２】
請求項２記載の発明は、（１）柱状の基台のほぼ全面に導電膜を形成し、（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、（３）前記基台の両端面側の側面上に被覆部材を形成し、（４）前記導電膜のほぼ全面に保護材を形成し、その後に前記被覆部材を取り除くことで前記導電膜の一部を露出させ、（５）前記露出した導電膜の一部の上に塗布又はメッキ法を用いて端子部を形成した事を特徴とする電子部品の製造方法としたことによって、端面上の保護材と溝を形成した部分の保護材を一つの工程で作製できるので、生産性が向上する。また、この構成によって、保護材を精度良く取り除くことで、非常に精度の良い端子部を形成できるので、確実に素子の実装性を向上させることができ、しかもＱ値等の劣化を防止することができる。更に、保護材を除去しない構成であるので、保護材除去の際に、他の部材にダメージを加えることはないので、特性の劣化を生じない。
【００１３】
請求項３記載の発明は、（１）柱状の基台の両端面の全部または一部を除く、前記基台のほぼ全面に導電膜を形成し、（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、（３）前記基台のほぼ全面に保護材を形成し、（４）前記基台の両端面側の側面上に形成された保護材を除去して前記導電膜の一部を露出させ、（５）前記露出させた導電膜の一部の上に塗布又はメッキ法にて端子部を形成した事を特徴とする電子部品の製造方法とする事によって、端面上の保護材と溝を形成した部分の保護材を一つの工程で作製できるので、生産性が向上する。また、この構成によって、保護材を精度良く取り除くことで、非常に精度の良い端子部を形成できるので、確実に素子の実装性を向上させることができ、しかもＱ値等の劣化を防止することができる。また、基台の端面上に導電膜が存在しない部分を設けることができるので、Ｑ値の劣化を更に防止できる。
【００１４】
請求項４記載の発明は、（１）柱状の基台の両端面の全部または一部を除く、前記基台のほぼ全面に導電膜を形成し、（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、（３）前記基台の両端面側の側面上に被覆部材を形成し、（４）前記基台のほぼ全面に保護材を形成し、その後に前記被覆部材を取り除くことで前記導電膜の一部を露出させ、（５）前記露出した導電膜の一部の上に塗布又はメッキ法を用いて端子部を形成した事を特徴とする電子部品の製造方法とする事によって、端面上の保護材と溝を形成した部分の保護材を一つの工程で作製できるので、生産性が向上する。また、この構成によって、保護材を精度良く取り除くことで、非常に精度の良い端子部を形成できるので、確実に素子の実装性を向上させることができ、しかもＱ値等の劣化を防止することができる。更に、保護材を除去しない構成であるので、保護材除去の際に、他の部材にダメージを加えることはないので、特性の劣化を生じない。また、基台の端面上に導電膜が存在しない部分を設けることができるので、Ｑ値の劣化を更に防止できる。
【００１５】
請求項５記載の発明は、前記導電膜に変えて基台上に抵抗膜を設けた事を特徴とする請求項１〜４いずれか１記載の電子部品の製造方法とする事によって、抵抗器でも確実にフィレットレス構造を容易に生産することができる。
【００１７】
以下、本発明における電子部品及び無線端末装置の実施の形態についてインダクタンス素子を例に挙げて具体的に説明する。
【００１８】
図１，図２はそれぞれ本発明の一実施の形態におけるインダクタンス素子を示す側面図及び底面図である。
【００１９】
図１において、１１は絶縁材料などをプレス加工，押し出し法等を施して構成されている基台、１２は基台１１の上に設けられている導電膜で、導電膜１２は、メッキ法やスパッタリング法等の蒸着法等によって基台１１上に形成される。
【００２０】
１３は基台１１及び導電膜１２に設けられた溝で、溝１３は、レーザ光線等を導電膜１２に照射することによって形成したり、導電膜１２に砥石等を当てて機械的に形成されたり、レジストなどを用いた選択的エッチングによって形成されている。
【００２１】
１４は保護材で、保護材１４は基台１１側面上に設けられた導電膜１２上及び基台１１端面上の導電膜１２上にそれぞれ設けられている。
【００２２】
１５，１６はそれぞれ基台１１の少なくとも側面上にそれぞれ取り付けられた端子部である。
【００２３】
また、インダクタンス素子の長さＬ１，幅Ｌ２，高さＬ３は以下の通りとなっていることが好ましい。
【００２４】
Ｌ１＝０．２〜２．０ｍｍ（好ましくは０．３〜０．８ｍｍ）
Ｌ２＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
Ｌ３＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
（なお、Ｌ１，Ｌ２，Ｌ３のそれぞれの寸法誤差は０．０２ｍｍ以下が好ましい。）
Ｌ１が０．２ｍｍ以下であると、必要とするインダクタンスを得ることができない。また、Ｌ１が２．０ｍｍを超えてしまうと、素子自体が大きくなってしまい、電子回路等が形成された基板など（以下回路基板等と略す）回路基板等の小型化ができず、ひいてはその回路基板等を搭載した電子機器等の小型化を行うことができない。また、Ｌ２，Ｌ３それぞれが０．１ｍｍ以下であると、素子自体の機械的強度が弱くなりすぎてしまい、実装装置などで、回路基板等に実装する場合に、素子折れ等が発生することがある。また、Ｌ２，Ｌ３が１．０ｍｍ以上となると、素子が大きくなりすぎて、回路基板等の小型化、ひいては装置の小型化を行うことができない。
【００２５】
以上の様に構成されたインダクタンス素子について、以下各部の詳細な説明をする。
【００２６】
まず、基台１１の形状について説明する。
【００２７】
基台１１は角柱状もしくは円柱状とすることが好ましく、図１，２に示す様に基台１１を角柱状とすることによって、実装性を向上させることができ、素子の転がり等を防止できる等の効果を有する。また、基台１１を角柱状とする中でも特に四角柱状とすることが非常に実装性や、素子の回路基板上での位置決めを容易にする。なお、更に好ましくは底面が正方形の直方体とすることが更に実装性等を向上させることができる。更に、基台１１を角柱状とすることによって構造が非常に簡単になるので、生産性がよく、しかもコスト面が非常に有利になる。
【００２８】
また、基台１１の形状を円柱状とすることによって、後述するように基台１１上に導電膜１２を形成し、その導電膜１２にレーザ加工等によって溝を形成する場合、その溝の深さなどを精度よく形成することができ、特性のばらつきを抑えることができる。なお、図示していないが、基台１１の中央部に段差部を全周に渡って設け、この段差部の中に、導電膜１２と溝１３を設けてコイル部を設けてもよい。
【００２９】
次に基台１１の面取りについて図３を用いて説明する。
【００３０】
図３は基台１１を示す斜視図である。
【００３１】
基台１１の角部１１ｂ，１１ｃには面取りが施されており、その面取りした角部１１ｂ，１１ｃのそれぞれの曲率半径Ｒ１及び角部１１ａの曲率半径Ｒ２は以下の通りに形成されることが好ましい。
【００３２】
０．０３＜Ｒ１＜０．１５（ｍｍ）
０．０１＜Ｒ２（ｍｍ）
Ｒ１が０．０３ｍｍ以下であると、角部１１ｂ，１１ｃが尖った形状となっているので、ちょっとした衝撃などによって角部１１ｂ，１１ｃに欠けなどが生じることがあり、その欠けによって、特性の劣化等が発生したりする。また、Ｒ１が０．１５ｍｍ以上であると、角部１１ｂ，１１ｃが丸くなりすぎて、マンハッタン現象を起こしやすくなり、不具合が生じる。更にＲ２が０．０１ｍｍ以下であると、角部１１ａにバリなどが発生しやすく、素子の特性を大きく左右する導電膜１２の厚みが角部１１ｆと平坦な部分で大きく異なることがあり、素子特性のばらつきが大きくなる。
【００３３】
上記の諸特性を得る材料としては、アルミナを主成分とするセラミック材料が挙げられる。また、アルミナ材料の具体的な材料としては、Ａｌ2Ｏ3が９２重量％以上，ＳｉＯ2が６重量％以下，ＭｇＯが１．５重量％以下，Ｆｅ2Ｏ3が０．１％以下，Ｎａ2Ｏが０．３重量％以下等が挙げられる。
【００３４】
更に、基台１１の構成材料として、フェライト等の磁性材料で構成してもよい。基台１１をフェライト等の磁性材料で構成すると、高いインダクタンスを有する素子を形成することができる。
【００３５】
次に導電膜１２について説明する。
【００３６】
以下具体的に導電膜１２について説明する。
【００３７】
導電膜１２の構成材料としては、銅，銀，金，ニッケルなどの導電材料が挙げられる。この銅，銀，金，ニッケル等の材料には、耐候性等を向上させために所定の元素を添加してもよい。また、導電材料と非金属材料等の合金を用いてもよい。構成材料としてコスト面や耐食性の面及び作り易さの面から銅及びその合金がよく用いられる。導電膜１２の材料として、銅等を用いる場合には、まず、基台１１上に無電解メッキによって下地膜を形成し、その下地膜の上に電解メッキにて所定の銅膜を形成して導電膜１２が形成される。更に、合金等で導電膜１２を形成する場合には、スパッタリング法や蒸着法で構成することが好ましい。
【００３８】
更に、本実施の形態の様に、導電膜１２を例えば銅などで構成し、その膜厚を厚くして自己発熱を抑える場合、導電膜１２に形成される溝１３の幅Ｋ１と溝１３と溝１３の間の導電膜１２の幅Ｋ２は以下の関係を有する事が好ましい。
【００３９】
２０μｍ＞Ｋ１＞１５μｍ
２００μｍ＞Ｋ２＞１００μｍ
特に前述の様に長さＬ１，幅Ｌ２，高さＬ３を、
Ｌ１＝０．２〜２．０ｍｍ（好ましくは０．３〜０．８ｍｍ）
Ｌ２＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
Ｌ３＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
（なお、Ｌ１，Ｌ２，Ｌ３のそれぞれの寸法誤差は０．０２ｍｍ以下が好ましい。）
としたインダクタンス素子とした場合、上述のＫ１，Ｋ２は上述の範囲とすることによって、電気抵抗を小さくすることができ、しかも導電膜１２に形成される溝１３を精度良く形成することができ、更に導電膜１２の膜厚を厚くした場合に確実に溝１３を形成することができる。
【００４０】
導電膜１２は単層で構成してもよいが、多層構造としてもよい。すなわち、構成材料の異なる導電膜１２を複数積層して構成しても良い。例えば、基台１１の上に先ず銅膜を形成し、その上に耐候性の良い金属膜（ニッケル等）を積層する事によって、やや耐候性に問題がある銅の腐食を防止することができる。
【００４１】
導電膜１２の形成方法としては、メッキ法（電解メッキ法や無電解メッキ法など），スパッタリング法，蒸着法等が挙げられる。この形成方法の中でも、量産性がよく、しかも膜厚のばらつきが小さなメッキ法がよく用いられる。
【００４２】
次に保護材１４について説明する。
【００４３】
保護材１４としては、耐候性に優れた有機材料、例えばエポキシ樹脂などの絶縁性を示す材料や電着膜が用いられる。また、保護材１４としては、溝１３の状況等が観測できるような透明度を有する事が好ましい。
【００４４】
特に保護材１４を電着膜で構成することによって、非常に薄くて絶縁性を確保でき、しかも耐熱性も向上させることができる。すなわち、エポキシ樹脂やレジストなどを塗布する方法であると、保護材１４の部分が大きく盛り上がり、回路基板等に実装する場合、素子の端子部と回路基板の配線の間に隙間が生じることがあり、十分な電気的接合を行うことができないことがあるが、電着膜で保護材１４を形成することによって、薄くしかも均一な保護材１４を形成できるので、素子を回路基板などに実装したときに、端子部と配線との間の隙間が非常に小さくなり、配線と基板の端子間の電気的接合は十分に行うことができる。
【００４５】
また、レジストなどを塗布する方法であると、一つ一つの素子にそれぞれテープなどを用いて塗布しなければならないので、工程が多くなり生産性が向上せず、製造コストも低減することはできないが、本実施の形態の様に、電着膜で保護材１４を作製することによって、一度にたくさんの素子に保護材１４を設けることができるので、生産性が向上しコストも低減させることができる。
【００４６】
保護材１４の具体的構成材料としては、アクリル系樹脂，エポキシ系樹脂，フッ素系樹脂，ウレタン系樹脂，ポリイミド系樹脂などの樹脂材料の少なくとも１つで構成された電着樹脂膜によって構成されている。また、保護材１４を電着膜で構成する場合、カチオン系，アニオン系のどちらかを選択する場合には、導電膜１２の構成材料、電着膜の構成材料、インダクタンス素子の使用用途などを考慮して決定することが好ましい。保護材１４は異なる材料で構成された電着膜を積層して構成しても良いし、同一材料を積層しても良く、更には、複数の電着膜を溝部１３の上に並列して設けてもよい。
【００４７】
保護材１４を電着膜で構成する場合、保護材１４の厚さが数十ミクロンで２０Ｖ以上の耐圧を有することが好ましく、しかも半田の融点である１８３℃で、燃焼したり、蒸発しない特性を有するものが好ましい。なお、１８３℃で保護材１４が軟化する程度のものは不具合は生じない。
【００４８】
また、特殊用途などに用いられるインダクタンス素子には、導電膜１２と保護材１４の密着強度を持たせることが重要になってくる場合がある。この場合には、導電膜１２の表面を化学的エッチングすることによって粗面化し、その粗面化した表面に電着膜で構成した保護材１４を設けることが好ましい。
【００４９】
また、導電膜１２を銅を含む材料で構成した場合、電着膜である保護材１４は不均一な膜厚で形成されることがあるので、この場合には、導電膜１２の上にＮｉ等の金属膜を形成し、その金属膜の上に保護材１４を形成しても良い。
【００５０】
なお、保護材１４の厚みとしては５〜４５μｍ程度の厚みとすることが好ましい。
【００５１】
以下、本実施の形態の特徴部分について説明する。
【００５２】
保護材１４は基台１１の端面上に設けられた導電膜１２上と基台１１の側面上に設けられた導電膜１２上にそれぞれ設けられている。
【００５３】
特に保護材１４を端部に設けることによって、基台１１端面上に設けられた導電膜１２の保護を行うことになり、導電膜１２の耐候性や他の材料等よる浸食などを防止することができる。また、保護材１４を基台１１端面上に設けられた導電膜１２上に形成する事によって、端子部１５，１６が基台１１端面上に存在しないかあるいは所定の面積のみ存在することになるので、基台１１端面上に形成される導電材料の厚みを薄くすることができるのでＱ値などを向上させることが得きると共に、半田などの接合材が基台端面から大きく突出しないので、高密度実装にも適している。
【００５４】
図１，２に示す実施の形態１の場合、基台１１の端面上に設けられた保護材１４は基台１１の側面までは延在しておらず、しかも端子部１５，１６は、基台１１の側面のみに形成されている。この様な構成であれば、基台１１の端面に存在する導電性材料の厚みは、導電膜１２の厚みのみとなり、磁束のながれを阻害する物体が僅かであるので、Ｑ値の低下を防止でき、しかも回路基板などに実装した際に、基台１１の端面には端子部１５，１６が存在しないので、基台１１の端面方向に向かって、半田などの接合材が突出することはないので、高密度実装を容易に行うことができる。また、基台１１の端面に設けられた導電膜１２上に保護材１４が設けられているので、容易に端子部１５，１６が基台１１端面上に設けられた導電膜１２上に形成されるのを防止できるので、生産性などが向上する。
【００５５】
図４，５に示す本発明の参考例の形態と、図１，２に示す実施の形態１の相違点は、端子部１５，１６を基台１１の端面上の導電膜１２の上まで延在させた点である。
【００５６】
図４，５に示す参考例の形態では、基台１１の端面上の導電膜１２上にも端子部１５，１６を設けたことによって、回路基板などとの接合の際に、半田等の接合材との接触面積を広くする事ができるので、接合性を向上させることができる。なお、この参考例の場合、基台１１の端面上に多少端子部１５，１６が存在することになり、図１，２に示す実施の形態よりはＱ値の劣化を防止する効果は低減するが、やはり、保護材１４が基台１１端面上の導電膜１２に保護材１４が設けられている分、導電膜１２の保護を行うことができ、特性の劣化等を防止できる。なお、参考例の場合、基台１１端面の面積の５０％以下（好ましくは３０％以下）となるように端子部１５，１６の基台１１端面上における形成面積を特定する事で、Ｑ値の劣化を防止できる。なお、上記接合性を向上させるためには、基台１１端面の面積の２％以上好ましくは５％以上端子部１５，１６の形成面積を確保する事が望ましい。
【００５７】
図６，７に示す実施の形態２では、基台１１の端面上に設けた導電膜１２上に形成した保護材１４を更に、基台１１側面上の導電膜１２上まで延在させた例である。この様な構成であれば、確実に端子部１５，１６が基台１１端面上の導電膜１２の上に存在しないように構成できるので、Ｑ値の向上などを確実に行うことができる。
【００５８】
なお、本実施の形態１，２の場合、端子部１５，１６の最表面と基台１１側面に設けられた保護材１４の最表面をほぼ同じ高さとしたが、回路基板などとの接合性を向上させる場合には、少なくとも、基台１１側面上に設けられた保護材１４の最表面よりも端子部１５，１６の最表面が外方へ突出するように、端子部１５，１６の形成厚さを厚くするなどして構成することが望ましい。
【００５９】
また、上述の様に、端子部１５，１６を保護材１４よりも突出させる構成であると、端子部１５，１６の形成条件などが厳しくしないと端子部１５，１６それぞれの突出高さが異なり、素子が傾いて実装させる事等が考えられる場合には、実施の形態１，２の様に、端子部１５，１６の最表面と保護材１４の最表面をほぼ同じにするか、あるいは、多少端子部１５，１６の最表面を保護材１４の最表面よりもやや窪ませる事が好ましく、この場合には接合強度等に多少問題が生じる可能性はあるが、これらは、実装の際の諸条件を調整することによって、容易に解決できる。
【００６０】
また、本実施の形態１，２では、端子部１５，１６はそれぞれ基台１１の側面全周に渡って環状に設けたが（実施の形態１，２の場合には四角柱状の基台１１の例を示しているので、基台１１の４側面の全て）、少なくとも一部に（実施の形態１，２の場合には、例えば基台１１の１側面上のみに設ける等）設けることで、素子を実装する際に方向性が生じて多少実装特性が劣化するものの、高密度実装を行うことができる。
【００６１】
また、本実施の形態１，２においては、基台１１の端面上に導電膜１２を介して保護材１４を設けたが、基台１１の端面上に導電膜１２を設けずに、基台１１の端面上に直接保護材１４を設けても良い。この様な構成によって、基台１１端面上に導電性部材が存在しないので、Ｑ値などの特性を確実に向上させることができる。
【００６２】
更に、本実施の形態１，２では、基台１１の両端の端面にそれぞれ保護材１４を設けたが、少なくとも一方設けることで、少なくとも基台１１の一方の端面に形成された導電膜１２や基台１１等の特性劣化等を防止できる。更にこの構成によれば、素子の所定の方向を基台１１の一方の端面に設けられた保護材１４を目印にすることによって、決める事ができるので、実装の時などに都合がよい。
【００６３】
また、本実施の形態１，２では、端子部１５，１６を形成する導電膜１２の部分は、他の部分とほぼ同じ厚さとしたが、端子部１５，１６を形成する導電膜１２の部分を他の部分よりも薄くし、端子部１５，１６を厚く形成することによって、端子部１５，１６の膜特性を良好にすることができ、電気的特性などを向上させることができる。
【００６４】
更に、実施の形態１，２では、基台１１の側面上の保護材１４と基台１１の端面上の保護材１４は完全に分離して設けられていたが、各保護材を一体に形成しても良い。例えば素子全体に保護材１４を形成し、少なくとも基台１１の側面上に保護材１４が存在しない開口を設け、その開口に端子部１５，１６を形成しても良く、この構成によって、開口の形状を適宜決定することによって、端子部１５，１６の形状を任意に設計することができ、使用環境や回路基板の状態などによって、好ましい端子部１５，１６形状とすることができる。
【００６５】
端子部１５，１６の構成としては、例えば、下記の様な構成が考えられる。
【００６６】
（１）導電膜１２と同じ材料で端子部１５，１６を構成し、端子部１５，１６は塗布やメッキ法等によって形成される。
【００６７】
（２）導電膜１２と異なる材料で端子部１５，１６を構成し、端子部１５，１６は塗布やメッキ法などで構成する。
【００６８】
（３）導電膜１２上に耐食性を有する耐食膜を形成し、その耐食膜を端子部１５，１６とし、メッキ法などの薄膜形性技術で端子部１５，１６を形成する。
【００６９】
（４）導電膜１２上に接合性を有する接合膜を形成し、その接合膜を端子部１５，１６とし、メッキ法などの薄膜形性技術で端子部１５，１６を形成する。
【００７０】
（５）導電膜１２上に耐食性を有する耐食膜と接合性を有する接合膜を順に積層して形成し、その積層体を端子部１５，１６とし、メッキ法などの薄膜形性技術で端子部１５，１６を形成する。
【００７１】
（６）保護材１４間に露出した導電膜１２自体を端子部１５，１６とする。
【００７２】
耐食膜としては例えば、Ｔｉ，Ｎｉ，Ｗ，Ｃｒ等の腐食しにくい金属膜や、それら金属材料の合金膜（Ｎｉ−Ｃｒ等）等の耐食膜を膜厚０．５〜３μｍの膜厚で構成することが良い。特に、Ｎｉ単体か若しくはＮｉ合金を用いることが、特性面やコスト面等で優れている。
【００７３】
更に、接合膜としては半田や鉛フリーの接合材（Ｓｎ単体もしくはＳｎにＡｇ，Ｃｕ，Ｚｎ，Ｂｉ，Ｉｎの少なくとも一つを含ませた鉛フリー半田等）で構成された接合膜を５〜１０μｍの膜厚で形成しても良い。
【００７４】
以上の様に構成されたインダクタンス素子について、以下その製造方法について説明する。
【００７５】
まず、アルミナ等の絶縁材料をプレス成形や押し出し法によって、例えば数素子から数十素子分の基台１１を作製し次にその基台１１全体にメッキ法やスパッタリング法などによって導電膜１２をほぼ全面に形成するか、或いは、基台１１の端面の全面を除いて或いは基台１１の端面の一部を除いて導電膜１２を形成する。ここで、導電膜１２を基台１１のほぼ全面に形成するという意味合いは、基台１１上の全面に導電膜１２を形成したつもりであるが、製造工程の不具合などによって、導電膜１２の欠陥等が生じ、一部導電膜１２が形成されていない部分が存在する場合でも、本実施の形態の含まれると言うことである。
【００７６】
次に導電膜１２を形成した基台１１にスパイラル状の溝１３を所定間隔で一つ或いは複数個設け、そのスパイラル状の溝１３を挟むように基台１１を切断し、基台１１に導電膜１２と溝１３を形成した半完成の素子を作製する。
【００７７】
溝１３はレーザ加工や切削加工によって作製される。レーザ加工は、非常に生産性が良いので、以下レーザ加工について説明する。まず、基台１１を回転装置に取り付け、基台１１を回転させ、そして基台１１にレーザを照射して導電膜１２及び基台１１の双方を取り除き、スパイラル状の溝１３を形成する。
【００７８】
このときのレーザは、ＹＡＧレーザ，エキシマレーザ，炭酸ガスレーザなどを用いることができ、レーザ光をレンズなどで絞り込むことによって、基台１１に照射する。
【００７９】
更に、溝１３の深さ等は、レーザのパワーを調整し、溝１３の幅等は、レーザ光を絞り込む際のレンズを交換することによって行える。また、導電膜１２の構成材料等によって、レーザの吸収率が異なるので、レーザの種類（レーザの波長）は、導電膜１２の構成材料によって、適宜選択することが好ましい。なお、砥石などを用いて溝１３を形成しても良い。
【００８０】
溝１３を形成した後に、電着法やディップ法などを用いて、保護材１４を形成する。この保護材１４を形成する方法を以下に説明する。
【００８１】
（方法１）
基台１１の全面に導電膜１２を形成し、溝１３を形成した後に、少なくとも導電膜１２全体に保護材１４を形成し、端子部１５，１６を形成しようとする部分に、切削や高エネルギービーム等を照射して、導電膜１２をむき出しにする。むき出しになった導電膜自体を端子部１５，１６とするか、或いは導電膜１２がむき出しになった部分に塗布やメッキ法などを用いて端子部１５．１６を形成する。また、基台１１の端面の全面を除いて或いは基台１１の端面の一部を除いて導電膜１２を形成した場合には、基台１１の端面の少なくとも一部はむき出しになるので、この場合には、保護材１４は基台１１上に直接形成される。
【００８２】
（方法２）
他の方法として、溝１３を形成した後に、保護材１４を形成してはいけない導電膜１２上にレジストなどを塗布し、その後に電着法などで保護材１４を形成し、保護材１４を形成した後に、レジストを取り除いて、導電膜１２をむき出しにし、むき出しになった導電膜１２自体を端子部１５，１６とするか、或いは導電膜１２がむき出しになった部分に塗布やメッキ法などを用いて端子部１５．１６を形成する。また、基台１１の端面の全面を除いて或いは基台１１の端面の一部を除いて導電膜１２を形成した場合には、基台１１の端面の少なくとも一部はむき出しになるので、この場合には、保護材１４は基台１１上に直接形成される。
【００８３】
なお、本実施の形態は、インダクタンス素子について説明したが、絶縁材料によって構成された基台１１の上に導電膜１２を形成する電子部品でも同様な効果を得ることができる。
【００８４】
また、導電膜１２を抵抗膜とすることによって、小型のチップ抵抗器を作製することができ、導電膜１２にスパイラル状の溝１３を設けるのではなく、環状の溝等を設けることによって、導電膜１２を少なくとも２分する事によって、チップコンデンサとしても使用することができる。
【００８５】
図８及び図９はそれぞれ本発明の参考例の形態における無線端末装置を示す斜視図及びブロック図である。図８及び図９において、２９は音声を音声信号に変換するマイク、３０は音声信号を音声に変換するスピーカー、３１はダイヤルボタン等から構成される操作部、３２は着信等を表示する表示部、３３はアンテナ、３４はマイク２９からの音声信号を復調して送信信号に変換する送信部で、送信部３４で作製された送信信号は、アンテナ３３を通して外部に放出される。３５はアンテナ３３で受信した受信信号を音声信号に変換する受信部で、受信部３５で作成された音声信号はスピーカー３０にて音声に変換される。３６は送信部３４，受信部３５，操作部３１，表示部３２を制御する制御部である。
【００８６】
以下その動作の一例について説明する。
【００８７】
先ず、着信があった場合には、受信部３５から制御部３６に着信信号を送出し、制御部３６は、その着信信号に基づいて、表示部３２に所定のキャラクタ等を表示させ、更に操作部３１から着信を受ける旨のボタン等が押されると、信号が制御部３６に送出されて、制御部３６は、着信モードに各部を設定する。即ちアンテナ３３で受信した信号は、受信部３５で音声信号に変換され、音声信号はスピーカー３０から音声として出力されると共に、マイク２９から入力された音声は、音声信号に変換され、送信部３４を介し、アンテナ３３を通して外部に送出される。
【００８８】
次に、発信する場合について説明する。
【００８９】
まず、発信する場合には、操作部３１から発信する旨の信号が、制御部３６に入力される。続いて電話番号やメールアドレス等に相当する信号が操作部３１から制御部３６に送られてくると、制御部３６は送信部３４を介して、電話番号に対応する信号をアンテナ３３から送出する。その送出信号によって、相手方との通信が確立されたら、その旨の信号がアンテナ３３を介し受信部３５を通して制御部３６に送られると、制御部３６は発信モードに各部を設定する。即ちアンテナ３３で受信した信号は、受信部３５で音声信号に変換され、音声信号はスピーカー３０から音声として出力されると共に、マイク２９から入力された音声は、音声信号に変換され、送信部３４を介し、アンテナ３３を通して外部に送出される。
【００９０】
なお、本参考例の形態では、音声を送信受信した例を示したが、音声に限らず、文字データ等の音声以外のデータの送信もしくは受信の少なくとも一方を行う装置についても同様な効果を得ることができる。
【００９１】
上記で説明した電子部品の製造方法によって製造された電子部品は、発信回路，フィルタ回路，アンテナ部及び各段とのマッチング回路周辺部等の高いＱを必要とする箇所の少なくとも一つに用いられ、その数は、一つの無線端末装置に数個〜４０個程度用いられている。上述の様な電子部品を用いることによって、精度良く端子部を形成できるので、Ｑ値劣化を防止でき、装置の特性劣化を防止でき、しかも高密度実装を行えるので、装置内部の回路基板などを小型化できる。
【００９２】
【発明の効果】
本発明は、（１）柱状の基台のほぼ全面に導電膜を形成し、（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、（３）前記導電膜のほぼ全面に保護材を形成し、（４）前記基台の両端面側の側面上に形成された保護材を除去して前記導電膜の一部を露出させ、（５）前記露出した導電膜の一部の上に塗布又はメッキ法を用いて端子部を形成した事によって、端面上の保護材と溝を形成した部分の保護材を一つの工程で作製できるので、生産性が向上する。また、この構成によって、保護材を精度良く取り除くことで、非常に精度の良い端子部を形成できるので、確実に素子の実装性を向上させることができ、しかもＱ値等の劣化を防止することができる。
【図面の簡単な説明】
【図１】 本発明の一実施の形態におけるインダクタンス素子を示す側面図
【図２】 本発明の一実施の形態におけるインダクタンス素子を示す底面図
【図３】 基台を示す斜視図
【図４】 本発明の参考例の形態におけるインダクタンス素子を示す側面図
【図５】 本発明の参考例の形態におけるインダクタンス素子を示す底面図
【図６】 本発明の一実施の形態におけるインダクタンス素子を示す側面図
【図７】 本発明の一実施の形態におけるインダクタンス素子を示す底面図
【図８】 本発明の参考例の形態における無線端末装置を示す斜視図
【図９】 本発明の参考例の形態における無線端末装置を示すブロック図
【図１０】 従来のインダクタンス素子を示す側面図
【符号の説明】
１１ 基台
１２ 導電膜
１３ 溝
１４ 保護材
１５，１６ 端子部
３０ スピーカー
３１ 操作部
３２ 表示部
３３ アンテナ
３４ 送信部
３５ 受信部
３６ 制御部
Claims (5)
- （１）柱状の基台のほぼ全面に導電膜を形成し、
（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、
（３）前記導電膜のほぼ全面に保護材を形成し、
（４）前記基台の両端面側の側面上に形成された保護材を除去して前記導電膜の一部を露出させ、
（５）前記露出した導電膜の一部の上に塗布又はメッキ法を用いて端子部を形成した事を特徴とする電子部品の製造方法。 - （１）柱状の基台のほぼ全面に導電膜を形成し、
（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、
（３）前記基台の両端面側の側面上に被覆部材を形成し、
（４）前記導電膜のほぼ全面に保護材を形成し、その後に前記被覆部材を取り除くことで前記導電膜の一部を露出させ、
（５）前記露出した導電膜の一部の上に塗布又はメッキ法を用いて端子部を形成した事を特徴とする電子部品の製造方法。 - （１）柱状の基台の両端面の全部または一部を除く、前記基台のほぼ全面に導電膜を形成し、
（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、
（３）前記基台のほぼ全面に保護材を形成し、
（４）前記基台の両端面側の側面上に形成された保護材を除去して前記導電膜の一部を露出させ、
（５）前記露出させた導電膜の一部の上に塗布又はメッキ法にて端子部を形成した事を特徴とする電子部品の製造方法。 - （１）柱状の基台の両端面の全部または一部を除く、前記基台のほぼ全
面に導電膜を形成し、
（２）前記基台の側面上の前記導電膜にスパイラル状に溝を形成し、
（３）前記基台の両端面側の側面上に被覆部材を形成し、
（４）前記基台のほぼ全面に保護材を形成し、その後に前記被覆部材を取り除くことで前記導電膜の一部を露出させ、
（５）前記露出した導電膜の一部の上に塗布又はメッキ法を用いて端子部を形成した事を特徴とする電子部品の製造方法。 - 前記導電膜に変えて基台上に抵抗膜を設けた事を特徴とする請求項１〜４いずれか１記載の電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36718699A JP3693542B2 (ja) | 1999-12-24 | 1999-12-24 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36718699A JP3693542B2 (ja) | 1999-12-24 | 1999-12-24 | 電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001185425A JP2001185425A (ja) | 2001-07-06 |
| JP3693542B2 true JP3693542B2 (ja) | 2005-09-07 |
Family
ID=18488690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36718699A Expired - Fee Related JP3693542B2 (ja) | 1999-12-24 | 1999-12-24 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3693542B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115403A (ja) | 2001-10-03 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
| JP4433138B2 (ja) * | 2003-03-28 | 2010-03-17 | Ｔｄｋ株式会社 | 電子部品の外層形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06290989A (ja) * | 1993-03-31 | 1994-10-18 | Taiyo Yuden Co Ltd | チップ状回路部品 |
| JP3097603B2 (ja) * | 1997-06-13 | 2000-10-10 | 松下電器産業株式会社 | インダクタンス素子及び無線端末装置 |
| JPH11238633A (ja) * | 1998-02-20 | 1999-08-31 | Matsushita Electric Ind Co Ltd | チップインダクタおよびその製造方法 |
| JP2947266B1 (ja) * | 1998-04-20 | 1999-09-13 | 松下電器産業株式会社 | インダクタンス素子及び無線端末装置 |
-
1999
- 1999-12-24 JP JP36718699A patent/JP3693542B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001185425A (ja) | 2001-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100785651B1 (ko) | 칩 안테나, 이를 이용한 무선 단말 장치와 무선 통신시스템 및 그 제조 방법 | |
| US8505192B2 (en) | Manufacturing method of common mode filter | |
| CA2205634C (en) | Electric component having conductor film formed on insulative base | |
| KR100339227B1 (ko) | 전자 부품 및 무선 단말 장치 | |
| JP3693542B2 (ja) | 電子部品の製造方法 | |
| JP3097603B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP3334684B2 (ja) | 電子部品及び無線端末装置 | |
| JP2947266B1 (ja) | インダクタンス素子及び無線端末装置 | |
| JP3093660B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP4141645B2 (ja) | チップアンテナ及び無線端末装置 | |
| JP3750529B2 (ja) | チップアンテナ及び無線端末装置 | |
| JP2001326522A (ja) | チップアンテナ及び無線端末装置 | |
| JP3283838B2 (ja) | 電子部品及び製造方法及び無線端末装置 | |
| JP3083482B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP2001015341A (ja) | 電子部品及び無線端末装置 | |
| JP2001267131A (ja) | 電子部品及び無線端末装置 | |
| JP3339480B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP3283778B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP2001267135A (ja) | 電子部品及び製造方法及び無線端末装置 | |
| JP3283814B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP2001267132A (ja) | 電子部品及び無線端末装置 | |
| JP2002025825A (ja) | 電子部品及び無線端末装置 | |
| JP3289824B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP2007194992A (ja) | 複合電子部品及び無線回路モジュール並びに複合電子部の製造方法 | |
| JP2002164727A (ja) | チップアンテナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050621 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |