JP3681869B2 - 電圧形インバータ装置 - Google Patents
電圧形インバータ装置 Download PDFInfo
- Publication number
- JP3681869B2 JP3681869B2 JP24132197A JP24132197A JP3681869B2 JP 3681869 B2 JP3681869 B2 JP 3681869B2 JP 24132197 A JP24132197 A JP 24132197A JP 24132197 A JP24132197 A JP 24132197A JP 3681869 B2 JP3681869 B2 JP 3681869B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- switching
- inverter
- carrier wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Control Of Ac Motors In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＰＷＭ制御方式の電圧形インバータ装置に関する。
【０００２】
【従来の技術】
従来、可変速制御される誘導電動機等の交流モータの制御装置としては、図１２に示すようなＰＷＭ制御方式の電圧形多重インバータ装置が知られている。
図１２に示すインバータ装置は、２組の３相インバータをリアクトルで結合した２重形インバータであり、直流電源１０ａ，１０ｂ、単位インバータ１１ａ，１１ｂ、結合リアクトル１２ａ，１２ｂで構成され、交流モータ１３に可変周波数、可変電圧の交流電力を供給する。
【０００３】
単位インバータ１１ａ，１ｂは、ゲートターンオフサイリスタやトランジスタ等の自己消弧能力を持つ半導体スイッチング素子で構成され、搬送波シフト回路１４、パルス幅変調回路（以下単にＰＷＭ回路と呼ぶ）１５ａ，１５ｂで構成される制御回路により制御される。
【０００４】
ここで、上記電圧形多重インバータ装置の動作を簡単に説明すると、３相出力電圧基準信号Ｅｕ，Ｅｖ，ＥｗをＰＷＭ回路１５ａ，１５ｂにそれぞれ入力し、また搬送波信号ＣＹを一方の組のＰＷＭ回路１５ａに入力すると共に、搬送波シフト回路１４で１８０度シフトした搬送波信号ＣＹ２を他方の組のＰＷＭ回路１５ｂに入力し、その変調信号で単位インバータ１１ａ，１１ｂを駆動制御している。
【０００５】
このときのデッドタイムについては、検討を簡単にするためここではその説明を省略する。
ところで、多重形インバータにおいて、そのＰＷＭ信号は搬送波信号の位相をずらすことが一般的に行われている（電気学会発行：オーム社発売：「半導体電力変換回路」Ｐ．125 〜126 ）。
【０００６】
図１２に示すインバータ装置の作用を図１３に示すタイムチャートを用いて説明する。
図１３において、Ｕ，ＶはＵ相、Ｖ相の電圧基準信号であり、ＣＹは単位インバータ１１ａ側の搬送波信号、ＣＹ２は単位インバータ１１ｂ側の搬送波信号である。従って、ＰＷＭ回路１５ａ，１５ｂでパルス幅変調された信号により単位インバータ１１ａ，１１ｂを制御することにより、１相の出力波形は直流電圧の半分の大きさの方形波として等価的に示されるので、単位インバータ１１ａのＵ相出力電圧Ｖuaと、単位インバータ１１ｂのＵ相出力電圧Ｖubは図１３に示すようになる。
【０００７】
ここで、ＶuaとＶubの波形を見ると、相互のスイッチングタイミングが交互になっている。Ｕ相の合成出力電圧ＶｕはＶuaとＶubを加算したものであり、＋と−に交互に振れる波形ではなく、電圧基準が＋の領域では＋と０を交互に振れる波形となり、単位インバータの波形よりも正弦波に近いきれいな波形になる。また、このＶｕの波形はスイッチング回数が単位インバータの２倍となることが分かる。同様にＶ相の合成出力電圧ＶｖはＶvaとＶvbを加算したものとなる。
【０００８】
このように多重化することは、単純な容量アップだけでなく、出力電圧に含まれる高調波の次数を高い方へ移動させ、合成出力電圧波形をより正弦波に近付けることを目的としている。
【０００９】
このような２重化の方法として、単相インバータを３つ使用して３相インバータとしたり、出力トランスで直列に結合したものや、直流電源側を絶縁して単位インバータの出力を直列接続したもの等が知られているが、それらについても合成される波形は全く同一である。さらに、３重化以上の多重化を行った場合も考え方は同一である。
【００１０】
一方、制御方法としてヒステリシスコンパレータを用いた電流追従制御回路によってＰＷＭ信号を得る方式（電気学会発行：オーム社発売：「半導体電力変換回路」Ｐ．143 〜144 ）もある。
【００１１】
【発明が解決しようとする課題】
しかし、図１３の線間電圧波形を細かく見ると、Ｕ相とＶ相の合成出力電圧波形において、Ｕ相とＶ相のスイッチングタイミングが同時に逆方向に重なる部分があるため、Ｗ相の合成出力電圧Ｖw 波形の図示Ａ点での電圧ステップが他に比べて２倍の大きさになっている。
【００１２】
インバータ装置の負荷としてモータを考えた場合、モータまでのケーブルのインダクタンスとモータ内の浮遊容量により振動でスイッチング電圧の最大２倍の電圧がモータ端子に加わる。
【００１３】
上記のように電圧ステップが他の２倍となるＡ点部分の電圧がモータ端子に加わるとモータ端子にさらにこの２倍の電圧が印加することがあるため、巻線の絶縁破壊につながることがある。特に高圧モータの場合には、巻線の絶縁耐量に余裕が少ないため、問題となっていた。
【００１４】
また、線間電圧としてそのピーク値を１とした場合、０．５以上を出力する領域では０まで下がる必要はなく、０．５と１の間を交互に繰返せば良いはずである。つまり、従来のＰＷＭ方式のインバータの出力電圧波形としては、搬送波信号をシフトさせてスイッチングが重ならないようにするという本来の目的が十分に達成できないという問題があった。
【００１５】
一方、ヒステリシスコンパレータを用いた電流追従制御回路によってＰＷＭ信号を得る方式にあっては、基準となる搬送波が存在しないので、３相のスイッチングタイミングは独立であり、逆方向のスイッチングタイミングがあり得る。したがって、上述した多重化の例と同様に線間電圧でのジャンプ電圧が２倍になることがあり、同様の問題があった。
【００１６】
本発明は上記のような問題点を解決するためなされたもので、スイッチングサージ電圧を低減でき、単位インバータの定格容量を最大に使用することができるインバータ装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は上記の目的を達成するため、次のような手段により電圧形インバータ装置を構成するものである。
請求項１に対応する発明は、搬送波と基準電圧とを比較して得られるスイッチング信号により複数の単相インバータにより構成された多相インバータをスイッチング制御して可変周波数、可変電圧の交流電力を負荷に供給する電圧形インバータ装置において、多相インバータの多重化数に応じた数でかつ同一タイミングで同一方向に変化する搬送波を生成する搬送波処理手段と、この搬送波処理手段より得られる各搬送波を多相インバータの各相の電圧基準と比較し、各相に対応する単相インバータのスイッチング信号により制御する制御手段と、この制御手段より得られる単相インバータのスイッチング信号を各相の単相インバータに振分けて順次出力する振分手段とを備える。
【００２０】
請求項２に対応する発明は、搬送波と基準電圧とを比較して得られるスイッチング信号により複数の単相インバータを組合せて１相とする多相インバータをスイッチング制御して可変周波数、可変電圧の交流電力を負荷に供給する電圧形インバータ装置において、多相インバータの多重化数に応じた数でかつ同一タイミングで同一方向に変化する搬送波を生成する搬送波処理手段と、この搬送波処理手段より得られる各搬送波を多相インバータの各相の電圧基準と比較し、各相に対応するスイッチング信号を得る制御手段と、この制御手段より出力される各相に対応するスイッチング信号を各相の単相インバータに対応するスイッチング信号に分配する分配手段と、この分配手段により各相に分配されたスイッチング信号を特定のスイッチング素子に集中しないように再分配する再分配手段とを備える。
【００２１】
請求項３に対応する発明は、搬送波と基準電圧とを比較して得られるスイッチング信号により多相インバータをスイッチング制御して可変周波数、可変電圧の交流電力を負荷に供給する電圧形インバータ装置において、各相に対応する電流基準と前記多相インバータの各相の出力電流との偏差値とが入力され、この偏差値をもとにヒステリシスコンパレータを用いてスイッチング信号を得る電流追従制御手段と、この電流追従制御手段により生成されたスイッチング信号のスイッチング方向を検出する検出手段と、この検出手段の出力信号を基に所定時間逆方向のスイッチング信号の出力を禁止することで前記多相インバータの各相の出力電圧が相間で逆方向に重ならないスイッチング信号により制御する制御手段を備える。
【００２２】
従って、上記のような構成の電圧形インバータ装置にあっては、インバータの出力に含まれるスイッチングサージ電圧を下げることができ、誘導負荷にダメージを与えるサージ電圧を低減することができる。
【００２３】
また、多重化を構成する場合には、単位インバータのパワーバランスを取ることができ、各インバータを構成するスイッチング半導体素子のロスを平均化できるので、バランスがとれない場合の定格の低減が必要なく、単位インバータの定格容量を最大に使用することが可能となる。
【００２４】
【発明の実施の形態】
以下本発明の実施の形態を図面を参照して説明する。
図１は本発明による電圧形多重インバータ装置の第１の実施の形態を示す回路図であり、図１２と同一部分には同一符号を付してその説明を省略し、ここでは異なる点について述べる。
【００２５】
第１の実施の形態では、図１に示すように搬送波信号ＣＹを搬送波処理回路 （以下搬送波段積み回路と呼ぶ）１６に入力して第１の搬送波信号Ｃ１、第２の搬送波信号Ｃ２とし、これをＰＷＭ回路１５ａ，１５ｂにそれぞれ加えるようにしたものである。
【００２６】
この搬送波段積み回路１６は、一方が搬送波ＣＹと基準設定回路１６−１に設定された規準値＋１とを加算器１６−２により加算し、他方が搬送波ＣＹと基準設定回路１６−３に設定された規準値−１とを加算器１６−４により加算し、これら加算器１６−２，１６−４で加算された信号を分割回路１６ａ，１６ｂにそれぞれ入力して１／２に分割し第１の搬送波Ｃ１、第２の搬送波Ｃ２とするもので、これをカスケード方式と呼ぶ。
【００２７】
従って、この搬送波段積み回路１６に搬送波ＣＹを入力することで、搬送波の正のピーク値を＋１、負のピーク値を−１としたとき、０を波形の最小値として＋１との間で変化する第１の搬送波と、−１を波形の最小値として０との間で第１の搬送波と同一タイミングで同一方向に変化する第２の搬送波が得られる。
【００２８】
次に上記第１の実施の形態の作用を図２により説明する。
図２において、Ｕ，ＶはＵ相、Ｖ相の電圧基準信号であり、Ｃ１は単位インバータ１１ａ側の搬送波信号、Ｃ２は単位インバータ１１ｂ側の搬送波信号である。
【００２９】
ここで、搬送波信号ＣＹが搬送波段積み回路１６に入力されると、この搬送波信号ＣＹは、一方が（ＣＹ−１）／２＝Ｃ２，他方が（ＣＹ＋１）／２＝Ｃ１となってＰＷＭ回路１５ａ，１５ｂに入力される。
【００３０】
従って、ＰＷＭ回路１５ａ，１５ｂでＵ相の電圧基準信号と搬送波信号Ｃ１，Ｃ２とを比較して得られるスイッチング信号により単位インバータ１１ａ，１１ｂを制御すると、単位インバータ１１ａのＵ相出力電圧Ｖuaと、単位インバータ１１ｂのＵ相出力電圧Ｖubは図２に示すようになり、Ｕ相の合成出力電圧ＶｕはＶuaとＶubを加算したものとなる。同様にＶ相の合成出力電圧ＶｖはＶvaとＶvbを加算したものとなる。
【００３１】
図２を見ると、このようにして得られた相電圧の合成出力波形は図１３と殆ど変わらないが、合成出力の線間電圧波形は図１３に比べて大幅に改善されていることが分かる。即ち、図２に示す合成出力の線間電圧波形は図１３に示すＡ点のような２倍のスイッチングがなく、線間電圧としてそのピーク値を１とした場合、０．５以上を出力する領域では線間電圧が０まで下がることのないきれいな波形となる。
【００３２】
ここで、図２と図１３について比較してみるに、図２と図１３の差異は各相のスイッチングの元となる搬送波の位相が関係している。即ち、図１３の位相シフト方式はどの時点で見ても２つの搬送波は増加方向と減少方向になっているが、図２のカスケード方式ではどの時点においても搬送波の増減方向は同じである。従って、ＰＷＭ回路１５ａ，１５ｂでは、電圧基準と搬送波を比較してスィッチング信号を作成しているため、搬送波が増加方向か、減少方向かでスイッチングのジャンプ方向が変わる。
【００３３】
その結果、図１３ではＵ相とＶ相が同時に逆方向にジャンプするため、２倍のジャンプ電圧が発生する。
これに対して、図２ではどの区間でもＵ相とＶ相のジャンプ方向は同じなので、２倍のジャンプ電圧が発生することがなく、また線間電圧としてそのピーク値１に対して０．５以上を出力する領域では０まで下がることもない。
【００３４】
このように第１の実施の形態では、３相の単位インバータ１１ａ，１１ｂを多重化したインバータ装置において、各単位インバータに対応するＰＷＭ回路１５ａ，１５ｂに電圧基準と共に加えられる搬送波を搬送波段積回路１６に入力し、この搬送波段積回路１６により搬送波の正のピーク値を＋１、負のピーク値を−１としたとき、０を波形の最小値として＋１との間で変化する第１の搬送波と、−１を波形の最小値として０との間で第１の搬送波と同一タイミングで同一方向に変化する第２の搬送波を得て各相の基準電圧と比較してスイッチング方向が同時に逆方向にならないスイッチングタイミングを作成したので、単位インバータ１１ａ，１１ｂのスイッチングが相間で重なって相間電圧に２倍のスイッチング電圧の発生を防止することができ、また搬送波半周期毎に相間でのスイッチング方向を揃えることができ、線間電圧波形を改善することができる。
【００３５】
図３は本発明による電圧形多重インバータ装置の第２の実施の形態を示す回路図であり、図１と同一部分には同一符号を付してその説明を省略し、ここでは異なる点について述べる。
【００３６】
第２の実施の形態において、第１の実施の形態と異なる点は３つの単相インバータ１９ａ，１９ｂ，１９ｃを用いて３相インバータとしたこと、Ｂ相側のスイッチング信号を反転して使用したこと、結合リアクトルが不要なこと以外は図１の構成と同様である。
【００３７】
このような構成のインバータ装置において、Ｂ相側の波形は図１に対して逆極性になっているが、Ｕ相の出力電圧は単相インバータのＡ相側からＢ相側の電位を引いたものであるため、図１のＵ相合成出力と全く同一となる。
【００３８】
従って、線間電圧も図１と同様にきれいな波形になることは明らかであり、第１の実施の形態と全く同様にインバータの出力に含まれるスイッチングサージ電圧を下げることができ、モータ巻線にダメージ与えるサージ電圧を低減することができる。
【００３９】
図４は本発明による電圧形多重インバータ装置の第３の実施の形態を示す回路図であり、図３と同一部分には同一符号を付してその説明を省略し、ここでは異なる点について述べる。
【００４０】
第３の実施の形態において、第２の実施の形態と異なる点はＰＷＭ回路１５ａ，１５ｂの出力側にスイッチング単相振分回路２０ａ，２０ｂ，２０ｃを設け、このスイッチング単相振分回路２０ａ，２０ｂ，２０ｃにより振分けられた各相のスイッチング信号により単相インバータ１９ａ，１９ｂ，１９ｃを制御するようにしたものである。
【００４１】
この場合、ＰＷＭ回路１５ａ，１５ｂより出力されるスイッチング信号は次のような減算処理が行われてスイッチング単相振分回路２０ａ，２０ｂ，２０ｃに入力される。即ち、ＰＷＭ回路１５ａ，１５ｂより出力されるＵ相に対応するスイッチング信号はＳｕａからＳｕｂを減算し、Ｖ相に対応するスイッチング信号はＳｖａからＳｖｂを減算し、Ｗ相に対応するスイッチング信号はＳｗａからＳｗｂを減算して得られる各相の信号Ｓｕ，Ｓｖ，Ｓｗがスイッチング単相振分回路２０ａ，２０ｂ，２０ｃにそれぞれ入力される。
【００４２】
次に第３の実施の形態の作用を図５により例えばＵ相の場合について簡単に説明する。
図５では図２のようなインバータ出力電圧波形（＋／−波形）ではなく、スイッチング信号（１／０波形）で示している。従って、図２のＶｕａ，Ｖｕｂと図５のＳｕａ，Ｓｕｂは同一タイミングである。
【００４３】
次にＳｕａ−Ｓｕｂの計算をすることによって、１，０，−１の３値を変化範囲とする信号Ｓｕを得る。この信号Ｓｕは図のＶｕの波形と全く同一であり、スイッチングパターンを示している。
【００４４】
このようにして得られた信号Ｓｕがスイッチング単相振分回路２０ａに入力すると、スイッチング単相振分回路２０ａでは図６に示すような形態に信号を振分けてインバータのスイッチング信号ｕ１ａ，ｕ１ｂを得る。
【００４５】
即ち、図６は単相インバータの出力の取り得る値を状態遷移として示したものである。ここで、単相インバータの出力で＋または−を出力するには１通りしかないが、０を出力するのはＶｕａとＶｕｂの両方を＋電位とするか、−電位とするかの２つの選択があり得る。スイッチング単相振分回路２０ａは、この２通りの状態を交互に使用することによって、図５に示す信号波形ｕ１ａ，ｕ１ｂを得る。
【００４６】
このようにして得られるスイッチング信号は、図２の波形と比べると、Ｕ相出力波形としては同一であるが、個別のスイッチング素子のオン、オフ波形は異なっており、図２に比べてスイッチング素子毎のスイッチングロスのバランスを取ることができる。
【００４７】
上記ではＵ相の場合について述べたが、Ｖ相、Ｗ相の場合についても同様である。
このような構成の第３の実施の形態としても、第１の実施の形態と全く同様にインバータの出力に含まれるスイッチングサージ電圧を下げることができ、モータ巻線にダメージを与えるサージ電圧を低減することができる。
【００４８】
図７は本発明による電圧形多重インバータ装置の第４の実施の形態を示す回路図であり、図４と同一部分には同一符号を付してその説明を省略し、ここでは異なる点について述べる。
【００４９】
第４の実施の形態において、第３の実施の形態と異なる点は図７に示すように２つの単相インバータ１７ａ，１７ｂを用いて１相として３相インバータを構成し、これに伴い４つのＰＷＭ回路１５ａ，１５ｂ，１５ｃ，１５ｄを設け、これらＰＷＭ回路１５ａ，１５ｂ，１５ｃ，１５ｄに３相各相に対応する基準電圧と次のような構成の搬送波段積回路１６より搬送波とを入力し、また各ＰＷＭ回路１５ａ，１５ｂ，１５ｃ，１５ｄより出力されるスイッチング信号を単相インバータに対応するスイッチング信号に分配する分配回路２１およびこの分配回路２１により各相に分配されたスイッチング信号を特定のスイッチング素子に集中しないように振分ける再分配回路１８ａ，１８ｂを設けるものである。
【００５０】
上記搬送波段積回路１６は、搬送波ＣＹと基準設定回路１６−１に設定された規準値＋３とを加算器１６−２により加算して分割回路１６ａに、搬送波ＣＹと基準設定回路１６−３に設定された規準値＋１とを加算器１６−４により加算して分割回路回路１６ｂに、搬送波ＣＹと基準設定回路１６−５に設定された規準値−１とを加算器１６−６により加算して分割回路１６ｃに、搬送波ＣＹと基準設定回路１６−７に設定された規準値−３とを加算器１６−８により加算して分割回路１６ｄにそれぞれ入力してそれぞれ１／４に分割し第１の搬送波Ｃ１、第２の搬送波Ｃ２、第３の搬送波Ｃ３、第４の搬送波Ｃ４として出力するものである。
【００５１】
従って、搬送波段積回路１６に搬送波ＣＹを入力することで、搬送波の正のピーク値を＋１、負のピーク値を−１としたとき、＋０．５を波形の最小値として＋１との間で変化する第１の搬送波と、０を波形の最小値として＋０．５との間で変化する第２の搬送波と、−０．５を波形の最小値として０との間で変化する第３の搬送波と、−１を波形の最小値として−０．５との間で変化する第４の搬送波とを得るもので、これら第１の搬送波乃至第４の搬送波はそれぞれ同一タイミングで同一方向に変化することになる。
【００５２】
また、分配回路２１ａはＰＷＭ回路１５ａ，１５ｂより出力される例えばＵ相のスイッチング信号ＳｕａとＳｕｂとを加算した信号から、ＰＷＭ回路１５ａ，１５ｂより出力されるスイッチング信号ＳｕｃとＳｕｄとを加算した信号を減算して得られる信号Ｓｕを入力して各単相インバータ用の信号ｕ１，ｕ２を得るものであり、再分配回路１８ａ，１８ｂは信号ｕ１，ｕ２より個々のスイッチング信号ｕ１ａ，ｕ１ｂ，ｕ２ａ，ｕ２ｂを得るものである。
【００５３】
ここで、分配回路２１ａと再分配回路１８ａ，１８ｂをまとめた回路を２２ａとし、Ｕ相と同様に構成されたＶ相とＷ相に対応する回路を２２ｂ，２２ｃとして示すもので、これらの回路２２ｂ，２２ｃはＶ相とＷ相に対してもＵ相と同じ処理を行う。
【００５４】
次に第４の実施の形態の作用を図８と図９により簡単に説明する。
搬送波信号ＣＹが搬送波段積回路１６に入力されると、この搬送波信号は第１段目が（ＣＹ＋３）／４＝Ｃ１，第２段目が（ＣＹ＋１）／４＝Ｃ２，第３段目が（ＣＹ−１）／４＝Ｃ３，第４段目が（ＣＹ−３）／４＝Ｃ４となってＰＷＭ回路１５ａ，１５ｂ，１５ｃ，１５ｄに入力される。
【００５５】
各ＰＷＭ回路１５ａ，１５ｂ，１５ｃ，１５ｄでは、例えばＵ相の基準電圧信号Ｅｕと第１乃至第４の搬送波Ｃ１〜Ｃ４とを比較し、スイッチング信号Ｓｕａ，Ｓｕｂ，Ｓｕｃ，Ｓｕｄを出力し、これらは次のような加減算されて分配回路２１ａに入力される。
【００５６】
即ち、（Ｓｕａ＋Ｓｕｂ）−（Ｓｕｃ＋Ｓｕｄ）の演算によりＳｕを得る。この信号Ｓｕは図のＶｕと同一波形であり、Ｕ相のスイッチングパターンを示している。
【００５７】
この信号Ｓｕを分配回路２１ａに入力されると各単相インバータ用の信号ｕ１，ｕ２に分配され、信号ｕ１，ｕ２を再分配回路１８ａ，１８ｂに加えて単相インバータ１７ａに対応するスイッチング素子のスイッチング信号ｕ１ａ，ｕ１ｂと、単相インバータ１７ｂに対応するスイッチング素子のスイッチング信号ｕ２ａ，ｕ２ｂを得る。
【００５８】
ここで、分配回路２１ａの作用を図９により説明する。
図９は単相インバータ２段の合成出力を取り得る値を状態遷移として示したものである。即ち、合成出力＋２を得るには、両方のインバータが＋を出力する必要があり、これを（＋＋）として示す。合成出力＋１を得るには（＋０）と（０＋）の２通りが存在する。合成出力０を得るには，（００）と（＋−）と（−＋）の３通りが存在するが、＋と−の組合せは無駄なので取り得る状態として禁止する。合成出力の−側は＋側と同様なので省略する。
【００５９】
従って、分配回路２１ａは、まずＳｕで示される波形から図９の状態遷移図で２通りある状態を交互に使用するように信号を分配する。
その結果得られたｕ１，ｕ２という信号は単相１段の構成図で説明した単相振分回路と同様の再分配回路１８ａ，１８ｂでスイッチング信号がＡ相とＢ相とが交互になるように振分ける。図８のチャートではｕ１ａ，ｕ１ｂの２つを示している。この波形を見ると個別のスイッチング素子毎のスイッチングロスのバランスを取ることができる。
【００６０】
図１０は本発明による電圧形多重インバータ装置の第５の実施の形態を示す回路図である。
図１０において、１１はゲートターンオフサイリスタやトランジスタ等の自己消弧能力を持つ半導体スイッチング素子で構成された３相のインバータで、このインバータ１１はスイッチング制御により直流電源１０より供給される直流を交流に変換して交流モータ１３に可変周波数、可変電圧の交流電力を供給するものである。
【００６１】
一方、３相インバータ１１の制御系は、電流基準ｉｕ（ｒｅｆ），ｉｖ（ｒｅｆ），ｉｗ（ｒｅｆ）とインバータ１１の出力回路に設けられた図示しない変流器により検出された電流ｉｕ，ｉｖ，ｉｗとを比較し、その偏差値が入力されるヒステリシスコンパレータを用いた電流追従制御回路２３ａ，２３ｂ，２３ｃと、これら電流追従制御回路２３ａ，２３ｂ，２３ｃにより生成されたスイッチング信号ｕ１，ｖ１，ｗ１が入力され、これらの信号のスイッチング方向を検出する検出回路２４と、この検出回路２４の出力信号を基に所定時間逆方向のスイッチング信号の出力を禁止し、所定の信号ｕ２，ｖ２，ｗ２を出力する制御回路２５とを備えて多相インバータの各相の出力電圧が相間で逆方向に重ならないスイッチング信号よりインバータ１１のスイッチング素子を制御するものである。
【００６２】
次に上記第５の実施の形態の作用を図１１により説明する。
図１１において、ｉｕ（ｒｅｆ），ｉｖ（ｒｅｆ），ｉｗ（ｒｅｆ）は電流基準、ｉｕ，ｉｖ，ｉｗはフィードバック電流、ｕ１，ｖ１，ｗ１はヒステリシスコンパレータが生成するスイッチング信号である。
【００６３】
ここで、電流追従制御回路２３ａ，２３ｂ，２３ｃより出力されるスイッチング信号ｕ１，ｖ１，ｗ１が検出回路２４にそれぞれ入力されている状態で、いま検出回路２４により例えばスイッチング信号ｕ１がｔ１時点で０から１に変化したことを検出すると、制御回路２５ではｔ２時点までｔｄ時間の間、禁止信号 （インヒビット）ＩＮＨ−が１となり、スイッチング信号ｕ１の１から０方向の変化を禁止する。
【００６４】
その結果、制御回路２５において、スイッチング信号ｖ１がｔ１時点とｔ２時点の間で１から０に変化するが、信号ｖ２の変化はｔ２時点まで待たされる。また、ｔ３時点でｗ１が１から０になるが、この時には１から０方向の禁止信号ＩＮＨは出ていないため、そのままｗ２が変化できる。
【００６５】
また、制御回路２５において、ｔ２時点から今度は０から１方向の変化を禁止する禁止信号ＩＮＨ＋が１になり、ｔ３時点でｗ１およびｗ２が変化すると、ｔ４時点まで延長される。
【００６６】
このようにすれば、一所定時間逆方向のスイッチング信号の出力を禁止することで多相インバータの各相の出力電圧が相間で逆方向に重ならないスイッチング信号より多相インバータが制御されるので、線間電圧に２倍のスイッチング電圧が現れることを防止できる。
【００６７】
【発明の効果】
以上述べたように本発明によれば、スイッチングサージ電圧を低減でき、単位インバータの定格容量を最大に使用することができるインバータ装置を提供できる。
【図面の簡単な説明】
【図１】本発明によるインバータ装置の第１の実施の形態を示す回路構成図。
【図２】同実施の形態の作用を説明するためのタイムチャート。
【図３】本発明によるインバータ装置の第２の実施の形態を示す回路構成図。
【図４】本発明によるインバータ装置の第３の実施の形態を示す回路構成図。
【図５】同実施の形態の作用を説明するためのタイムチャート。
【図６】同実施の形態における単相振分回路の作用を説明するための図。
【図７】本発明によるインバータ装置の第４の実施の形態を示す回路構成図。
【図８】同実施の形態の作用を説明するためのタイムチャート。
【図９】同実施の形態における再分配回路の作用を説明するための図。
【図１０】本発明によるインバータ装置の第５の実施の形態を示す回路構成図。
【図１１】同実施の形態の作用を説明するためのタイムチャート。
【図１２】従来のインバータ装置の構成例を示す回路図。
【図１３】同装置の作用を説明するためのタイムチャート。
【符号の説明】
１０，１０ａ，１０ｂ……直流電源
１１，１１ａ，１１ｂ……３相の単位インバータ
１２ａ，１２ｂ……結合リアクトル
１３……交流モータ、
１５ａ，１５ｂ……ＰＷＭ回路
１６……搬送波段積み回路
１６−１，１６−３，１６−５，１６−７……基準設定回路
１６−２，１６−４，１６−６，１６−８……加算器
１６ａ，１６ｂ，１６ｃ，１６ｄ……分割回路
１７ａ，１７ｂ，１９ａ，１９ｂ，１９ｃ，１９ｄ……単相インバータ
１８ａ，１８ｂ……再分配回路
２０ａ，２０ｂ，２０ｃ……振分回路
２１ａ……分配回路
２３ａ，２３ｂ，２３ｃ……電流追従制御回路
２４ａ，２４ｂ，２４ｃ……検出回路
２５……制御回路
【発明の属する技術分野】
本発明はＰＷＭ制御方式の電圧形インバータ装置に関する。
【０００２】
【従来の技術】
従来、可変速制御される誘導電動機等の交流モータの制御装置としては、図１２に示すようなＰＷＭ制御方式の電圧形多重インバータ装置が知られている。
図１２に示すインバータ装置は、２組の３相インバータをリアクトルで結合した２重形インバータであり、直流電源１０ａ，１０ｂ、単位インバータ１１ａ，１１ｂ、結合リアクトル１２ａ，１２ｂで構成され、交流モータ１３に可変周波数、可変電圧の交流電力を供給する。
【０００３】
単位インバータ１１ａ，１ｂは、ゲートターンオフサイリスタやトランジスタ等の自己消弧能力を持つ半導体スイッチング素子で構成され、搬送波シフト回路１４、パルス幅変調回路（以下単にＰＷＭ回路と呼ぶ）１５ａ，１５ｂで構成される制御回路により制御される。
【０００４】
ここで、上記電圧形多重インバータ装置の動作を簡単に説明すると、３相出力電圧基準信号Ｅｕ，Ｅｖ，ＥｗをＰＷＭ回路１５ａ，１５ｂにそれぞれ入力し、また搬送波信号ＣＹを一方の組のＰＷＭ回路１５ａに入力すると共に、搬送波シフト回路１４で１８０度シフトした搬送波信号ＣＹ２を他方の組のＰＷＭ回路１５ｂに入力し、その変調信号で単位インバータ１１ａ，１１ｂを駆動制御している。
【０００５】
このときのデッドタイムについては、検討を簡単にするためここではその説明を省略する。
ところで、多重形インバータにおいて、そのＰＷＭ信号は搬送波信号の位相をずらすことが一般的に行われている（電気学会発行：オーム社発売：「半導体電力変換回路」Ｐ．125 〜126 ）。
【０００６】
図１２に示すインバータ装置の作用を図１３に示すタイムチャートを用いて説明する。
図１３において、Ｕ，ＶはＵ相、Ｖ相の電圧基準信号であり、ＣＹは単位インバータ１１ａ側の搬送波信号、ＣＹ２は単位インバータ１１ｂ側の搬送波信号である。従って、ＰＷＭ回路１５ａ，１５ｂでパルス幅変調された信号により単位インバータ１１ａ，１１ｂを制御することにより、１相の出力波形は直流電圧の半分の大きさの方形波として等価的に示されるので、単位インバータ１１ａのＵ相出力電圧Ｖuaと、単位インバータ１１ｂのＵ相出力電圧Ｖubは図１３に示すようになる。
【０００７】
ここで、ＶuaとＶubの波形を見ると、相互のスイッチングタイミングが交互になっている。Ｕ相の合成出力電圧ＶｕはＶuaとＶubを加算したものであり、＋と−に交互に振れる波形ではなく、電圧基準が＋の領域では＋と０を交互に振れる波形となり、単位インバータの波形よりも正弦波に近いきれいな波形になる。また、このＶｕの波形はスイッチング回数が単位インバータの２倍となることが分かる。同様にＶ相の合成出力電圧ＶｖはＶvaとＶvbを加算したものとなる。
【０００８】
このように多重化することは、単純な容量アップだけでなく、出力電圧に含まれる高調波の次数を高い方へ移動させ、合成出力電圧波形をより正弦波に近付けることを目的としている。
【０００９】
このような２重化の方法として、単相インバータを３つ使用して３相インバータとしたり、出力トランスで直列に結合したものや、直流電源側を絶縁して単位インバータの出力を直列接続したもの等が知られているが、それらについても合成される波形は全く同一である。さらに、３重化以上の多重化を行った場合も考え方は同一である。
【００１０】
一方、制御方法としてヒステリシスコンパレータを用いた電流追従制御回路によってＰＷＭ信号を得る方式（電気学会発行：オーム社発売：「半導体電力変換回路」Ｐ．143 〜144 ）もある。
【００１１】
【発明が解決しようとする課題】
しかし、図１３の線間電圧波形を細かく見ると、Ｕ相とＶ相の合成出力電圧波形において、Ｕ相とＶ相のスイッチングタイミングが同時に逆方向に重なる部分があるため、Ｗ相の合成出力電圧Ｖw 波形の図示Ａ点での電圧ステップが他に比べて２倍の大きさになっている。
【００１２】
インバータ装置の負荷としてモータを考えた場合、モータまでのケーブルのインダクタンスとモータ内の浮遊容量により振動でスイッチング電圧の最大２倍の電圧がモータ端子に加わる。
【００１３】
上記のように電圧ステップが他の２倍となるＡ点部分の電圧がモータ端子に加わるとモータ端子にさらにこの２倍の電圧が印加することがあるため、巻線の絶縁破壊につながることがある。特に高圧モータの場合には、巻線の絶縁耐量に余裕が少ないため、問題となっていた。
【００１４】
また、線間電圧としてそのピーク値を１とした場合、０．５以上を出力する領域では０まで下がる必要はなく、０．５と１の間を交互に繰返せば良いはずである。つまり、従来のＰＷＭ方式のインバータの出力電圧波形としては、搬送波信号をシフトさせてスイッチングが重ならないようにするという本来の目的が十分に達成できないという問題があった。
【００１５】
一方、ヒステリシスコンパレータを用いた電流追従制御回路によってＰＷＭ信号を得る方式にあっては、基準となる搬送波が存在しないので、３相のスイッチングタイミングは独立であり、逆方向のスイッチングタイミングがあり得る。したがって、上述した多重化の例と同様に線間電圧でのジャンプ電圧が２倍になることがあり、同様の問題があった。
【００１６】
本発明は上記のような問題点を解決するためなされたもので、スイッチングサージ電圧を低減でき、単位インバータの定格容量を最大に使用することができるインバータ装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明は上記の目的を達成するため、次のような手段により電圧形インバータ装置を構成するものである。
請求項１に対応する発明は、搬送波と基準電圧とを比較して得られるスイッチング信号により複数の単相インバータにより構成された多相インバータをスイッチング制御して可変周波数、可変電圧の交流電力を負荷に供給する電圧形インバータ装置において、多相インバータの多重化数に応じた数でかつ同一タイミングで同一方向に変化する搬送波を生成する搬送波処理手段と、この搬送波処理手段より得られる各搬送波を多相インバータの各相の電圧基準と比較し、各相に対応する単相インバータのスイッチング信号により制御する制御手段と、この制御手段より得られる単相インバータのスイッチング信号を各相の単相インバータに振分けて順次出力する振分手段とを備える。
【００２０】
請求項２に対応する発明は、搬送波と基準電圧とを比較して得られるスイッチング信号により複数の単相インバータを組合せて１相とする多相インバータをスイッチング制御して可変周波数、可変電圧の交流電力を負荷に供給する電圧形インバータ装置において、多相インバータの多重化数に応じた数でかつ同一タイミングで同一方向に変化する搬送波を生成する搬送波処理手段と、この搬送波処理手段より得られる各搬送波を多相インバータの各相の電圧基準と比較し、各相に対応するスイッチング信号を得る制御手段と、この制御手段より出力される各相に対応するスイッチング信号を各相の単相インバータに対応するスイッチング信号に分配する分配手段と、この分配手段により各相に分配されたスイッチング信号を特定のスイッチング素子に集中しないように再分配する再分配手段とを備える。
【００２１】
請求項３に対応する発明は、搬送波と基準電圧とを比較して得られるスイッチング信号により多相インバータをスイッチング制御して可変周波数、可変電圧の交流電力を負荷に供給する電圧形インバータ装置において、各相に対応する電流基準と前記多相インバータの各相の出力電流との偏差値とが入力され、この偏差値をもとにヒステリシスコンパレータを用いてスイッチング信号を得る電流追従制御手段と、この電流追従制御手段により生成されたスイッチング信号のスイッチング方向を検出する検出手段と、この検出手段の出力信号を基に所定時間逆方向のスイッチング信号の出力を禁止することで前記多相インバータの各相の出力電圧が相間で逆方向に重ならないスイッチング信号により制御する制御手段を備える。
【００２２】
従って、上記のような構成の電圧形インバータ装置にあっては、インバータの出力に含まれるスイッチングサージ電圧を下げることができ、誘導負荷にダメージを与えるサージ電圧を低減することができる。
【００２３】
また、多重化を構成する場合には、単位インバータのパワーバランスを取ることができ、各インバータを構成するスイッチング半導体素子のロスを平均化できるので、バランスがとれない場合の定格の低減が必要なく、単位インバータの定格容量を最大に使用することが可能となる。
【００２４】
【発明の実施の形態】
以下本発明の実施の形態を図面を参照して説明する。
図１は本発明による電圧形多重インバータ装置の第１の実施の形態を示す回路図であり、図１２と同一部分には同一符号を付してその説明を省略し、ここでは異なる点について述べる。
【００２５】
第１の実施の形態では、図１に示すように搬送波信号ＣＹを搬送波処理回路 （以下搬送波段積み回路と呼ぶ）１６に入力して第１の搬送波信号Ｃ１、第２の搬送波信号Ｃ２とし、これをＰＷＭ回路１５ａ，１５ｂにそれぞれ加えるようにしたものである。
【００２６】
この搬送波段積み回路１６は、一方が搬送波ＣＹと基準設定回路１６−１に設定された規準値＋１とを加算器１６−２により加算し、他方が搬送波ＣＹと基準設定回路１６−３に設定された規準値−１とを加算器１６−４により加算し、これら加算器１６−２，１６−４で加算された信号を分割回路１６ａ，１６ｂにそれぞれ入力して１／２に分割し第１の搬送波Ｃ１、第２の搬送波Ｃ２とするもので、これをカスケード方式と呼ぶ。
【００２７】
従って、この搬送波段積み回路１６に搬送波ＣＹを入力することで、搬送波の正のピーク値を＋１、負のピーク値を−１としたとき、０を波形の最小値として＋１との間で変化する第１の搬送波と、−１を波形の最小値として０との間で第１の搬送波と同一タイミングで同一方向に変化する第２の搬送波が得られる。
【００２８】
次に上記第１の実施の形態の作用を図２により説明する。
図２において、Ｕ，ＶはＵ相、Ｖ相の電圧基準信号であり、Ｃ１は単位インバータ１１ａ側の搬送波信号、Ｃ２は単位インバータ１１ｂ側の搬送波信号である。
【００２９】
ここで、搬送波信号ＣＹが搬送波段積み回路１６に入力されると、この搬送波信号ＣＹは、一方が（ＣＹ−１）／２＝Ｃ２，他方が（ＣＹ＋１）／２＝Ｃ１となってＰＷＭ回路１５ａ，１５ｂに入力される。
【００３０】
従って、ＰＷＭ回路１５ａ，１５ｂでＵ相の電圧基準信号と搬送波信号Ｃ１，Ｃ２とを比較して得られるスイッチング信号により単位インバータ１１ａ，１１ｂを制御すると、単位インバータ１１ａのＵ相出力電圧Ｖuaと、単位インバータ１１ｂのＵ相出力電圧Ｖubは図２に示すようになり、Ｕ相の合成出力電圧ＶｕはＶuaとＶubを加算したものとなる。同様にＶ相の合成出力電圧ＶｖはＶvaとＶvbを加算したものとなる。
【００３１】
図２を見ると、このようにして得られた相電圧の合成出力波形は図１３と殆ど変わらないが、合成出力の線間電圧波形は図１３に比べて大幅に改善されていることが分かる。即ち、図２に示す合成出力の線間電圧波形は図１３に示すＡ点のような２倍のスイッチングがなく、線間電圧としてそのピーク値を１とした場合、０．５以上を出力する領域では線間電圧が０まで下がることのないきれいな波形となる。
【００３２】
ここで、図２と図１３について比較してみるに、図２と図１３の差異は各相のスイッチングの元となる搬送波の位相が関係している。即ち、図１３の位相シフト方式はどの時点で見ても２つの搬送波は増加方向と減少方向になっているが、図２のカスケード方式ではどの時点においても搬送波の増減方向は同じである。従って、ＰＷＭ回路１５ａ，１５ｂでは、電圧基準と搬送波を比較してスィッチング信号を作成しているため、搬送波が増加方向か、減少方向かでスイッチングのジャンプ方向が変わる。
【００３３】
その結果、図１３ではＵ相とＶ相が同時に逆方向にジャンプするため、２倍のジャンプ電圧が発生する。
これに対して、図２ではどの区間でもＵ相とＶ相のジャンプ方向は同じなので、２倍のジャンプ電圧が発生することがなく、また線間電圧としてそのピーク値１に対して０．５以上を出力する領域では０まで下がることもない。
【００３４】
このように第１の実施の形態では、３相の単位インバータ１１ａ，１１ｂを多重化したインバータ装置において、各単位インバータに対応するＰＷＭ回路１５ａ，１５ｂに電圧基準と共に加えられる搬送波を搬送波段積回路１６に入力し、この搬送波段積回路１６により搬送波の正のピーク値を＋１、負のピーク値を−１としたとき、０を波形の最小値として＋１との間で変化する第１の搬送波と、−１を波形の最小値として０との間で第１の搬送波と同一タイミングで同一方向に変化する第２の搬送波を得て各相の基準電圧と比較してスイッチング方向が同時に逆方向にならないスイッチングタイミングを作成したので、単位インバータ１１ａ，１１ｂのスイッチングが相間で重なって相間電圧に２倍のスイッチング電圧の発生を防止することができ、また搬送波半周期毎に相間でのスイッチング方向を揃えることができ、線間電圧波形を改善することができる。
【００３５】
図３は本発明による電圧形多重インバータ装置の第２の実施の形態を示す回路図であり、図１と同一部分には同一符号を付してその説明を省略し、ここでは異なる点について述べる。
【００３６】
第２の実施の形態において、第１の実施の形態と異なる点は３つの単相インバータ１９ａ，１９ｂ，１９ｃを用いて３相インバータとしたこと、Ｂ相側のスイッチング信号を反転して使用したこと、結合リアクトルが不要なこと以外は図１の構成と同様である。
【００３７】
このような構成のインバータ装置において、Ｂ相側の波形は図１に対して逆極性になっているが、Ｕ相の出力電圧は単相インバータのＡ相側からＢ相側の電位を引いたものであるため、図１のＵ相合成出力と全く同一となる。
【００３８】
従って、線間電圧も図１と同様にきれいな波形になることは明らかであり、第１の実施の形態と全く同様にインバータの出力に含まれるスイッチングサージ電圧を下げることができ、モータ巻線にダメージ与えるサージ電圧を低減することができる。
【００３９】
図４は本発明による電圧形多重インバータ装置の第３の実施の形態を示す回路図であり、図３と同一部分には同一符号を付してその説明を省略し、ここでは異なる点について述べる。
【００４０】
第３の実施の形態において、第２の実施の形態と異なる点はＰＷＭ回路１５ａ，１５ｂの出力側にスイッチング単相振分回路２０ａ，２０ｂ，２０ｃを設け、このスイッチング単相振分回路２０ａ，２０ｂ，２０ｃにより振分けられた各相のスイッチング信号により単相インバータ１９ａ，１９ｂ，１９ｃを制御するようにしたものである。
【００４１】
この場合、ＰＷＭ回路１５ａ，１５ｂより出力されるスイッチング信号は次のような減算処理が行われてスイッチング単相振分回路２０ａ，２０ｂ，２０ｃに入力される。即ち、ＰＷＭ回路１５ａ，１５ｂより出力されるＵ相に対応するスイッチング信号はＳｕａからＳｕｂを減算し、Ｖ相に対応するスイッチング信号はＳｖａからＳｖｂを減算し、Ｗ相に対応するスイッチング信号はＳｗａからＳｗｂを減算して得られる各相の信号Ｓｕ，Ｓｖ，Ｓｗがスイッチング単相振分回路２０ａ，２０ｂ，２０ｃにそれぞれ入力される。
【００４２】
次に第３の実施の形態の作用を図５により例えばＵ相の場合について簡単に説明する。
図５では図２のようなインバータ出力電圧波形（＋／−波形）ではなく、スイッチング信号（１／０波形）で示している。従って、図２のＶｕａ，Ｖｕｂと図５のＳｕａ，Ｓｕｂは同一タイミングである。
【００４３】
次にＳｕａ−Ｓｕｂの計算をすることによって、１，０，−１の３値を変化範囲とする信号Ｓｕを得る。この信号Ｓｕは図のＶｕの波形と全く同一であり、スイッチングパターンを示している。
【００４４】
このようにして得られた信号Ｓｕがスイッチング単相振分回路２０ａに入力すると、スイッチング単相振分回路２０ａでは図６に示すような形態に信号を振分けてインバータのスイッチング信号ｕ１ａ，ｕ１ｂを得る。
【００４５】
即ち、図６は単相インバータの出力の取り得る値を状態遷移として示したものである。ここで、単相インバータの出力で＋または−を出力するには１通りしかないが、０を出力するのはＶｕａとＶｕｂの両方を＋電位とするか、−電位とするかの２つの選択があり得る。スイッチング単相振分回路２０ａは、この２通りの状態を交互に使用することによって、図５に示す信号波形ｕ１ａ，ｕ１ｂを得る。
【００４６】
このようにして得られるスイッチング信号は、図２の波形と比べると、Ｕ相出力波形としては同一であるが、個別のスイッチング素子のオン、オフ波形は異なっており、図２に比べてスイッチング素子毎のスイッチングロスのバランスを取ることができる。
【００４７】
上記ではＵ相の場合について述べたが、Ｖ相、Ｗ相の場合についても同様である。
このような構成の第３の実施の形態としても、第１の実施の形態と全く同様にインバータの出力に含まれるスイッチングサージ電圧を下げることができ、モータ巻線にダメージを与えるサージ電圧を低減することができる。
【００４８】
図７は本発明による電圧形多重インバータ装置の第４の実施の形態を示す回路図であり、図４と同一部分には同一符号を付してその説明を省略し、ここでは異なる点について述べる。
【００４９】
第４の実施の形態において、第３の実施の形態と異なる点は図７に示すように２つの単相インバータ１７ａ，１７ｂを用いて１相として３相インバータを構成し、これに伴い４つのＰＷＭ回路１５ａ，１５ｂ，１５ｃ，１５ｄを設け、これらＰＷＭ回路１５ａ，１５ｂ，１５ｃ，１５ｄに３相各相に対応する基準電圧と次のような構成の搬送波段積回路１６より搬送波とを入力し、また各ＰＷＭ回路１５ａ，１５ｂ，１５ｃ，１５ｄより出力されるスイッチング信号を単相インバータに対応するスイッチング信号に分配する分配回路２１およびこの分配回路２１により各相に分配されたスイッチング信号を特定のスイッチング素子に集中しないように振分ける再分配回路１８ａ，１８ｂを設けるものである。
【００５０】
上記搬送波段積回路１６は、搬送波ＣＹと基準設定回路１６−１に設定された規準値＋３とを加算器１６−２により加算して分割回路１６ａに、搬送波ＣＹと基準設定回路１６−３に設定された規準値＋１とを加算器１６−４により加算して分割回路回路１６ｂに、搬送波ＣＹと基準設定回路１６−５に設定された規準値−１とを加算器１６−６により加算して分割回路１６ｃに、搬送波ＣＹと基準設定回路１６−７に設定された規準値−３とを加算器１６−８により加算して分割回路１６ｄにそれぞれ入力してそれぞれ１／４に分割し第１の搬送波Ｃ１、第２の搬送波Ｃ２、第３の搬送波Ｃ３、第４の搬送波Ｃ４として出力するものである。
【００５１】
従って、搬送波段積回路１６に搬送波ＣＹを入力することで、搬送波の正のピーク値を＋１、負のピーク値を−１としたとき、＋０．５を波形の最小値として＋１との間で変化する第１の搬送波と、０を波形の最小値として＋０．５との間で変化する第２の搬送波と、−０．５を波形の最小値として０との間で変化する第３の搬送波と、−１を波形の最小値として−０．５との間で変化する第４の搬送波とを得るもので、これら第１の搬送波乃至第４の搬送波はそれぞれ同一タイミングで同一方向に変化することになる。
【００５２】
また、分配回路２１ａはＰＷＭ回路１５ａ，１５ｂより出力される例えばＵ相のスイッチング信号ＳｕａとＳｕｂとを加算した信号から、ＰＷＭ回路１５ａ，１５ｂより出力されるスイッチング信号ＳｕｃとＳｕｄとを加算した信号を減算して得られる信号Ｓｕを入力して各単相インバータ用の信号ｕ１，ｕ２を得るものであり、再分配回路１８ａ，１８ｂは信号ｕ１，ｕ２より個々のスイッチング信号ｕ１ａ，ｕ１ｂ，ｕ２ａ，ｕ２ｂを得るものである。
【００５３】
ここで、分配回路２１ａと再分配回路１８ａ，１８ｂをまとめた回路を２２ａとし、Ｕ相と同様に構成されたＶ相とＷ相に対応する回路を２２ｂ，２２ｃとして示すもので、これらの回路２２ｂ，２２ｃはＶ相とＷ相に対してもＵ相と同じ処理を行う。
【００５４】
次に第４の実施の形態の作用を図８と図９により簡単に説明する。
搬送波信号ＣＹが搬送波段積回路１６に入力されると、この搬送波信号は第１段目が（ＣＹ＋３）／４＝Ｃ１，第２段目が（ＣＹ＋１）／４＝Ｃ２，第３段目が（ＣＹ−１）／４＝Ｃ３，第４段目が（ＣＹ−３）／４＝Ｃ４となってＰＷＭ回路１５ａ，１５ｂ，１５ｃ，１５ｄに入力される。
【００５５】
各ＰＷＭ回路１５ａ，１５ｂ，１５ｃ，１５ｄでは、例えばＵ相の基準電圧信号Ｅｕと第１乃至第４の搬送波Ｃ１〜Ｃ４とを比較し、スイッチング信号Ｓｕａ，Ｓｕｂ，Ｓｕｃ，Ｓｕｄを出力し、これらは次のような加減算されて分配回路２１ａに入力される。
【００５６】
即ち、（Ｓｕａ＋Ｓｕｂ）−（Ｓｕｃ＋Ｓｕｄ）の演算によりＳｕを得る。この信号Ｓｕは図のＶｕと同一波形であり、Ｕ相のスイッチングパターンを示している。
【００５７】
この信号Ｓｕを分配回路２１ａに入力されると各単相インバータ用の信号ｕ１，ｕ２に分配され、信号ｕ１，ｕ２を再分配回路１８ａ，１８ｂに加えて単相インバータ１７ａに対応するスイッチング素子のスイッチング信号ｕ１ａ，ｕ１ｂと、単相インバータ１７ｂに対応するスイッチング素子のスイッチング信号ｕ２ａ，ｕ２ｂを得る。
【００５８】
ここで、分配回路２１ａの作用を図９により説明する。
図９は単相インバータ２段の合成出力を取り得る値を状態遷移として示したものである。即ち、合成出力＋２を得るには、両方のインバータが＋を出力する必要があり、これを（＋＋）として示す。合成出力＋１を得るには（＋０）と（０＋）の２通りが存在する。合成出力０を得るには，（００）と（＋−）と（−＋）の３通りが存在するが、＋と−の組合せは無駄なので取り得る状態として禁止する。合成出力の−側は＋側と同様なので省略する。
【００５９】
従って、分配回路２１ａは、まずＳｕで示される波形から図９の状態遷移図で２通りある状態を交互に使用するように信号を分配する。
その結果得られたｕ１，ｕ２という信号は単相１段の構成図で説明した単相振分回路と同様の再分配回路１８ａ，１８ｂでスイッチング信号がＡ相とＢ相とが交互になるように振分ける。図８のチャートではｕ１ａ，ｕ１ｂの２つを示している。この波形を見ると個別のスイッチング素子毎のスイッチングロスのバランスを取ることができる。
【００６０】
図１０は本発明による電圧形多重インバータ装置の第５の実施の形態を示す回路図である。
図１０において、１１はゲートターンオフサイリスタやトランジスタ等の自己消弧能力を持つ半導体スイッチング素子で構成された３相のインバータで、このインバータ１１はスイッチング制御により直流電源１０より供給される直流を交流に変換して交流モータ１３に可変周波数、可変電圧の交流電力を供給するものである。
【００６１】
一方、３相インバータ１１の制御系は、電流基準ｉｕ（ｒｅｆ），ｉｖ（ｒｅｆ），ｉｗ（ｒｅｆ）とインバータ１１の出力回路に設けられた図示しない変流器により検出された電流ｉｕ，ｉｖ，ｉｗとを比較し、その偏差値が入力されるヒステリシスコンパレータを用いた電流追従制御回路２３ａ，２３ｂ，２３ｃと、これら電流追従制御回路２３ａ，２３ｂ，２３ｃにより生成されたスイッチング信号ｕ１，ｖ１，ｗ１が入力され、これらの信号のスイッチング方向を検出する検出回路２４と、この検出回路２４の出力信号を基に所定時間逆方向のスイッチング信号の出力を禁止し、所定の信号ｕ２，ｖ２，ｗ２を出力する制御回路２５とを備えて多相インバータの各相の出力電圧が相間で逆方向に重ならないスイッチング信号よりインバータ１１のスイッチング素子を制御するものである。
【００６２】
次に上記第５の実施の形態の作用を図１１により説明する。
図１１において、ｉｕ（ｒｅｆ），ｉｖ（ｒｅｆ），ｉｗ（ｒｅｆ）は電流基準、ｉｕ，ｉｖ，ｉｗはフィードバック電流、ｕ１，ｖ１，ｗ１はヒステリシスコンパレータが生成するスイッチング信号である。
【００６３】
ここで、電流追従制御回路２３ａ，２３ｂ，２３ｃより出力されるスイッチング信号ｕ１，ｖ１，ｗ１が検出回路２４にそれぞれ入力されている状態で、いま検出回路２４により例えばスイッチング信号ｕ１がｔ１時点で０から１に変化したことを検出すると、制御回路２５ではｔ２時点までｔｄ時間の間、禁止信号 （インヒビット）ＩＮＨ−が１となり、スイッチング信号ｕ１の１から０方向の変化を禁止する。
【００６４】
その結果、制御回路２５において、スイッチング信号ｖ１がｔ１時点とｔ２時点の間で１から０に変化するが、信号ｖ２の変化はｔ２時点まで待たされる。また、ｔ３時点でｗ１が１から０になるが、この時には１から０方向の禁止信号ＩＮＨは出ていないため、そのままｗ２が変化できる。
【００６５】
また、制御回路２５において、ｔ２時点から今度は０から１方向の変化を禁止する禁止信号ＩＮＨ＋が１になり、ｔ３時点でｗ１およびｗ２が変化すると、ｔ４時点まで延長される。
【００６６】
このようにすれば、一所定時間逆方向のスイッチング信号の出力を禁止することで多相インバータの各相の出力電圧が相間で逆方向に重ならないスイッチング信号より多相インバータが制御されるので、線間電圧に２倍のスイッチング電圧が現れることを防止できる。
【００６７】
【発明の効果】
以上述べたように本発明によれば、スイッチングサージ電圧を低減でき、単位インバータの定格容量を最大に使用することができるインバータ装置を提供できる。
【図面の簡単な説明】
【図１】本発明によるインバータ装置の第１の実施の形態を示す回路構成図。
【図２】同実施の形態の作用を説明するためのタイムチャート。
【図３】本発明によるインバータ装置の第２の実施の形態を示す回路構成図。
【図４】本発明によるインバータ装置の第３の実施の形態を示す回路構成図。
【図５】同実施の形態の作用を説明するためのタイムチャート。
【図６】同実施の形態における単相振分回路の作用を説明するための図。
【図７】本発明によるインバータ装置の第４の実施の形態を示す回路構成図。
【図８】同実施の形態の作用を説明するためのタイムチャート。
【図９】同実施の形態における再分配回路の作用を説明するための図。
【図１０】本発明によるインバータ装置の第５の実施の形態を示す回路構成図。
【図１１】同実施の形態の作用を説明するためのタイムチャート。
【図１２】従来のインバータ装置の構成例を示す回路図。
【図１３】同装置の作用を説明するためのタイムチャート。
【符号の説明】
１０，１０ａ，１０ｂ……直流電源
１１，１１ａ，１１ｂ……３相の単位インバータ
１２ａ，１２ｂ……結合リアクトル
１３……交流モータ、
１５ａ，１５ｂ……ＰＷＭ回路
１６……搬送波段積み回路
１６−１，１６−３，１６−５，１６−７……基準設定回路
１６−２，１６−４，１６−６，１６−８……加算器
１６ａ，１６ｂ，１６ｃ，１６ｄ……分割回路
１７ａ，１７ｂ，１９ａ，１９ｂ，１９ｃ，１９ｄ……単相インバータ
１８ａ，１８ｂ……再分配回路
２０ａ，２０ｂ，２０ｃ……振分回路
２１ａ……分配回路
２３ａ，２３ｂ，２３ｃ……電流追従制御回路
２４ａ，２４ｂ，２４ｃ……検出回路
２５……制御回路
Claims (3)
- 搬送波と基準電圧とを比較して得られるスイッチング信号により複数の単相インバータにより構成された多相インバータをスイッチング制御して可変周波数、可変電圧の交流電力を負荷に供給する電圧形インバータ装置において、
多相インバータの多重化数に応じた数でかつ同一タイミングで同一方向に変化する搬送波を生成する搬送波処理手段と、この搬送波処理手段より得られる各搬送波を多相インバータの各相の電圧基準と比較し、各相に対応する単相インバータのスイッチング信号により制御する制御手段と、この制御手段より得られる単相インバータのスイッチング信号を各相の単相インバータに振分けて順次出力する振分手段とを備えたことを特徴とする電圧形インバータ装置。 - 搬送波と基準電圧とを比較して得られるスイッチング信号により複数の単相インバータを組合せて１相とする多相インバータをスイッチング制御して可変周波数、可変電圧の交流電力を負荷に供給する電圧形インバータ装置において、
多相インバータの多重化数に応じた数でかつ同一タイミングで同一方向に変化する搬送波を生成する搬送波処理手段と、この搬送波処理手段より得られる各搬送波を多相インバータの各相の電圧基準と比較し、各相に対応するスイッチング信号を得る制御手段と、この制御手段より出力される各相に対応するスイッチング信号を各相の単相インバータに対応するスイッチング信号に分配する分配手段と、この分配手段により各相に分配されたスイッチング信号を特定のスイッチング素子に集中しないように再分配する再分配手段とを備えたことを特徴とする電圧形インバータ装置。 - 搬送波と基準電圧とを比較して得られるスイッチング信号により多相インバータをスイッチング制御して可変周波数、可変電圧の交流電力を負荷に供給する電圧形インバータ装置において、
各相に対応する電流基準と前記多相インバータの各相の出力電流との偏差値とが入力され、この偏差値をもとにヒステリシスコンパレータを用いてスイッチング信号を得る電流追従制御手段と、この電流追従制御手段により生成されたスイッチング信号のスイッチング方向を検出する検出手段と、この検出手段の出力信号を基に所定時間逆方向のスイッチング信号の出力を禁止することで前記多相インバータの各相の出力電圧が相間で逆方向に重ならないスイッチング信号により制御する制御手段を備えたことを特徴とする電圧形インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24132197A JP3681869B2 (ja) | 1997-09-05 | 1997-09-05 | 電圧形インバータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24132197A JP3681869B2 (ja) | 1997-09-05 | 1997-09-05 | 電圧形インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1189281A JPH1189281A (ja) | 1999-03-30 |
| JP3681869B2 true JP3681869B2 (ja) | 2005-08-10 |
Family
ID=17072566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24132197A Expired - Lifetime JP3681869B2 (ja) | 1997-09-05 | 1997-09-05 | 電圧形インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3681869B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5121755B2 (ja) * | 2009-02-26 | 2013-01-16 | 三菱電機株式会社 | 電力変換装置 |
| JP6116804B2 (ja) * | 2012-02-14 | 2017-04-19 | 株式会社東芝 | 中性点クランプ式インバータ |
| JP2014201198A (ja) * | 2013-04-04 | 2014-10-27 | トヨタ自動車株式会社 | 電動パワーステアリング装置 |
-
1997
- 1997-09-05 JP JP24132197A patent/JP3681869B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1189281A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Siami et al. | Simplified finite control set-model predictive control for matrix converter-fed PMSM drives | |
| US6005788A (en) | Hybrid topology for multilevel power conversion | |
| KR100272395B1 (ko) | 다중결합된 전력변환장치 및 그 제어방법 | |
| EP2897279A1 (en) | Multilevel converter systems and methods with swithced capacitor voltage balancing | |
| JP6676229B1 (ja) | 電力変換装置 | |
| JP4862475B2 (ja) | 交流−交流直接変換装置のスイッチングパターン生成方法 | |
| EP3093976B1 (en) | Electric power conversion system | |
| JP6818191B1 (ja) | 電力変換装置 | |
| Corzine | Multilevel converters | |
| JPH0834695B2 (ja) | 電力変換方法、電力変換装置およびその電力変換装置を用いた圧延システム | |
| JP3856689B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JP4147373B2 (ja) | インバータの制御方法 | |
| Loh et al. | Reduced common mode carrier-based modulation strategies for cascaded multilevel inverters | |
| JPH1023760A (ja) | 電圧形ｐｗｍ変換器の制御方法 | |
| JP3681869B2 (ja) | 電圧形インバータ装置 | |
| JP4862476B2 (ja) | 交流−交流直接変換装置のスイッチングパターン生成方法 | |
| Rahman et al. | Space vector pulse width modulation scheme for three to seven phase direct matrix converter | |
| WO2007129755A1 (ja) | 交流－交流直接変換装置のスイッチングパターン生成方法 | |
| JP2906616B2 (ja) | 並列多重インバータ | |
| JP2004120968A (ja) | 電力変換装置 | |
| Tsoumas et al. | Optimal hybrid modulation of the 5LANPC converter | |
| JPH11252992A (ja) | 電力変換装置 | |
| Melo et al. | Hybrid open-end and NPC AC six-phase machine drive systems | |
| JP4177983B2 (ja) | 多重電力変換器とその制御方法 | |
| JP4096501B2 (ja) | 電力変換器の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040325 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040924 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050202 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050519 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |