JP3680649B2 - ピーククリップ回路 - Google Patents

ピーククリップ回路 Download PDF

Info

Publication number
JP3680649B2
JP3680649B2 JP21638299A JP21638299A JP3680649B2 JP 3680649 B2 JP3680649 B2 JP 3680649B2 JP 21638299 A JP21638299 A JP 21638299A JP 21638299 A JP21638299 A JP 21638299A JP 3680649 B2 JP3680649 B2 JP 3680649B2
Authority
JP
Japan
Prior art keywords
output
circuit
maximum
difference
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21638299A
Other languages
English (en)
Other versions
JP2001045513A (ja
Inventor
貴久 幡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP21638299A priority Critical patent/JP3680649B2/ja
Publication of JP2001045513A publication Critical patent/JP2001045513A/ja
Application granted granted Critical
Publication of JP3680649B2 publication Critical patent/JP3680649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、TV信号、パソコンなどの映像信号を表示する表示装置における映像信号振幅制限回路に関する。
【0002】
【従来の技術】
従来のピーククリップ回路の一例としては特開平10−234052号に記載されたものが知られている。
【0003】
図7に従来のピーククリップ回路のブロック図、図8に従来のピーククリップ回路の動作説明図を示している。図7において、51は入力信号値によって、レジスタ53,55の値を設定するデコーダ、52は入力映像信号とレジスタ53の出力値を乗算する乗算器、54は前記乗算器52の出力にレジスタ55出力を加算する加算器、56は、各色毎に設定される飽和値を出力するレジスタ、58は前記レジスタ56に設定された飽和値と前記加算器54出力とを比較する比較器、57は前記レジスタ58出力と前記加算器54出力とを、前記比較器58の出力により切り替えて出力するセレクタで構成され、図中51〜55がガンマ補正やコントラスト制御等を行うガンマ補正回路、図中56〜58が従来例としてのピーククリップ回路である。
【0004】
上記従来例の動作について説明する。入力された映像信号Vinはデコーダ51で入力信号レベルを検出され、その結果入力レベルに応じた傾きan、切片bnがレジスタ53,55設定、出力され、乗算器52、加算器54において下記式の出力GAが得られる。
【0005】
GA = an×Vin+bn
次に、加算器54の出力GAが、レジスタ56に各色毎に設定されている飽和値より小さい場合は、比較器58によってセレクタ57の出力は加算器54の出力GAが選択出力される。また、加算器出力GAの値が、飽和値と同じもしくはそれ以上の場合、比較器58においてセレクタ57の出力はレジスタ56の出力である飽和値が出力され、セレクタ57の出力はレジスタ56に設定された飽和値以上の値は出力されずにクリップされる。
【0006】
ここでレジスタ56に設定する飽和値は、得ようとするホワイトバランスに合わせて色の構成比より設定する。例えば図6の場合、Bを8bitにおける最大値255となる場合を基準として、色の構成比を
R:G:B = VoR/255 : VoG/255 : 255/255としたホワイトバランスを得ようとした場合、Rの回路におけるレジスタ56はVoRを設定し、Gの回路におけるレジスタ56はVoGを設定することで、白ピーク時でのホワイトバランスは
R:G:B = VoR : VoG : 255
と固定される事により、コントラスト可変などにより過振幅となり、一色(この例では、B)のみが最大値255以上表示できない場合でも、Bがリミッタ動作した場合に、表示可能なホワイトバランスにより求まるR、Gのリミッタ値をもつピークリミッタを同時に設けることで、白の過振幅入力でのホワイトバランス変動を無くしている。
【0007】
【発明が解決しようとする課題】
このピーククリップ回路においての課題を図9を用いて説明する。この従来の発明では、白ピーク時のみのホワイトバランス変動を抑制している。だが、従来のピーククリップ回路は3色とも同時にピーククリップ回路が動作した場合だけ、ホワイトバランスを一定に保つが、図9(a)に示すような、白では無い過振幅入力信号の場合では、白では無いために1色、もしくは2色のみにクリップ処理が加えられ、色の構成比がクリップ回路により変化し、その際にホワイトバランスが変動をしてしまうという問題を抱えている。また、図9(b)に示すように表示媒体の表現可能な色であるにも関わらず、従来のピーククリップ回路では制限が加わるため、色表現の範囲を狭くしているという問題を抱えている。
【0008】
本発明は、コントラスト・ブライト制御などによる過振幅入力信号を、表示媒体の色表現能力を最大に保ちつつホワイトバランスを崩さないピーククリップ回路を提供することを目的とする。
【0009】
【課題を解決するための手段】
この課題を解決するために本発明は、入力信号が過振幅となった場合、RGBの3色中一番過振幅の度合いが高い色を選択し、選択された色の入力レベルを、表示可能な最大レベルとなるような係数を算出し全ての色に乗算する際に周辺画素との関係を抽出してピーククリップされたことを目立たないようにするものである。
【0010】
これにより、過振幅入力信号を、表示媒体の色表現能力を最大に保ちつつホワイトバランスを崩さずに振幅抑制された映像信号が得られる。
【0012】
【発明の実施の形態】
本発明の請求項に記載の発明は、過振幅入力信号時にピーククリップする際、RGBの3色の中で入力信号レベルが最大である色のレベルを選択して出力する最大入力選択回路と、前記最大入力選択回路の出力と表示媒体の表示可能な最大レベル値mと比較する比較器と、前記比較器の出力に応じて前記最大入力選択回路出力と前記最大レベル値mとを切替出力する切替回路と、切替回路の出力を隣接画素の切替回路の出力と比較する第2の比較器と、前記第2の比較器で隣接画素との差分を検出し、差分が大きい場合はそのまま切替回路の出力を後述する除算器に出力し、差分が小さい場合は差分に応じた係数を切替回路の出力に掛けて前記除算器に出力するように制御する制御回路と、前記最大レベル値mを前記制御回路の出力に応じて除算する除算器と、前記除算器出力を各色の入力にそれぞれ乗算する3つの乗算器とを備え、
前記RGBの3色の中で一番レベルの大きい色を前記表示媒体の前記表示可能な最大レベル値mまで減衰させた減衰率を他の2色にも同じく適用して減衰させる際に、隣接画素との差分値に応じて減衰させるものであり、ピーククリップが必要な過大入力信号があった場合でもピーククリップされる部分の境界線が目立たなくなるという作用を有する。
【0017】
以下、本発明の実施の形態について、図1と図2を用いて説明する。
【0018】
(実施の形態1)
図1は本発明の一実施の形態によるピーククリップ回路のブロック図を示し、図1において最大入力値選択出力回路1は、RGBの3色の中で入力レベルの一番大きい物を出力するもので、比較器2は前記最大入力値選択出力回路1の出力と表示媒体の表示可能な最大レベル値mとを比較出力する、切替回路3では前記最大入力値選択出力回路1の出力と表示媒体の表示可能な最大レベル値mとを前記比較器2の出力に応じて切り替えて出力するもので、ここでは前記最大入力値選択出力回路1の出力が、表示媒体の表示可能な最大レベル値mより大きい場合、最大入力値選択回路1の出力が切り替え回路より出力され、また、小さい場合は最大レベル値mが出力される。
【0019】
遅延器4は周辺画素との差分を検出するために切替回路3の出力を遅延させているもので、本実施例では簡略化のため隣接する水平画素との比較のみを例にあげるが、本来であれば上下左右数画素に渡る画素との差分を検出するのが望ましい。比較器5は隣接画素との差分を検出し、差分に応じて切替回路3の出力を制御し除算器6の除算係数を求めるものである。除算器6は表示媒体の表示可能な最大レベル値mを前記比較器5の出力で除算した結果を出力するもので、7,8,9は、RGBの各入力に前記除算器6の出力を乗算した結果を出力する乗算器で構成されている。
【0020】
図2、3は本発明の一実施の形態にピーククリップ回路の動作説明図を示している。図2は本発明を用いないピーククリップ回路である。図2(1)はステップ波形が入力された場合を示す。表示可能最大値mをオーバーしている分補正を行い、RGB同じ比率で係数を掛けピーククリップを行っている。図のようにステップ波形では特に問題がない。一方、図2(2)のようにランプ波形を入力した場合を考える。表示可能最大値mをオーバーしている分補正を行うと、表示可能最大値の部分で傾きが急激に変化(傾き=1になる)してしまうため、本来入力信号には存在し得ない偽輪郭が生じてしまう。
【0021】
そのような偽輪郭は自然画、特に人の肌などで顕著なため、著しく画像の劣化を招いてしまう。図3は本発明を用いたピーククリップ回路である。比較器5で隣接画素との差分を検出し、差分が大きい場合はそのまま切替回路の出力を除算器6に出力し、差分が小さい場合は差分に応じた係数を切替回路の出力に掛けて除算器6に出力する。こうすることで急激にクリップがかかることがなくなり、偽輪郭も発生しない。
【0022】
次に本発明の請求項3の一実施の形態について、図4を用いて説明する。なお、前述した実施の形態と同じ構成については同じ符号を用い、説明を省略する。
【0023】
(実施の形態2)
図4は本発明の請求項3の一実施の形態によるピーククリップ回路のブロック図を示し、図4において10は切替回路3の出力を隣接画素と平滑するLPFである。発明実施の形態1では差分を検出して除算係数の制御を行ったが、発明実施の形態2では周辺の除算係数との平滑化を行うことで、より簡単な構成で実現できるようにしている。
【0024】
次に本発明の他の実施の形態について、図4を用いて説明する。なお、前述した実施の形態と同じ構成については同じ符号を用い、説明を省略する。
【0025】
(実施の形態3)
図4は本発明の他の実施の形態によるピーククリップ回路のブロック図を示し、図4において11は比較器2の出力に応じて乗算器7、8、9に掛ける係数を決定する係数器である。比較器2で表示可能最大値よりも最大入力値選択出力回路1の出力信号が大きい場合と判断した場合は、係数器11で除算器7、8、9に入力信号をbit反転するような係数を出力する。こうすることで図5に示すようにクリップされた部分は周辺とは明らかに違うと判断できるようになる。例えばユーザーによるコントラスト/ブライトネスの調整の際に過振幅状態にあるのか瞬時に判断できるようになるため、調整し易くなるという利点を持つ。
【0026】
【発明の効果】
以上のように本発明によれば、入力信号が過振幅となった場合、RGBの3色中一番過振幅の度合いが高い色を選択し、選択された色の入力レベルを、表示可能な最大レベルとなるような係数を算出し全ての色に乗算する際に周辺画素との関係を抽出してピーククリップされたことを目立たないようにするものであり、表示媒体の色表現能力を最大に保ちつつホワイトバランスを崩さずに振幅抑制が可能という有利な効果が得られる。
【図面の簡単な説明】
【図1】本発明の請求項1の一実施の形態によるピーククリップ回路のブロック図
【図2】従来発明の請求項1の一実施の形態によるピーククリップ回路の動作説明図
【図3】本発明の請求項1の一実施の形態によるピーククリップ回路の動作説明図
【図4】本発明の請求項3の一実施の形態によるピーククリップ回路のブロック図
【図5】 本発明の他の実施の形態によるピーククリップ回路のブロック図
【図6】 本発明の他の実施の形態によるピーククリップ回路の動作説明図
【図7】従来のピーククリップ回路のブロック図
【図8】従来のピーククリップ回路の動作説明図
【図9】従来のピーククリップ回路の課題説明図
【符号の説明】
1 最大入力値選択出力回路
2,5 比較器
3,7 切替回路
4 遅延器
6 除算器
7,8,9 乗算器
10 LPF
11 係数器
51 デコーダ
52 乗算器
53,55、56 レジスタ
54 加算器
57 切替回路
58 比較器

Claims (1)

  1. 過振幅入力信号時にピーククリップする際、RGBの3色の中で入力信号レベルが最大である色のレベルを選択して出力する最大入力選択回路と、前記最大入力選択回路の出力と表示媒体の表示可能な最大レベル値mと比較する比較器と、前記比較器の出力に応じて前記最大入力選択回路出力と前記最大レベル値mとを切替出力する切替回路と、切替回路の出力を隣接画素の切替回路の出力と比較する第2の比較器と、前記第2の比較器で隣接画素との差分を検出し、差分が大きい場合はそのまま切替回路の出力を後述する除算器に出力し、差分が小さい場合は差分に応じた係数を切替回路の出力に掛けて前記除算器に出力するように制御する制御回路と、前記最大レベル値mを前記制御回路の出力に応じて除算する除算器と、前記除算器出力を各色の入力にそれぞれ乗算する3つの乗算器とを備え、
    前記RGBの3色の中で一番レベルの大きい色を前記表示媒体の前記表示可能な最大レベル値mまで減衰させた減衰率を他の2色にも同じく適用して減衰させる際に、隣接画素との差分値に応じて減衰させることを特徴とするピーククリップ回路。
JP21638299A 1999-07-30 1999-07-30 ピーククリップ回路 Expired - Fee Related JP3680649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21638299A JP3680649B2 (ja) 1999-07-30 1999-07-30 ピーククリップ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21638299A JP3680649B2 (ja) 1999-07-30 1999-07-30 ピーククリップ回路

Publications (2)

Publication Number Publication Date
JP2001045513A JP2001045513A (ja) 2001-02-16
JP3680649B2 true JP3680649B2 (ja) 2005-08-10

Family

ID=16687702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21638299A Expired - Fee Related JP3680649B2 (ja) 1999-07-30 1999-07-30 ピーククリップ回路

Country Status (1)

Country Link
JP (1) JP3680649B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421023B1 (ko) 2002-02-06 2004-03-04 삼성전자주식회사 컬러 영상의 색온도 상승 장치 및 그 방법
EP1367839A1 (en) 2002-05-28 2003-12-03 Thomson Licensing S.A. Method for processing signals representing colour pictures
CN105376541B (zh) * 2014-08-29 2017-08-04 展讯通信(天津)有限公司 一种图像处理系统及方法

Also Published As

Publication number Publication date
JP2001045513A (ja) 2001-02-16

Similar Documents

Publication Publication Date Title
JP4809235B2 (ja) モバイルディスプレイ用のスマートクリッパ
CN1263314C (zh) 提供用于反伽马校正的最佳信号电平的视频信号处理电路
US5416529A (en) Method and system for digital video processing with combined downstream keyer and fade to black mixer
US7286702B2 (en) Color image processing method, color image processor, color display, computer program for implementing the color image processing method
JP3818956B2 (ja) 自動輝度調整装置及び方法
JPH08317250A (ja) ダイナミック映像制御回路
KR20030019420A (ko) 화상 신호 콘트라스트 제어
US5894330A (en) Adaptive anti-flicker method for VGA to TV data conversion
GB2198311A (en) A motion adaptive television signal processing system
JP2004326082A (ja) 表示制御装置及び表示装置
KR20020022672A (ko) 영상을 향상시키기 위한 전자 회로 및 방법
WO2007069328A1 (ja) 画像処理プログラム、画像処理方法、画像処理装置
JP3680649B2 (ja) ピーククリップ回路
WO2002102059A1 (fr) Appareil de correction de gradation
CA2291263C (en) Contour emphasizing circuit
JPH11305734A (ja) 液晶表示装置
JP3685712B2 (ja) ダイナミックガンマ補正装置
JP2002247611A (ja) 画像判別回路、画質補正装置、画像判別方法、画質補正方法、およびプログラム
JP2006179978A (ja) 映像信号処理装置
JP2002064839A (ja) ピーククリップ方法およびピーククリップ回路
JP4017810B2 (ja) 階調補正装置及び記録媒体
JP3912079B2 (ja) 表示装置の誤差拡散処理回路及び方法
KR20090019750A (ko) 비디오 신호 프로세싱 디바이스, 비디오 신호 프로세싱 방법 및 디스플레이 디바이스
JP2001117528A (ja) 画像表示装置
JP3714877B2 (ja) 画像表示装置、及びプログラム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

LAPS Cancellation because of no payment of annual fees