JP3678292B2 - 放射パルス介在型センサ - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、例えば光電センサ、超音波センサ、マイクロ波センサ、インパルスレーダ等のような放射パルス介在型センサに係り、特に、ノイズパルスが周期的に現れしかもその発生タイミングがサンプリングタイミングと重なるような状況下にあっても、有効に機能する誤動作防止対策を組み込まれた放射パルス介在型センサに関する。
【０００２】
【従来の技術】
従来、物体の有無、距離、形状等を非接触で検知するためのセンサとしては、光電センサ、超音波センサ、マイクロ波センサ、インパルスレーダ等のような放射パルス介在型センサが知られている。なお、ここで、放射パルスとは、光パルス、超音波パルス、マイクロ波パルス、インパルス状電磁波等を総称するものである。
【０００３】
放射パルス介在型センサには、放射パルスを検出対象領域へと送り出す送出側装置（一般には、投光器や送波器と称される）と、検出対象領域を経由した放射パルスを受け取る受取側装置（一般には、受光器や受波器等と称される）とが含まれている。
【０００４】
このような放射パルス介在型センサは、透過型のものと、反射型のものとに大別される。透過型センサの場合、送出側装置から送り出された放射パルスは、検出対象物体で遮られることにより、受取側装置には到達しない。反射型センサの場合、送出側装置から送り出された放射パルスは、検出対象物体で反射されることにより、受取側装置に到達する。
【０００５】
放射パルス介在型センサは、さらに、送出側装置と受取側装置とを共通のハウジングに収容してなる送受一体型のものと、送出側装置と受取側装置とを別々のハウジングに収容してなる送受別体型のものとに大別される。送受一体型センサは、送出側と受取側との連繋（同期等）が取りやすい利点がある。反射型センサの多く、並びに、ヘッド分離方式の透過型センサ（例えば、ファイバタイプの光電センサ等）の多くは、送受一体型のセンサとして構成される。ヘッド非分離方式の透過型センサの多くは送受別体型のセンサとして構成される。
【０００６】
ところで、放射パルス介在型センサの設置環境には、正常な放射パルスのみならず、光、音、電磁波等の様々なノイズの存在が想定される。これらのノイズの影響により、受取側装置の検出端変換器（例えば、光／電気・変換素子、超音波／電気・変換素子、磁気／電気・変換素子等）の結合コンデンサを経由する（すなわち、交流カップリングされた）出力ラインには、変換器経由で混入したり、或いは電源ライン経由で混入したノイズパルスが現れる。ノイズパルスには周期的に現れるものと、ランダムに現れるものとが存在する。
【０００７】
ノイズパルスによる受取側装置の誤動作を防止するために、従来より様々な対策がとられている。一つの誤動作防止対策としては、同期検波技術の採用が挙げられる。同期検波技術の採用された放射パルス介在型センサにおいては、送出側装置の放射パルス送出タイミングと受取側装置のサンプリングタイミングとは同期が取られる。他の一つの誤動作防止対策としては、受信パルス列の連続性に着目したパルス列弁別技術の採用が挙げられる。パルス列弁別技術の採用された放射パルス介在型センサにおいては、受信パルスが規定個数以上連続的に現れない限り、センサ出力はオンされない。ひとたび、センサ出力がオンされたのちにあっては、受信パルスが規定個数以上連続的に欠落しない限り、センサ出力はオフされない。つまり、オンオフ時のオン点、オフ点のそれぞれにヒステリシス特性が付与されている。さらに、他の一つの誤動作防止対策としては、同期検波技術とパルス列弁別技術の併用とが挙げられる。この場合には、前段において同期検波技術の採用により、サンプリングタイミングを外れたノイズパルスが除去され、後段においてパルス列弁別技術の採用により、サンプリングタイミングとたまたま一致したようなノイズパルスが除去される。
【０００８】
【発明が解決しようとする課題】
上述した従来の誤動作防止対策は、ノイズパルスがランダムに現れる状況下にあっては比較的に有効に機能する。しかし、ノイズパルスが周期的に現れしかもその発生タイミングがサンプリングタイミングと重なるような状況下にあっては、殆ど有効に機能し得ない。
【０００９】
このような状況としては、照明器として蛍光灯（常用周波数タイプ、インバータタイプの双方を含む）が採用された工場や倉庫等に据え付けられる光電センサ、周期的な電磁ノイズを発生する溶接機、超音波洗浄機等が設置された工場等に据え付けられる各種の放射パルス介在型センサ等が挙げられる。
【００１０】
この種の放射パルス介在型センサにおける放射パルスの送出周期（サンプリングタイミング）は、センサに要求される応答性等との兼ね合いで、規定範囲に制限されるから、放射パルスの送出周期を変更することによるノイズパルス回避には限界がある。
【００１１】
この発明は、上述の問題点に着目してなされたものであり、その目的とするところは、ノイズパルスが周期的に現れしかもその発生タイミングがサンプリングタイミングと重なるような状況下にあっても、有効に機能する誤動作防止対策を組み込まれた放射パルス介在型センサ並びにそのための要素技術を提供することにある。
【００１２】
この発明のさらに他の目的とするところは、以下の明細書の記述を参照することにより、当業者であれば容易に理解されるであろう。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明の放射パルス介在型センサは、放射パルスを繰り返し送り出す送出側装置と、放射パルスを受け取る受取側装置とを有し、受取側装置には、受け取った放射パルスを電気パルスに変換する変換手段が含まれており、さらに、受取側装置内には、変換手段の出力ライン上に現れる電気パルスが、送出側装置から送り出された放射パルスを受け取ったことに起因する真の電気パルスか、ノイズに起因する偽の電気パルスかを、真の電気パルスに関する既知の波形的特徴に基づいて判別するパルス真偽判別手段が設けられており、それにより、受取側装置はパルス真偽判別手段の判別結果に基づいて目的とする出力信号を生成する、ことを特徴とする。
【００１４】
本発明の放射パルス介在型センサによれば、ノイズに起因する電気パルスがサンプリングタイミングと重なって出力ライン上に出現しても、当該ノイズパルス（偽の電気パルス）と真の電気パルスとを判別することができる。したがって、ノイズパルスがランダムに表れる状況下はもとより、ノイズパルスが周期的に到来し、かつ、その発生タイミングがサンプリングタイミングと重なるような状況下にあっても、誤動作のない正確な検出が可能となる。
【００１５】
次に、本発明の別形態による放射パルス介在型センサは、放射パルスを繰り返し送り出す送出側装置と、放射パルスを受け取る受取側装置とを有し、受取側装置には、受け取った放射パルスを電気パルスに変換する変換手段が含まれており、さらに、送出側装置には、所定ビットパターンにしたがって放射パルスを送り出すパルス送出手段が設けられ、かつ、受取側装置には、変換手段の出力ライン上に現れる電気パルスが、送出側装置から送り出された放射パルスを受け取ったことに起因する真の電気パルスか、ノイズに起因する偽の電気パルスかを、真の電気パルスに関する既知の波形的特徴に基づいて判別するパルス真偽判別手段と、真の電気パルスと判定される電気パルスの出現ビットパターンを基準ビットパターンと照合し、その照合結果に基づいて、正常に放射パルスを受け取ったか否かを判定するビットパターン判定手段と、が設けられており、それにより、受取側装置はビットパターン判定手段の判定結果に基づいて目的とする出力信号を生成する、ことを特徴とする。
【００１６】
尚、『基準ビットパターン』とあるが、これは、少なくとも、送出側装置における「（所定）ビットパターン」に対応したものであればよく、必ずしも同一である必要はない。
【００１７】
本発明の別形態によれば、パルス真偽判別手段によるノイズパルスと真の電気パルスとの判別に加え、ビットパターンの照合によっても、放射パルスの正常受取有無判別が可能となる。したがって、ノイズパルスがランダムに表れる状況下はもとより、ノイズパルスが周期的に到来し、かつ、その発生タイミングがサンプリングタイミングと重なるような状況下にあっても、より一層誤動作のない正確な検出が可能となる。
【００１８】
本発明の別形態において好ましくは、『ビットパターン判定手段』は、変換手段の出力ライン上に現れた電気パルスの出現ビットパターンを予め用意された位相の異なる２以上の基準ビットパターンと同時に照合し、その照合結果に基づいて、正常に放射パルスを受け取ったか否かを判定するようにする。
【００１９】
ここで、『位相の異なる』とあるが、具体的には放射有無ビットの配列が異なるような場合を意味している。この態様には、例えば、パルス送出手段を介して２通りのビットパターン（それぞれＡパターン，Ｂパターンとする）の交互の入れ替えにより規定される一定のビットパターン‘Ａ→Ｂ→Ａ→Ｂ…’に従ってパルス放射するような場合に、Ａ＋Ｂパターンと、その組み替えパターンであるＢ＋Ａパターンとの双方を基準ビットパターンとして、出現ビットパターンと同時に照合するような場合が含まれる。この場合には、そのとき受取装置側に出現したビットパターンがＡパターンを先頭とするもの（Ａ→Ｂ）であっても、或いはＢパターンを先頭とするもの（Ｂ→Ａ）であっても、それがＡパターンとＢパターンの連続したものであれば、正常に放射パルスを受け取ったことが直ちに判別されるから、これにより検出速度（センサの応答速度）の向上が図られる。
【００２０】
本発明の別形態において好ましくは、ビットパターン判定手段の照合処理におけるビットの『照合』に関しては冗長性が付与されるようにする。
【００２１】
このような態様によれば、出現ビットパターンの中のいくつかのビットが、なんらかのノイズ等が原因で本来出現すべきビットと異なることがあっても（エラーが生じても）、予め定められた範囲内に限り当該エラーを許容することで（冗長性付与）、そのような場合にも、本来得られるべき判定結果を得ることが可能となる。尚、一般に、ノイズ等が混入することにより、本来、‘放射パルス有り’を示す筈のビットが‘放射パルス無し’を示すビットに変化する場合は少ない。しかしながら、‘放射パルス無し’を示す筈のビットが‘放射パルス有り’を示すビットとなることは多々想定される。この態様は、このような場合に特に有効である。
【００２２】
次に、本発明の放射パルス介在型センサの受取側装置は、受け取った放射パルスを電気パルスに変換する変換手段と、変換手段の出力ライン上に現れる電気パルスが、送出側装置から送り出された放射パルスを受け取ったことに起因する真の電気パルスか、ノイズに起因する偽の電気パルスかを、真の電気パルスに関する既知の波形的特徴に基づいて判別するパルス真偽判別手段と、が設けられ、それにより、パルス真偽判別手段の判別結果に基づいて目的とする出力信号を生成する、ことを特徴とする。
【００２３】
本発明の放射パルス介在型センサの受取側装置によれば、ノイズに起因する電気パルスがサンプリングタイミングと重なって出力ライン上に出現しても、当該ノイズパルス（偽の電気パルス）と真の電気パルスとを判別することができる。したがって、ノイズパルスがランダムに表れる状況下はもとより、ノイズパルスが周期的に到来し、かつ、その発生タイミングがサンプリングタイミングと重なるような状況下にあっても、誤動作のない正確な検出が可能となる。
【００２４】
また、本発明の別形態による放射パルス介在型センサの受取側装置は、受け取った放射パルスを電気パルスに変換する変換手段と、変換手段の出力ライン上に現れる電気パルスが、送出側装置から送り出された放射パルスを受け取ったことに起因する真の電気パルスか、ノイズに起因する偽の電気パルスかを、真の電気パルスに関する既知の波形的特徴に基づいて判別するパルス真偽判別手段と、真の電気パルスと判定される電気パルスの出現ビットパターンを基準ビットパターンと照合し、その照合結果に基づいて、正常に放射パルスを受け取ったか否かを判定するビットパターン判定手段と、が設けられており、それにより、受取側装置はビットパターン判定手段の判定結果に基づいて目的とする出力信号を生成する、ことを特徴とする。
【００２５】
本発明の別形態の放射パルス介在型センサの受取側装置によれば、パルス真偽判別手段によるノイズパルスと真の電気パルスとの判別に加え、ビットパターンの照合によっても、放射パルスの正常受取有無判別が可能となる。したがって、ノイズパルスがランダムに表れる状況下はもとより、ノイズパルスが周期的に到来し、かつ、その発生タイミングがサンプリングタイミングと重なるような状況下にあっても、より一層誤動作のない正確な検出が可能となる。
【００２６】
本発明の別形態の放射パルス介在型センサの受取側装置において好ましくは、『ビットパターン判定手段』は、変換手段の出力ライン上に現れた電気パルスの出現ビットパターンを予め用意された位相の異なる２以上の基準ビットパターンと同時に照合し、その照合結果に基づいて、正常に放射パルスを受け取ったか否かを判定するようにする。
【００２７】
また、本発明の別形態の放射パルス介在型センサの受取側装置において好ましくは、ビットパターン判定手段の照合処理におけるビットの『照合』に関しては冗長性が付与されるようにする。
【００２８】
尚、上記記載において、『真の電気パルスに関する既知の波形的特徴』とあるが、これは、例えば、真の電気パルス波形上の２以上の基準時点のそれぞれにおける基準値で捉えるようにすることができる。または、『真の電気パルスに関する既知の波形的特徴』を、真の電気パルスを微分して得られた波形上の２以上の基準時点のそれぞれにおける基準値で捉えるようにすることもできる。
【００２９】
ここで、「基準時点」とあるが、これは、例えば、波形上のピーク時点に相当するようにすれば、真の電気パルスと偽の電気パルスとをより正確に判別することができる。尚、この場合、「ピーク時点」には、波形上の正極性ピーク時点と負極性ピーク時点との双方が含まれているとより一層正確な真偽判別が可能となる。
【００３０】
尚、上記記載において、『真偽判別手段』とあるが、これは、一例を示せば、例えば、変換器の出力ライン上の信号レベルをそれぞれ真の電気パルス相当の基準値により弁別する２以上のコンパレータと、それらのコンパレータの出力を基準時点同士が整合するように時間軸整合させる遅延手段と、時間軸整合されたのちのコンパレータ出力同士の論理演算を行う論理演算手段とを含んだものを挙げることができる。
【００３１】
尚、本発明の放射パルス介在型センサを光電センサに適用すれば、例えばインバータ蛍光灯の直下等、比較的高周波な光ノイズ成分が混入してしまう状況下でも好適に使用可能な光電センサを実現することが可能である。すなわち、本発明の光電センサは、光パルスを繰り返し送り出す投光側装置と、光パルスを受け取る受光側装置とを有し、受光側装置には、受け取った光パルスを電気パルスに変換する変換手段が含まれており、さらに、受光側装置内には、変換手段の出力ライン上に現れる電気パルスが、投光側装置から送り出された光パルスを受け取ったことに起因する真の電気パルスか、ノイズに起因する偽の電気パルスかを、真の電気パルスに関する既知の波形的特徴に基づいて判別するパルス真偽判別手段が設けられ、それにより、受取側装置はパルス真偽判別手段の判別結果に基づいて目的とする出力信号を生成する、ことを特徴とする。
【００３２】
同様に、本発明の放射パルス介在型センサの受取側装置は、光電センサの受光側装置として実現することができる。すなわち、本発明の光電センサの受光側装置は、受け取った光パルスを電気パルスに変換する変換手段と、変換手段の出力ライン上に現れる電気パルスが、投光側装置から送り出された光パルスを受け取ったことに起因する真の電気パルスか、ノイズに起因する偽の電気パルスかを、真の電気パルスに関する既知の波形的特徴に基づいて判別するパルス真偽判別手段が設けられ、それにより、パルス真偽判別手段の判別結果に基づいて目的とする出力信号を生成する、ことを特徴とする。
【００３３】
尚、本発明の光電センサ、並びに光電センサ受光側装置にあっても、上述した放射パルス介在型センサ、並びに放射パルス介在型センサの受取側装置で示したのと同様の観点に基づき真の電気パルスの既知の波形的特徴を捉え、それに基づく真偽判別を行うことができる。また、真偽判別手段の構成についても同様である。したがって、得られる特有の効果についてもほぼ同様に考えることができる。
【００３４】
次に、上記課題を解決するための本発明の別形態の光電センサは、光パルスを繰り返し送り出す投光側装置と、光パルスを受け取る受光側装置とを有し、受光側装置には、受け取った光パルスを電気パルスに変換する変換手段が含まれており、投光側装置には、投光有りビットと投光無しビットとの所定配列に基づく投光ビットパターンにしたがって光パルスを送り出すパルス送出手段が設けられ、かつ、受光側装置には、変換手段の出力ライン上における電気パルスの出現有無に基づき、受光有無ビットを生成する受光有無ビット生成手段と、受光有無ビットに基づく出現ビットパターンと投光ビットパターンに基づく基準ビットパターンとを照合し、その照合結果に基づいて、正常に自身の投光に基づく光パルスを受け取ったか否かを判定するビットパターン判定手段と、が設けられており、それにより、受光側装置はビットパターン判定手段の判定結果に基づいて目的とする出力信号を生成する、ことを特徴とする。
【００３５】
ここで、『基準ビットパターン』とあるが、これは、少なくとも、投光側装置における「投光ビットパターン」に対応したものであればよく、必ずしも同一である必要はない。
【００３６】
この形態の光電センサによれば、ノイズに起因する電気パルスがサンプリングタイミングと重なって出力ライン上に出現しても、ビットパターン照合を介して、当該ノイズパルス（偽の電気パルス）と真の電気パルスとを判別することができる。したがって、ノイズパルスがランダムに表れる状況下はもとより、ノイズパルスが周期的に到来し、かつ、その発生タイミングがサンプリングタイミングと重なるような状況下にあっても、誤動作のない正確な検出が可能となる。
【００３７】
この形態の光電センサにおいて、好ましくは、投光有無ビットの配列が異なる複数の投光ビットパターンを予め用意しておくようにする。このような態様によれば、状況に応じて、例えば、より複雑な投光ビットパターンを選択することにより、ノイズに起因する偽のパルス配列がたまたま基準ビットパターンと一致してしまうといった不具合も未然に防がれるから、自身の投光委基づく受光を高精度で判別（弁別）することが可能となる。
【００３８】
尚、投光有無ビットの配列に基づく投光ビットパターンは、ランダム生成するようにすることもできる。もっとも、この場合には、投光側装置と受光側装置とで、投光ビットパターンに関するデータ通信等が必要となることを言うまでもないであろう。
【００３９】
尚、投光有無ビットの配列には、Ｍ系列を採用するようにしてもよい。
【００４０】
この形態の光電センサにおいて、好ましくは、ビットパターン判定手段は、受光有無ビットに基づく出現ビットパターンを予め用意された投光有無ビット配列が異なる２以上の基準ビットパターンと同時に照合し、その照合結果に基づいて、正常に光パルスを受け取ったか否かを判定するようにされる。この態様には、例えば、パルス送出手段を介して２通りのビットパターン（それぞれＡパターン，Ｂパターンとする）の交互の入れ替えにより規定される一定のビットパターン‘Ａ→Ｂ→Ａ→Ｂ…’に従ってパルス投光するような場合に、Ａ＋Ｂパターンと、その組み替えパターンであるＢ＋Ａパターンとの双方を基準ビットパターンとして、出現ビットパターンと同時に照合するような場合が含まれる。この場合には、受光装置側に出現したビットパターンがＡパターンを先頭とするもの（Ａ→Ｂ）であっても、或いはＢパターンを先頭とするもの（Ａ→Ｂ）であっても、それがＡパターンとＢパターンの連続したものであれば、正常に投光パルスを受け取ったことが直ちに判別されるから、これにより検出速度（センサの応答速度）の向上が図られる。
【００４１】
この形態の光電センサにおいて、好ましくは、ビットパターン判定手段の照合処理におけるビットの照合に関しては冗長性が付与される。
【００４２】
このような態様によれば、出現ビットパターンの中のいくつかのビットが、なんらかのノイズ等が原因で本来出現すべきビットと異なることがあっても（エラーが生じても）、予め定められた範囲内に限り当該エラーを許容することで（冗長性付与）、そのような場合にも、本来得られるべき判定結果を得ることが可能となる。尚、一般に、ノイズ等が混入することにより、本来、‘投光パルス有り’を示す筈のビットが‘投光パルス無し’を示すビットに変化する場合は少ない。しかしながら、‘投光パルス無し’を示す筈のビットが‘投光パルス有り’を示すビットとなることは多々想定される。この態様は、このような場合に特に有効である。
【００４３】
この形態の光電センサにおいて、好ましくは、投光ビットパターンにおける投光有りビットは、２以上連続して配列されるようにする。この場合には、出現ビットパターンにおける隣り合うビットが共に‘投光有りビット’のときのみ投光パルス有りと判定するようにする。この態様によれば、２ビット分に満たないショットノイズ等は確実に除去することができる。
【００４４】
尚、上記投光ビットパターンは、構成ビット数、或いは、構成ビット長（各ビットに割り当てられる時間長）を可変とすることもできる。このような態様によれば、より様々なビットパターンを生成乃至保持させることができる。
【００４５】
【発明の実施の形態】
以下に、本発明に係る放射パルス介在型センサの好適な実施の一形態を添付図面を参照しつつ詳細に説明する。
【００４６】
本発明が適用された投受別体型光電センサ（第１実施形態）の回路構成が図１に示されている。
【００４７】
同時に示されるように、この光電センサの回路は、投光側装置１と受光側装置２とを含んでいる。投光側装置１には、投光タイミングを規定するための駆動パルスを所定周期で出力するパルス発生器１１と、このパルス発生器１１から出力されるパルスで作動するドライブ回路１２（図では、エミッタ抵抗１２ａを有するエミッタ接地型トランジスタで示される）と、このドライブ回路で駆動される発光素子１３（図では、赤外線や可視光などを発光する発光ダイオードで示される）とを含んでいる。そして、発光素子１３からはパルス発生器１１からの駆動パルスに同期して、一定周期のパルス光が検出対象領域へ向けて出力される。
【００４８】
一方、受光側装置２は、検出対象領域を経由し到来する光パルスを電気パルスに変換する光電変換器２１と、この光電変換器２１の出力ライン上に現れる電気パルスが、真の電気パルスか偽の電気パルスであるかを判別するためのパルス真偽判別回路２２と、パルス真偽判別回路２２から出力されるパルスに対してさらにフィルタ処理を行うデジタルローパスフィルタ２３とを含んでいる。
【００４９】
この例では、光電変換器２１は、電源とアースとの間に直列接続された抵抗２１１と、フォトダイオード２１２と、それらの接続点に現れる電圧の変化分を取り出す結合コンデンサ２１３と、結合コンデンサ２１３で取り出された交流信号を増幅する増幅回路（ＡＭＰ）２１４とから構成されている。
【００５０】
一方、パルス真偽判別回路２２は光電変換器２１の出力側に並列に設けられた２台のコンパレータ２２１（ＣＭＰ１），２２２（ＣＭＰ２）と、これらコンパレータの内の一方（ＣＭＰ１）の出力を遅延する遅延回路２２３と、コンパレータ２２１の出力遅延後の両コンパレータ出力の論理積を取るアンドゲート２２４とを含んでいる。
【００５１】
図８中（ａ）は、光電変換器２１（ＡＭＰ２１４）の出力ライン上に現れる真の電気パルス（投光側装置から送り出される光パルスに基づく電気パルス）に関する波形的特徴（この例では、投光パルスの前方エッジと後方エッジ（オーバーシュート）にそれぞれ対応するピーク値Ｐ１，Ｐ２を有する出力波形Ｗｓ）を示すグラフである。同グラフにおいて、出力電圧値ＡＣ０を挟む２つの基準値Ｖｔｈ１，Ｖｔｈ２は、それぞれ、第１コンパレータ２２１の閾値Ｖｔｈ１（正極性）と、第２コンパレータ２２２の閾値Ｖｔｈ２（負極性）を示している。ここで、閾値Ｖｔｈ１は、波形Ｗｓの第１ピーク値Ｐ１よりやや低い値に設定されており、また、Ｖｔｈ２は、波形Ｗｓの第２ピーク値Ｐ２よりやや高い値に設定されている。尚、それぞれの閾値Ｖｔｈ１，Ｖｔｈ２を相対するピーク値Ｐ１，Ｐ２の何割程度に設定するかは、センサの設置状況等を考慮して任意に変更可能である。
【００５２】
第１コンパレータ２２１の出力は、増幅器２１４の出力レベルが閾値Ｖｔｈ１を上回るときに‘Ｈ’となり、下回るとき‘Ｌ’となる。また、第２コンパレータ２２２の出力は、増幅器２１４の出力レベルが閾値Ｖｔｈ２を上回るとき‘Ｌ’となり、下回るとき‘Ｈ’となる。
【００５３】
また、同グラフにおいて、‘τ’は、遅延回路２２３の設定遅延時間‘τ’を示しており、この設定遅延時間‘τ’は、真の波形Ｗｓが有する２つのピーク値Ｐ１，Ｐ２が出現するそれぞれの基準時点Ｔ１，Ｔ２との時間差で求められる。即ち、遅延回路２２３の出力側には、第１コンパレータ２２１の比較結果が時間‘τ’分だけ遅延して出力されることとなる。従って、アンドゲート２２４の入力側では、波形Ｗｓにおけるそれぞれの基準時点Ｔ１，Ｔ２におけるレベル比較結果同士が時間軸整合された形で照合される。尚、アンドゲート２２４の出力は、２つの入力が‘Ｈ’のときに限り‘Ｈ’となり、それ以外のときには‘Ｌ’となる。
【００５４】
図１に戻り、デジタルローパスフィルタ２３は、データ入力端子ＩＮとクロック入力端子ＣＬＫを有するｎステージのシフトレジスタ２３１と、シフトレジスタ２３１へのデータ取り込みタイミングを規定するための駆動パルスを所定周期で出力するパルス発生器２３２と、アンドゲート２２４の出力でセットされ前記パルス発生器２３２から出力されるパルスでリセットされるＲＳフリップフロップ２３３と、シフトレジスタ２３１の各ステージ出力の論理積を取るアンドゲート２３４と、同様に各ステージ出力の反転論理和を取るＮＯＲゲート２３５と、アンドゲート２３４の出力でセットされＮＯＲゲート２３５の出力でリセットされるＲＳフリップフロップ２３６とを備えている。
【００５５】
ここで、パルス発生器２３２のパルス発生タイミングは、この例では投光側装置の投光タイミングならびにシフトレジスタのステージ数に相関して予め設定されるものである（これについては後述する）。すなわち、デジタルローパスフィルタ２３においては、パルス発生器２３２からのクロックパルスに基づいて、アンド回路２２４から出力される複数の真偽判別結果（‘Ｈ’，‘Ｌ’）が、フリップフロップ２３３を介してシフトレジスタ２３１の各ステージへと順次シフト入力される。尚、パルス発生器２３２からフリップフロップ２３３へのパルス入力タイミング（フリップフロップ２３３のリセットタイミング）は、同パルス発生器２３２からシフトレジスタ２３１のクロック入力端子ＣＬＫへのパルス入力タイミング（シフトレジスタへのデータ取り込みタイミング）から所定時間遅延させる必要があるため、実際には、パルス発生器とフリップフロップ２３３との間には遅延回路等が設けられるが、ここでの図示は省略されている。
【００５６】
そして、シフトレジスタ２３１の各ステージ（ステージ１〜ｎ）がすべて‘Ｈ’を示す‘１’のとき、アンド回路２３４の出力は‘Ｈ’となり、フリップフロップ２３６はセット状態となる。このときフリップフロップ２３６の出力は、受光側装置において投光側装置から送り出された光パルスを正常に受け取ったことを示す‘Ｈ’となる。一方、シフトレジスタ２３１の各ステージ（ステージ１〜ｎ）がすべて‘Ｌ’を示す‘０’のときには、ＮＯＲ回路２３５の出力が‘Ｈ’、アンド回路２３４の出力は‘Ｌ’となり、フリップフロップ２３６がリセット状態となる。これにより、フリップフロップ２３６の出力は、再びアンド回路２３４からのセット入力があるまで出力状態は‘Ｌ’となる。
【００５７】
このように、本発明第１実施形態の光電センサにおいては、受光側装置２において、投光側装置１から送り出された光パルスが所定回数繰り返し受け取られたときのみ、‘Ｈ’を出力するようにされている。また、一度‘Ｈ’の出力がなされると、シフトレジスタ２３１の各ステージがすべて‘０’となるまで‘Ｈ’の出力が継続されるから、それによりヒステリシス特性が維持されている。
【００５８】
上述の第１実施形態による光電センサの検出原理が図２のタイミングチャートにより示されている。
【００５９】
ここで、同図中（ａ）〜（ｈ）の各段で示される内容は、それぞれ図１中における符号（ａ）〜（ｈ）が示す箇所における出力状態等に対応している。即ち、図２において、（ａ）は投光側装置１の投光タイミング（パルス発生器１１のパルス発生タイミング）、（ｂ）は光電変換器２１（増幅器２１４）の出力ライン上に現れる真の電気パルスの出力（波形Ｗｓ）、（ｃ）は閾値Ｖｔｈ１を有する第１コンパレータ２２１の出力、（ｄ）は遅延回路２２３からの出力（第１コンパレータ２２１の出力遅延後の出力）、（ｅ）は閾値Ｖｔｈ２を有する第２コンパレータ２２２の出力、（ｆ）はアンド回路２２４の出力、（ｇ）はパルス発生回路２３２のパルス発生タイミング、（ｈ）はフリップフロップ２３３の出力（シフトレジスタ２３１への入力）をそれぞれ示している。
【００６０】
尚、同図には、投光側装置１から投光された光パルスが、受光側装置２においてすべて受光されている状態が示されているものとする。
【００６１】
同図中（ａ）に示されるように、投光側装置１から所定周期で光パルスが送り出されると、受光側装置２においては、投光パルスを受け取る毎に、同図中（ｂ）に示される電気パルス（ピーク値Ｐ１，Ｐ２を有する波形Ｗｓ）が光電変換器２１の出力ライン上に出現する。
【００６２】
同図中（ｃ）に示されるように、第１コンパレータ２２１は、電気パルスの出力値が閾値Ｖｔｈ１を越えている間、出力が‘Ｈ’となる。
【００６３】
また、同図中（ｄ）に示されるように、遅延回路２２３は、第１コンパレータ２２１の出力‘Ｈ’を設定遅延時間‘τ’分だけ遅延させてアンド回路２２４へと出力する。
【００６４】
同図中（ｅ）に示されるように、第２コンパレータ２２２は、電気パルスの出力値の絶対値が閾値Ｖｔｈ２の絶対値を越えている間、出力が‘Ｈ’となる。
【００６５】
ここで、設定遅延時間‘τ’は、先に述べたように、波形Ｗｓが有する２つのピーク値Ｐ１，Ｐ２が出現するそれぞれの基準時点Ｔ１，Ｔ２との時間差により求められるものであるから、投光側装置１からの投光パルスを受け取ったときには、第１コンパレータ２２１の遅延後の出力状態‘Ｈ’と、第２コンパレータ２２２の出力状態‘Ｈ’とは同タイミングで出現することとなる。そのため、同図中（ｆ）に示されるように、両コンパレータの出力の論理積をとるアンド回路２２４は、第２コンパレータの出力値が‘Ｈ’となるのに同期してその出力が‘Ｈ’となる。
【００６６】
同図中（ｈ）に示されるように、フリップフロップ２３３は、アンド回路２２４の出力が‘Ｈ’に変化するタイミングに同期してセット状態となる。また、同図中（ｇ）に示されるタイミングで発生されるパルス発生器２３２からのパルス発生（入力）タイミングに同期してリセット状態となる。ここで、パルス発生器２３２からのパルスは、シフトレジスタ２３１のクロック入力端子ＣＬＫへも供給されているから、入力端子ＣＬＫにクロックパルスが入力される毎に、シフトレジスタ２３１の各ステージには、フリップフロップ２３３の直前の出力状態（同図では５連続の‘Ｈ’状態が示されている）が順次取り込まれ、同時にフリップフロップ２３３はリセット状態になる。
【００６７】
尚、この例では、受光側装置２のパルス発生器２３２のパルス発生周期は、投光側装置１のパルス発生器１１のパルス発生周期よりも、やや長めの周期とされている。すなわち、この例では、アンド回路２２４（パルス真偽判別回路２２）の出力変化が、シフトレジスタ２３１の各ステージにすべて取り込まれるのではなく、パルス発生器２３２で生成される前回のパルス発生タイミングから今回のパルス発生タイミングまでの間のフリップフロップ２３３の出力状態が順次シフトレジスタの各ステージに取り込まれる。このようにすることで、投受光非同期を前提とする光電センサにあっても、安定した検出動作を確保可能としている。
【００６８】
次に、受光側装置においてノイズパルス（例えば蛍光灯による外乱光）が混入した場合における第１実施形態による光電センサの検出動作を図３のタイミングチャートに基づき説明する。
【００６９】
ここで、同図中（ａ）〜（ｈ）の各段で示される内容は、それぞれ図１中における符号（ａ）〜（ｈ）が示す箇所における出力状態等に対応している。即ち、図３において、（ａ）は投光側装置１の投光タイミング（パルス発生器１１のパルス発生タイミング）、（ｂ）はノイズパルスの混入により、光電変換器２１（増幅器２１４）の出力ライン上に現れる電気パルスの出力（２つのピーク値Ｐｎ１，Ｐｎ２を有する波形Ｗｎ）、（ｃ）は閾値Ｖｔｈ１を有する第１コンパレータ２２１の出力、（ｄ）は遅延回路２２３からの出力（第１コンパレータ２２１の出力遅延後の出力）、（ｅ）は閾値Ｖｔｈ２を有する第２コンパレータ２２２の出力、（ｆ）はアンド回路２２４の出力、（ｇ）はパルス発生回路２３２のパルス発生タイミング、（ｈ）はフリップフロップ２３３の出力（シフトレジスタ２３１への入力）をそれぞれ示している。
【００７０】
尚、この例では、投光側装置１からの投光パルスは受光側装置２には届いていないものとして説明する。すなわち、この種の光電センサにおいては、受光側装置に本来受光すべき光パルス（投光側装置から投光された光パルス）の受光があるときにノイズパルスが混入しても、それが真の電気パルスの出力を相殺あるいはその出力絶対値を大幅に減少させてしまうようなノイズパルスでない限り、誤動作を引き起こすことはない。（無論、そのようなノイズパルスの混入も想定されるため、これについての対策は後述する。）これに対し、投光側装置から投光された光パルスが受光側装置に届いていないにもかかわらず、ノイズパルスの混入により‘受光’と判定されると誤動作を引き起こすこととなる。
【００７１】
図３中（ａ）並びに（ｂ）に示されるように、この例では、投光側装置１からの投光周期に、ノイズパルスの発生周期が一致してしまった最悪のケースが示されている。
【００７２】
このとき、同図中（ｃ）に示されるように、第１コンパレータ２２１は、ノイズパルスの出力値が閾値Ｖｔｈ１を越えている間、出力が‘Ｈ’となる。
【００７３】
また、同図中（ｄ）に示されるように、遅延回路２２３は、第１コンパレータ２２１の出力‘Ｈ’を設定遅延時間‘τ’分だけ遅延させてアンド回路２２４へと出力する。
【００７４】
同図中（ｅ）に示されるように、第２コンパレータ２２２は、電気パルスの出力値の絶対値が閾値Ｖｔｈ２の絶対値を越えている間、出力が‘Ｈ’となる。
【００７５】
設定遅延時間‘τ’は、先に述べたように、真の電気パルス波形Ｗｓが有する２つのピーク値Ｐ１，Ｐ２が出現するそれぞれの基準時点Ｔ１，Ｔ２との時間差により求められるものである。ここで、この例では、ノイズ波形Ｗｎの有する２つのピーク値Ｐｎ１，Ｐｎ２の出現間隔（λ）は、真の電気パルス波形Ｗｓの２つピーク値Ｐ１，Ｐ２の出現間隔（τ）に比して長い。従って、第１コンパレータ２２１の遅延後の出力と、第２コンパレータ２２２との出力タイミングが一致することはない。すなわち、同図中（ｆ）に示されるように、アンド回路２２４は、本来受光すべき光パルスが到来しない限り、ノイズ波形Ｗｎが混入しても、その出力は‘Ｌ’に維持される。そのため、同図中（ｈ）に示されるように、フリップフロップ２３３（シフトレジスタ２３１への入力）は、アンド回路２２４の出力‘Ｌ’により、同図中（ｇ）に示されるパルス発生器２３２からのパルス入力タイミングに関係なく、常時‘Ｌ’状態となる。
【００７６】
このように、第１実施形態においては、パルス真偽判別回路２２は、光電変換器２１の出力ライン上の信号レベルを、第１，第２のコンパレータにより、それぞれ真の電気パルス相当の基準値により弁別する。次いで、それらのコンパレータの出力を、遅延回路２２３を介して基準時点同士が整合するように時間軸整合させ、時間軸整合されたのちのコンパレータ出力同士の論理演算を行うことにより、光電変換器２１の出力ライン上に現れる電気パルスの真偽判別を可能としている。
【００７７】
これにより、投光側装置から投光された光パルスが受光側装置に届いていないにもかかわらず、ノイズパルスの存在により‘受光’と判定されるといった誤動作を防止可能としている。
【００７８】
次に、本発明の放射パルス介在型センサは、送受一体型センサにも適用することができる。
【００７９】
本発明が適用された投受一体型光電センサ（第２実施形態）の回路構成が図４に示されている。
【００８０】
同図に示されるように、第２実施形態の光電センサには、第１実施形態で示した光電センサのものとほぼ同様の回路が使用されている。従って、第１実施形態と同一構成回路には同一番号を付してその説明を省略する。尚、１（投光側装置）、２（受光側装置）、２２（パルス真偽判別回路）、２３（デジタルローパスフィルタ）については必ずしも同一とは言えないが、理解を容易とするため、ここでは第１実施形態と同一番号を付することとする。
【００８１】
第２実施形態においては投受光同期が可能な光電センサ（投受一体型）が使用されているため、第１実施形態（投受別体型）で用いられた受光側装置２のパルス発生回路２３２は使用されない。代わって、投光側装置１のパルス発生器１１からのパルスがフリップフロップ２３３のリセット入力端子ならびにシフトレジスタ２３１のクロック入力端子へと入力される。すなわち、先に図２中（ｇ）で示したパルス発生タイミングは、第２実施形態においては、投光側装置１の投光タイミングと同期して出現することとなる。このようにすることで、アンド回路２２４（パルス真偽判別回路２２）の出力変化を、シフトレジスタ２３１の各ステージにすべて取り込むことができるから、デジタルローパスフィルタ２３を介したより正確なフィルタ処理を行うことが可能となる。
【００８２】
また、第２実施形態においては、第１コンパレータ２２１と遅延回路２２３の間に、新たなアンド回路２２５が設けられる。このアンド回路２２５は、第１コンパレータ２２１の出力と、パルス発生回路１１からのパルス出力との論理積を取るためのものであり、発生回路１１からのパルス入力時に第１コンパレータの出力が‘Ｈ’のときその出力が‘Ｈ’となる。すなわち、このアンド回路２２５により、第１コンパレータにおいては、真の電気パルスのピーク値Ｐ１の受光タイミングを正確に捉えて、基準値Ｖｔｈ１と比較することが可能となるから、より正確な電気パルスの真偽判別を行うことが可能となる。
【００８３】
次に、本発明が適用される光電センサにあっては、真の電気パルスを微分して得られる波形上の既知の複数（以下に示す例では３つ）の基準時点のそれぞれにおける基準値により、変換器の出力ライン上に現れる電気パルスの真偽を判別するようにすることができる。
【００８４】
本発明の第３実施形態の光電センサの回路構成が図５に示されている。
【００８５】
同図に示されるように、第３実施形態における光電センサは、この例では投受別体型の光電センサとされ、第１実施形態で示した光電センサと一部同様の回路が使用されている。従って、第１実施形態と同一構成回路には同一番号を付してその説明を省略する。尚、２（受光側装置）、２２（パルス真偽判別回路）については必ずしも同一とは言えないが、理解を容易とするため、ここでは第１実施形態と同一番号を付することとする。
【００８６】
第３実施形態が第１実施形態と異なる点は、パルス真偽判別回路２２の構成にある。即ち、第３実施形態においては、パルス真偽判別回路２２は、微分回路を構成し増幅器２１４の出力を取り込むハイパスフィルタ２１５（ＨＰＦ）と、ハイパスフィルタ２１５の出力側に並列に設けられた２台のコンパレータ２２１１（第１コンパレータＣＭＰ１），２２２１（第２コンパレータＣＭＰ２）と、これらコンパレータのそれぞれの出力を遅延する２台の遅延回路２２３１，２２３２と、第１コンパレータ２２１１の出力遅延後の出力と第２コンパレータ２２２１の出力遅延後の出力と第１コンパレータの出力（遅延前）との３つの入力に対する論理積を取るアンドゲート２２４１とを含んでいる。
【００８７】
図８中（ｂ）は、光電変換器の出力ライン上に現れる真の電気パルス（投光側装置から送り出される光パルスに基づく電気パルス）を、更にハイパスフィルタ２１５に通すことにより得られる電気パルスに関する波形的特徴（この例では、第１実施例で示した波形Ｗｓに対応した３つのピーク値Ｐ３（正極），Ｐ４（負極），Ｐ５（正極）を有する出力波形Ｗｓ２を示すグラフである。
【００８８】
同グラフにおいて、出力電圧値ＡＣ０を挟む２つの基準値Ｖｔｈ１，Ｖｔｈ２は、それぞれ、第１コンパレータ２２１１の閾値Ｖｔｈ１（正極性）と、第２コンパレータ２２２１の閾値Ｖｔｈ２（負極性）を示している。ここで、閾値Ｖｔｈ１は、波形Ｗｓ２の第１ピーク値Ｐ３，第３ピーク値Ｐ５の双方よりもやや低い値に設定されており、また、Ｖｔｈ２は、波形Ｗｓ２の第２ピーク値Ｐ４よりやや高い値に設定されている。尚、それぞれの閾値Ｖｔｈ１，Ｖｔｈ２を相対するピーク値Ｐ３，Ｐ４，Ｐ５の何割程度に設定するかは、センサの設置状況等を考慮して任意に変更可能である。
【００８９】
第１コンパレータ２２１１の出力は、ハイパスフィルタ２１５の出力レベルが閾値Ｖｔｈ１を上回るときに‘Ｈ’となり、下回るとき‘Ｌ’となる。また、第２コンパレータ２２２１の出力は、ハイパスフィルタ２１５の出力レベルが閾値Ｖｔｈ２を上回るとき‘Ｌ’となり、下回るとき‘Ｈ’となる。
【００９０】
また、同グラフにおいて、‘τ２’は、遅延回路２２３１の設定遅延時間‘τ２’を示しており、この設定遅延時間‘τ２’は、真の波形Ｗｓ２が有するピーク値Ｐ３とピーク値Ｐ５が出現するそれぞれの基準時点Ｔ３，Ｔ５との時間差で求められる。即ち、アンドゲート２２４１には、基準時点Ｔ５における第１コンパレータ２２１１の比較結果と、基準時点Ｔ３における第１コンパレータ２２１１の比較結果とが同時に入力されることとなる。
【００９１】
また、同グラフにおいて、‘τ３’は、遅延回路２２３２の設定遅延時間‘τ３’を示しており、この設定遅延時間‘τ３’は、真の波形Ｗｓ２が有するピーク値Ｐ４とピーク値Ｐ５が出現するそれぞれの基準時点Ｔ４，Ｔ５との時間差で求められる。即ち、アンドゲート２２４１には、上述した基準時点Ｔ５における第１コンパレータ２２１１の比較結果と、基準時点Ｔ３における第１コンパレータ２２１１の比較結果とに加え、基準時点Ｔ４における第２コンパレータ２２２１の比較結果が同時に入力されることとなる。
【００９２】
従って、アンドゲート２２４１においては、波形Ｗｓ２におけるそれぞれの基準時点Ｔ３，Ｔ４，Ｔ５におけるレベル比較結果同士が時間軸整合された形で照合される。尚、アンドゲート２２４１の出力は、３つの入力が‘Ｈ’のときに限り‘Ｈ’となり、それ以外のときには‘Ｌ’となる。尚、アンドゲート２２４１の出力は、第１実施形態と同様のデジタルローパスフィルタ２３に入力される。
【００９３】
このように、第３実施形態においては、真の電気パルスを微分して得られた既知の波形（Ｗｓ２）上の３つの基準時点（Ｔ３，Ｔ４，Ｔ５）のそれぞれにおける基準値（Ｖｔｈ１，Ｖｔｈ２，Ｖｔｈ１）で構成される波形的特徴に基づいて、変換手段の出力ライン上に現れる電気パルスの真偽を判別するものであるから、より正確に真の電気パルスを捉えることが可能となる。
【００９４】
尚、第３実施形態においては、基準時点Ｔ３とＴ５における基準値を、同一のコンパレータ（第１コンパレータ２２１１）が有する閾値Ｖｔｈ１としたが、それぞれの基準時点における基準値を別個に設けるようにすれば、より確度の高い真偽判別が可能となることは言うまでもないであろう。
【００９５】
また、第３実施形態においては、光電センサを投受別体型のものとしたが、投受一体型のセンサに適用することもできる。
【００９６】
次に、先にも説明したように、この種の光電センサ（放射パルス介在型センサ）においては、受光側装置に本来受光すべき光パルス（投光側装置から投光された光パルス）の受光があるときに、例えば比較的低周波のノイズパルスが混入することにより、真の電気パルスの出力が相殺あるいはその出力絶対値が減少してしまうといった場合が想定される。
【００９７】
図６は、そのようなノイズパルスが混入した場合に、第１，第２の実施形態における光電変換器２１の出力ライン上に出現する電気パルスを示すタイミングチャートである。
【００９８】
同図中において、（ａ）は投光側装置１から送り出される光パルスの投光タイミング、（ｂ）はノイズパルスがないときに光電変換器２１の出力ライン上に現れる真の電気パルスの出力（波形Ｗｓ）、（ｃ）は放射パルスが受光側装置２に届いていないときに光電変換器２１に現れるノイズパルス（比較的低周波のノイズ波形Ｗｎ）の出力、（ｄ）は同図中（ｂ）、（ｃ）で示される真の電気パルスとノイズパルスとが混在することにより光電変換器２１の出力ライン上に現れる混合パルスの出力（混合波形Ｗｓ＋ｎ）をそれぞれ示している。
【００９９】
図６から明らかであるように、この例に示す光電センサにおいては、投光側装置１に本来受光すべき光パルス（投光側装置から投光された光パルス）の受光があるときに、同図中（ｃ）に示すようなノイズパルス（波形Ｗｎ）が混入すると、光電変換器２１の出力ライン上には、混合パルスＷｓ＋ｎが出現することとなる。混合パルス波形Ｗｓ＋ｎは、同図中（ｄ）に示されるように、真の光パルス波形Ｗｓの第１、第２のピーク値に対応するエッジ出力を有するものの、その値は流動的であり、真偽判別のための閾値Ｖｔｈ１，２を有する第１，第２のコンパレータは実質上ほとんど機能しないこととなる。
【０１００】
以下に示す本発明の第４実施形態においては、上述のような比較的低周波のノイズパルスが混入した場合にも、光電変換器２１の出力ライン上に現れる電気パルスの真偽判別を可能としたものである。
【０１０１】
本発明の第４実施形態の光電センサの回路構成が図７に示されている。尚、本発明の第４実施形態と、上述した第１と第２の実施の形態との相違点は、パルス真偽判別回路２２の構成のみであり、理解を容易とするため、同図には投光側装置２１とパルス真偽判別回路２２のみが示されている。すなわち、第１，第２の実施形態における真偽別回路２２を同図に示されるパルス真偽判別回路２２に置き換えることで本発明の第４実施形態が実現される。無論、第４実施形態を第３実施形態に適用することも可能であるが、そのような場合のパルス真偽判別回路２２の構成は、以下の記述を参照することにより当業者であれば容易に想到されるであろうからここでの説明は省略する。
【０１０２】
図７に示されるように、第４実施形態におけるパルス真偽判別回路２２は、第１、第２の実施形態と同様、２台のコンパレータ２２１（ＣＭＰ１），２２２（ＣＭＰ２）と、それらコンパレータの内の一方（ＣＭＰ１）の出力を遅延（後述する設定遅延時間‘τ５−τ４’）する遅延回路２２３と、コンパレータ２２１の出力遅延後の両コンパレータ出力の論理積を取るアンドゲート２２４とを含んでいる。
【０１０３】
そして、第１コンパレータ２２１と増幅器２１４との間には、非反転入力端子（＋）と反転入力端子（−）への２つの入力値の差分を出力する第１減算回路２２６が設けられ、また、この第１減算回路の反転入力端子（−）と増幅器２１４との間には、増幅器２１４からの入力を設定遅延時間‘τ４’だけ遅延させて出力する遅延回路２２８が設けられている。
【０１０４】
また、第２コンパレータ２２２と増幅器２１４との間には、非反転入力端子（＋）と反転入力端子（−）への２つの入力値の差分を出力する第２減算回路２２７が設けられ、また、この第２減算回路の反転入力端子（−）と増幅器２１４との間には、増幅器２１４からの入力を設定遅延時間‘τ５’だけ遅延させて出力する遅延回路２２９が設けられている。
【０１０５】
尚、第１，第２の減算回路２２６，２２７のそれぞれの非反転入力端子（＋）には、増幅器２１４からの出力が遅延されることなく入力される。
【０１０６】
図８中（ｃ）は、設定遅延時間‘τ４’、‘τ５’を説明するためのグラフである。同グラフにおいて、Ｗｓは、先に説明した真の電気パルスに関する既知の出力波形Ｗｓを示している。設定遅延時間‘τ４’は、波形Ｗｓの第１ピーク値Ｐ１が出現する基準時点Ｔ１と、出力波形Ｗｓの立ち上がり基準時点Ｔ６との時間差で求められる。また、設定遅延時間‘τ５’は、波形Ｗｓの第２ピーク値Ｐ２が出現する基準時点Ｔ２と、出力波形Ｗｓの立ち上がり基準時点Ｔ６との時間差で求められる。
【０１０７】
従って、本発明の第４実施形態においては、第１減算回路２２６により、光電変換器２１の出力ライン上に現れる電気パルスから、時間‘τ４’の間における出力変化が取り出され、これが真の波形Ｗｓのピーク値Ｐ１に相当するか否かの判別が第１コンパレータ２２１により行われる。
【０１０８】
また、第２減算回路２２７により、光電変換器２１の出力ライン上に現れる電気パルスから、時間‘τ５’の間における出力変化が取り出され、これが真の波形Ｗｓのピーク値Ｐ２に相当するか否かの判別が第２コンパレータ２２２により行われる。
【０１０９】
次いで、遅延回路２２３により、第１コンパレータ２２１の出力を設定遅延時間‘τ５−τ４’遅延させることにより、アンド回路２２４により第１と第２コンパレータの出力をそれぞれ時間軸を整合させて照合が行われる。
【０１１０】
すなわち、第４実施形態においては、先の図６（ｄ）に示されるように、光電変換器２１からの出力が真の電気パルスの出力を大幅に変えてしまうような混合パルスＷｓ＋ｎであっても、この混合パルスＷｓ＋ｎから、真のパルス波形Ｗｓを弁別することができる。
【０１１１】
従って、本発明の第４実施形態によれば、投光側装置に本来受光すべき光パルス（投光側装置から投光された光パルス）の受光があるときに比較的低周波のノイズパルスが混入することにより、真の電気パルスの出力が相殺あるいはその絶対値が大幅に減少してしまうといった場合にも、光電変換器２１の出力ライン上に現れる電気パルスに基づく受光有無を的確に判別することができる。
【０１１２】
次に、上述した第１、第２の実施形態には、更に、投光側装置１から所定ビットパターンに従って光パルスを送り出すと共に、受光側装置２において真の電気パルスと判定される電気パルスの出現ビットパターンを基準ビットパターンと照合することにより正常に光パルスを受け取ったか否かを判定するビットパターン判定機能を付加することができる。
【０１１３】
以下に、上述した第１、第２実施形態にビットパターン判定機能を付加した例を示す。尚、以下に示すビットパターン判定機能は、上述した第３、第４の実施形態にも適用可能であるが、そのような場合における光電センサの構成は以下の記述を参照することにより当業者であれば容易に想到されるであろうからその説明は省略する。
【０１１４】
第１実施形態にビットパターン判定機能を付加した光電センサ（第５実施形態）の回路構成が図９に示されている。尚、第１実施形態と同一箇所には同一番号を付してその説明を省略する。
【０１１５】
同図に示されるように、第５実施形態では、投光側装置１においては、パルス発生器１１とドライブ回路１２との間にパルスパターン生成器１４が設けられる。このパルスパターン生成器１４は、同図中右上に示されるように、パルス発生器１１の駆動パルスに同期して、投光ビット‘１’または‘０’をシリアルに生成する。この例では、パルスパターン生成器１４の生成ビットが‘１’のときドライブ回路１２からは光パルスが送り出され、パルスパターン生成器１４の生成ビットが‘０’のときは、ドライブ回路１２からは投光が行われない。
【０１１６】
また、この例では、ビットパターンは、同図に示されるパルスパターン生成器１４の番号“１”〜“６”の６つのボックスで示されるように、６ビットで一巡するようにされており、パルスパターン生成器１４においては、予め設定された順番で、シリアルに‘１’→‘０’→‘０’→‘１’→‘１’→‘０’のビットを生成するものとする。すなわち、同図に示されるパルスパターン生成１４の６つのボックス中、網掛け部は生成ビット‘１’を、白地部は生成ビット‘０’をそれぞれ示している。尚、ビットパターンが一巡するのに要するビット数、あるいはビットパターンが一巡するまでの‘１’または‘０’のビット出現頻度は適宜に変更可能である。これについては後に一具体例を挙げ詳細に説明する。
【０１１７】
受光側装置２には、ビットパターンが一巡するまでのビット数（６ビット）に対応して、６ステージを有するシフトレジスタ２３１０が適用されている。各ステージ１〜６には、パルス発生器２３２のクロックタイミングに従って、パルス真偽判別後の‘Ｈ’，‘Ｌ’出力がフリップフロップ２３３から順に取り込まれる。尚、この例では、投光側装置のパルス発生器１１と受光側装置２のパルス発生器２３２のパルス発生周期は同一となるように予め設定されている。
【０１１８】
デジタルローパスフィルタ２３では、シフトレジスタ２３１０の各ステージ１〜６に取り込まれた‘Ｈ’（‘１’）、‘Ｌ’（‘０’）による出現ビットパターンが、受光装置側に設けられたパルスパターン生成器２３７に予め記憶されたビットパターン（基準ビットパターン）と照合される。このパルスパターン生成器２３７は、投光側装置１のパルスパターン生成器１４に記憶されたビットパターンと同様のビットパターンをパラレル（同時）に出力するものである。尚、説明の便宜上、同図には、パルスパターン生成器２３７のビットパターンは、パルス生成器１４のビットパターンと左右（並び順）が反転して描かれている。
【０１１９】
この例では、３つのアンド回路と３つのＮＯＲ回路とを有する論理回路群２３８により、シフトレジスタ２３１０の各ステージ１〜６の出力と、対応するパルスパターン生成器２３７のビット出力１〜６との論理演算が行われる。すなわち、この例では、シフトレジスタ２３１０のステージ１，４，５については取り込まれたビットが‘１’のとき、ステージ２，３，６については取り込まれたビットが‘０’のとき、論理回路群２３８のすべての出力が‘Ｈ’となる。これにより、アンド回路２３４の出力も‘Ｈ’となり、フリップフロップ２３６はセット状態となる。このときフリップフロップ２３６の出力は、受光側装置において投光側装置から送り出された光パルスを正常に受け取ったことを示す‘Ｈ’となる。
【０１２０】
また、シフトレジスタ２３１０の各ステージ１〜６がすべて‘Ｌ’を示す‘０’のときは、ＮＯＲ回路２３５の出力が‘Ｈ’、アンド回路２３４の出力は‘Ｌ’となり、フリップフロップ２３６がリセット状態となる。これにより、フリップフロップ２３６の出力は、再びアンド回路２３４からのセット入力があるまで出力状態は‘Ｌ’となる。
【０１２１】
このように、第５実施形態においては、光電変換器２１の出力ライン上に現れる電気パルスの真偽判別を行うと共に、真の電気パルスと判定される電気パルスの出現ビットパターンを基準ビットパターンと照合することにより正常に光パルスを受け取ったか否かを判定するビットパターン判定機能を有している。そのため、ノイズパルスが周期的に現れしかもその発生タイミングがサンプリングタイミングと重なるような状況下にあっても、より正確に真の光パルスの到来を検知することが可能となる。
【０１２２】
尚、上述の説明では、第５実施形態において、論理回路群２３８により、各ステージ１〜６の出力と対応するパルスパターン生成器のビット出力１〜６との論理演算値を求め、それら論理回路群２３８のすべての出力が‘Ｈ’のとき、アンド回路２３４の出力が‘Ｈ’となるものとしたが、照合処理における投光パルス有りビットの照合に関しては以下に示すように冗長性を付与することもできる。
【０１２３】
第５実施形態における好ましい他の実施形態が図１０の回路ブロック図に示されている。尚、同図において、図９に示される光電センサと同一の箇所には同一番号を付してその説明を省略する。
【０１２４】
図１０に示されるように、この例では、アンド回路２３４と論理回路群２３８の３つのＮＯＲ回路との間には、冗長性演算器２３９が設けられている。この冗長性演算器２３９は、ＮＯＲ回路からの出力を予め設定された冗長性判断基準に基づき論理演算し、‘Ｈ’，‘Ｌ’による演算結果をアンド回路２３４へと出力するものである。すなわち、この例ではパルスパターン生成器２３７により生成されるビット‘０’に対応したシフトレジスタ２３１０のステージ２，３，６に関しては、例えば、それら３つのステージの１つのみが‘１’であっても（３つのＮＯＲ回路の出力のうち何れかが‘Ｌ’であっても）、冗長性演算器２３９からの出力が‘Ｈ’となるように冗長性判断基準を設定することで、アンド回路２３４からの出力に冗長性を付与することが可能となる。
【０１２５】
また、この例では、フリップフロップ２３６とシフトレジスタ２３１０との間にも冗長性演算器２４０が設けられている。すなわち、先に図９で示したＮＯＲ回路２３５にあっては、シフトレジスタ２３１０の各ステージがすべて‘０’とならない限り、その出力は‘Ｌ’とならないが、この例では、冗長性演算器２４０により冗長性を付与することにより、例えば、すべてのステージが‘０’とならなくても、フリップフロップ２３６のリセット入力端子への出力を‘Ｈ’とすることができる。
【０１２６】
従って、図１０に示される第５実施形態の光電センサにあっては、例えばノイズパルスの混入によりパルスパターン生成器１４におけるビットが‘０’のときにシフトレジスタの対応するステージに‘１’が取り込まれても、それらを設定範囲内で許容することができる。
【０１２７】
第５実施形態の更に好ましい他の例においては、受光側装置２のパルスパターン生成器が複数台設けられる。
【０１２８】
受光側装置２に照合用のパルスパターン生成器を２台設けた例が図１１に示されている。尚、図１０に示される光電センサと同一箇所には同一番号を付してその説明を省略する。
【０１２９】
図１１に示されるように、この例では、受光側装置２には、投光側装置１のパルス生成器１４に記憶されたビットパターンと同一のビットパターン（図１１に示されるビット番号１→２→３→４→５→６）をパラレルに出力するパルスパターン生成器２３７１と、投光側装置１のパルス生成器１４に記憶されたビットパターンを組み替えたビットパターン（ビット番号４→５→６→１→２→３）をパラレルに出力するパルスパターン生成器２３７２とが設けられている。
【０１３０】
尚、『組み替えたビットパターン』とあるが、これは、同図中右上（枠囲み欄）に示されるように、この例ではパルスパターン生成器１４に記憶された６ビットの出現パターンを、それぞれ位相の異なる３ビットづつの組‘Ａ’，‘Ｂ’で捉え、その並びを、（Ａ＋Ｂ）から（Ｂ＋Ａ）に置き換えたものである。
【０１３１】
すなわち、この例では、ビットパターン照合のための基準ビットパターンが、Ａ＋Ｂ，Ｂ＋Ａの２通り用意され、この２通りの基準ビットパターンは同時にシフトレジスタ２３１０の６ステージに出現するビットパターンに照合される。
【０１３２】
これにより、ビットパターン（Ａ＋Ｂ）が投光側装置１から繰り返し送り出されるような場合（投光ビットパターンＡ→Ｂ→Ａ…）に、例えば、ノイズ等により先頭のビットパターンＡが欠落するようなことがあっても、再び受光側装置２のシフトレジスタ２３１０にビットパターン（Ａ＋Ｂ）が取り込まれるのを待つことなく、Ｂ＋Ａのビットパターンが出現した時点で直ちに照合を完了することができる。
【０１３３】
それにより、出現ビットパターンと基準ビットパターンとの照合をより高速に行うことができるから、光電センサの応答性を向上させることが可能となる。
【０１３４】
次に、本発明の第２実施形態にビットパターン判定機能を付加した光電センサ（第６実施形態）の回路構成を図１２の回路ブロック図に示す。尚、先述した第２実施形態または第５実施形態と同一箇所には同一番号を付してその説明を省略するものとする。
【０１３５】
同図に示されるように、第６実施形態における光電センサは投受一体型のものであるため、同一のパルスパターン生成器１５が使用されている。また、この例では、第５実施形態と同様に２台の冗長性演算器２３９，２４０が使用され、ビットパターン照合に際しての冗長性が付与されている。
【０１３６】
この例では、パルス発生器１１はパルスパターン生成器１５に駆動パルスを送出する。パルスパターン生成器１５は、この駆動パルスに同期して、予め設定されたビットパターンをドライブ回路１２にシリアルに出力するとともに、受光側装置２におけるビットパターンの照合に際して使用されるビットパターンを論理回路群２３８にパラレルに出力する。それにより、シフトレジスタ２３１０のステージ１〜６に取り込まれたビットパターンとの照合が行われる。
【０１３７】
このように、ビットパターン判定機能は本発明の第２実施形態にも適用可能することができる。
【０１３８】
尚、上述の例ではビットパターンの組み替えを２通り（Ａ＋Ｂ，Ｂ＋Ａ）のみ示したが、組み替えはこれ以外にも可能である。例えば、ビットパターンを３通りの組に分け、３通りの基準ビットパターンを設けることができる。
【０１３９】
また、投光ビットパターンは１通り（Ａ→Ｂ→Ａ…）のみを示したが、例えば、投光ビットパターンを予め複数種類（例えば、Ａ→Ｂ→Ｃ，Ｄ→Ｅ→Ｆ…）用意しておき、投光側装置１の側で任意選択するようにすることもできる。無論それらを更に任意に組み替えて投光するようにすることもできるし、完全にランダムな投光ビットパターンを生成することも可能である。もっともそのような場合には、例えば、受光側装置２の側に対応した基準ビットパターンを予め設けておくか、或いはその都度、投光側装置１と受光側装置２との間でビットパターンに関するデータ交換を行うなどして、受光側装置２の側において、投光ビットパターンに応じた基準ビットパターンにより出現ビットパターンとの照合が行われるようにする必要があることは言うまでもない。
【０１４０】
次に、上述したビットパターン判定機能を光電センサに適用する場合に、影響を与えると思われる光電センサの特性項に基づく要件として以下のものが挙げられる。
１．センサの応答時間が短い（１ｍｓの場合を後述する）
２．送信パルス列の基本周波数に制限がある（Ｓ／Ｎの問題）
３．送信パルス列の基本デューティ比に制限がある
４．個体間に別々のクロックがある
これらを満たすようにビットパターン判定機能の構成を工夫することが望ましい。そこで、以下、具体的構成について説明する。
【０１４１】
尚、以下に示す内容は、第５、第６の実施形態において説明した内容と一部重複しているが、ここでは、その内容をより詳細に説明するものと理解されたい。また、以下の説明には、図１３（ａ）で示される言語（ビット、コード長、ビット長）を使用する。
【０１４２】
ノイズパルス除去のためにビット数を多くすることによりノイズパルスとの類似度を小さくすることが可能となる。ビット長（パルス投光間隔）が短くなれば短いコード長にてビット数を多く確保することができるが、一般的な光電センサに於いてはビット長・コード長にそれぞれ制約条件が有りビット数を必要十分に確保することは難しい。
【０１４３】
一方、実験により、蛍光灯などの数十ｋＨｚの周期的なノイズパルスやランダムに発生するノイズパルスを完璧に除去するためには、大凡３０ビットのビット数が必要であることが分かった。ここでは光電センサ特有の制約条件をみたしつつ、いかに３０ビットのビット数を確保するかについて述べる。
尚、図１３（ｂ）には、コード長が３０ビットの場合のビット配列の一例が示されている。同図中において、網掛け部は投光ビット（生成ビット“１”）を、白地部は不投光ビット（生成ビット“０”）をそれぞれ示している。また、この例では、後述するように、コード長全体を２ブロック（ここでは１５ビットづつの２組、Ａ／Ｂ）に分けた場合における‘Ａ’を先頭とするコード（ＮＯＭＡＬ）と、Ｂを先頭とするコード（ＮＯＭＡＬ２）との双方が示されている。これについては後述する。
【０１４４】
制約▲１▼ 光電センサとして必要な感度（Ｓ／Ｎ）
Ｓ／Ｎは投光パルスのパルス幅と受光アンプの周波数特性によって大まかに決まる。投光パルスのパルス幅を小さくすると受光アンプの周波数帯域を広げなくてはならず、Ｓ／Ｎの悪化に繋がる。またビット長を小さくするためにアンプの収束時間を早くするためには、アンプの周波数帯域にて低域をカットする必要が有り、これもＳ／Ｎの悪化を招く。これらの制限からビット長（パルス投光間隔）は２０μｓ程度、投光パルス幅は２．５μｓ程度が適当かと思われる。ただし、汎用の光電センサほど感度を必要としないアプリケーションに於いてはこの限りではない。
【０１４５】
制約▲２▼ 応答時間
例えば、応答時間１ｍｓのアンプ内蔵光電センサにあっては、この応答時間１ｍｓによる制約がビット数を制限する最大の問題となる。このような場合、センサはばらつきを含めて最大１ｍｓ以内に投光されたコードのビットパターンを全て読み取らなくてはいけない。
【０１４６】
単純に１ｍｓを上記制約▲１▼によって定められたビット長で割ると最大ビット数は５０ビットとなる。しかしながらセンサの応答時間は検出対象物体が検出されてから信号が出るまでの最大時間に相当するので、ビット長が即座に応答時間になるわけではない。そこで、以下にセンサの応答時間を左右する要因を述べ、その対策の一例を示す。
【０１４７】
要因▲１▼ センサクロックのばらつき
センサのクロックはＩＣ内部にて生成されるケースが多い。そのような場合、ＩＣ内部のＣＲばらつきによりクロックの絶対値が±２０％程度バラつくことが多い。そこで、このような場合には、クロックが＋２０％ばらついても応答時間を守れるようにセンサ自身の応答時間をあらかじめ０．８倍にしておくのが好ましい。（応答時間１ｍｓのときにはセンサの応答時間を８００μｓにする。）これを考慮すると最大ビット数は４０ビットとなる。最大ビット数の制限がこの後に述べる理由から４０ビットでは問題がある場合には、外部に発振子などをつけてより精度よくクロックを生成するとよいであろう。
【０１４８】
要因▲２▼ 検出タイミングのばらつき
投光パルスをコード化（ビットパターン化）すると、全コードを受信するまで検出判定を行えない問題が生じる。この問題はコードのどのタイミングを投光しているか受光側が把握していない投受別体型の光電センサにおいて深刻な制約条件となる。
【０１４９】
コード途中にて光電センサの検出対象領域内に検出対象物体が入った場合の問題点を図１４に示す。同図中（ａ）から明らかであるように、検出対象物体が入ってから検出と判定するタイミングまでの時間は、コード長よりも長く最大２コード長になる。このことから、コード長は応答時間の半分以下にする必要があるが、前述した最大コード長から考えるとビット数を２５ビットにしかできない。これではノイズパルス除去の効果が不十分である。
【０１５０】
そこで図１４中（ｂ）に示されるように、コード長を２ブロック（ここではＡ／Ｂとする）に分け、Ａ→Ｂと受信した場合でもＢ→Ａと受信した場合でも復号できるようにすることで、有効ビット数を大きくとることができる。先に示したように、図１３（ｂ）には、このようなコード分割方式を採用した具体的一例として、コード長が３０ビットの場合にＡ→Ｂと受信した場合（ＮＯＲＭＡＬ）と、Ｂ→Ａと受信した場合（ＮＯＲＭＡＬ２）とのそれぞれが上下に並べて示されている。
【０１５１】
この方式では検出対象物体が入ってから検出と判定するまでの時間は、最大１．５コード長になるので最大コード長を３３（ビット長分）にすることができる。同様に３ブロックに分けたら最大コード長は３７にできる。
【０１５２】
次に、その他の対策について記述する。
その他対策▲１▼ビットスリップの問題
透過型センサ等の投受別体型光電センサにおいては、投光側装置のクロックと受光側装置のクロックが大幅に異なった場合、ビットの読み間違い（ビットスリップ）を起こす可能性がある。この問題はエラー訂正符号をコードの中にまぜておくことにより解決することができる。
【０１５３】
尚、コード長が制限されるためにエラー訂正符号に必要なビット数が確保できない場合には、コード長内でビットストリップが起こらない最小のクロック誤差に抑えれば誤動作を防ぐことができる。たとえばコード長が８００μｓでビット長が２０μｓの場合、クロック誤差は±１．２５％（２０／８００／２）以内となる。これらは、例えばＩＣの外付けにてセラミック振動子などを使用することにより可能になる。
【０１５４】
その他対策▲２▼ビットパターンについて
光電センサのパルス幅は２．５μｓ程度が好ましいと前述したが、パルスデューティについても若干の制約がある。光電センサの投光電流ピーク値をできるだけ大きくするためには、パルスデューティは出来るだけ小さくすることが好ましい（トータルの平均消費電流を抑えるため）。そこで、例えば、パルスデューティを２．５％程度にしようとすると、これにより、パルス幅２．５μｓでビット長２０μｓの場合、５ビットに一回しか投光できないこととなる。つまりビット数３０であれば投光ビットは６以下に制限されるため、ビットパターンは、その中で最適なパターンにする必要がある。そこで、最もスペクトラムが拡散するようなビットパターン列にする（投光パルス間隔ができるだけ離散するような組み合わせを選ぶ）。
【０１５５】
その他対策▲３▼ノイズパルスの除去について
図１５（ａ）は、従来の光電センサにおけるノイズによる誤判定の内容を示す図である。同図（ａ）上段に示されるように、自身の投光パルス（真の光パルス）を受光しているときにノイズパルスが混入し、それにより本来の受光パルスがうち消され、受光信号が入光→遮光と変化する事はめったにない。したがって、自分が投光している間の受光パルスだけを使用する光電センサであれば、そのような入光判定エラーが出ることはめったにない。仮に、単発でそのようなことが起こっても、ローパスフィルタ（シフトレジスタ）の使用により、そのようなエラーはほぼ無視することができる。
【０１５６】
しかしながら、同図（ａ）下段に示されるように、自身のパルスを受光していないときにノイズパルスが混入し、受光信号が遮光→入光と変化する事は頻繁に起こり得る（この現象は特にランダムに発生する各種ノイズによるものを考えたほうがわかりやすい）。
【０１５７】
ここで、本発明の光電センサに適用されるビットパターン生成方式では入光判定に自分が投光していない時間の遮光も確認される。従って、そのままでは、投光パルスが到来していないにも関わらずノイズパルスにより入光と判断してしまうといったことが頻繁に起こり得る。そのような場合には、蛍光灯等によるノイズパルスによって入光誤動作を起こさないと言ったメリットもあるが、ノイズパルスがあるときに入光判定が行われないのであれば誤動作と状況は同じになってしまう。
【０１５８】
そのための有効な対策として、投光‘なし’ビットが‘有り’ビットとなっていてもある程度の数までは許容する方式（冗長性の付与）の適用が挙げられる。より具体的には、入遮光判定のときに、投光なしビットに対する入光の数を測定しておき、許容数ｎ以下であれば遮光状態であったと判定する冗長性演算回路を付加する。
【０１５９】
図１６に入光判定におけるその効果を、図１７に遮光判定におけるその効果を示す。尚、同図において、「ＡＤＤ」は、３０ビット中、不投光２４ビットの遮光判定において許容したビットの数を示している。同図に示されるように、この例では、ｎ＝３程度許容することにより、入光判定をミスする確率が減り良好な結果が得られることが確認された。
【０１６０】
また、他の対策として、投光‘なし’ビットの情報を圧縮して使用する方法が挙げられる。好ましい一例として、２ビット圧縮方式を図１５中（ｂ）に示す。この場合には、隣り合うビットが共に入光の時のみ入光と判断される。尚、この方法を採用すると、投光ビットは常に２ビットづつ連続していないといけない等、ビットパターン生成に工夫を要することも想定されるが、このような方法を採用すれば、２ビット分に満たないショットノイズに関しては確実に除去することが可能となる。
【０１６１】
尚、上述の説明では、放射パルス介在型センサとして光電センサを示したが、本発明は、光電センサに限らず、超音波センサ、マイクロ波センサ、インパルスレーダ等のような種々の放射パルス介在型のセンサに適用することができる。
【０１６２】
そして、本発明によれば、蛍光灯等の光によるノイズパルスはもとより、その他の光、音、電磁波等の様々なノイズに柔軟に対応して、正確な検出動作が可能な放射パルス介在型センサが実現できる。
【０１６３】
【発明の効果】
以上の説明で明らかなように、本発明によれば、ノイズパルスが周期的に現れしかもその発生タイミングがサンプリングタイミングと重なるような状況下にあっても、有効に機能する誤動作防止対策を組み込まれた放射パルス介在型センサ並びにそのための要素技術を提供することができる。
【図面の簡単な説明】
【図１】本発明が適用された投受別体型光電センサ（第１実施形態）の回路構成を示すブロック図である。
【図２】同第１実施形態による光電センサの検出原理を示すタイミングチャート（その１）である。
【図３】同第１実施形態による光電センサの検出原理を示すタイミングチャート（その２）である。
【図４】本発明が適用された投受一体型光電センサ（第２実施形態）の回路構成を示すブロック図である。
【図５】本発明が適用された光電センサ（第３実施形態）の回路構成を示すブロック図である。
【図６】光電変換器の出力ライン上に出現する電気パルスを説明するためのタイミングチャートである。
【図７】本発明が適用された光電センサ（第４実施形態）の回路構成を示すブロック図である。
【図８】真の電気パルスに関する既知の波形的特徴を示す図である。
【図９】本発明が適用された投受別体型光電センサ（第５実施形態）の回路構成を示す図である。
【図１０】同第５実施形態における好ましい他の一例を示す図である。
【図１１】同第５実施形態における好ましい更に他の一例を示す図である。
【図１２】本発明が適用された投受一体型光電センサ（第６実施形態）の回路構成を示す図である。
【図１３】ビットパターン生成の内容を説明するための図（その１）である。
【図１４】ビットパターン生成の内容を説明するための図（その２）である。
【図１５】ビットパターン投受光時におけるノイズについて説明するための図である。
【図１６】遮光判定時におけるノイズ発生率と正解率との関係をグラフで示した図である。
【図１７】入光判定時におけるノイズ発生率と正解率との関係をグラフで示した図である。
【符号の説明】
１ 投光側装置
２ 受光側装置
１１ パルス発生器
１２ ドライブ回路
１２ａ エミッタ抵抗
１３ 発光素子
１４ パルスパターン生成器
２１ 光電変換器
２２ パルス真偽判別回路
２３ デジタルローパスフィルタ
２１１ 抵抗
２１２ フォトダイオード
２１３ 結合コンデンサ
２１４ 増幅回路（ＡＭＰ）
２２１ 第１コンパレータ（ＣＭＰ１）
２２２ 第２コンパレータ（ＣＭＰ２）
２２４ アンドゲート
２３１ シフトレジスタ
２３２ パルス発生器
２３３ ＲＳフリップフロップ
２３５ ＮＯＲゲート
２３６ ＲＳフリップフロップ
２３７ パルスパターン生成器
２３９，２４０ 冗長性演算器
Ｐ１〜Ｐ５ ピーク値
Ｗｓ 真の電気パルスに関する出力波形
Ｗｎ ノイズ波形
Ｗｓ＋ｎ 混合波形
τ１〜τ５ 設定遅延時間
Ｔ１〜Ｔ６ 基準時点

Claims (11)

1. 放射パルスを繰り返し送り出す送出側装置と、放射パルスを受け取る受取側装置とを有し、受取側装置には、受け取った放射パルスを電気パルスに変換する変換手段が含まれており、さらに
   受取側装置内には、変換手段の出力ライン上に現れる電気パルスが、送出側装置から送り出された放射パルスを受け取ったことに起因する真の電気パルスか、ノイズに起因する偽の電気パルスかを、真の電気パルス波形上の２以上の基準時点のそれぞれにおける基準値に基づいて判別するパルス真偽判別手段が設けられており、
   それにより、受取側装置はパルス真偽判別手段の判別結果に基づいて目的とする出力信号を生成する、ことを特徴とする放射パルス介在型センサ。
2. 放射パルスを繰り返し送り出す送出側装置と、放射パルスを受け取る受取側装置とを有し、受取側装置には、受け取った放射パルスを電気パルスに変換する変換手段が含まれており、さらに
   送出側装置には、
   所定ビットパターンにしたがって放射パルスを送り出すパルス送出手段が設けられ、かつ
   受取側装置には、
   変換手段の出力ライン上に現れる電気パルスが、送出側装置から送り出された放射パルスを受け取ったことに起因する真の電気パルスか、ノイズに起因する偽の電気パルスかを、真の電気パルス波形上の２以上の基準時点のそれぞれにおける基準値に基づいて判別するパルス真偽判別手段と、
   真の電気パルスと判定される電気パルスの出現ビットパターンを基準ビットパターンと照合し、その照合結果に基づいて、正常に放射パルスを受け取ったか否かを判定するビットパターン判定手段と、が設けられており、
   それにより、受取側装置はビットパターン判定手段の判定結果に基づいて目的とする出力信号を生成する、ことを特徴とする放射パルス介在型センサ。
3. 放射パルスを繰り返し送り出す送出側装置と、放射パルスを受け取る受取側装置とを有し、受取側装置には、受け取った放射パルスを電気パルスに変換する変換手段が含まれており、さらに
   受取側装置内には、変換手段の出力ライン上に現れる電気パルスが、送出側装置から送り出された放射パルスを受け取ったことに起因する真の電気パルスか、ノイズに起因する偽の電気パルスかを、真の電気パルスを微分して得られた波形上の２以上の基準時点のそれぞれにおける基準値に基づいて判別するパルス真偽判別手段が設けられており、
   それにより、受取側装置はパルス真偽判別手段の判別結果に基づいて目的とする出力信号を生成する、ことを特徴とする放射パルス介在型センサ。
4. 放射パルスを繰り返し送り出す送出側装置と、放射パルスを受け取る受取側装置とを有し、受取側装置には、受け取った放射パルスを電気パルスに変換する変換手段が含まれており、さらに
   送出側装置には、
   所定ビットパターンにしたがって放射パルスを送り出すパルス送出手段が設けられ、かつ
   受取側装置には、
   変換手段の出力ライン上に現れる電気パルスが、送出側装置から送り出された放射パルスを受け取ったことに起因する真の電気パルスか、ノイズに起因する偽の電気パルスかを、真の電気パルスを微分して得られた波形上の２以上の基準時点のそれぞれにおける基準値に基づいて判別するパルス真偽判別手段と、
   真の電気パルスと判定される電気パルスの出現ビットパターンを基準ビットパターンと照合し、その照合結果に基づいて、正常に放射パルスを受け取ったか否かを判定するビットパターン判定手段と、が設けられており、
   それにより、受取側装置はビットパターン判定手段の判定結果に基づいて目的とする出 力信号を生成する、ことを特徴とする放射パルス介在型センサ。
5. 基準時点が波形上のピーク時点に相当する、請求項１乃至４の何れかに記載の放射パルス介在型センサ。
6. ピーク時点には波形上の正極性ピーク時点と負極性ピーク時点との双方が含まれている、請求項５に記載の放射パルス介在型センサ。
7. 真偽判別手段が、変換手段の出力ライン上の信号レベルをそれぞれ真の電気パルス相当の基準値により弁別する２以上のコンパレータと、それらのコンパレータの出力を基準時点同士が整合するように時間軸整合させる遅延手段と、時間軸整合されたのちのコンパレータ出力同士の論理演算を行う論理演算手段とを含む、請求項１乃至４の何れかに記載の放射パルス介在型センサ。
8. ビットパターン判定手段は、変換手段の出力ライン上に現れた電気パルスの出現ビットパターンを予め用意された位相の異なる２以上の基準ビットパターンと同時に照合し、その照合結果に基づいて、正常に放射パルスを受け取ったか否かを判定する、請求項１又は２に記載の放射パルス介在型センサ。
9. 放射パルスは光パルスである、請求項１乃至８の何れかに記載の放射パルス介在型センサ。
10. 光パルスを繰り返し送り出す投光側装置と、光パルスを受け取る受光側装置とを有し、受光側装置には、受け取った光パルスを電気パルスに変換する変換手段が含まれており、さらに
    投光側装置には、
    投光有りビットと投光無しビットとの所定配列に基づく投光ビットパターンにしたがって光パルスを送り出すパルス送出手段が設けられ、かつ
    受光側装置には、
    変換手段の出力ライン上における電気パルスの出現有無に基づき、受光有無ビットを生成する受光有無ビット生成手段と、
    受光有無ビットに基づく出現ビットパターンと、投光ビットパターンに基づく基準ビットパターンとを照合し、その照合結果に基づいて、正常に自身の投光に基づく光パルスを受け取ったか否かを判定するビットパターン判定手段と、が設けられており、
    ビットパターン判定手段は、受光有無ビットに基づく出現ビットパターンを予め用意された投光有無ビット配列が異なる２以上の基準ビットパターンと同時に照合し、その照合結果に基づいて、正常に光パルスを受け取ったか否かを判定し、
    それにより、受光側装置はビットパターン判定手段の判定結果に基づいて目的とする出力信号を生成する、ことを特徴とする光電センサ。
11. 光パルスを繰り返し送り出す投光側装置と、光パルスを受け取る受光側装置とを有し、受光側装置には、受け取った光パルスを電気パルスに変換する変換手段が含まれており、さらに
    投光側装置には、
    投光有りビットと投光無しビットとの所定配列に基づく投光ビットパターンにしたがって光パルスを送り出すパルス送出手段が設けられ、
    投光ビットパターンにおける投光有りビットは、２以上連続して配列され、かつ
    受光側装置には、
    変換手段の出力ライン上における電気パルスの出現有無に基づき、受光有無ビットを生成する受光有無ビット生成手段と、
    受光有無ビットに基づく出現ビットパターンと、投光ビットパターンに基づく基準ビットパターンとを照合し、その照合結果に基づいて、正常に自身の投光に基づく光パルスを受け取ったか否かを判定するビットパターン判定手段と、が設けられており、
    それにより、受光側装置はビットパターン判定手段の判定結果に基づいて目的とする出力信号を生成する、ことを特徴とする光電センサ。

Images