JP3677152B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3677152B2 JP3677152B2 JP17335798A JP17335798A JP3677152B2 JP 3677152 B2 JP3677152 B2 JP 3677152B2 JP 17335798 A JP17335798 A JP 17335798A JP 17335798 A JP17335798 A JP 17335798A JP 3677152 B2 JP3677152 B2 JP 3677152B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor chip
- sealing resin
- resin member
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15159—Side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板に半導体チップをフリップチップ接続し、両者の間隙に封止樹脂部材を充填するようにした半導体装置に関する。
【０００２】
【従来の技術】
従来のフリップチップ接続によって構成された半導体装置を、図９および図１０を参照して説明する。図９は半導体チップと回路基板との間隙に封止樹脂部材を充填する前の状態を示す断面図であり、図１０は半導体チップと回路基板との間隙に封止樹脂部材を充填した状態を示す断面図である。
【０００３】
図９および図１０において、半導体シリコンにより形成されたベア状態の半導体チップ１（ベア・チップ）は５ｍｍ角〜２０ｍｍ角の方形状をなし、その素子形成面に電極パッド２が設けられており、電極パッド２には半田バンプ３が固着されている。また、４は半導体チップ１よりも全周で約１ｍｍ大きく形成してディスペンススペース５を設けた回路基板で、例えばセラミックや樹脂基板で形成されており、その一主面に接続パッド６が設けられている。なお、７は回路基板４の他主面に設けられた外部接続用端子、８は接続パッド６と外部接続用端子７を回路基板４を貫通して接続するスルーホール配線である。そして、半導体チップ１は、回路基板４の接続パッド６上に対応する半田バンプ３を載せた後に、リフローで溶融させるなどして半田付けすることによりフェースダウン形に回路基板４の一主面に搭載される。
【０００４】
また、９はディスペンス装置の送出し部で、その送出し部９の内部には封止樹脂部材１０が収納されている。封止樹脂部材１０はエポキシ系樹脂材料に、含有素材として例えばシリカ、あるいはアルミナで形成された球形、あるいは破砕形のフィラーを含有させたもので、送出し部９の流出口１１から所定の場所に送り出されるようになっている。そして、ディスペンス装置の送出し部９から半導体チップ１と回路基板４の間隙１２に、図１０に示すように封止樹脂部材１０が充填される。この間隙１２への封止樹脂部材１０の充填は、半導体チップ１をフェースダウン形に搭載した回路基板４を例えば６０℃〜７０℃とした状態で、回路基板４の外周縁部分に設けられたディスペンススペース５に、ディスペンス装置の流出口１１から封止樹脂部材１０を送り出す。送り出された封止樹脂部材１０は、回路基板４のディスペンススペース５に一旦溜められるようにしてから半導体チップ１と回路基板４の間隙１２に流れ込み、間隙１２が加温状態になっているのでここで粘度が下げられ、毛細管現象により間隙１２全体に流れ充填される。そして封止樹脂部材１０が充填された状態では、回路基板４の外周縁部分のディスペンススペース５と半導体チップ１の外周端面に封止樹脂部材１０によるフィレット１３が形成される。
【０００５】
しかしながら上記の従来技術においては、パッケージ信頼性試験で過酷なヒートサイクルを長期にわたり加えた時にフィレット１３自身に一部疲労破壊が起きる虞があった。このため、こうした疲労破壊の虞を少なくすることが非常に必要なこととなっていた。また、半導体装置の小形化、高集積化の観点から半導体チップ１は小さくなるものの、回路基板４にはディスペンススペース５を設けなければならず、半導体チップ１を回路基板４に搭載したパッケージの状態では小形化が十分に進まず、実装基板への実装の際のスペース利用効率が低いものとなっていた。
【０００６】
【発明が解決しようとする課題】
上記のような状況に鑑みて本発明はなされたもので、その目的とするところは半導体チップと回路基板の間隙に充填された封止樹脂部材が、パッケージ信頼性試験でヒートサイクルを加えた場合においても疲労破壊する虞が少なく、また半導体チップを搭載する回路基板を小さくするようにして実装時のスペース利用効率を高くするようにした半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の半導体装置は、回路基板と半導体チップとをフリップチップ接続すると共に、回路基板と半導体チップとの間隙に封止樹脂部材を充填し、硬化させるようにしてなる半導体装置において、回路基板は、間隙に臨む少なくとも１稜に面取り加工が施されていることを特徴とするものであり、
さらに、回路基板と半導体チップとが同形の方形状であることを特徴とするものであり、
さらに、回路基板が、封止樹脂部材によって半導体チップの外周端面に樹脂被膜が形成されると共に該封止樹脂部材により大きなフィレットが形成されない範囲で半導体チップよりも大きい形状であることを特徴とするものであり、
さらに、面取り加工された辺の両端に、それぞれ封止樹脂部材の流れ出しを防止する流出防止壁が設けられていることを特徴とするものであり、
さらに、回路基板は、原基板に該回路基板の大きさで分割するためのＶ溝を削設し、該Ｖ溝によるチョコレートブレークによって個々に分割形成したものであることを特徴とするものである。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【０００９】
先ず、第１の実施形態を図１乃至図３により説明する。図１は斜視図であり、図２は半導体チップと回路基板との間隙に封止樹脂部材を充填する前の状態を示す断面図であり、図３は半導体チップと回路基板との間隙に封止樹脂部材を充填した状態を示す断面図である。
【００１０】
図１乃至図３において、半導体装置２１は、半導体シリコンを基板に用いて形成されたベア状態の５ｍｍ角〜２０ｍｍ角の方形状の半導体チップ２２（ベア・チップ）を、この半導体チップ２２と同じ大きさで窒化アルミニウム（ＡｌＮ）基板やアルミナ（Ａｌ2 Ｏ3 ）基板、ガラエポ（ガラスフィラー入りエポキシ樹脂）等を用いた合成樹脂基板などによって形成された方形状の回路基板２３の一主面２４に、半田バンプ２５を間に設けるようにしてフェースダウン形に搭載して構成される。また回路基板２３は、半導体チップ２２に対向する一つの稜部分に研削による面取り加工によってディスペンス面２６が形成されている。そして半導体チップ２２と回路基板２３との間の間隙２７は、エポキシ系樹脂材料に含有素材として、例えばシリカ、あるいはアルミナで形成された球形、あるいは破砕形のフィラーを含有させてなる封止樹脂部材２８を充填、硬化することによって封止されている。
【００１１】
また、半導体チップ２２の回路基板２３への搭載は、半導体チップ２２の素子形成面２９に設けられた電極パッド３０に半田バンプ２５を固着し、この半田バンプ２５を回路基板２３の一主面２４に設けられた接続パッド３１の対応するものに載せた後、リフローで溶融させるなどして半田付けすることにより行われている。なお、３２は回路基板２３の他主面３３に設けられた外部接続用端子、３４は接続パッド３１と外部接続用端子３２を回路基板２３を貫通して接続するスルーホール配線である。
【００１２】
また、上記のように構成された半導体装置２１は、下記の工程を経て形成される。すなわち、第１の製造工程において、半導体チップ２２の素子形成面２９の電極パッド３０に、半田バンプ２５を形成する。
【００１３】
次に、第２の製造工程において、回路基板２３の接続パッド３１上にフラックスを塗布した後、図示しないが真空吸着機構によって半田バンプ２５が形成された半導体チップ２２を吸着保持し、続いて半田バンプ２５が対応する接続パッド３１上面に当接するように回路基板２３の直上に半導体チップ２２を載せる。
【００１４】
次に、第３の製造工程において、図示しないリフロー装置に前工程で半導体チップ２２が所定位置に載せられた回路基板２３をセットし、半田バンプ２５を加熱溶融し固化させて、半田バンプ２５を接続パッド３１に接続する。これにより半導体チップ２２と回路基板２３の間隙２７は所定離間寸法となる。
【００１５】
次に、第４の製造工程において、回路基板２３と半導体チップ２２とを、例えば６０℃〜７０℃に保持した状態で、両者の間隙２７にディスペンス装置の送出し部３５から収納する封止樹脂部材２８が、半導体チップ２２と回路基板２３の間隙２７に充填される。この間隙２７への封止樹脂部材２８の充填は、回路基板２３の一主面２４側の一稜部分を面取り加工してなるディスペンス面２６に、ディスペンス装置の送出し部３５先端の流出口３６から封止樹脂部材２８を、稜方向に流出口３６を移動させながら送り出すことによって行われる。この時、流出口３６から送り出された封止樹脂部材２８は、半導体チップ２２の素子形成面２９と回路基板２３のディスペンス面２６との間に形成されたディスペンススペース３７に、一旦溜められるようにしてから半導体チップ２２と回路基板２３の間隙２７に流れ込み、間隙２７が加温状態になっているのでここで粘度が下げられ、毛細管現象により間隙２７全体に流れ充填される。
【００１６】
次に、第５の製造工程において、半導体チップ２２を搭載し、間隙２７に封止樹脂部材２８が充填された回路基板２３を、例えば１５０℃に加熱された図示しないオーブンに１時間入れてキュアし、封止樹脂部材２８のエポキシ系樹脂材料を硬化して樹脂封止を行う。
【００１７】
以上のように半導体チップ２２と回路基板２３とが同形に形成された構成となっているので、半導体チップ２２と回路基板２３との間の間隙２７に充填された封止樹脂部材２８は、その外側端面部分にフィレットを形成することがない。このため、パッケージ信頼性試験で過酷なヒートサイクルを長期にわたり加えた場合でも、フィレットの一部疲労破壊が発生するような虞がなく、疲労破壊が生じることによる信頼性の低下がなくなり、半導体装置２１の信頼性は著しく向上したものとなる。また、半導体チップ２２は同形状の回路基板２３の直上に搭載されており、パッケージされた状態の半導体装置２１は半導体チップ２２と同じ平面形状となって、実装基板上に実装する際、実装に要する面積が小さなものとなり、スペース利用効率が高いものとなる。
【００１８】
次に、第２の実施形態を図４乃至図６により説明する。なお、第１の実施形態と同一部分には同一符号を付して説明を省略し、第１の実施形態と異なる本実施形態の構成について説明する。図４は斜視図であり、図５は回路基板の加工過程を説明すための要部の斜視図であり、図６は原基板の要部を示す斜視図である。
【００１９】
図４乃至図６において、３８は回路基板で、これは半導体チップ２２と同じ大きさの方形状で、窒化アルミニウム（ＡｌＮ）基板やアルミナ（Ａｌ2 Ｏ3 ）基板、ガラエポ（ガラスフィラー入りエポキシ樹脂）等を用いた合成樹脂基板などによって形成されており、こうした回路基板３８の一主面の直上に、図示しないが半田バンプを間に設けるようにして半導体チップ２２をフェースダウン形に搭載することにより半導体装置３９が構成される。また回路基板３８は、半導体チップ２２に対向する側の４つの稜部分全部に、研削による面取り加工によってディスペンス面２６が形成されている。そして、同じく図示しないがディスペンス装置の送出し部から半導体チップ２２と回路基板３８との間の間隙２７に、エポキシ系樹脂材料に含有素材を含有させてなる封止樹脂部材２８を充填、硬化することにより封止がなされている。
【００２０】
この間隙２７への封止樹脂部材２８の充填は、回路基板３８の一主面側の４つの稜部分を面取り加工してなるディスペンス面２６に、ディスペンス装置の送出し部先端の流出口から稜方向に移動させながら封止樹脂部材２８を送り出すことによって行われる。この時、第１の実施形態におけると同様に流出口から送り出された封止樹脂部材２８は、半導体チップ２２の回路基板３８に対向する素子形成面と、回路基板３８のディスペンス面２６との間に形成されたディスペンススペース３７に一旦溜められる。そして、封止樹脂部材２８は半導体チップ２２と回路基板３８の間隙２７に流れ込み、加温され粘度が下げられた状態で毛細管現象により間隙２７全体に流れ充填される。
【００２１】
また、上記の４つの稜部分に面取りによるディスペンス面２６を有する回路基板３８のうち、セラミック製の回路基板についての回路基板形成は、次のようにして行われている。すなわち、先ず原基板４０に所定間隔で溝研削装置の実線矢印Ｒ方向に回転する回転ブレード４１によって升目状にＶ溝４２を削設する。続いてＶ溝４２が形成された原基板４０を、薄肉となっているＶ溝４２の溝底部分に応力を集中させるようにしてチョコレートブレークを行う。これを全Ｖ溝４２部分に対して行うことで原基板４０は所定の大きさの回路基板３８に分割される。
【００２２】
そして本実施形態は、以上のように構成されているので上記の第１の実施形態と同様の作用、効果が得られると共に、回路基板３８の形成が原基板４０をチョコレートブレークする等の簡単な工程によって行える。
【００２３】
次に、第３の実施形態を図７により説明する。なお、第１の実施形態と同一部分には同一符号を付して説明を省略し、第１の実施形態と異なる本実施形態の構成について説明する。図７は斜視図で、図７（ａ）は半導体装置の斜視図、図７（ｂ）は回路基板の要部の斜視図である。
【００２４】
図７において、４３は回路基板で、これは半導体チップ２２と同じ大きさの方形状で、窒化アルミニウム（ＡｌＮ）基板やアルミナ（Ａｌ2 Ｏ3 ）基板、ガラエポ（ガラスフィラー入りエポキシ樹脂）等を用いた合成樹脂基板などによって形成されており、こうした回路基板４３の一主面の直上に、図示しないが半田バンプを間に設けるようにして半導体チップ２２をフェースダウン形に搭載することにより半導体装置４４が構成される。また回路基板４３は、半導体チップ２２に対向する側の１つの稜部分に、研削加工により面取りされてディスペンス面４５が形成されていると共に、同時にディスペンス面４５の両端部に流出防止壁４６が形成されている。そして、同じく図示しないがディスペンス装置の送出し部から半導体チップ２２と回路基板４３との間の間隙２７に、エポキシ系樹脂材料に含有素材を含有させてなる封止樹脂部材２８を充填、硬化することにより封止がなされている。
【００２５】
この間隙２７への封止樹脂部材２８の充填は、回路基板３８の一主面側の４つの稜部分を面取り加工してなるディスペンス面４５に、ディスペンス装置の送出し部先端の流出口から稜方向に移動させながら封止樹脂部材２８を送り出すことによって行われる。この時、第１の実施形態におけると同様に流出口から送り出された封止樹脂部材２８は、半導体チップ２２の回路基板４３に対向する素子形成面と回路基板４３のディスペンス面４５、さらに両端が流出防止壁４６により規制されたディスペンススペース４７に一旦溜められる。そして、封止樹脂部材２８は半導体チップ２２と回路基板４３の間隙２７に流れ込み、加温され粘度が下げられた状態で毛細管現象により間隙２７全体に流れ充填される。
【００２６】
以上のように構成されているので、ディスペンススペース４７に送り出された封止樹脂部材２８は、流出防止壁４６の両端部分で横方向に漏れ出るのが防止されることになり、上記の第１の実施形態と同様の作用、効果が得られると共に、ディスペンス装置の送出し部から漏れ出しを心配せずに多量に送り出すことができ、封止樹脂部材２８の充填工程を効率よく行うことができる。
【００２７】
次に、第４の実施形態を図８により説明する。なお、第１の実施形態と同一部分には同一符号を付して説明を省略し、第１の実施形態と異なる本実施形態の構成について説明する。図８は要部の断面図である。
【００２８】
図８において、４８は回路基板で、これは半導体チップ２２より若干大きい方形状のもので、窒化アルミニウム（ＡｌＮ）基板やアルミナ（Ａｌ2 Ｏ3 ）基板、ガラエポ（ガラスフィラー入りエポキシ樹脂）等を用いた合成樹脂基板などによって形成されており、回路基板４８の一主面２４上に、図示しないが半田バンプを間に設けるようにして半導体チップ２２をフェースダウン形に搭載することにより半導体装置４９が構成される。また回路基板４８は、半導体チップ２２に対向する側の４つの稜部分全部に、研削による面取り加工によってディスペンス面２６が形成されている。そして、同じく図示しないがディスペンス装置の送出し部から半導体チップ２２と回路基板４８との間の間隙２７に、エポキシ系樹脂材料に含有素材を含有させてなる封止樹脂部材２８を充填、硬化することにより封止がなされている。
【００２９】
この間隙２７への封止樹脂部材２８の充填は、回路基板４８の一主面２４側のディスペンス面２６に、ディスペンス装置の送出し部先端の流出口から稜方向に移動させながら封止樹脂部材２８を送り出すことによって行われる。この時、第１の実施形態におけると同様に流出口から送り出された封止樹脂部材２８は、半導体チップ２２の回路基板４８に対向する素子形成面２９と、回路基板４８のディスペンス面２６との間に形成されたディスペンススペース５０に一旦溜められる。そして、封止樹脂部材２８は半導体チップ２２と回路基板４８の間隙２７に流れ込み、加温され粘度が下げられた状態で毛細管現象により間隙２７全体に流れ充填される。この際、封止樹脂部材２８は半導体チップ２２の側端面５１を覆うものとなって、曲率の小さい小フィレット５２が形成され、側端面５１は同時に封止樹脂部材２８により封止される。
【００３０】
以上のように、ディスペンススペース５０に送り出された封止樹脂部材２８は、回路基板４８が半導体チップ２２よりも若干大きなものとなるように形成されているので、ディスペンス面２６の上方のディスペンススペース５０を満たし、さらに半導体チップ２２の側端面５１を覆うものとなる。そして、半導体チップ２２の側端面５１を覆うまで封止樹脂部材２８がディスペンススペース５０に送り出されていても、回路基板４８の大きさが、従来必要としたような半導体チップよりも回路基板を大きくはみ出させディスペンス部を形成した場合よりも小さくはみ出すだけの大きさとなっているので（例えば、従来の回路基板の大きさを１としたとき、本実施形態の回路基板４８は０．８〜０．９で、半導体チップ２２よりも若干大きい）、ディスペンス面２６上には封止樹脂部材２８によって大きなフィレットは形成されず、形成されたものが小フィレット５２であるので、パッケージ信頼性試験で過酷なヒートサイクルを長期にわたり加えた時でも疲労破壊が起きる虞が非常に少ない。
【００３１】
このように、パッケージ信頼性試験で小フィレット５２に一部疲労破壊が発生する虞が少ないことから半導体装置の信頼性は向上したものとなる。また、フィレットの一部疲労破壊が発生するような虞がなく、疲労破壊が生じることによる信頼性の低下がなくなり、半導体装置４９の信頼性は著しく向上したものとなる。また、半導体チップ２２を、これよりも若干大きい形状の回路基板４８の直上に搭載するものであるので、パッケージされた状態の半導体装置４９は半導体チップ２２と略同じ大きさとなり、実装基板上に実装する際、実装に要する面積が小さなものとなり、スペース利用効率が高いものとなる。そして半導体チップ２２の側端面５１が封止樹脂部材２８により封止されるので、実装基板上に実装する際に隣接する素子等との間の電気絶縁性能を向上したものとすることができる。
【００３２】
【発明の効果】
以上の説明から明らかなように、本発明によれば半導体チップと回路基板の間隙に充填した封止樹脂部材がヒートサイクルを加えた場合においても疲労破壊してしまうような虞が少なく、また半導体チップを搭載する回路基板がより小さくできて実装時のスペース利用効率が高くなる等の効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す斜視図である。
【図２】本発明の第１の実施形態における半導体チップと回路基板との間隙に封止樹脂部材を充填する前の状態を示す断面図である。
【図３】本発明の第１の実施形態における半導体チップと回路基板との間隙に封止樹脂部材を充填した状態を示す断面図である。
【図４】本発明の第２の実施形態を示す斜視図である。
【図５】本発明の第２の実施形態における回路基板の加工過程を説明すための要部の斜視図である。
【図６】本発明の第２の実施形態に係る原基板の要部を示す斜視図である。
【図７】本発明の第３の実施形態の斜視図で、図７（ａ）は半導体装置の斜視図、図７（ｂ）は回路基板の要部の斜視図である。
【図８】本発明の第４の実施形態における要部の断面図である。
【図９】従来例における半導体チップと回路基板との間隙に封止樹脂部材を充填する前の状態を示す断面図である。
【図１０】従来例における半導体チップと回路基板との間隙に封止樹脂部材を充填した状態を示す断面図である。
【符号の説明】
２２…半導体チップ
２３，３８，４３，４８…回路基板
２６，４５…ディスペンス面
２７…間隙
２８…封止樹脂部材
３７，４７，５０…ディスペンススペース
４０…原基板
４２…Ｖ溝
４６…流出防止壁
５１…側端面
５２…小フィレット
【発明の属する技術分野】
本発明は、回路基板に半導体チップをフリップチップ接続し、両者の間隙に封止樹脂部材を充填するようにした半導体装置に関する。
【０００２】
【従来の技術】
従来のフリップチップ接続によって構成された半導体装置を、図９および図１０を参照して説明する。図９は半導体チップと回路基板との間隙に封止樹脂部材を充填する前の状態を示す断面図であり、図１０は半導体チップと回路基板との間隙に封止樹脂部材を充填した状態を示す断面図である。
【０００３】
図９および図１０において、半導体シリコンにより形成されたベア状態の半導体チップ１（ベア・チップ）は５ｍｍ角〜２０ｍｍ角の方形状をなし、その素子形成面に電極パッド２が設けられており、電極パッド２には半田バンプ３が固着されている。また、４は半導体チップ１よりも全周で約１ｍｍ大きく形成してディスペンススペース５を設けた回路基板で、例えばセラミックや樹脂基板で形成されており、その一主面に接続パッド６が設けられている。なお、７は回路基板４の他主面に設けられた外部接続用端子、８は接続パッド６と外部接続用端子７を回路基板４を貫通して接続するスルーホール配線である。そして、半導体チップ１は、回路基板４の接続パッド６上に対応する半田バンプ３を載せた後に、リフローで溶融させるなどして半田付けすることによりフェースダウン形に回路基板４の一主面に搭載される。
【０００４】
また、９はディスペンス装置の送出し部で、その送出し部９の内部には封止樹脂部材１０が収納されている。封止樹脂部材１０はエポキシ系樹脂材料に、含有素材として例えばシリカ、あるいはアルミナで形成された球形、あるいは破砕形のフィラーを含有させたもので、送出し部９の流出口１１から所定の場所に送り出されるようになっている。そして、ディスペンス装置の送出し部９から半導体チップ１と回路基板４の間隙１２に、図１０に示すように封止樹脂部材１０が充填される。この間隙１２への封止樹脂部材１０の充填は、半導体チップ１をフェースダウン形に搭載した回路基板４を例えば６０℃〜７０℃とした状態で、回路基板４の外周縁部分に設けられたディスペンススペース５に、ディスペンス装置の流出口１１から封止樹脂部材１０を送り出す。送り出された封止樹脂部材１０は、回路基板４のディスペンススペース５に一旦溜められるようにしてから半導体チップ１と回路基板４の間隙１２に流れ込み、間隙１２が加温状態になっているのでここで粘度が下げられ、毛細管現象により間隙１２全体に流れ充填される。そして封止樹脂部材１０が充填された状態では、回路基板４の外周縁部分のディスペンススペース５と半導体チップ１の外周端面に封止樹脂部材１０によるフィレット１３が形成される。
【０００５】
しかしながら上記の従来技術においては、パッケージ信頼性試験で過酷なヒートサイクルを長期にわたり加えた時にフィレット１３自身に一部疲労破壊が起きる虞があった。このため、こうした疲労破壊の虞を少なくすることが非常に必要なこととなっていた。また、半導体装置の小形化、高集積化の観点から半導体チップ１は小さくなるものの、回路基板４にはディスペンススペース５を設けなければならず、半導体チップ１を回路基板４に搭載したパッケージの状態では小形化が十分に進まず、実装基板への実装の際のスペース利用効率が低いものとなっていた。
【０００６】
【発明が解決しようとする課題】
上記のような状況に鑑みて本発明はなされたもので、その目的とするところは半導体チップと回路基板の間隙に充填された封止樹脂部材が、パッケージ信頼性試験でヒートサイクルを加えた場合においても疲労破壊する虞が少なく、また半導体チップを搭載する回路基板を小さくするようにして実装時のスペース利用効率を高くするようにした半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の半導体装置は、回路基板と半導体チップとをフリップチップ接続すると共に、回路基板と半導体チップとの間隙に封止樹脂部材を充填し、硬化させるようにしてなる半導体装置において、回路基板は、間隙に臨む少なくとも１稜に面取り加工が施されていることを特徴とするものであり、
さらに、回路基板と半導体チップとが同形の方形状であることを特徴とするものであり、
さらに、回路基板が、封止樹脂部材によって半導体チップの外周端面に樹脂被膜が形成されると共に該封止樹脂部材により大きなフィレットが形成されない範囲で半導体チップよりも大きい形状であることを特徴とするものであり、
さらに、面取り加工された辺の両端に、それぞれ封止樹脂部材の流れ出しを防止する流出防止壁が設けられていることを特徴とするものであり、
さらに、回路基板は、原基板に該回路基板の大きさで分割するためのＶ溝を削設し、該Ｖ溝によるチョコレートブレークによって個々に分割形成したものであることを特徴とするものである。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【０００９】
先ず、第１の実施形態を図１乃至図３により説明する。図１は斜視図であり、図２は半導体チップと回路基板との間隙に封止樹脂部材を充填する前の状態を示す断面図であり、図３は半導体チップと回路基板との間隙に封止樹脂部材を充填した状態を示す断面図である。
【００１０】
図１乃至図３において、半導体装置２１は、半導体シリコンを基板に用いて形成されたベア状態の５ｍｍ角〜２０ｍｍ角の方形状の半導体チップ２２（ベア・チップ）を、この半導体チップ２２と同じ大きさで窒化アルミニウム（ＡｌＮ）基板やアルミナ（Ａｌ2 Ｏ3 ）基板、ガラエポ（ガラスフィラー入りエポキシ樹脂）等を用いた合成樹脂基板などによって形成された方形状の回路基板２３の一主面２４に、半田バンプ２５を間に設けるようにしてフェースダウン形に搭載して構成される。また回路基板２３は、半導体チップ２２に対向する一つの稜部分に研削による面取り加工によってディスペンス面２６が形成されている。そして半導体チップ２２と回路基板２３との間の間隙２７は、エポキシ系樹脂材料に含有素材として、例えばシリカ、あるいはアルミナで形成された球形、あるいは破砕形のフィラーを含有させてなる封止樹脂部材２８を充填、硬化することによって封止されている。
【００１１】
また、半導体チップ２２の回路基板２３への搭載は、半導体チップ２２の素子形成面２９に設けられた電極パッド３０に半田バンプ２５を固着し、この半田バンプ２５を回路基板２３の一主面２４に設けられた接続パッド３１の対応するものに載せた後、リフローで溶融させるなどして半田付けすることにより行われている。なお、３２は回路基板２３の他主面３３に設けられた外部接続用端子、３４は接続パッド３１と外部接続用端子３２を回路基板２３を貫通して接続するスルーホール配線である。
【００１２】
また、上記のように構成された半導体装置２１は、下記の工程を経て形成される。すなわち、第１の製造工程において、半導体チップ２２の素子形成面２９の電極パッド３０に、半田バンプ２５を形成する。
【００１３】
次に、第２の製造工程において、回路基板２３の接続パッド３１上にフラックスを塗布した後、図示しないが真空吸着機構によって半田バンプ２５が形成された半導体チップ２２を吸着保持し、続いて半田バンプ２５が対応する接続パッド３１上面に当接するように回路基板２３の直上に半導体チップ２２を載せる。
【００１４】
次に、第３の製造工程において、図示しないリフロー装置に前工程で半導体チップ２２が所定位置に載せられた回路基板２３をセットし、半田バンプ２５を加熱溶融し固化させて、半田バンプ２５を接続パッド３１に接続する。これにより半導体チップ２２と回路基板２３の間隙２７は所定離間寸法となる。
【００１５】
次に、第４の製造工程において、回路基板２３と半導体チップ２２とを、例えば６０℃〜７０℃に保持した状態で、両者の間隙２７にディスペンス装置の送出し部３５から収納する封止樹脂部材２８が、半導体チップ２２と回路基板２３の間隙２７に充填される。この間隙２７への封止樹脂部材２８の充填は、回路基板２３の一主面２４側の一稜部分を面取り加工してなるディスペンス面２６に、ディスペンス装置の送出し部３５先端の流出口３６から封止樹脂部材２８を、稜方向に流出口３６を移動させながら送り出すことによって行われる。この時、流出口３６から送り出された封止樹脂部材２８は、半導体チップ２２の素子形成面２９と回路基板２３のディスペンス面２６との間に形成されたディスペンススペース３７に、一旦溜められるようにしてから半導体チップ２２と回路基板２３の間隙２７に流れ込み、間隙２７が加温状態になっているのでここで粘度が下げられ、毛細管現象により間隙２７全体に流れ充填される。
【００１６】
次に、第５の製造工程において、半導体チップ２２を搭載し、間隙２７に封止樹脂部材２８が充填された回路基板２３を、例えば１５０℃に加熱された図示しないオーブンに１時間入れてキュアし、封止樹脂部材２８のエポキシ系樹脂材料を硬化して樹脂封止を行う。
【００１７】
以上のように半導体チップ２２と回路基板２３とが同形に形成された構成となっているので、半導体チップ２２と回路基板２３との間の間隙２７に充填された封止樹脂部材２８は、その外側端面部分にフィレットを形成することがない。このため、パッケージ信頼性試験で過酷なヒートサイクルを長期にわたり加えた場合でも、フィレットの一部疲労破壊が発生するような虞がなく、疲労破壊が生じることによる信頼性の低下がなくなり、半導体装置２１の信頼性は著しく向上したものとなる。また、半導体チップ２２は同形状の回路基板２３の直上に搭載されており、パッケージされた状態の半導体装置２１は半導体チップ２２と同じ平面形状となって、実装基板上に実装する際、実装に要する面積が小さなものとなり、スペース利用効率が高いものとなる。
【００１８】
次に、第２の実施形態を図４乃至図６により説明する。なお、第１の実施形態と同一部分には同一符号を付して説明を省略し、第１の実施形態と異なる本実施形態の構成について説明する。図４は斜視図であり、図５は回路基板の加工過程を説明すための要部の斜視図であり、図６は原基板の要部を示す斜視図である。
【００１９】
図４乃至図６において、３８は回路基板で、これは半導体チップ２２と同じ大きさの方形状で、窒化アルミニウム（ＡｌＮ）基板やアルミナ（Ａｌ2 Ｏ3 ）基板、ガラエポ（ガラスフィラー入りエポキシ樹脂）等を用いた合成樹脂基板などによって形成されており、こうした回路基板３８の一主面の直上に、図示しないが半田バンプを間に設けるようにして半導体チップ２２をフェースダウン形に搭載することにより半導体装置３９が構成される。また回路基板３８は、半導体チップ２２に対向する側の４つの稜部分全部に、研削による面取り加工によってディスペンス面２６が形成されている。そして、同じく図示しないがディスペンス装置の送出し部から半導体チップ２２と回路基板３８との間の間隙２７に、エポキシ系樹脂材料に含有素材を含有させてなる封止樹脂部材２８を充填、硬化することにより封止がなされている。
【００２０】
この間隙２７への封止樹脂部材２８の充填は、回路基板３８の一主面側の４つの稜部分を面取り加工してなるディスペンス面２６に、ディスペンス装置の送出し部先端の流出口から稜方向に移動させながら封止樹脂部材２８を送り出すことによって行われる。この時、第１の実施形態におけると同様に流出口から送り出された封止樹脂部材２８は、半導体チップ２２の回路基板３８に対向する素子形成面と、回路基板３８のディスペンス面２６との間に形成されたディスペンススペース３７に一旦溜められる。そして、封止樹脂部材２８は半導体チップ２２と回路基板３８の間隙２７に流れ込み、加温され粘度が下げられた状態で毛細管現象により間隙２７全体に流れ充填される。
【００２１】
また、上記の４つの稜部分に面取りによるディスペンス面２６を有する回路基板３８のうち、セラミック製の回路基板についての回路基板形成は、次のようにして行われている。すなわち、先ず原基板４０に所定間隔で溝研削装置の実線矢印Ｒ方向に回転する回転ブレード４１によって升目状にＶ溝４２を削設する。続いてＶ溝４２が形成された原基板４０を、薄肉となっているＶ溝４２の溝底部分に応力を集中させるようにしてチョコレートブレークを行う。これを全Ｖ溝４２部分に対して行うことで原基板４０は所定の大きさの回路基板３８に分割される。
【００２２】
そして本実施形態は、以上のように構成されているので上記の第１の実施形態と同様の作用、効果が得られると共に、回路基板３８の形成が原基板４０をチョコレートブレークする等の簡単な工程によって行える。
【００２３】
次に、第３の実施形態を図７により説明する。なお、第１の実施形態と同一部分には同一符号を付して説明を省略し、第１の実施形態と異なる本実施形態の構成について説明する。図７は斜視図で、図７（ａ）は半導体装置の斜視図、図７（ｂ）は回路基板の要部の斜視図である。
【００２４】
図７において、４３は回路基板で、これは半導体チップ２２と同じ大きさの方形状で、窒化アルミニウム（ＡｌＮ）基板やアルミナ（Ａｌ2 Ｏ3 ）基板、ガラエポ（ガラスフィラー入りエポキシ樹脂）等を用いた合成樹脂基板などによって形成されており、こうした回路基板４３の一主面の直上に、図示しないが半田バンプを間に設けるようにして半導体チップ２２をフェースダウン形に搭載することにより半導体装置４４が構成される。また回路基板４３は、半導体チップ２２に対向する側の１つの稜部分に、研削加工により面取りされてディスペンス面４５が形成されていると共に、同時にディスペンス面４５の両端部に流出防止壁４６が形成されている。そして、同じく図示しないがディスペンス装置の送出し部から半導体チップ２２と回路基板４３との間の間隙２７に、エポキシ系樹脂材料に含有素材を含有させてなる封止樹脂部材２８を充填、硬化することにより封止がなされている。
【００２５】
この間隙２７への封止樹脂部材２８の充填は、回路基板３８の一主面側の４つの稜部分を面取り加工してなるディスペンス面４５に、ディスペンス装置の送出し部先端の流出口から稜方向に移動させながら封止樹脂部材２８を送り出すことによって行われる。この時、第１の実施形態におけると同様に流出口から送り出された封止樹脂部材２８は、半導体チップ２２の回路基板４３に対向する素子形成面と回路基板４３のディスペンス面４５、さらに両端が流出防止壁４６により規制されたディスペンススペース４７に一旦溜められる。そして、封止樹脂部材２８は半導体チップ２２と回路基板４３の間隙２７に流れ込み、加温され粘度が下げられた状態で毛細管現象により間隙２７全体に流れ充填される。
【００２６】
以上のように構成されているので、ディスペンススペース４７に送り出された封止樹脂部材２８は、流出防止壁４６の両端部分で横方向に漏れ出るのが防止されることになり、上記の第１の実施形態と同様の作用、効果が得られると共に、ディスペンス装置の送出し部から漏れ出しを心配せずに多量に送り出すことができ、封止樹脂部材２８の充填工程を効率よく行うことができる。
【００２７】
次に、第４の実施形態を図８により説明する。なお、第１の実施形態と同一部分には同一符号を付して説明を省略し、第１の実施形態と異なる本実施形態の構成について説明する。図８は要部の断面図である。
【００２８】
図８において、４８は回路基板で、これは半導体チップ２２より若干大きい方形状のもので、窒化アルミニウム（ＡｌＮ）基板やアルミナ（Ａｌ2 Ｏ3 ）基板、ガラエポ（ガラスフィラー入りエポキシ樹脂）等を用いた合成樹脂基板などによって形成されており、回路基板４８の一主面２４上に、図示しないが半田バンプを間に設けるようにして半導体チップ２２をフェースダウン形に搭載することにより半導体装置４９が構成される。また回路基板４８は、半導体チップ２２に対向する側の４つの稜部分全部に、研削による面取り加工によってディスペンス面２６が形成されている。そして、同じく図示しないがディスペンス装置の送出し部から半導体チップ２２と回路基板４８との間の間隙２７に、エポキシ系樹脂材料に含有素材を含有させてなる封止樹脂部材２８を充填、硬化することにより封止がなされている。
【００２９】
この間隙２７への封止樹脂部材２８の充填は、回路基板４８の一主面２４側のディスペンス面２６に、ディスペンス装置の送出し部先端の流出口から稜方向に移動させながら封止樹脂部材２８を送り出すことによって行われる。この時、第１の実施形態におけると同様に流出口から送り出された封止樹脂部材２８は、半導体チップ２２の回路基板４８に対向する素子形成面２９と、回路基板４８のディスペンス面２６との間に形成されたディスペンススペース５０に一旦溜められる。そして、封止樹脂部材２８は半導体チップ２２と回路基板４８の間隙２７に流れ込み、加温され粘度が下げられた状態で毛細管現象により間隙２７全体に流れ充填される。この際、封止樹脂部材２８は半導体チップ２２の側端面５１を覆うものとなって、曲率の小さい小フィレット５２が形成され、側端面５１は同時に封止樹脂部材２８により封止される。
【００３０】
以上のように、ディスペンススペース５０に送り出された封止樹脂部材２８は、回路基板４８が半導体チップ２２よりも若干大きなものとなるように形成されているので、ディスペンス面２６の上方のディスペンススペース５０を満たし、さらに半導体チップ２２の側端面５１を覆うものとなる。そして、半導体チップ２２の側端面５１を覆うまで封止樹脂部材２８がディスペンススペース５０に送り出されていても、回路基板４８の大きさが、従来必要としたような半導体チップよりも回路基板を大きくはみ出させディスペンス部を形成した場合よりも小さくはみ出すだけの大きさとなっているので（例えば、従来の回路基板の大きさを１としたとき、本実施形態の回路基板４８は０．８〜０．９で、半導体チップ２２よりも若干大きい）、ディスペンス面２６上には封止樹脂部材２８によって大きなフィレットは形成されず、形成されたものが小フィレット５２であるので、パッケージ信頼性試験で過酷なヒートサイクルを長期にわたり加えた時でも疲労破壊が起きる虞が非常に少ない。
【００３１】
このように、パッケージ信頼性試験で小フィレット５２に一部疲労破壊が発生する虞が少ないことから半導体装置の信頼性は向上したものとなる。また、フィレットの一部疲労破壊が発生するような虞がなく、疲労破壊が生じることによる信頼性の低下がなくなり、半導体装置４９の信頼性は著しく向上したものとなる。また、半導体チップ２２を、これよりも若干大きい形状の回路基板４８の直上に搭載するものであるので、パッケージされた状態の半導体装置４９は半導体チップ２２と略同じ大きさとなり、実装基板上に実装する際、実装に要する面積が小さなものとなり、スペース利用効率が高いものとなる。そして半導体チップ２２の側端面５１が封止樹脂部材２８により封止されるので、実装基板上に実装する際に隣接する素子等との間の電気絶縁性能を向上したものとすることができる。
【００３２】
【発明の効果】
以上の説明から明らかなように、本発明によれば半導体チップと回路基板の間隙に充填した封止樹脂部材がヒートサイクルを加えた場合においても疲労破壊してしまうような虞が少なく、また半導体チップを搭載する回路基板がより小さくできて実装時のスペース利用効率が高くなる等の効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す斜視図である。
【図２】本発明の第１の実施形態における半導体チップと回路基板との間隙に封止樹脂部材を充填する前の状態を示す断面図である。
【図３】本発明の第１の実施形態における半導体チップと回路基板との間隙に封止樹脂部材を充填した状態を示す断面図である。
【図４】本発明の第２の実施形態を示す斜視図である。
【図５】本発明の第２の実施形態における回路基板の加工過程を説明すための要部の斜視図である。
【図６】本発明の第２の実施形態に係る原基板の要部を示す斜視図である。
【図７】本発明の第３の実施形態の斜視図で、図７（ａ）は半導体装置の斜視図、図７（ｂ）は回路基板の要部の斜視図である。
【図８】本発明の第４の実施形態における要部の断面図である。
【図９】従来例における半導体チップと回路基板との間隙に封止樹脂部材を充填する前の状態を示す断面図である。
【図１０】従来例における半導体チップと回路基板との間隙に封止樹脂部材を充填した状態を示す断面図である。
【符号の説明】
２２…半導体チップ
２３，３８，４３，４８…回路基板
２６，４５…ディスペンス面
２７…間隙
２８…封止樹脂部材
３７，４７，５０…ディスペンススペース
４０…原基板
４２…Ｖ溝
４６…流出防止壁
５１…側端面
５２…小フィレット
Claims (5)
- 回路基板と半導体チップとをフリップチップ接続すると共に、前記回路基板と前記半導体チップとの間隙に封止樹脂部材を充填し、硬化させるようにしてなる半導体装置において、前記回路基板は、前記間隙に臨む少なくとも１稜に面取り加工が施されていることを特徴とする半導体装置。
- 回路基板と半導体チップとが同形の方形状であることを特徴とする請求項１記載の半導体装置。
- 回路基板が、封止樹脂部材によって半導体チップの外周端面に樹脂被膜が形成されると共に該封止樹脂部材により大きなフィレットが形成されない範囲で前記半導体チップよりも大きい形状であることを特徴とする請求項１記載の半導体装置。
- 面取り加工された辺の両端に、それぞれ封止樹脂部材の流れ出しを防止する流出防止壁が設けられていることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
- 回路基板は、原基板に該回路基板の大きさで分割するためのＶ溝を削設し、該Ｖ溝によるチョコレートブレークによって個々に分割形成したものであることを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17335798A JP3677152B2 (ja) | 1998-06-19 | 1998-06-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17335798A JP3677152B2 (ja) | 1998-06-19 | 1998-06-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012614A JP2000012614A (ja) | 2000-01-14 |
| JP3677152B2 true JP3677152B2 (ja) | 2005-07-27 |
Family
ID=15958917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17335798A Expired - Fee Related JP3677152B2 (ja) | 1998-06-19 | 1998-06-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3677152B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100956A (ja) * | 2001-09-19 | 2003-04-04 | Keihin Corp | Ｂｇａパッケージ実装構造とその製造方法 |
-
1998
- 1998-06-19 JP JP17335798A patent/JP3677152B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000012614A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6969636B1 (en) | Semiconductor package with stress inhibiting intermediate mounting substrate | |
| JP5259560B2 (ja) | 半導体装置 | |
| TWI277187B (en) | Semiconductor device and manufacturing method for the same | |
| JPH09237806A (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| JP2008235365A (ja) | 配線基板、電子部品の実装構造、及び半導体装置 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| JP3677152B2 (ja) | 半導体装置 | |
| KR100674501B1 (ko) | 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법 | |
| JPH11168116A (ja) | 半導体チップ用電極バンプ | |
| JP2000260817A (ja) | 半導体装置およびその製造方法 | |
| JPH08153747A (ja) | 半導体チップおよびそれを用いた半導体装置 | |
| JP4688443B2 (ja) | 半導体装置の製造方法 | |
| JPH0831871A (ja) | 電子部品を表面実装する際に使用する界面封止用フィルム、及び電子部品の表面実装構造 | |
| KR20080044518A (ko) | 반도체 패키지 및 이의 제조 방법 | |
| JP2000228424A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2002299547A (ja) | 積層型半導体装置およびその製造方法 | |
| KR100484888B1 (ko) | 솔더필을 이용한 플립 칩 탑재 방법 | |
| JPH09283555A (ja) | 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ | |
| JPH0778847A (ja) | 半導体チップの実装方法 | |
| KR20080002491A (ko) | 플립 칩 패키지 | |
| JP2001060641A (ja) | 半導体装置及びその製造方法 | |
| JP2005183561A (ja) | 半導体装置の製造方法 | |
| JP2002299549A (ja) | 積層型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050419 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050506 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |