JP3672378B2 - 電圧形変換器の制御装置 - Google Patents
電圧形変換器の制御装置 Download PDFInfo
- Publication number
- JP3672378B2 JP3672378B2 JP15005496A JP15005496A JP3672378B2 JP 3672378 B2 JP3672378 B2 JP 3672378B2 JP 15005496 A JP15005496 A JP 15005496A JP 15005496 A JP15005496 A JP 15005496A JP 3672378 B2 JP3672378 B2 JP 3672378B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input current
- input
- command
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Ac Motors In General (AREA)
- Inverter Devices (AREA)
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、誘導電動機駆動用可変電圧可変周波数装置や各種電源装置などに用いられているスイッチング方式交流−直流を行う電圧形変換器に係わり、特に
ＰＩ制御器を具備してスイッチング方式交流−直流変換を行っている電圧形変換器の制御装置に、関するものである。
【０００２】
【従来の技術】
一般に、スイッチング方式交流−直流変換を行っている電圧形変換器は、図３の如く示される。
図３は電圧形変換器の構成を示し、11〜13は交流入力電源の相電圧、21〜23，41〜43はリアクトル、31〜33はコンデンサ、51〜53は電流検出器、61〜66はスイッチング素子、71〜76はダイオ−ド、８は直流コンデンサ、９は電圧検出器、10は負荷装置、20は制御回路である。
制御回路20において、 201， 206は減算器、 202はＰＩ制御器、 203は発振器、 204は掛算器、 205は電流検出回路、 207はゲート制御器である。
【０００３】
すなわち図３においては、リアクトル21，22，23とコンデンサ31，32，33はフィルタ回路を構成しており、外部の交流電源からの高調波混入を防ぐとともに、スイッチング素子部がスイッチング動作を行うことにより生じる高調波が外部に流出することを防いでいる。
リアクトル41，42，43は、出力の直流電圧Ｖｄを所定の値にまで昇圧するために必要な昇圧リアクトルである。
スイッチング素子61，62，63，64，65，66は、ここではIGBTで示しているが、
GTO や各種トランジスタなども使用される。
ダイオ−ド71，72，73，74，75，76は誘導性エネルギー処理のための逆並列ダイオ−ドであって、IGBTやMOSFETトランジスタなどのように等価的にスイッチング素子が内蔵している場合もある。
直流コンデンサ８は直流電圧Ｖｄをを有し、スイッチング素子部出力のリップル成分を低減する。
【０００４】
また制御回路20においては、減算器 201は直流電圧指令Ｖｄ＊と直流電圧Ｖｄを検出する電圧検出器９の出力との差分ΔＶｄを信号発生し、ＰＩ制御器 202は減算器 201出力を受けＰ（比例）Ｉ（積分）演算を行って交流入力電流振幅指令Ｉｉ＊を信号発生する。
発振器 203は交流入力電源の位相を検出してこれと同期した三相正弦波信号を発生し、掛算器 204はＰＩ制御器 202出力と発振器 203出力とを積算して交流入力電流指令Ｉｕ＊，Ｉｖ＊，Ｉｗ＊を得る。
電流検出回路 205は具体的には抵抗器などで構成されるものであって、実際の交流入力電流Ｉｕ，Ｉｖ，Ｉｗに比例した適切な変換レベルを得る。
減算器 206は、発振器 203出力と電流検出回路 205出力との差を信号発生する。
ゲート制御器 207は、交流入力電流指令Ｉｕ＊，Ｉｖ＊，Ｉｗ＊と交流入力電流Ｉｕ，Ｉｖ，Ｉｗが一致するよう、各スイッチング素子61〜66のオン幅を定めて点弧制御する。
【０００５】
かような図３装置の動作は、正弦波コンバ−タとしてよく知られており詳述しないが、直流電圧Ｖｄを一定に保つとともに、交流入力電流Ｉｕ，Ｉｖ，Ｉｗを高調波の少ない正弦波状の波形とし、力率もほぼ１とするのが普通である。
また、ゲート制御器 207としては、三角波比較方式，ヒステリシスコンパレータ方式，ＣＰＵ演算方式などが、一般に使用されている。
【０００６】
【発明が解決しようとする課題】
この種の従来技術においては、直流電圧指令Ｖｄ＊を急変させたり、負荷装置10の変動により直流電圧Ｖｄが急変すると、減算器 201出力の差分ΔＶｄも急変し、ＰＩ制御器 202は比例制御部を含むため交流入力電流振幅指令Ｉｉ＊も急変する。
この様子を図４に示す。
すなわち図４において、直流電圧指令Ｖｄ＊を時刻Ｔ0 にてステップ状に上昇させた場合、差分ΔＶｄは直流電圧指令Ｖｄ＊の変化分と同量の上昇をするが、その後、制御回路の作用によって直流電圧Ｖｄが上昇してくるために零に近ずいていく。
交流入力電流振幅指令Ｉｉ＊は、時刻Ｔ0 において比例制御部の作用により急上昇し、その後、積分制御部の作用でゆるやかに上昇する。以後、差分ΔＶｄと同様に直流電圧Ｖｄの上昇により減少して、所定の値に落ち着く。
この値は直流電圧Ｖｄを上昇させた場合であるため、時刻Ｔ0 以前の値よりも、一般に大きい。負荷装置の電力が急上昇して直流電圧Ｖｄが急減少した場合も、ほぼ同様の様子となる。
【０００７】
ところで、交流入力電流振幅指令Ｉｉ＊の急上昇により、交流入力電流Ｉｕ，Ｉｖ，Ｉｗの振幅も制御回路の電流制御作用により急上昇する。
このとき、リアクトル21，22，23（Ｌｆ）とコンデンサ31，32，33（Ｃｆ）によるフィルタ回路は一般にフィルタその他の回路の抵抗成分（Ｒｆ）が小さいために振動的であり、交流入力電流Ｉｕ，Ｉｖ，Ｉｗは周波数β，減衰時定数αの高周波振動波形となり、電流容量増大，耐圧不足，リップル増大，高調波混入などさまざまの面から、支障をきたしていた。
ただし、ここで周波数β，減衰時定数αは式（１），（２），（３）である。かように、定常的に安定であっても振幅急変時のような過渡時には、これを引き金とした振動が発生しやすい。
【０００８】
α＝Ｒｆ／（２Ｌｆ） ・・・・・（１）
β＝√｛ωn （２乗）−α（２乗）｝ ・・・・・（２）
ωn ＝ １／｛√（Ｌｆ・Ｃｆ）｝ ・・・・・（３）
【０００９】
しかして本発明の目的とするところは、スイッチング方式交流−直流電圧形変換器の直流電圧指令急変時や負荷急変時においても、交流入力電流等の振動抑制機能を有する格別な装置を提供する、ことにある。
【００１０】
【課題を解決するための手段】
本発明は上述したような点に鑑みなされたものであって、つぎの如くに構成したものである。すなわち、
直流電圧指令値と直流電圧検出値の誤差を入力として交流入力電流振幅指令信号を得るＰＩ制御器を具備するスイッチング方式交流−直流電圧形変換器において、ＰＩ制御器出力を入力として所定の電圧変化率を有する信号出力を得るリミッタ手段を具備して成るものである。
さらに具体的には、図４に示される如き交流入力電流振幅指令Ｉｉ＊の急変を解消せしめたものであって、後述する図１の如くに効用し得るものである。
図１は本発明に係わる電流指令値のランプ状変化を図４に類して示し、
Ｉｉ＊’は交流入力電流振幅指令、Δｔは時間変化、ΔＶは指令値変化である。ここで、交流入力電流振幅指令Ｉｉ＊’を得るものとして、図４の如き交流入力電流振幅指令Ｉｉ＊に代え、図示の如くに交流入力電流振幅指令Ｉｉ＊’は急変部分が無くなって交流入力電流の振動を抑制し得る。
すなわち、ＰＩ制御器出力の変化率制限を行うリミッタ手段を備えるとともに、交流入力電流振幅指令の（時間変化／指令値変化）の（Δｔ／△Ｖ）を所定値Ｖｐ以下に制限するものとして効用する。
これは、サンプリングタイム（Ｔｓ）のディジタル制御をしている場合、１サンプルでの変化を（Ｖｐ・Ｔｓ）以下に制限することで実現できる。
【００１１】
【発明の実施の形態】
図２は本発明による一実施例の要部構成を図３に類して示し、20’は制御回路である。
制御回路20’において、 201’， 206’は減算器、 202’はＰＩ制御器、 203’は発振器、 204’は掛算器、 205’は電流検出回路、 207’はゲート制御器、 208は変化率リミッタである。
すなわち図２においては、制御回路20’にて変化率リミッタ 208が具備されてなり、特に、減算器 201出力の直流電圧指令Ｖｄ＊と直流電圧Ｖｄとの差分ΔＶｄを入力とするＰＩ制御器 202’と、ＰＩ制御器 202’出力の交流入力電流振幅指令Ｉｉ＊を入力として図１に示した如き交流入力電流振幅指令Ｉｉ＊’を信号発生する変化率リミッタ 208との構成より、交流入力電流の振動を抑制し得るものである。
【００１２】
【発明の効果】
以上詳述したように本発明によれば、交流入力電源側にＬＣフィルタ回路を有して交流入力電圧を直流出力電圧に変換して負荷装置に電力を供給するスイッチング方式交流ー直流電圧形変換器にて、ＰＩ制御器により交流入力電流振幅指令値を作成して直流電圧制御を行っている場合に、直流電圧指令急変や負荷急変時にも交流入力電流の高周波振動を効果的に抑制し得る簡便な構成の装置を提供でき、産業上極めて有用である。
【図面の簡単な説明】
【図１】図１は本発明に係わる電流指令値のランプ状変化を示す説明図である。
【図２】図２は本発明による一実施例の要部構成を示す回路図である。
【図３】図３は電圧形変換器の構成例を示す回路図である。
【図４】図４は図３の各部波形を示す図である。
【符号の説明】
11 交流入力電源の相電圧
21 リアクトル
31 コンデンサ
41 リアクトル
51 電流検出器
61 スイッチング素子
71 ダイオ−ド
８ 直流コンデンサ
９ 電圧検出器
10 負荷装置
20 制御回路
20’ 制御回路
202’ ＰＩ制御器
203’ 発振器
204’ 掛算器
205’ 電流検出回路
207’ ゲート制御器
208 変化率リミッタ
Ｉｕ 交流入力電流
Ｉｕ＊ 交流入力電流指令
Ｖｄ 直流電圧
Ｖｄ＊ 直流電圧指令
ΔＶｄ 差分
Ｉｉ＊ 交流入力電流振幅指令
Ｉｉ＊’ 交流入力電流振幅指令
【発明の属する技術分野】
本発明は、誘導電動機駆動用可変電圧可変周波数装置や各種電源装置などに用いられているスイッチング方式交流−直流を行う電圧形変換器に係わり、特に
ＰＩ制御器を具備してスイッチング方式交流−直流変換を行っている電圧形変換器の制御装置に、関するものである。
【０００２】
【従来の技術】
一般に、スイッチング方式交流−直流変換を行っている電圧形変換器は、図３の如く示される。
図３は電圧形変換器の構成を示し、11〜13は交流入力電源の相電圧、21〜23，41〜43はリアクトル、31〜33はコンデンサ、51〜53は電流検出器、61〜66はスイッチング素子、71〜76はダイオ−ド、８は直流コンデンサ、９は電圧検出器、10は負荷装置、20は制御回路である。
制御回路20において、 201， 206は減算器、 202はＰＩ制御器、 203は発振器、 204は掛算器、 205は電流検出回路、 207はゲート制御器である。
【０００３】
すなわち図３においては、リアクトル21，22，23とコンデンサ31，32，33はフィルタ回路を構成しており、外部の交流電源からの高調波混入を防ぐとともに、スイッチング素子部がスイッチング動作を行うことにより生じる高調波が外部に流出することを防いでいる。
リアクトル41，42，43は、出力の直流電圧Ｖｄを所定の値にまで昇圧するために必要な昇圧リアクトルである。
スイッチング素子61，62，63，64，65，66は、ここではIGBTで示しているが、
GTO や各種トランジスタなども使用される。
ダイオ−ド71，72，73，74，75，76は誘導性エネルギー処理のための逆並列ダイオ−ドであって、IGBTやMOSFETトランジスタなどのように等価的にスイッチング素子が内蔵している場合もある。
直流コンデンサ８は直流電圧Ｖｄをを有し、スイッチング素子部出力のリップル成分を低減する。
【０００４】
また制御回路20においては、減算器 201は直流電圧指令Ｖｄ＊と直流電圧Ｖｄを検出する電圧検出器９の出力との差分ΔＶｄを信号発生し、ＰＩ制御器 202は減算器 201出力を受けＰ（比例）Ｉ（積分）演算を行って交流入力電流振幅指令Ｉｉ＊を信号発生する。
発振器 203は交流入力電源の位相を検出してこれと同期した三相正弦波信号を発生し、掛算器 204はＰＩ制御器 202出力と発振器 203出力とを積算して交流入力電流指令Ｉｕ＊，Ｉｖ＊，Ｉｗ＊を得る。
電流検出回路 205は具体的には抵抗器などで構成されるものであって、実際の交流入力電流Ｉｕ，Ｉｖ，Ｉｗに比例した適切な変換レベルを得る。
減算器 206は、発振器 203出力と電流検出回路 205出力との差を信号発生する。
ゲート制御器 207は、交流入力電流指令Ｉｕ＊，Ｉｖ＊，Ｉｗ＊と交流入力電流Ｉｕ，Ｉｖ，Ｉｗが一致するよう、各スイッチング素子61〜66のオン幅を定めて点弧制御する。
【０００５】
かような図３装置の動作は、正弦波コンバ−タとしてよく知られており詳述しないが、直流電圧Ｖｄを一定に保つとともに、交流入力電流Ｉｕ，Ｉｖ，Ｉｗを高調波の少ない正弦波状の波形とし、力率もほぼ１とするのが普通である。
また、ゲート制御器 207としては、三角波比較方式，ヒステリシスコンパレータ方式，ＣＰＵ演算方式などが、一般に使用されている。
【０００６】
【発明が解決しようとする課題】
この種の従来技術においては、直流電圧指令Ｖｄ＊を急変させたり、負荷装置10の変動により直流電圧Ｖｄが急変すると、減算器 201出力の差分ΔＶｄも急変し、ＰＩ制御器 202は比例制御部を含むため交流入力電流振幅指令Ｉｉ＊も急変する。
この様子を図４に示す。
すなわち図４において、直流電圧指令Ｖｄ＊を時刻Ｔ0 にてステップ状に上昇させた場合、差分ΔＶｄは直流電圧指令Ｖｄ＊の変化分と同量の上昇をするが、その後、制御回路の作用によって直流電圧Ｖｄが上昇してくるために零に近ずいていく。
交流入力電流振幅指令Ｉｉ＊は、時刻Ｔ0 において比例制御部の作用により急上昇し、その後、積分制御部の作用でゆるやかに上昇する。以後、差分ΔＶｄと同様に直流電圧Ｖｄの上昇により減少して、所定の値に落ち着く。
この値は直流電圧Ｖｄを上昇させた場合であるため、時刻Ｔ0 以前の値よりも、一般に大きい。負荷装置の電力が急上昇して直流電圧Ｖｄが急減少した場合も、ほぼ同様の様子となる。
【０００７】
ところで、交流入力電流振幅指令Ｉｉ＊の急上昇により、交流入力電流Ｉｕ，Ｉｖ，Ｉｗの振幅も制御回路の電流制御作用により急上昇する。
このとき、リアクトル21，22，23（Ｌｆ）とコンデンサ31，32，33（Ｃｆ）によるフィルタ回路は一般にフィルタその他の回路の抵抗成分（Ｒｆ）が小さいために振動的であり、交流入力電流Ｉｕ，Ｉｖ，Ｉｗは周波数β，減衰時定数αの高周波振動波形となり、電流容量増大，耐圧不足，リップル増大，高調波混入などさまざまの面から、支障をきたしていた。
ただし、ここで周波数β，減衰時定数αは式（１），（２），（３）である。かように、定常的に安定であっても振幅急変時のような過渡時には、これを引き金とした振動が発生しやすい。
【０００８】
α＝Ｒｆ／（２Ｌｆ） ・・・・・（１）
β＝√｛ωn （２乗）−α（２乗）｝ ・・・・・（２）
ωn ＝ １／｛√（Ｌｆ・Ｃｆ）｝ ・・・・・（３）
【０００９】
しかして本発明の目的とするところは、スイッチング方式交流−直流電圧形変換器の直流電圧指令急変時や負荷急変時においても、交流入力電流等の振動抑制機能を有する格別な装置を提供する、ことにある。
【００１０】
【課題を解決するための手段】
本発明は上述したような点に鑑みなされたものであって、つぎの如くに構成したものである。すなわち、
直流電圧指令値と直流電圧検出値の誤差を入力として交流入力電流振幅指令信号を得るＰＩ制御器を具備するスイッチング方式交流−直流電圧形変換器において、ＰＩ制御器出力を入力として所定の電圧変化率を有する信号出力を得るリミッタ手段を具備して成るものである。
さらに具体的には、図４に示される如き交流入力電流振幅指令Ｉｉ＊の急変を解消せしめたものであって、後述する図１の如くに効用し得るものである。
図１は本発明に係わる電流指令値のランプ状変化を図４に類して示し、
Ｉｉ＊’は交流入力電流振幅指令、Δｔは時間変化、ΔＶは指令値変化である。ここで、交流入力電流振幅指令Ｉｉ＊’を得るものとして、図４の如き交流入力電流振幅指令Ｉｉ＊に代え、図示の如くに交流入力電流振幅指令Ｉｉ＊’は急変部分が無くなって交流入力電流の振動を抑制し得る。
すなわち、ＰＩ制御器出力の変化率制限を行うリミッタ手段を備えるとともに、交流入力電流振幅指令の（時間変化／指令値変化）の（Δｔ／△Ｖ）を所定値Ｖｐ以下に制限するものとして効用する。
これは、サンプリングタイム（Ｔｓ）のディジタル制御をしている場合、１サンプルでの変化を（Ｖｐ・Ｔｓ）以下に制限することで実現できる。
【００１１】
【発明の実施の形態】
図２は本発明による一実施例の要部構成を図３に類して示し、20’は制御回路である。
制御回路20’において、 201’， 206’は減算器、 202’はＰＩ制御器、 203’は発振器、 204’は掛算器、 205’は電流検出回路、 207’はゲート制御器、 208は変化率リミッタである。
すなわち図２においては、制御回路20’にて変化率リミッタ 208が具備されてなり、特に、減算器 201出力の直流電圧指令Ｖｄ＊と直流電圧Ｖｄとの差分ΔＶｄを入力とするＰＩ制御器 202’と、ＰＩ制御器 202’出力の交流入力電流振幅指令Ｉｉ＊を入力として図１に示した如き交流入力電流振幅指令Ｉｉ＊’を信号発生する変化率リミッタ 208との構成より、交流入力電流の振動を抑制し得るものである。
【００１２】
【発明の効果】
以上詳述したように本発明によれば、交流入力電源側にＬＣフィルタ回路を有して交流入力電圧を直流出力電圧に変換して負荷装置に電力を供給するスイッチング方式交流ー直流電圧形変換器にて、ＰＩ制御器により交流入力電流振幅指令値を作成して直流電圧制御を行っている場合に、直流電圧指令急変や負荷急変時にも交流入力電流の高周波振動を効果的に抑制し得る簡便な構成の装置を提供でき、産業上極めて有用である。
【図面の簡単な説明】
【図１】図１は本発明に係わる電流指令値のランプ状変化を示す説明図である。
【図２】図２は本発明による一実施例の要部構成を示す回路図である。
【図３】図３は電圧形変換器の構成例を示す回路図である。
【図４】図４は図３の各部波形を示す図である。
【符号の説明】
11 交流入力電源の相電圧
21 リアクトル
31 コンデンサ
41 リアクトル
51 電流検出器
61 スイッチング素子
71 ダイオ−ド
８ 直流コンデンサ
９ 電圧検出器
10 負荷装置
20 制御回路
20’ 制御回路
202’ ＰＩ制御器
203’ 発振器
204’ 掛算器
205’ 電流検出回路
207’ ゲート制御器
208 変化率リミッタ
Ｉｕ 交流入力電流
Ｉｕ＊ 交流入力電流指令
Ｖｄ 直流電圧
Ｖｄ＊ 直流電圧指令
ΔＶｄ 差分
Ｉｉ＊ 交流入力電流振幅指令
Ｉｉ＊’ 交流入力電流振幅指令
Claims (1)
- 直流電圧指令値と直流電圧検出値の誤差を入力として交流入力電流振幅指令信号を得るＰＩ制御器を具備するとともに、該交流入力電流振幅指令信号および交流入力電源位相信号の積より作成された交流入力電流指令値と交流入力電流検出値との誤差に基ずきスイッチング素子のゲート制御によりスイッチング方式交流−直流変換を行う電圧形変換器において、前記ＰＩ制御器出力を入力として所定の電圧変化率を有する信号出力を得るリミッタ手段を設けたことを特徴とする電圧形変換器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15005496A JP3672378B2 (ja) | 1996-05-21 | 1996-05-21 | 電圧形変換器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15005496A JP3672378B2 (ja) | 1996-05-21 | 1996-05-21 | 電圧形変換器の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09312976A JPH09312976A (ja) | 1997-12-02 |
| JP3672378B2 true JP3672378B2 (ja) | 2005-07-20 |
Family
ID=15488506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15005496A Expired - Fee Related JP3672378B2 (ja) | 1996-05-21 | 1996-05-21 | 電圧形変換器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3672378B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100903646B1 (ko) * | 2007-10-09 | 2009-06-18 | 엘지전자 주식회사 | 공기조화기의 전동기 제어장치 |
| US7881079B2 (en) * | 2008-03-24 | 2011-02-01 | American Power Conversion Corporation | UPS frequency converter and line conditioner |
| JP5586872B2 (ja) * | 2009-05-07 | 2014-09-10 | 電気興業株式会社 | 三相単相直接電力変換器回路 |
-
1996
- 1996-05-21 JP JP15005496A patent/JP3672378B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09312976A (ja) | 1997-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0672317B1 (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
| KR920001947B1 (ko) | 교류엘리베이터의 제어장치 | |
| JP4230648B2 (ja) | 無効電力直列補償器用コントローラ | |
| Salo et al. | A novel open-loop control method for a current-source active power filter | |
| US20140328092A1 (en) | Inverter device and inverter generator | |
| JP3672378B2 (ja) | 電圧形変換器の制御装置 | |
| Qiu et al. | High performance current source inverter fed induction motor drive with minimal harmonic distortion | |
| JP3838092B2 (ja) | 系統連系電力変換装置 | |
| JP2765857B2 (ja) | Ｐｗｍ電力変換装置 | |
| US20210083592A1 (en) | Voltage doubling variable frequency drive | |
| JP3590195B2 (ja) | 電流形変換器の制御装置 | |
| JP3827286B2 (ja) | 電力変換装置 | |
| JP3576310B2 (ja) | 交流電気車の制御装置 | |
| Salo et al. | A current-source active power filter with a control delay compensation | |
| JPH0937546A (ja) | チョッパ | |
| KR100866414B1 (ko) | 유도전동기 구동을 위한 ３상 정현파필터의 제어 방법 및장치 | |
| JP6513564B2 (ja) | 共振回避可能なインバータ装置 | |
| JPH09312978A (ja) | 直流−交流電流形変換器の制御装置 | |
| JP6194694B2 (ja) | 電力変換装置 | |
| Yoo et al. | Input filter analysis and resonance suppression control for electrolytic capacitor-less inverter | |
| JPH09233823A (ja) | 交流−直流変換器およびその制御装置 | |
| US20220368244A1 (en) | Intelligent rectifier current regulation of dc bus voltage droop | |
| von Zimmermann et al. | P+ resonant control of a Z-source inverter for mains voltage drop compensation | |
| JPH03256592A (ja) | Ｐｗｍ電力変換装置 | |
| JPH10164845A (ja) | Ｐｗｍ式順変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |