JP3672272B2 - 光半導体デバイス - Google Patents

光半導体デバイス Download PDF

Info

Publication number
JP3672272B2
JP3672272B2 JP622796A JP622796A JP3672272B2 JP 3672272 B2 JP3672272 B2 JP 3672272B2 JP 622796 A JP622796 A JP 622796A JP 622796 A JP622796 A JP 622796A JP 3672272 B2 JP3672272 B2 JP 3672272B2
Authority
JP
Japan
Prior art keywords
conductivity type
face
semiconductor device
electrode
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP622796A
Other languages
English (en)
Other versions
JPH08335742A (ja
Inventor
和久 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP622796A priority Critical patent/JP3672272B2/ja
Publication of JPH08335742A publication Critical patent/JPH08335742A/ja
Application granted granted Critical
Publication of JP3672272B2 publication Critical patent/JP3672272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、光通信,光情報処理等に使用される光半導体デバイスに関し、特に、動作時における活性層内の共振器長方向におけるキャリア密度を均一にするための技術に関するものである。
【0002】
【従来の技術】
一般に、半導体レーザ,半導体光増幅器等の光半導体デバイスの活性層内部でのキャリアの消費速度は、下記式(1) のレート方程式で表される。
【0003】
【数1】
Figure 0003672272
【0004】
但し、N:キャリア密度、ξ:閉込め係数、NG:透明キャリア密度、Va:活性層体積、t:時間、G’:利得定数、τs :キャリア寿命、ηi :注入効率、q:電荷、S:光子密度、I:電流
すなわち、活性層内部でのキャリアの消費速度は、活性層内の光子密度Sが低い部分で遅く、光子密度が高い部分で速くなる。このため、デバイスへ供給(注入)する電流が共振器長方向に均一であると、活性層内の光子密度が大きい部分ではキャリアが不足し、光子密度の小さい部分ではキャリアが過剰になる。そして、この活性層内のキャリア不足が半導体レーザでは光出力を飽和させる原因となり、半導体光増幅器では増幅率を飽和させる原因となっている。
【0005】
このような活性層内のキャリア不足による光出力の飽和や、増幅率の飽和を解決する対策として、特公昭62−37909号公報では、光半導体デバイスの電極を複数に分割し、各電極への注入電流の比を、活性層内の光子密度の分布に応じて制御する、すなわち、活性層の光子密度の大きい部分上に配置されている電極へは大きな電流を注入し、光子密度の小さい部分上に配置されている電極へは小さな電流を注入する方法を提案している。
【0006】
一方、図11(a),(b) は、特開平1−266781号公報に提案された分布帰還型半導体レーザ(以下、DFBレーザと称す)の構成を示した図である。図11(a) において、1000はDFBレーザであり、これは、n−InP基板30と、n−InP基板30上に配置され、n−InP基板30との境界に回折格子37を形成するn−InGaAsP導波層31と、n−InGaAsP導波層31上に配置されたn−InGaAsP活性層33と、n−InGaAsP活性層33上に配置されたp−InGaAsPクラッド層34と、p−InGaAsPクラッド層34の上面に配置された複数の微小電極35aと、n−InP基板30の下面に配置されたAu/Ge/Ni電極36とから構成されている。
【0007】
また、図11(b) において、2000はDFBレーザであり、これは、n−InP基板30と、n−InP基板30上に配置され、n−InP基板30との境界に回折光子37を形成するn−InGaAsP導波層31と、n−InGaAsP導波層31上に配置されたn−InGaAsP活性層33と、n−InGaAsP活性層33上に配置されたp−InGaAsPクラッド層34と、p−InGaAsPクラッド層34上に配置されたn−InGaAsP逆コンタクト層38と、n−InGaAsP逆コンタクト層38内に形成されたp型微小拡散領域(p型微小コンタクト層)39と、n−InGaAsP逆コンタクト層38上に配置された、p型拡散領域39と接合する電極35と、n−InP基板30の下面に配置されたAu/Ge/Ni電極36とから構成されている。
【0008】
これらDFBレーザ1000,2000は、スペクトル線幅を狭くするためにその共振器長が長く形成されたものにおいて、この共振器長の長大化に伴って生ずる,活性層内の共振器長方向中央部への光の偏りを解消して,活性層内の共振器長方向におけるキャリア密度が均一になるように構成されたものであり、DFBレーザ1000は、複数の微小電極35aが、隣接する電極の間隔がデバイスの共振器長方向中央部で最も小さく、共振器端面に近づくにつれて大きくなるように配設され、各微小電極35aへ同じ値の電流を注入することにより、活性層33へ供給される電流の電流密度が共振器長方向中央部で大きく、共振器端面で小さくなるようになっている。また、DFBレーザ2000は、電極35とp型のクラッド層34間にn型の逆コンタクト層38を設け、このn型の逆コンタクト層38の中に、複数のp型の微小コンタクト層39を、隣接するコンタクト層の間隔がデバイスの共振器長方向中心部で最も小さく、共振器端面に近づくにつれて大きくなるように配設し、電極35に電流を注入すると、活性層33へ供給する電流の電流密度が共振器長方向中央部で大きく、共振器端面で小さくなるようにしたものである。
【0009】
【発明が解決しようとする課題】
上記特公昭62−37909号公報,及び特開平1−266781号公報に提案された光半導体デバイス(半導体レーザ)では、確かに、電流注入により活性層内の共振器長方向における不均一な光子密度が相殺されて、均一なキャリア密度を得ることができる。しかしながら、特公昭62−37909号公報に提案された光半導体デバイスでは、分割された複数の電極の各電極毎に、これに注入する電流の値を設定する必要があるので、デバイスとは別に,この各電極毎に電流値を設定するための電流値制御手段を設けなければならず、装置コストが高くなってしまうという問題点があった。また、特開平1−266781号公報に提案された半導体レーザでは、上記特公昭62−37909号公報に提案された光半導体デバイスのような問題点は生じないが、複数の微小電極,または複数の微小コンタクト層を、隣接する電極の間隔,または隣接するコンタクト層の間隔をデバイスの位置に応じて変えるようにして形成するという煩雑な作業を必要とするため、製造時間や製造工程数が増大化し、結果的に製造コストが高くなってしまうという問題点があった。
【0010】
この発明は上記のような問題点を解消するためになされたものであり、デバイスとは別に電流値制御手段を設ける必要がなく,しかも,デバイスの構造そのものに特別な加工を施すことなく、電流注入により活性層内の共振器長方向におけるキャリア密度が均一になる光半導体デバイスを得ることを目的とする。
【0011】
【課題を解決するための手段】
この発明(請求項1)にかかる光半導体デバイスは、活性層と、上記活性層の上に配置された第1導電型半導体層と、上記第1導電型半導体層の上面に接合された第1導電型用電極と、上記活性層の下に配置された第2導電型半導体層と、上記活性層,上記第1導電型半導体層,及び上記第2導電型半導体層にわたって形成された,反射鏡面となる前端面,及び後端面と、上記第2導電型半導体層の下面に接合された第2導電型用電極と、上記第1導電型用電極または上記第2導電型用電極のいずれか一方の表面にボンディングされた,該電極に電流を導くためのワイヤとを備え、上記ワイヤが、上記第1導電型用電極または上記第2導電型用電極の,上記活性層内の光子密度分布における共振器長方向での極大点に対応する共振器方向の位置にボンディングされているものである。
【0012】
更に、この発明(請求項2)は、上記光半導体デバイス(請求項1)において、該光半導体デバイスは、ファブリーペロー型半導体レーザであるものである。
【0013】
更に、この発明(請求項3)は、上記光半導体デバイス(請求項2)において、上記前端面,及び上記後端面が同じ反射率を持つものであり、上記ワイヤが、上記第1導電型半導体層または上記第2導電型半導体層の,上記前端面,及び上記後端面の近傍に位置する領域にボンディングされているものである。
【0014】
更に、この発明(請求項4)は、上記光半導体デバイス(請求項3)において、上記前端面,及び上記後端面の反射率は、30%であるものである。
【0015】
更に、この発明(請求項5)は、上記光半導体デバイス(請求項2)において、上記前端面が低い反射率を、上記後端面が高い反射率を持つものであり、上記ワイヤが、上記第1導電型用電極または上記第2導電型用電極の,上記前端面の近傍に位置する領域にボンディングされているものである。
【0016】
更に、この発明(請求項6)は、上記光半導体デバイス(請求項5)において、上記前端面の反射率が5%であり、上記後端面の反射率が、95%であるものである。
【0017】
更に、この発明(請求項7)は、上記光半導体デバイス(請求項1)において、該光半導体デバイスは、上記活性層の表面もしくは上記第1導電型半導体層または上記第2導電型半導体層の内部に形成されたλ/4位相シフト領域を持つλ/4回折格子を有する分布帰還型レーザであり、上記ワイヤが、上記第1導電型用電極または上記第2導電型用電極の共振器長方向における上記前端面,及び上記後端面の近傍に位置する領域と、上記λ/4回折格子のλ/4位相シフト点の上方または下方に位置する領域とにボンディングされているものである。
【0018】
更に、この発明(請求項8)は、上記光半導体デバイス(請求項1)において、該光半導体デバイスは、光半導体増幅器であり、上記ワイヤが、上記第1導電型用電極または上記第2導電型用電極の,上記前端面,及び上記後端面の近傍に位置する領域にボンディングされているものである。
【0019】
更に、この発明(請求項9)は、上記光半導体デバイス(請求項8)において、上記前端面の反射率が1%であり、上記後端面の反射率が5%であるものである。
【0020】
【発明の実施の形態】
実施の形態1
構成1.
この実施の形態1 における光半導体デバイスは、図1に示すように、活性層(8)と、上記活性層(8)の上に配置された第1導電型半導体層(7,3)と、上記第1導電型半導体層(7,3)の上面に接合された第1導電型用電極(2,1)と、上記活性層(8)の下に配置された第2導電型半導体層(9,6)と、上記第2導電型半導体層(9,6)の下面に接合された第2導電型用電極(11)と、上記第1導電型用電極(2,1)または上記第2導電型用電極(11)のいずれか一方の表面にボンディングされた,該電極に電流を導くためのワイヤ(10)とを備え、上記活性層(8),上記第1導電型半導体層(7,3),及び上記第2導電型半導体層(9,6)にわたって形成された,反射鏡面となる前端面(13),及び後端面(14)を有し、その上記前端面(13)が低い反射率を、上記後端面(14)が高い反射率をそれぞれ有するファブリーペロー型半導体レーザにおいて、上記ワイヤ(10)を、上記第1導電型用電極(2,1)または上記第2導電型用電極(11)の,上記活性層内の光子密度分布における共振器長方向での極大点に対応する,上記前端面(13)の近傍に位置する領域のみにボンディングするようにしたものである。
【0021】
図1(a) ,図1(b) はこの発明の実施の形態1によるファブリーペロー型半導体レーザの構成を示す斜視図,及び共振器長方向の側面図である。図において、6は厚み100μmのn−InP基板である。n−InP基板6上に厚み1.3μmのn−InGaAsPクラッド層9,厚み0.2μmのInGaAsP活性層8及び厚み1.3μmのp−InGaAsPクラッド層7がこの順に配置され、これらによりメサストライプ12を構成している。メサストライプ12の両脇には厚み1〜2μmのn−InP電流ブロック層4,厚み1〜2μmのp−InP電流ブロック層5が配置されている。p−InGaAsPクラッド層7とn−InP電流ブロック層4の上面には厚み3μmのp−InPコンタクト層3が配置されている。p−InPコンタクト層3の上面には厚み0.5μmのCr/Au蒸着膜2が配置され、Cr/Au蒸着膜2の上面には厚み4μmのAuメッキ電極1が配置されている。n−InP基板6の下面には図示しないAu−Ge/Ni/Ti/Pt/Au蒸着膜が配置され、このAu−Ge/Ni/Ti/Pt/Au蒸着膜の下面にAuメッキ電極11が配置されている。各半導体層3〜9の劈開により形成された前端面13は低反射率の反射膜15で被覆され、後端面14は高反射率の反射膜16で被覆されている。Auメッキ電極1の上面における前端面13の近傍領域にAuワイヤ10がボンディングされている。100は以上の構成からなる共振器長が600μmのファブリーペロー型半導体レーザ100である。ここで、前端面13を被覆する低反射率の反射膜15は例えば発振波長(λ)の1/4の厚みのアルミナ膜からなり、1%の反射率を有している。また、後端面14を被覆する高反射率の反射膜16は例えば発振波長(λ)の1/4の厚みのシリコン膜と、発振波長(λ)の1/4の厚みのSiO2 膜を交互に繰り返し積層したものからなり、95%以上の反射率を有している。また、p−InPコンタクト層3上に配置されたCr/Au蒸着膜2と、Auワイヤ10がボンディングされているAuメッキ電極1とよりなるp型用電極の導電率は4.5×105 Ωcm-1、p−InPコンタクト層3のキャリア濃度は1×1018cm-3で、導電率は58Ωcm-1である。なお、図1(a) では半導体層の積層構造を説明するための便宜上,反射膜15,16を図示していない。また、結晶成長した表面をヒートシンクにボンディングするジャンクションダウンによりファブリーペロー型半導体レーザを製造する場合は、n−InP基板6の下面に配置されたAu−Ge/Ni/Ti/Pt/Au蒸着膜とAuメッキ電極11とよりなるn型用電極に電流注入用のAuワイヤがボンディングされる。
【0022】
図3は、この図1に示す本実施の形態の,共振器の前端面が低反射率の反射膜で被覆され、後端面が高反射率の反射膜で被覆されたファブリーペロー型半導体レーザの,活性層内における共振器長方向の光子密度の分布を示した図である。図において、Lは共振器長、すなわち、前端面から後端面までの距離を示している。この図に示すように、この種のファブリーペロー型半導体レーザは、その活性層内における共振器長方向の光子密度の分布が、一般に、前端面で最大となり、前端面からの距離が大きくなるにつれて低下し、前端面から2L/3の距離を超えた所から後端面へ向かって若干増加するような分布をもつ。
【0023】
以下、上記図1に示す本実施の形態のファブリーペロー型半導体レーザを動作させた時、活性層8内での共振器長方向における電流密度の分布が、活性層8内の共振器長方向の光子密度の分布に比例したものとなり、活性層8内の共振器長方向におけるキャリア密度が均一になることについて説明する。
【0024】
図2は一般的なファブリーペロー型半導体レーザの動作状態を示す等価回路図である。図において、σ1 はCr/Au蒸着膜2とAuメッキ電極1とよりなる電流注入用電極(以下表電極と称す)の導電率、σ2 は表電極に接するコンタクト層の導電率、d1 は表電極の厚み、d2 はコンタクト層の厚み、xは表電極におけるワイヤのボンディング位置からの距離、E0 は活性層のレーザ発振時のヘテロ接合ダイオードの接合電圧、Wは活性層の幅、R1は表電極の共振器長方向の長さΔx分の抵抗、R2はコンタクト層の表電極から活性層までの抵抗、I(x)は表電極における共振器長方向に流れる電流、j(x)はコンタクト層内の電流密度である。ここで、このコンタクト層の電流密度は活性層の電流密度に等しい。また、コンタクト層に流れ込む電流は、表電極を共振器長方向に流れる電流の位置xによる変化分であるので、j(x)Δx Wとして表される。また、表電極の電位はこれの導電率σ1 が比較的小さいために距離xの関数Vf(x)として表される。
【0025】
上記図2の等価回路より、下記の方程式(2) ,(3) が求められる。
【0026】
【数2】
Figure 0003672272
【0027】
上記方程式(2) ,(3) において、Δx →0とし,I(x)を消去すると、下記式(4) が得られる。
【0028】
【数3】
Figure 0003672272
【0029】
境界条件をVf(0)=Vf0 ,Vf(∞)=0と仮定すれば、上記式(4) は、下記式(5) となる。
【0030】
【数4】
Figure 0003672272
【0031】
活性層の電流密度j(x)は下記式(6) であるが、前記式(3) より下記式(7) が得られるので、
【0032】
【数5】
Figure 0003672272
【0033】
活性層の電流密度j(x)は、下記式(8) で表されることになる。
【0034】
【数6】
Figure 0003672272
【0035】
従って、この式(8) から、活性層の電流密度j(x)は距離xに対して指数関数的に減少することが分かる。
【0036】
一方、ファブリーペロー型レーザにおける光密度分布S (x) は、一般に下記式(9) で表される。
【0037】
【数7】
Figure 0003672272
【0038】
式中、Rf :前端面反射率、Rr :後端面反射率、L:共振器長、C2 :比例定数、x:前端面からの距離である。
ここで、前端面が低反射膜、後端面が高反射膜のファブリーペロー型レーザでは、上記光密度分布の式 (9)の右辺第1項は、右辺第2項に比べ無視できるほど小さい。
【0039】
従って、下記式(10)の条件を満たすようにσ1 ,σ2 ,d1 ,d2 を設定し、ワイヤを表電極の前端面の近傍領域に接続すれば、式(8) と式(9) から、活性層内の共振器長方向の電流密度j(x)の分布は、活性層内の共振器長方向の光子密度の分布、すなわち、前端面の近傍で最大となり前端面から離れるに従って順次低下していく光子密度の分布にほぼ比例することがわかる。
【0040】
【数8】
Figure 0003672272
【0041】
しかして、本実施の形態のファブリーペロー型レーザでは、上述したように、Cr/Au蒸着膜2の厚みが0.5μm、Auメッキ電極1の厚みが4μm、即ちこのCr/Au蒸着膜2とAuメッキ電極1とよりなる表電極の厚みが4.5μm、導電率が4.5×105 Ωcm-1であり、p−InPコンタクト層3の厚みが3μm、導電率が58Ωcm-1であるので、これらの値は上記式(10)を満足する範囲にあり、かつAuワイヤ10をAuメッキ電極1の前端面の近傍領域にボンディングしているので、InGaAsP活性層8内の共振器長方向の電流密度の分布は、前端面の近傍で最大で、前端面から離れるに従って低下するInGaAsP活性層8内の共振器長方向の光子密度の分布にほぼ比例したものとなる。従って、InGaAsP活性層8内の共振器長方向のキャリア密度がほぼ均一になり、高出力のレーザ光(光出力)を発振することになる。図4は、本実施の形態のファブリーペロー型レーザと、Auメッキ電極1の厚みと導電率,p−InPコンタクト層3の厚みと導電率が上記式(10)を満足する値に設定されておらず、Auワイヤ10がAuメッキ電極1のほぼ中心にボンディングされた従来のファブリーペロー型レーザの光出力特性を示した図で、図中、実線が本実施の形態のレーザの特性線、点線が従来のレーザの特性線であり、この図から、本実施の形態のファブリーペロー型レーザは、従来のファブリーペロー型レーザに比して効率良く発振するものであり、光出力を向上できることが分かる。
なお、ジャンクションダウンによりこのようなファブリーペロー型レーザを形成する際は、Au−Ge/Ni/Ti/Pt/Au蒸着膜とAuメッキ電極11とよりなる電流注入用電極(表電極)の導電率σ1 、表電極に接するn−InP基板6の導電率σ2 、表電極の厚みd1 、n−InP基板6の厚みd2 の各値が上記式(10)を満足する範囲にあり、かつAuワイヤ10をAuメッキ電極11の前端面の近傍領域にボンディングすることによりこれを実現できる。
【0042】
以上のように、この実施の形態1における光半導体デバイスによれば、活性層と、上記活性層の上に配置された第1導電型半導体層と、上記第1導電型半導体層の上面に接合された第1導電型用電極と、上記活性層の下に配置された第2導電型半導体層と、上記第2導電型半導体層の下面に接合された第2導電型用電極と、上記第1導電型用電極または上記第2導電型用電極のいずれか一方の表面にボンディングされた,該電極に電流を導くためのワイヤとを備え、上記活性層,上記第1導電型半導体層,及び上記第2導電型半導体層にわたって形成された,反射鏡面となる前端面,及び後端面を有し、その上記前端面が低い反射率を、上記後端面が高い反射率をそれぞれ有するファブリーペロー型半導体レーザにおいて、上記ワイヤを、上記第1導電型用電極または上記第2導電型用電極の,上記活性層内の光子密度分布における共振器長方向での極大点に対応する,上記前端面の近傍に位置する領域のみにボンディングするようにしたので、上記活性層内での共振器長方向における電流密度の分布が、上記光子密度の分布に比例した,該光子密度の分布と同様の位置にその極大点を有するものとなって、該活性層内の共振器長方向における光子密度の分布に起因して生ずるキャリア密度の分布が相殺されることとなり、上記活性層内の共振器長方向におけるキャリア密度が均一化されることとなる。従って、従来に比して光出力を増大させることができる効果がある。
【0043】
実施の形態2
構成1.
この実施の形態2における光半導体デバイスは、図1及び図5に示すように、活性層(8)と、上記活性層(8)の上に配置された第1導電型半導体層(7,3)と、上記第1導電型半導体層(7,3)の上面に接合された第1導電型用電極(2,1)と、上記活性層(8)の下に配置された第2導電型半導体層(9,6)と、上記第2導電型半導体層(9,6)の下面に接合された第2導電型用電極(11)と、上記第1導電型用電極(2,1)または上記第2導電型用電極(11)のいずれか一方の表面にボンディングされた,該電極に電流を導くためのワイヤ(10)とを備え、上記活性層(8),上記第1導電型半導体層(7,3),及び上記第2導電型半導体層(9,6)にわたって形成された,反射鏡面となる前端面(13),及び後端面(14)のそれぞれが同じ反射率を持つファブリーペロー型半導体レーザにおいて、上記ワイヤ(10)を、上記第1導電型用電極(2,1)または上記第2導電型用電極(11)の,上記活性層内の光子密度分布における共振器長方向での極大点に対応する,上記前端面(13),及び上記後端面(14)の近傍に位置する領域にボンディングするようにしたものである。
【0044】
上記実施の形態1では、前端面が低反射率で,後端面が高反射率のファブリーペロー型レーザについて説明したが、本実施の形態2では前端面と後端面の反射率が等しいファブリーペロー型レーザについて説明する。
【0045】
図5は、本実施の形態のファブリーペロー型レーザの構成を示す共振器長方向の側面図であり、図において、図1と同一符号は同一または相当する部分を示している。すなわち、本実施の形態のファブリーペロー型レーザは、上記実施の形態1のファブリーペロー型レーザと基本的なレーザ構造は同じにし、各半導体層3〜9の劈開により形成された前端面13と後端面14をそのまま共振器端面として用い、Auワイヤ10を、Auメッキ電極1の前端面13の近傍領域と後端面14の近傍領域の両方にボンディングしたものである。ここで、前端面13と後端面14の反射率は30%である。
【0046】
図6は、この図5に示す本実施の形態のファブリーペロー型レーザのような,共振器の前端面と後端面とが等しい反射率を有するファブリーペロー型半導体レーザの活性層内における共振器長方向の光子密度の分布を示した図である。図において、図3と同一符号は同一または相当する部分を示している。この図に示すように、この種のファブリーペロー型半導体レーザの活性層内における共振器長方向の光子密度の分布は、一般に、前端面の近傍と後端面の近傍で最大になり、中央部に近づく程小さくなる分布となる。
【0047】
しかして、この図5に示す本実施の形態のファブリーペロー型半導体レーザは、上記実施の形態1のファブリーペロー型半導体レーザと同様に、表電極の厚みが4.5μm、導電率が4.5×105 Ωcm-1、p−InPコンタクト層3の厚みが3μm、導電率が58Ωcm-1であり、これらが前述の式(10)を満足しているので、Auメッキ電極1の前端面13の近傍領域と後端面14の近傍領域にボンディングされたAuワイヤ10から電流が注入されると、InGaAsP活性層8内の共振器長方向の電流密度の分布は、上記光密度の分布にほぼ比例した,前端面の近傍と後端面の近傍で最大になり、中央部に近づく程小さくなる分布になる。従って、InGaAsP活性層8内の共振器長方向のキャリア密度がほぼ均一になり、従来のこの種のファブリーペロー型レーザに比して効率良く発振し、光出力を向上することができる。
【0048】
なお、ジャンクションダウンによりこのようなファブリーペロー型半導体レーザを形成する際は、Au−Ge/Ni/Ti/Pt/Au蒸着膜とAuメッキ電極11とよりなる電流注入用電極(表電極)の導電率σ1 、表電極に接するn−InP基板6の導電率σ2 、表電極の厚みd1 、n−InP基板6の厚みd2 の各値が上記式(10)を満足する範囲にあり、かつAuワイヤ10をAuメッキ電極11の前端面13の近傍領域と後端面14の近傍領域との両方にボンディングすることによりこれを実現できる。
【0049】
以上のように、この実施の形態2における光半導体デバイスによれば、活性層と、上記活性層の上に配置された第1導電型半導体層と、上記第1導電型半導体層の上面に接合された第1導電型用電極と、上記活性層の下に配置された第2導電型半導体層と、上記第2導電型半導体層の下面に接合された第2導電型用電極と、上記第1導電型用電極または上記第2導電型用電極のいずれか一方の表面にボンディングされた,該電極に電流を導くためのワイヤとを備え、上記活性層,上記第1導電型半導体層,及び上記第2導電型半導体層にわたって形成された,反射鏡面となる前端面,及び後端面のそれぞれが同じ反射率を持つファブリーペロー型半導体レーザにおいて、上記ワイヤを、上記第1導電型用電極または上記第2導電型用電極の,上記活性層内の光子密度分布における共振器長方向での極大点に対応する,上記前端面,及び上記後端面の近傍に位置する領域にボンディングするようにしたので、上記活性層内での共振器長方向における電流密度の分布が、上記光子密度の分布に比例した,該光子密度の分布と同様の位置にその極大点を有するものとなって、該活性層内の共振器長方向における光子密度の分布に起因して生ずるキャリア密度の分布が相殺されることとなり、上記活性層内の共振器長方向におけるキャリア密度が均一化されることとなる。従って、従来に比して光出力を増大させることができる効果がある。
【0050】
実施の形態3
構成1.
この実施の形態3における光半導体デバイスは、図7に示すように、活性層(23)と、上記活性層(23)の上に配置された第1導電型半導体層(22,21)と、上記第1導電型半導体層(22,21)の上面に接合された第1導電型用電極(1)と、上記活性層(23)の下に配置された第2導電型半導体層(24,25)と、上記第2導電型半導体層(24,25)の下面に接合された第2導電型用電極(11)と、上記第1導電型用電極(1)または上記第2導電型用電極(11)のいずれか一方の表面にボンディングされた,該電極に電流を導くためのワイヤ(10)とを備え、上記活性層(23),上記第1導電型半導体層(22,21),及び上記第2導電型半導体層(24,25)にわたって形成された,反射鏡面となる前端面,及び後端面を有し、上記活性層の表面もしくは上記第1導電型半導体層または第2導電型半導体層の内部に形成されたλ/4位相シフト領域(A)を持つλ/4回折格子(26)を有する分布帰還型レーザにおいて、上記ワイヤ(10)を、上記第1導電型用電極(1)または上記第2導電型用電極(11)の,上記活性層内の光子密度分布における共振器長方向での極大点に対応する,上記前端面,及び上記後端面の近傍に位置する領域と、上記λ/4回折格子のλ/4位相シフト点(A)の上方または下方に位置する領域とにボンディングするようにしたものである。
【0051】
図7は本発明の実施の形態3によるλ/4シフトDFBレーザの構成を示す共振器長方向の断面図であり、図において、図1と同一符号は同一または相当する部分を示し、25は厚み100μmのn−InP基板であり、n−InP基板25上に配置された厚み1.3μmのn−InGaAsP下クラッド層24が配置され、n−InGaAsP下クラッド層24上に厚み0.2μmのInGaAsP活性層23が配置され、InGaAsP活性層23上に厚み1.3μmのp−InGaAsP上クラッド層22が配置され、p−InGaAsP上クラッド層22上に厚み3μmのp−InPコンタクト層21が配置されている。p−InGaAsP上クラッド層22の内部にはλ/4位相シフト領域をもつ回折格子26が形成されている。p−InPコンタクト層21上には図示しない厚み0.5μmのCr/Au蒸着膜が配置され、このCr/Au蒸着膜の上面に厚み4μmのAuメッキ電極1が配置されている。n−InP基板25の下面には図示しないAu−Ge/Ni/Ti/Pt/Au蒸着膜が配置され、このAu−Ge/Ni/Ti/Pt/Au蒸着膜の下面にAuメッキ電極11が配置されている。各半導体層21〜25の劈開により形成された前端面13と後端面14は、端面保護膜(反射率:0%)15aで被覆されている。Aは回折格子のλ/4位相シフト点であり、Auメッキ電極1における前端面13と後端面14のそれぞれの近傍領域と、共振器長方向の中央となる領域,即ち回折格子のλ/4位相シフト点Aの上方に位置する領域とにAuワイヤ10がボンディングされている。200は以上の構成からなるλ/4シフトDFBレーザである。ここで、p−InPコンタクト層21上に配置されたCr/Au蒸着膜と、Auワイヤ10がボンディングされているAuメッキ電極1とよりなるp型用電極の導電率は4.5×105 Ωcm-1、p−InPコンタクト層21のキャリア濃度は1×1018cm-3で、導電率は58Ωcm-1である。
【0052】
図8は、この図7に示す本実施の形態のDFBレーザのような回折格子がλ/4シフト点を有するλ/4シフトDFBレーザの活性層内における共振器長方向の光子密度の分布を示した図である。この図に示すように、この種のλ/4シフトDFBレーザの活性層内の共振器長方向の光子密度の分布においては、光子密度は、前端面と後端面の近傍で大きく、前端面と共振器長方向の中央部との間,及び後端面と共振器長方向の中央部との間で一旦低下し、共振器長方向の中央部に極大点をもつものとなる。
【0053】
本実施の形態のλ/4シフトDFBレーザも、上記実施の形態1と同様に、活性層23の電流密度がAuメッキ電極1のワイヤ10のボンディング位置からの距離に対して指数関数的に減少することとなるよう、表電極とp−InPコンタクト層21のそれぞれの厚みと導電率が設定されており、Auメッキ電極1における前端面13と後端面14のそれぞれの近傍領域と、共振器長方向の中央となる領域,即ち回折格子のλ/4位相シフト点Aの上方に位置する領域とにAuワイヤ10をボンディングしているので、活性層23内での共振器長方向における電流密度の分布は、上記図7に示す活性層23内の共振器長方向の光子密度の分布に比例したものとなる。従って、従来のワイヤを電極の中央部にボンディングしたλ/4シフトDFBレーザに比して、動作時のしきい値利得差を大きくすることができ、レーザ発振時の単一モード化が促進されることとなる。
なお、ジャンクションダウンによりこのようなλ/4シフトDFBレーザを形成する際は、Au−Ge/Ni/Ti/Pt/Au蒸着膜とAuメッキ電極11とよりなる電流注入用電極(表電極)の導電率σ1 、表電極に接するn−InP基板6の導電率σ2 、表電極の厚みd1 、n−InP基板6の厚みd2 の各値が上記式(10)を満足する範囲にあり、かつAuワイヤ10をAuメッキ電極11における前端面13と後端面14のそれぞれの近傍領域と、共振器長方向の中央となる領域とにボンディングすることによりこれを実現できる。
【0054】
以上のように、この実施の形態3における光半導体デバイスによれば、活性層と、上記活性層の上に配置された第1導電型半導体層と、上記第1導電型半導体層の上面に接合された第1導電型用電極と、上記活性層の下に配置された第2導電型半導体層と、上記第2導電型半導体層の下面に接合された第2導電型用電極と、上記第1導電型用電極または上記第2導電型用電極のいずれか一方の表面にボンディングされた,該電極に電流を導くためのワイヤとを備え、上記活性層,上記第1導電型半導体層,及び上記第2導電型半導体層にわたって形成された,反射鏡面となる前端面,及び後端面を有し、かつ上記活性層の表面もしくは上記第1導電型半導体層または第2導電型半導体層の内部に形成されたλ/4位相シフト領域を持つλ/4回折格子を有する分布帰還型レーザにおいて、上記ワイヤを、上記第1導電型用電極または上記第2導電型用電極の,上記活性層内の光子密度分布における共振器長方向での極大点に対応する,上記前端面,及び上記後端面の近傍に位置する領域と、上記λ/4回折格子のλ/4位相シフト点の上方または下方に位置する領域とにボンディングするようにしたので、上記活性層内での共振器長方向における電流密度の分布が、上記光子密度の分布に比例した,該光子密度の分布と同様の位置にその極大点を有するものとなって、該活性層内の共振器長方向における光子密度の分布に起因して生ずるキャリア密度の分布が相殺されることとなり、上記活性層内の共振器長方向におけるキャリア密度が均一化されることとなる。従って、従来に比して光出力を増大させることができる効果がある。
【0055】
実施の形態4
構成1.
この実施の形態4における光半導体デバイスは、図1,及び図9に示すように、活性層(8)と、上記活性層(8)の上に配置された第1導電型半導体層(7,3)と、上記第1導電型半導体層(7,3)の上面に接合された第1導電型用電極(2,1)と、上記活性層(8)の下に配置された第2導電型半導体層(9,6)と、上記第2導電型半導体層(9,6)の下面に接合された第2導電型用電極(11)と、上記第1導電型用電極(2,1)または上記第2導電型用電極(11)のいずれか一方の表面にボンディングされた,該電極に電流を導くためのワイヤ(10)とを備え、上記活性層(8),上記第1導電型半導体層(7,3),及び上記第2導電型半導体層(9,6)にわたって形成された,反射鏡面となる前端面(13),及び後端面(14)を有する光半導体増幅器において、上記ワイヤ(10)を、上記第1導電型用電極(2,1)または上記第2導電型用電極(11)の,上記活性層内の光子密度分布における共振器長方向での極大点に対応する,上記前端面(13),及び上記後端面(14)の近傍に位置する領域にボンディングするようにしたものである。
【0056】
図9はこの発明の実施の形態4による半導体光増幅器の構成を示す共振器長方向の側面図であり、図において、図1と同一符号は同一または相当する部分を示し、15bは例えばアルミナにより形成された反射率が1%の反射膜、15cは例えばアルミナにより形成された反射率が5%の反射膜である。すなわち、本実施の形態の半導体光増幅器は、実施の形態1のファブリーペロー型レーザと基本的なデバイス構造は同じにし、前端面と後端面をいずれも低反射率の反射膜15b,15cで被覆し、Auメッキ電極1における前端面13と後端面14のそれぞれの近傍領域にAuワイヤ10をボンディングしたものである。
【0057】
この半導体光増幅器は、上記反射膜15b,15cのうちの高反射率の反射膜15c側から光を入射し、光増幅を行い、低反射率の反射膜15b側から光を出力する。
【0058】
このような本実施の形態の半導体光増幅器においても、上記実施の形態1,2と同様に、InGaAsP活性層8の電流密度がAuメッキ電極1のワイヤ10のボンデイング位置からの距離に対して指数関数的に減少することとなるよう、Auメッキ電極1とp−InPコンタクト層3のそれぞれの厚みと導電率が設定されているので、上記実施の形態2のファブリーペロー型レーザと同様に、動作時のInGaAsP活性層8内での共振器長方向における電流密度の分布が、InGaAsP活性層8内の,前端面の近傍と後端面の近傍で最大となり、中央部に近づく程小さくなる光密度の分布に比例したものとなり、InGaAsP活性層8内の共振器長方向のキャリア密度がほぼ均一になる。
【0059】
図10は本実施の形態の半導体光増幅器と、従来の,表電極の厚みと導電率,p−InPコンタクト層3の厚みと導電率が前述の式(10)を満足する値に設定されておらずAuワイヤ10がAuメッキ電極1のほぼ中心にボンディングされている半導体光増幅器との利得−電流特性を示した図で、図中、実線が本実施の形態の半導体光増幅器の特性線、点線が従来の半導体光増幅器の特性線であり、この図から分かるように、本実施の形態の半導体光増幅器は、従来の半導体光増幅器に比して大きな利得を得ることができる。
【0060】
なお、ジャンクションダウンによりこのような半導体光増幅器を形成する際は、Au−Ge/Ni/Ti/Pt/Au蒸着膜とAuメッキ電極11とよりなる電流注入用電極(表電極)の導電率σ1 、表電極に接するn−InP基板6の導電率σ2 、表電極の厚みd1 、n−InP基板6の厚みd2 の各値が上記式(10)を満足する範囲にあり、かつAuワイヤ10をAuメッキ電極11における前端面13と後端面14のそれぞれの近傍領域にボンディングすることによりこれを実現できる。
【0061】
以上のように、この実施の形態4における光半導体デバイスによれば、活性層と、上記活性層の上に配置された第1導電型半導体層と、上記第1導電型半導体層の上面に接合された第1導電型用電極と、上記活性層の下に配置された第2導電型半導体層と、上記第2導電型半導体層の下面に接合された第2導電型用電極と、上記第1導電型用電極または上記第2導電型用電極のいずれか一方の表面にボンディングされた,該電極に電流を導くためのワイヤとを備え、上記活性層,上記第1導電型半導体層,及び上記第2導電型半導体層にわたって形成された,反射鏡面となる前端面,及び後端面を有する光半導体増幅器において、上記ワイヤを、上記第1導電型用電極または上記第2導電型用電極の,上記活性層内の光子密度分布における共振器長方向での極大点に対応する,上記前端面,及び上記後端面の近傍に位置する領域にボンディングするようにしたので、上記活性層内での共振器長方向における電流密度の分布が、上記光子密度の分布に比例した,該光子密度の分布と同様の位置にその極大点を有するものとなって、該活性層内の共振器長方向における光子密度の分布に起因して生ずるキャリア密度の分布が相殺されることとなり、上記活性層内の共振器長方向におけるキャリア密度が均一化されることとなる。従って、従来に比して増幅率を増大させることができる効果がある。
【図面の簡単な説明】
【図1】 この発明の実施の形態1によるファブリーペロー型レーザの構成を示す斜視図((a) ),及び共振器長方向の側面図((b) )である。
【図2】 ファブリーペロー型半導体レーザの動作状態を示す等価回路図である。
【図3】 共振器の前端面が低反射率の反射膜で被覆され、後端面が高反射率の反射膜で被覆されたファブリーペロー型半導体レーザの活性層内における共振器長方向の光子密度の分布を示した図である。
【図4】 この発明の実施の形態1によるファブリーペロー型レーザと従来のファブリーペロー型レーザの光出力特性を示した図である。
【図5】 この発明の実施の形態2によるファブリーペロー型レーザの構成を示す共振器長方向の側面図である。
【図6】 共振器端面の前端面と後端面の反射率が等しいファブリーペロー型半導体レーザの活性層内における共振器長方向の光子密度の分布を示した図である。
【図7】 この発明の実施の形態3によるλ/4シフトDFBレーザの構成を示す共振器長方向の断面図である。
【図8】 回折格子がλ/4シフト点を有するλ/4シフトDFBレーザの活性層内における共振器長方向の光子密度の分布を示した図である。
【図9】 この発明の実施の形態4による半導体光増幅器の構成を示す共振器長方向の断面図である。
【図10】 この発明の実施の形態4による半導体光増幅器と、従来の半導体光増幅器の利得−電流特性を示した図である。
【図11】 特開平1−266781号公報に提案された従来のDFBレーザの構成を示す断面図((a),(b) )である。
【符号の説明】
1,11 Auメッキ電極、2 Cr/Au蒸着膜、3 p−InPコンタクト層、4 n−InP電流ブロック層、5 p−InP電流ブロック層、
6,30 n−InP基板、7 p−InGaAsPクラッド層、8 InGaAsP活性層、9 n−InGaAsPクラッド層、10 Auワイヤ、12 メサストライプ、13 前端面、14 後端面、15,15a,15b,15c,16 反射膜、31 n−InGaAsP導波層、33 n−InGaAsP活性層、34 p−InGaAsPクラッド層、36 Au/Ge/Ni電極、37 回折光子、38 n−InGaAsP逆コンタクト層、39 p型微小拡散領域(p型微小コンタクト層)、100 ファブリーペロー型半導体レーザ、200 λ/4シフトDFBレーザ、1000,2000 DFBレーザ。

Claims (9)

  1. 光が伝搬する領域である活性層と、
    上記活性層の上面に配置された第1導電型半導体層と、
    上記第1導電型半導体層の上面に接合された第1導電型用電極と、
    上記活性層の下面に配置された第2導電型半導体層と、
    上記活性層,上記第1導電型半導体層,及び上記第2導電型半導体層にわたって形成された,反射鏡面となる前端面,及び後端面と、
    上記第2導電型半導体層の下面に接合された第2導電型用電極と、
    上記第1導電型用電極または上記第2導電型用電極のいずれか一方の電極の表面にボンディングされた,該電極に電流を導くためのワイヤとを備え、
    上記ワイヤは、上記一方の電極の,上記活性層内の光子密度分布における共振器長方向での極大点に対応する共振器長方向の位置にボンディングされていることを特徴とする光半導体デバイス。
  2. 請求項1に記載の光半導体デバイスにおいて、
    上記光半導体デバイスは、ファブリーペロー型半導体レーザであることを特徴とする光半導体デバイス。
  3. 請求項2に記載の光半導体デバイスにおいて、
    上記前端面,及び上記後端面が同じ反射率を持つものであり、
    上記ワイヤは、上記第1導電型用電極または上記第2導電型用電極の,上記前端面,及び上記後端面の近傍に位置する領域にボンディングされたものが2つ設けられていることを特徴とする光半導体デバイス。
  4. 請求項3に記載の光半導体デバイスにおいて、
    上記前端面,及び上記後端面の反射率は、30%であることを特徴とする光半導体デバイス。
  5. 請求項2に記載の光半導体デバイスにおいて、
    上記前端面が低い反射率を、上記後端面が高い反射率を持つものであり、
    上記ワイヤは、上記第1導電型用電極または上記第2導電型用電極の,上記前端面の近傍に位置する領域にボンディングされたものが1つ設けられていることを特徴とする光半導体デバイス。
  6. 請求項5に記載の光半導体デバイスにおいて、
    上記前端面の反射率は、5%であり、上記後端面の反射率が95%であることを特徴とする光半導体デバイス。
  7. 請求項1に記載の光半導体デバイスにおいて、
    上記光半導体デバイスは、上記活性層の表面もしくは上記第1導電型半導体層または上記第2導電型半導体層の内部に形成されたλ/4位相シフト領域を持つλ/4回折格子を有する分布帰還型半導体レーザであり、
    上記ワイヤは、上記第1導電型用電極または上記第2導電型用電極の,上記前端面,及び上記後端面の近傍に位置する領域にボンディングされたものが2つと、上記λ/4回折格子のλ/4位相シフト点に位置する領域にボンディングされたものが1つ設けられていることを特徴とする光半導体デバイス。
  8. 請求項1に記載の光半導体デバイスにおいて、
    上記光半導体デバイスは、光半導体増幅器であり、
    上記ワイヤは、上記第1導電型用電極または上記第2導電型用電極の,上記前端面,及び上記後端面の近傍に位置する領域にボンディングされたものが2つ設けられていることを特徴とする光半導体デバイス。
  9. 請求項8に記載の光半導体デバイスにおいて、
    上記前端面の反射率が1%であり、上記後端面の反射率が5%であることを特徴とする光半導体デバイス。
JP622796A 1995-04-07 1996-01-18 光半導体デバイス Expired - Fee Related JP3672272B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP622796A JP3672272B2 (ja) 1995-04-07 1996-01-18 光半導体デバイス

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8237895 1995-04-07
JP7-82378 1995-04-07
JP622796A JP3672272B2 (ja) 1995-04-07 1996-01-18 光半導体デバイス

Publications (2)

Publication Number Publication Date
JPH08335742A JPH08335742A (ja) 1996-12-17
JP3672272B2 true JP3672272B2 (ja) 2005-07-20

Family

ID=26340313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP622796A Expired - Fee Related JP3672272B2 (ja) 1995-04-07 1996-01-18 光半導体デバイス

Country Status (1)

Country Link
JP (1) JP3672272B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019160039A1 (ja) 2018-02-16 2019-08-22 古河電気工業株式会社 光半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464377B1 (ko) * 2002-03-05 2005-01-03 삼성전자주식회사 반도체 레이저 장치 및 그 제조방법
GB2427752A (en) * 2005-06-28 2007-01-03 Bookham Technology Plc High power semiconductor laser diode
JP2008300802A (ja) * 2007-06-04 2008-12-11 Sanyo Electric Co Ltd 半導体レーザ素子およびその製造方法
GB201005696D0 (en) * 2010-04-06 2010-05-19 Oclaro Technology Plc Semiconductor laser diodes
JP6551678B2 (ja) * 2015-10-29 2019-07-31 セイコーエプソン株式会社 発光装置およびプロジェクター

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019160039A1 (ja) 2018-02-16 2019-08-22 古河電気工業株式会社 光半導体装置
US11451008B2 (en) 2018-02-16 2022-09-20 Furukawa Electric Co., Ltd. Optical semiconductor device

Also Published As

Publication number Publication date
JPH08335742A (ja) 1996-12-17

Similar Documents

Publication Publication Date Title
US5347526A (en) Wavelength-tunable semiconductor laser
EP0332453A2 (en) Distributed feedback semiconductor laser device and current injection method therefor
JP2768940B2 (ja) 単一波長発振半導体レーザ装置
KR100626891B1 (ko) 표면 발광 레이저 반도체
US5684816A (en) Light Interactive semiconductor device including wire connection at internal light distribution maximum
JP3672272B2 (ja) 光半導体デバイス
US5321716A (en) Distributed Feedback semiconductor laser with controlled phase shift
US4653059A (en) Distributed feedback semiconductor laser
JPH01319986A (ja) 半導体レーザ装置
US6643309B1 (en) Semiconductor laser device
US9923337B2 (en) Quantum cascade laser
EP3754799B1 (en) Optical semiconductor device
JP2637763B2 (ja) 半導体レーザ装置
JPH11186661A (ja) 変調器付半導体レーザ
JP3683416B2 (ja) スーパールミネッセントダイオード
EP0222554A2 (en) A semiconductor laser device and a method for driving the same
JP5024474B2 (ja) 光半導体素子のコーティング膜の設計方法
JP2671317B2 (ja) 半導体レーザ
JPS61283190A (ja) 半導体レ−ザ装置
JP3234282B2 (ja) 半導体レーザ素子
JP2549182B2 (ja) 半導体レーザ素子
JPH06177481A (ja) 半導体レーザ装置
JP2004023029A (ja) 波長可変半導体レーザ
JP2529856B2 (ja) 光半導体素子
KR100364772B1 (ko) 반도체레이저

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050418

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees