JP3659278B2 - 光導波路用基板の作製方法 - Google Patents

光導波路用基板の作製方法 Download PDF

Info

Publication number
JP3659278B2
JP3659278B2 JP27885896A JP27885896A JP3659278B2 JP 3659278 B2 JP3659278 B2 JP 3659278B2 JP 27885896 A JP27885896 A JP 27885896A JP 27885896 A JP27885896 A JP 27885896A JP 3659278 B2 JP3659278 B2 JP 3659278B2
Authority
JP
Japan
Prior art keywords
wafer
glass
substrate
optical waveguide
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27885896A
Other languages
English (en)
Other versions
JPH10104451A (ja
Inventor
繁 小西
和雄 神屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP27885896A priority Critical patent/JP3659278B2/ja
Publication of JPH10104451A publication Critical patent/JPH10104451A/ja
Application granted granted Critical
Publication of JP3659278B2 publication Critical patent/JP3659278B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光導波路を作製するための光導波路用基板の作製方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
光導波路はアンダークラッド層、コア層、オーバークラッド層を積層した構造をとっており、光導波路を形成する基板にはシリコン(Si)もしくは石英が用いられている。今後は、光加入者系において、各家庭にはSi基板の上に光信号の分波/合波の機能を持つ光導波路や、LD,PDなどを集積化したONU(Optical Network Unit)が導入されることが予想され、例えば、“Application of planar lightwave circuit platform to hybrid integratedoptical WDM transmitter/receiver module”(Y.Yamada et al.,Electron.Lett.31(16),1366−1367(1995))に示されているように既に開発が進められているが、この場合、光導波路を作製する基板には一般にSiが用いられている。
【0003】
Si基板上に光導波路を作製するには、まずアンダークラッドとなる厚さ約20μmのガラス層を形成し、その上に光が導波するコア層を形成し、このコア層をリソグラフィー及び異方性エッチングにより光の導波パターンに加工した後、オーバークラッドとなる厚さ30μm以上のガラス層を形成することによって行われている。これらのガラス層の形成手段としては、火炎堆積法や電子ビーム蒸着法、スパッタリング法、プラズマCVD法などが知られているが、厚さ数十μmのガラス膜の作製には一般に火炎堆積法が用いられている。
【0004】
火炎堆積法とは、例えば“Silica waveguides on silicon and their application to integrated−optic components”(M.Kawachi,Optical and Quantum Electronics 22,391−416(1990))に示されているように、SiやGe,Br,Pなどのハロゲン化合物を酸水素バーナーに供給してガラス微粒子を生成し、これをテーブルの上に置かれた基板上に堆積して多孔質のガラス微粒子膜を形成し、これを電気炉中1200〜1400℃の温度で焼結することによって透明なガラス膜を作製する方法である。
【0005】
以上のように、一層のガラス膜を形成するにはガラス微粒子層の堆積工程と高温下での焼結工程を必要とし、それを数層積層するため、光導波路デバイスの作製には多くのプロセスを必要とする。そのため、光導波路デバイス単体のコストの低下にはプロセスの簡略化が不可欠である。更に、火炎堆積法では多孔質のガラス微粒子膜から透明ガラス膜を得るため、その界面には凹凸がしばしばみられるが、例えば火炎堆積法によってアンダークラッド層を形成し、その上にコア層を形成する場合、その界面に凹凸があると、これが導波する光の散乱要因となり伝搬損失の原因となる。従って、各層のガラス膜の界面は平坦であることが好ましい。
【0006】
以上の観点より、本発明者らは、半導体技術において用いられているSOI(Silicon On Insulator)構造を形成する方法の一つであるSiウエハ同士の貼り合わせ法を光導波路構造として利用することを既に提案している(特開平10−39153号公報)。Siウエハ同士を貼り合わせてSOI用基板を形成する技術については、例えば「ULSIのための貼り合わせSOI技術」(阿部孝夫他,応用物理63(11),1080(1994))などに述べられており、Siウエハとガラス(SiO2)ウエハのような異種ウエハの貼り合わせに関しても“Fabrication and bonding strength of bonded silicon−quartz wafers”(T.Abe et al.,Jap.J.Appl.Phys.32,224(1993))などにおいて述べられている。しかしながら、この文献で述べられているのはSiO2層は厚く、Si層を薄くする方法であり、光導波路への適用を目的とした厚いSi層の上に薄いSiO2層を残す方法については述べられていない。これを実現するために、本発明者らは貼り合わせるSiO2ウエハを所望の厚さにした後、Si基板に室温で貼り合わせ加熱処理を施すことも提案した(特開平10−39152号公報)。この場合、貼り合わせるSiO2ウエハの厚みとしては100μm程度としているが、厚さ100μmのSiO2ウエハとSiウエハを室温で貼り合わせた後、ウエハ間の貼り合わせ強度を持たせるために加熱処理を行っている途中、しばしばウエハの剥離やSiO2ウエハの割れがみられた。
【0007】
本発明は、上記事情を改善するためになされたもので、加熱処理時の剥離、割れの低減したシリコン/ガラス系の光導波路用基板の作製方法を提供することを目的とする。
【0008】
【課題を解決するための手段及び発明の実施の形態】
本発明者らは、上記目的を達成するため鋭意検討を行った結果、シリコンウエハにガラスウエハを貼着する場合、シリコンウエハに予め熱酸化膜を形成し、この熱酸化膜にガラスウエハを貼着することにより、ガラスウエハの剥離、割れが防止されることを知見した。即ち、ガラスウエハとシリコンウエハを貼り合わせて光導波路用基板を作製する際、室温で貼り合わせた後、貼り合わせ強度を持たせるため加熱処理を行う必要があるが、シリコンとガラスとの熱膨張率が異なるため加熱処理中にボイドの発生や剥離、SiO2層の割れなどがしばしばみられた。これはシリコンとガラスとの熱膨張率が異なるためと考えられ、こうした熱膨張率の差を緩和するために、貼り合わせるシリコンウエハを予め熱酸化し、表面に酸化膜を設けておくことにより、シリコンウエハとガラスウエハ間の熱膨張率差を緩和でき、貼り合わせ後の加熱処理における割れや剥離を抑制できることを知見し、本発明をなすに至ったものである。
【0009】
従って、本発明は、
(1)シリコンウエハ表面に熱酸化膜を形成した後、この熱酸化膜にガラスウエハを貼着し、300〜450℃の温度で熱処理を行い、次いでガラスウエハを研磨してガラスウエハの厚さを所定の値に調整することを特徴とする光導波路基板の作製方法
(2)熱酸化膜に貼着されるガラスウエハの厚さが200μm以下であり、該貼着後の熱処理温度が300〜450℃であり、熱処理後ガラスウエハを厚さ10〜50μmになるまで研磨し、次いで1200〜1350℃で熱処理するようにした(1)記載の作製方法を提供する。
【0010】
本発明によれば、シリコンウエハに熱酸化膜を介してガラスウエハを貼着するので、両ウエハの接着性が良好であり、貼着後、熱処理、研磨を行っても剥離、割れが低減し、最後の1200〜1350℃の熱処理においても剥離、割れが生じ難いものである。
【0011】
以下、本発明につき更に詳しく説明すると、本発明の光導波路用基板は、シリコンウエハにガラスウエハを貼着してなるものであるが、この場合、本発明にあっては、シリコンウエハに熱酸化膜を形成し、この熱酸化膜にガラスウエハを貼着したものである。
【0012】
ここで、シリコンウエハに熱酸化膜を形成する方法は、半導体プロセスにおいて熱酸化膜を形成するときと同様であり、O2雰囲気のドライ酸化、H2O雰囲気のウエット酸化、又はH2とO2を炉内導入するパイロジェニック酸化などにより、1000〜1200℃の温度で酸化を行うことができる。形成する酸化膜厚としては貼り合わせ界面にかかる応力を緩和するため厚い方が好ましいが、膜厚が厚くなると酸化膜形成に要する時間が長くなるため、膜厚としては0.5〜1μmが適当である。
【0013】
一方、貼り合わせるガラスウエハとしては、石英基板が使用し得るが、これに限る必要はなく、予めB,P,Ge,Ti,Fなど通常火炎堆積法に用いられているドーパントを含んだガラス基板を用いることもできる。
【0014】
シリコンウエハとガラスウエハとを貼り合わせる場合は、貼り合わせるガラスのウエハ及び熱酸化を行ったシリコンウエハを洗浄した後、室温下でこれらのウエハを対向させ貼り合わせることによって形成する。ただし、この時点でこのウエハは貼り合わせ強度が小さいという問題がある。また、使用する貼り合わせウエハはその上にコア、オーバークラッド層を形成するため1200〜1350℃の熱処理プロセスに耐えなければならない。貼り合わせの強度を増すには200〜500℃、望ましくは300〜450℃の範囲の温度にアニールしてやれば良いことが知られているが、ガラス基板の厚さが厚いと割れやクラックが発生する。例えば、ガラスのウエハとして厚さ525μmの石英ウエハを使用すると、100℃前後に加熱したとき割れてしまう。貼り合わせた基板が割れる温度はガラス基板の厚さに依存し、ガラス基板の厚さを薄くすればアニール温度を高くできる。しかし最初に準備するガラスウエハの厚さが厚いと300〜450℃に加熱する前に割れ、また室温で貼り合わせた後、ガラス層を研磨しようとしても貼り合わせ強度を持たないため、貼り合わせ面で剥離し研磨できない。
【0015】
従って、最初に準備するガラスウエハとしては、厚さが200μm以下、望ましくは50〜200μm、より望ましくは80〜120μm、特に100μm程度のものが必要である。上記要求を満たすガラスウエハとシリコンウエハを貼り合わせた後、貼り合わせ強度を増すため300〜450℃に加熱し、次にガラスウエハを研磨し、ガラス層の厚さを薄くする。こうした熱処理とガラス層の研磨を繰り返すことにより、1200〜1350℃のプロセスに用いることのできる貼り合わせウエハを形成できる。なお、ガラスウエハの研磨はその厚さが10〜50μm程度、望ましくは20〜30μm程度、特には20μm程度になるように行うことが推奨される。
【0016】
以上のようにして、光導波路用の貼り合わせ基板が得られるが、この基板上に光導波路を形成する場合は、貼り合わせ基板のガラス層の上に火炎堆積法や電子ビーム蒸着法など公知の方法によりコア層を形成し、レジスト塗布後、所望の光導波路回路パターンをリソグラフィーにより描き、反応性異方エッチングにより矩形状コアを形成し、その上に火炎堆積法やプラズマCVD法など公知の方法によりオーバークラッドを形成する方法が採用される。
【0017】
【発明の効果】
本発明によれば、ガラス基板と熱酸化膜を形成したシリコン基板を貼り合わせた基板を利用することにより、アンダークラッド層の形成プロセスを省くことができ、工程の短縮化を行うことができる。また、貼り合わせる前に各々の基板について平坦性を出すことにより、その上に形成するコア層との界面の乱れを抑制できる。しかも、熱酸化膜を設けたシリコン基板を貼り合わせる基板に用いることにより、貼り合わせ後の加熱処理時にしばしば発生した基板間の剥離やガラス層の割れを抑制できる。
【0018】
【実施例】
以下、実施例と比較例を示し、本発明を具体的に説明するが、本発明は下記の実施例に制限されるものではない。
【0019】
〔実施例〕
直径10cm、厚さ0.5mm、<100>方位のシリコンウエハを乾燥酸素中1200℃で酸化処理し、表面に厚さ0.5μm程度の熱酸化膜を形成した。
【0020】
一方、直径10cm、厚さ0.525mmの石英のウエハを研磨し、その厚さを0.525mmから0.1mmまで薄くした。
【0021】
上記それぞれのウエハの貼り合わせ面を清浄にするため、トリクロロエタンで洗浄した後、純水で5分間洗浄し、更に組成比NH3:H22:H2O=1:1:10(重量比)の溶液中で80℃において10分間洗浄し、純水で5分間洗浄した後、乾燥し、両ウエハを室温で対向させて貼り合わせた。
【0022】
次いで、貼り合わせたウエハ(基板)を大気中300〜450℃の温度で熱処理した。このとき、基板にはクラックなどは認められなかった。
【0023】
熱処理後の貼り合わせウエハ(基板)について、ガラス層の厚さを20μm程度とするために石英ウエハ面を研磨し、石英ウエハの厚さを20μm程度とした。この研磨に際し、基板は上記のように300〜450℃の熱処理が施されているため、石英ウエハとシリコンウエハとが貼り合わせ面で剥離することはなかった。
【0024】
上記研磨後、大気中1300℃で2時間熱処理し、光導波路用基板を得た。なお、この際基板にクラックや割れなどは認められなかった。
【0025】
次に、上記のように準備した基板の石英ウエハ上に火炎堆積法によってGeをドープした多孔質ガラス膜を形成した後、He:O2=1:1(容量比)の雰囲気下に1300℃で熱処理を行った。その結果、透明なガラス膜が形成され、石英ウエハ層にクラック、割れは認められなかった。
【0026】
光導波路パターンをリソグラフィー法により描写した後、異方性エッチングによりコア層を矩形状にし、その上から火炎堆積法によりB,Pをドープした多孔質ガラス層を被覆し、1250℃で熱処理し、透明なオーバークラッド層を形成した。
【0027】
以上より、ガラス(石英)と熱酸化膜を形成したシリコンのウエハを貼り合わせることによって作成した基板(貼り合わせウエハ)が、その後の1300℃前後の熱処理にも耐えて使用できることがわかり、光導波路を作製する基板として使用し得ることが確認された。
【0028】
〔比較例〕
熱酸化膜を形成しないシリコンウエハを用いた以外は実施例と同様に操作した。その結果、貼り合わせウエハ(基板)を大気中300℃で2時間熱処理すると、石英ウエハ層の割れがしばしば発生し、シリコンウエハと石英ウエハとを貼り合わせた基板は用意することが困難であった。

Claims (2)

  1. シリコンウエハ表面に熱酸化膜を形成した後、この熱酸化膜にガラスウエハを貼着し、300〜450℃の温度で熱処理を行い、次いでガラスウエハを研磨してガラスウエハの厚さを所定の値に調整することを特徴とする光導波路基板の作製方法
  2. 熱酸化膜に貼着されるガラスウエハの厚さが200μm以下であり、該貼着後の熱処理温度が300〜450℃であり、熱処理後ガラスウエハを厚さ10〜50μmになるまで研磨し、次いで1200〜1350℃で熱処理するようにした請求項1記載の作製方法。
JP27885896A 1996-09-30 1996-09-30 光導波路用基板の作製方法 Expired - Fee Related JP3659278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27885896A JP3659278B2 (ja) 1996-09-30 1996-09-30 光導波路用基板の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27885896A JP3659278B2 (ja) 1996-09-30 1996-09-30 光導波路用基板の作製方法

Publications (2)

Publication Number Publication Date
JPH10104451A JPH10104451A (ja) 1998-04-24
JP3659278B2 true JP3659278B2 (ja) 2005-06-15

Family

ID=17603121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27885896A Expired - Fee Related JP3659278B2 (ja) 1996-09-30 1996-09-30 光導波路用基板の作製方法

Country Status (1)

Country Link
JP (1) JP3659278B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003012497A1 (en) * 2001-07-31 2003-02-13 Asahi Optronics, Ltd. Quartz-plane light circuit element and process for producing the same
JP7119990B2 (ja) * 2018-12-26 2022-08-17 日本電信電話株式会社 光信号処理装置

Also Published As

Publication number Publication date
JPH10104451A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
US6605228B1 (en) Method for fabricating planar optical waveguide devices
US6615614B1 (en) Method for preparing optical waveguide substrate
JP3664174B2 (ja) 光導波路およびその製造方法
JPH05507815A (ja) 金属化基板に光導波路を有する光電装置及びその光導波路の形成方法
JP3551895B2 (ja) 石英系光導波路及びその製造方法
JP3659278B2 (ja) 光導波路用基板の作製方法
CA2202216A1 (en) Treatment of glass substrates to compensate for warpage and distortion
JP4168910B2 (ja) 光導波路および光導波路の製造方法
KR100377186B1 (ko) 폴리머 도파로열 격자 파장 다중/역다중 광소자의 제조방법
JPH1039151A (ja) 光導波路及びその製造方法
JPH10300962A (ja) 光導波路の製造方法
JPH05100123A (ja) 光導波路の製造方法
EP1074864A2 (en) Method of fabricating planar optical waveguide devices
JP3694630B2 (ja) 光電気回路基板
JPH1039153A (ja) 光導波路の製造方法
JPS5960405A (ja) 光導波路およびその製造方法
JP3201142B2 (ja) 光導波路の製造方法
JP3293411B2 (ja) 石英系ガラス導波路素子の製造方法
JPH1039152A (ja) Siを基板とする光導波路の製造方法
US6402973B1 (en) Preparation of silicon substrate
JP2001127028A (ja) シリコン基板の製造方法
JPH09243846A (ja) 高比屈折率差光導波路の製造方法
JP2001174651A (ja) 光導波路基板
JPH11194221A (ja) 光導波路の形成方法および光導波路素子
JPH10101321A (ja) シリコン基板上に厚膜二酸化シリコン層を形成する方法、およびシリコン基板上の光導波路製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050223

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050308

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees