JP3657940B2 - 全デジタル電圧変換器 - Google Patents

Description

本発明は、周期電圧変換器およびこのような周期電圧変換器用の調整値を生成する方法に関するものである。
【０００１】
使用する直流電圧源が必要な電圧とは異なる電圧を供給する、という状況が頻繁にある。この問題を解決するために、周期直流電圧変換器が知られている。この直流電圧変換器は、使用できる電圧を必要とされる電圧に変換する。このような変換器は、基本的に各３つの部品（Bauteilen）、すなわち、電力スイッチ、貯蔵インダクタ（Speicherdrossel）、および、平滑コンデンサ（Glaettungskondensator）から構成されている。これら部品（Bauelemente）を用いて、減少変換器（Abwaerts-Wandler）（出力電圧＜入力電圧）と上昇変換器（Aufwaerts-Wandler）（出力電圧＞入力電圧）との双方が実現される。該当する基本回路は、標準的な研究書（Standardwerk）「半導体回路技術」（"Halbleiter-Schaltungstechnik” ウー・ティーツェ、ツェーハー・シェンク(U. Tietze, Ch. Schenk)著, 第１１版 、シュプリンガー（Springer）、 第１６．６章 （頁９７９以下）） に記載されている。
【０００２】
調整可能なＤＣ変換器を実現できるように、電力スイッチを、開閉率（Tastverhaeltnis）が後から調整できる方形信号（Rechtecksignal）によって駆動しなければならない。このような方形信号を生成するために、アナログパルス幅変調器を使用できる。この変調器は、鋸歯生成器（Saegezahngenerator）と比較器とから構成されている。このとき、比較器には、一方では鋸歯生成器によって生成された三角形状の電圧(Dreieckspannung)が供給され、他方では出力電圧から得られる調整信号が供給される。比較器は、調整信号がデルタ電圧よりも大きい間にわたってスイッチをオンする。調整信号がデルタ電圧より下となるとすぐに電力スイッチをオフする。このような方法で、調整信号に比例した開閉率が生ずる。
【０００３】
上記で引用した本「半導体回路技術」（第１１版）（Tietze／Schenk著）の頁９８３から９８５までに、アナログパルス幅変調器を用いる、減少変換器の全体的な実施形態が記載されている。
【０００４】
アナログ構成された調整回路は、ＣＭＯＳ回路へ集積するのが複雑となるという不利点がある。なぜなら、アナログ回路の要素（analogen Schaltungsbestandteile）は、規格化されたＣＭＯＳ回路とは別個に設計されるからである。さらに、大規模なアナログ回路の要素を有するデジタル回路は、大きなチップ面積を必要とすることで知られている。この理由から、できるだけ大部分のアナログ回路の要素が、同じ性能のデジタル回路によって置き換えられることが望ましい。米国特許公報６，００５，３７７（ＵＳ６，００５，３７７）に、電圧変換器が記載されている。この電圧変換器では、出力電圧が、Ａ／Ｄ変換器を用いてデジタル化される。デジタル信号は比較器へ伝送され、この比較器がデジタル信号を基準信号と比較することによってエラー信号を生成する。エラー信号は、フィルタリングされ、切り替え時間調整用の調整値を生成するために使用される。米国特許公報５，５５２，６９４（ＵＳ５，５５２，６９４）は、電圧変換器を開示している。この電圧変換器では、出力電圧は、予めに制限された電圧値領域内とされている。出力電圧が電圧値領域外の場合、制御トランジスタのオン／オフの切り換え時間は、出力電圧が再び電圧値の間隔（ Spannungswerteintervalls ）内となるように制御される。
【０００５】
本発明の目的は、アナログ部材を極力避けて構成され、デジタル調整回路に特に適している調整値が使用される、周期電圧変換器を提供することである。
【０００６】
本発明の目的は、請求項１に基づく周期電圧変換器、および、請求項１８に基づく調整値の生成方法によって達成される。
【０００７】
とりわけ、本発明の周期電圧変換器は、デジタル化ユニットを備えている。このデジタル化ユニットは、出力電圧の高さを表すようなデジタル信号を供給する。デジタル化ユニットから供給されるデジタル信号は、走査クロック（Abtasttakt）を用いるデジタル調整回路によって読み出される。走査クロックの周波数は、切り替えクロック（Schalttakts）の周波数よりも高い。
【０００８】
従って、本発明に基づく解決策では、出力電圧ができるだけ早期にデジタル化される。また、この理由から、全ての調整回路部材（デジタル化ユニット自体は例外とする。）は、デジタル技術によって実施（ausgefuehrt）されてもよい。このことは、特に、全てのデジタル調整回路およびクロック生成器を、有利な方法でＣＭＯＳ設計に組み込むことができることを意味する。従って、調整回路をより小さく、低コストにて（kostenguenstigere）実施できる。
【０００９】
デジタル化ユニットから供給されたデジタル信号の読み出しは、走査クロックによって行われる。走査クロックの周波数は、切り替えクロックの周波数よりも高い。従って、切り替えクロックごとに、多数のデジタル信号値を認識できる。このことから、特定の点だけでなく推移の全体にわたって、出力電圧を認識するとともに、これを調整値の決定のために用いることができる。このことにより、調整値を、変換器の出力における電圧条件に対して、非常に正確に調整できる。従って、算出された調整値は、方形信号の開閉率を調節するために役立つ。この方形信号は、切り替え素子を駆動するために使用される。
【００１０】
本発明の有利な実施形態では、デジタル化ユニットから供給されるデジタル信号は、切り替えクロックのオフ段階の間のみ読み出される。切り替えクロックのオン段階の間は、切り替え素子が伝導している状態であり、インダクタンスコイル（Dtosselspule）は、供給電圧に接続されており、電流は、コイルを通して形成される。これに対して、切り替えクロックのオフ段階では、切り替え素子は伝導しておらず、蓄積された電流は、ダイオードを介して出力コンデンサおよび接続されている負荷に流れる。この電流の流れは、オフ段階の間に出力電圧の増加を引き起こす。この理由から、切り替えクロックのオフ段階の間の出力電圧の推移は、調整変数（Regelgroesse）の算出に特によく適している。
【００１１】
本発明のさらに好ましい実施形態では、切り替えクロックのオフ段階の間に読み出されるデジタル信号値の所定の一部が基準電圧より上（oberhalb）の出力電圧を表し、切り替えクロックのオフ段階の間に読み出されるデジタル信号値の残りの部分が基準電圧より下（unterhalb）の出力電圧を表すように、調整値が生成され、開閉率および／または切り替えクロックの周波数が調整される。
【００１２】
従って、本発明の実施形態においては、出力電圧は、出力電圧推移の所定の部分が基準電圧より上となり、残りの部分が基準電圧より下となるように、それぞれ後から調整される。このような全電圧推移を考慮した調整によって、安定した、妨害のない調整特性を可能にする。デジタル信号値のうちの個々の「異常値（Ausreisser）」は、ごくわずかだけ調整特性を悪化させる。
【００１３】
特に、切り替えクロックのオフ段階の間に読み出されるデジタル信号値の半分が、基準電圧より上の出力電圧を表していると有利である。従って、出力電圧推移は、基準電圧より上の電圧値の数が基準電圧より下の電圧値の数と同じになるように、後から調整される。従って、基準電圧は、切り替えクロックのオフ段階の間に生成される電圧推移のほぼ平均値に相当する。
【００１４】
デジタル化ユニットとして、出力電圧を所定の基準電圧と比較する比較器回路を使用することが有利である。比較器回路は、デジタル化ユニットの最も簡単で、最もコストの安い実施形態を提供する。このとき、アナログ回路の複雑さが最小限に抑えられる。
【００１５】
比較器回路は、基準電圧より上の出力電圧のときには第１のデジタル信号値を供給し、基準電圧より下の出力電圧のときには第２のデジタル信号値を供給すると有利である。従って、出力電圧が基準値よりも大きいか否かというデジタル情報が、比較器回路の出力部にその都度存在する。しかし、多数の調整目的のためには、１ビットに換算されるこのような情報でも十分である。出力電圧の推移をさらにずっと辿って、基準電圧より下となる時点をデジタル信号値から読み取ることができる。
【００１６】
本発明の他の実施形態において、デジタル化ユニットは、アナログ／デジタル変換器である。Ａ／Ｄ変換器は、出力電圧の大きさを表すような１ビット以上のビット幅のデジタル信号を供給する。このことにより、出力電圧推移を正確に認識できる。とりわけ、Ａ／Ｄ変換器の使用によって、基準電圧を計算において考慮することができる。従って、基準電圧を実際の電圧として提供する必要はない。
【００１７】
デジタル調整回路は、計数器を備えていると有利である。この計数器の計数（Zaehlerstand）は、切り替えクロックのオフ段階の間に読み出される各デジタル信号値が基準電圧より上の出力電圧を表しているときには増加し、この計数器の計数は、切り替えクロックのオフ段階の間に読み出される各デジタル信号値が基準電圧より下の出力電圧を表しているときには減少する。
【００１８】
計数器は、生じる各デジタル信号値のために、１だけ順方向にまたは逆方向に計数する。この際、計数方向は、デジタル化ユニットの出力によって決定される。このような計数器によって、基準電圧より上または下にあるデジタル信号値の差を、簡単な方法で算出できる。
【００１９】
切り替えクロックのオフ段階の終了時に計数が正である場合は、基準電圧より上の認識された出力電圧の数が、基準電圧より下の認識された出力電圧の数よりも多いことを意味する。このことは、すなわち出力電圧が平均して高すぎ、下げるように調整しなければならないことを意味している。これに対し、切り替えクロックのオフ段階の後に計数が負である場合には、そのときは出力電圧を平均して上げなければならない。
【００２０】
切り替えクロックの各オフ段階の後に出てきた計数を、現在の調整値を決定するために使用することが有利である。この際、正の計数は切り替えクロックのオン段階が短縮されるように調整値に影響し、負の計数は切り替えクロックのオン段階を延長させるように調整値に影響する。
【００２１】
計数が正の場合、調整の目的は、出力電圧を平均して下げることでなければならない。この目的のために、切り替えクロックの開閉率は、オン段階が短縮されるように変更される。このことは、インダクタンスコイルがより短く供給電圧に接続されており、この短期間では、僅かな電流の流れのみが、インピーダンスを通って発生すること意味する。従って、インピーダンス電流の出力電流への寄与がより少なくなり、出力電圧が下がる。
【００２２】
これとは反対に、負の計数は、平均して低すぎる出力電圧を意味している。従って、このとき、切り替えクロックのオン段階が、より高い出力電圧を得るために延長されなければならない。
【００２３】
切り替えクロックのオフ段階の変化が、所定の上限までのみ許容されたら有利である。
【００２４】
従って、上限を上回ってはならず、というのもこのとき必要なスイッチオン持続期間は、切り替え素子の最小の実現可能なスイッチオン持続期間Ｔ_minよりも短くなるからである。この場合、出力電圧は、Ｔ_minのスイッチを入れるパルスの後、トランジスタが続いて複数の期間のためにオフ状態とされるまで増加する。このことから、非常に不安定な作動となる。
【００２５】
同じく、切り替えクロックのオフ段階の変化が、所定の下限までのみ許容されたら有利である。そうでなければ、トランジスタの最小の実現可能なスイッチオフ持続期間より下となるからである。
【００２６】
本発明のさらに好ましい形態では、切り替えクロックは、走査クロックの倍数である。走査クロックは、デジタル化ユニットの出力を読み取るために役立つ。走査周波数が高いほど、認識されるデジタル信号値の数はより多くなる。このことから、出力電圧の推移が正確に認識され、調整の際に考慮される。
【００２７】
特に、切り替えクロックの周波数を、周波数分割器を用いて、より高い走査周波数から生成することが有利である。このような方法で、電圧変換器に、走査周波数のみが導入されなければならない。従って、切り替えクロックの周波数を、電圧変換器自体が生成する。このことは、とりわけ、切り替えクロックと走査クロックとが相互に同期化されているという長所がある。
【００２８】
本発明のさらに好ましい実施形態では、インピーダンス電流の大きさを表しているようなデジタル信号が生成される。このデジタル信号は、デジタル調整回路に供給され、調整値を決定する際に考慮される。このとき、特に、貯蔵インダクタ電流がオフ段階の間にゼロに落ちる（不連続な操作（Betrieb））か、あるいは落ちないか（連続な（nicht lueckender）操作）という点が、調整のためには重要となる。
【００２９】
他の有利な形態として、入力電圧の大きさを表すようなデジタル信号が生成され、このデジタル信号によって調整回路が様々な入力電圧に合わせて調整できるというものが考えられる。
【００３０】
本発明の更なる実施形態は、不連続な操作および連続な操作を区別するためのデジタル信号を提供する。この信号は、デジタル調整回路に供給されており、調整値の決定の際に考慮される。従って、不連続な操作は、接続された負荷が電力を少しだけ消耗する（aufnimmt）時に生じる。この場合、コイル電流は、切り替えクロックのオフ段階の間にゼロに下がるので、もはや出力電圧に影響しない。不連続な操作の場合、出力電圧値の大部分が、基準電圧以下となる。従って、不連続な操作の場合、出力電圧が高すぎる値に調節されてしまう傾向がある。不連続な操作と連続な操作とを区別するためのデジタル信号は、不正確な調整を回避するために使用される。
【００３１】
本発明に基づく、周期電圧変換器用の調整値の生成方法では、まず電圧変換器の出力電圧が、走査クロックによって読み出される。走査クロックの周波数は、電圧変換器の切り替えクロックの周波数よりも高い。続いて、走査の際に得られた電圧値を評価することによって、調整値が生成される。例えば、評価の過程において、切り替えクロックのオフ段階の間に読み出された電圧値のうちいくつが所定の基準値よりも上であるか、もしくは下であるかが算出される。次の工程で、調整値が開閉率および／または切り替えクロックのクロック周波数に影響を与えるようにして、切り替えクロックが生成される。好ましくは、開閉率および／または切り替えクロックのクロック周波数（Taktfrequenz）は、オフ段階の間に読み出された出力電圧の所定の一部が基準電圧より上の電圧値を示し、残りの部分が基準電圧より下の電圧値を示すように、後から調整される。
【００３２】
周期電圧変換器では、切り替えクロックのオフ段階の間に、出力電圧が傾斜して減少する。この減少は、好ましい方法で、電圧を調整するのに利用される。この推移を十分に正確に認識できるように、十分に多数の走査サンプルが受け入れられなければならない。
【００３３】
続いて、オフ段階の間に算出された、所定の基準電圧に対する電圧推移の相対的な配置について説明をする。この目的のために、Ｔ_offの間に減少する電圧推移を示す電圧値のうちのいくつが所定の基準電圧の上もしくは下にあるかを算出する。調整の目的は、出力電圧の推移を、所定の基準電圧に対して特定の位置とすることである。この相対的な位置は、Ｔ_offの間に認識される電圧値の特定の一部が基準電圧より上であり、残りが基準電圧よりも下にあることによって示される。基準電圧を超えている出力電圧値が多過ぎる場合には、出力電圧を平均して低下するよう修正しなければならない。このような方法で、適切な調整値が生成される、この調整値により、出力電圧を、安定して妨害を少なく調整できる。
【００３４】
以下に、本発明を、図に示す複数の実施例を参考にして、さらに説明する。図１は、比較器がデジタル化ユニットとして使用される、本発明に基づく電圧変換器の一実施形態を示す。図２は、アナログ／デジタル変換器がデジタル化ユニットとして使用される、本発明の更なる一実施形態を示す。図３Ａは、連続な操作の場合の出力電圧の時間的な推移の表示を示す。図３Ｂは、電力トランジスタを駆動するために使用される切り替えクロック信号の、関連する時間的な推移を示す。図４Ａは、より少ない負荷電流（不連続な操作）の場合の出力電圧の時間的な推移の表示を示す。図４Ｂは、切り替えクロック信号の、関連する時間的な推移を示す。図５は、本発明に基づくデジタル調整回路の詳細な表示を示す。
【００３５】
図１は、周期直流電圧変換器の回路図を示す。この電圧変換器は、入力電圧Ｕ_inを出力信号Ｕ_outに変換する。表示されている電圧変換器は、電圧上昇器（Spannungshochsetzer）であり、この電圧上昇器では入力電圧Ｕ_inは出力電圧Ｕ_outよりも小さい。しかし、本発明に基づく電圧調整は、Ｕ_in＞Ｕ_outとなる減少変換器にも応用できる。
【００３６】
電圧変換器用の切り替えクロック信号は、デジタル調整回路１によって生成され、切り替え素子２を駆動するために使用される。切り替え素子２として、電力トランジスタ（例えばＭＯＳＦＥＴ）を使用してもよい。
【００３７】
方形状の切り替えクロック信号のオン段階Ｔ_onでは、切り替え素子２が接続されており、従って貯蔵インダクタ３は入力電圧Ｕ_inに接続される。切り替え素子２が閉鎖されてから、時間に応じて増加する電流ｉ_Lが貯蔵インダクタ３を介して生成される。このとき、キャパシタ（Kapazitaet）６からの電流の逆流は、ダイオード４によって防止される。切り替え信号のオン段階Ｔ_onが長いほど、貯蔵インダクタ３を流通する電流は高い。
【００３８】
切り替え信号がオフ段階Ｔ_offへと変化するのに伴って、切り替え素子２が開放される。そして、蓄積された電流ｉ_Lは、ダイオード４を通って、接続されている負荷５とコンデンサ（Kondensator）６との双方に流れる。抵抗器７は、このときのコンデンサ６の直列抵抗を示す。負荷電流が貯蔵インダクタ３を流通する電流ｉ_Lよりも小さい間においては、残りの電流がコンデンサ６を充電し、出力電圧Ｕ_outは増加する。オン段階Ｔ_onの間に、貯蔵インダクタ３を流通する電流ｉ_Lが減衰し、これによって出力電圧も減衰する。切り替えクロックの次のオン段階が始まってから、再び貯蔵インダクタ３に電流が新たに充電される。クロック段階の間には、充電されたコンデンサ６は、負荷５に対する電流源として役立つ。
【００３９】
切り替え素子２の入力されている段階が長いほど、貯蔵インダクタ３を流通する電流ｉ_Lは高くなり、出力電圧Ｕ_outも高くなる。従って、出力電圧は、切り替えクロック信号の開閉率によって調整されても良い。この目的のために、出力電圧信号８は、比較器９の反転入力端子（invertierenden Eingang）へと供給される。比較器９は、クロックされる電圧変換器の調整回路における唯一のアナログ部材である。比較器９の非反転入力端子（nicht invertierenden Eingang）には、所望の基準電圧１０が印加される。電圧Ｕ_outとＵ_sollとの双方は、比較器９によって比較される。出力電圧Ｕ_outが基準電圧Ｕ_sollを上回っているときには、比較器出力１１は第１のデジタル信号値となる。これとは反対に、Ｕ_out＜Ｕ_sollのときには、比較器出力１１は第２のデジタル信号値となる。
【００４０】
比較器出力１１は、デジタル調整回路１によって、１切り替えクロック毎に複数回読み取られる。走査周波数として、切り替え周波数の倍数が使用されることが好ましい。
【００４１】
デジタル調整回路１は、出力電圧が後から調整されなければならないか否か、後調整をどちらの方向に行われなければならないかを算出するために、読取ったデジタル信号値を用いる。この目的のために、切り替えクロックのオフ段階の間の出力電圧の推移が特に重要となる。従って、比較器出力１１を、切り替えクロックのオフ段階の間のみにわたって走査してもよい。
【００４２】
あまりにも多くの出力電圧値が基準電圧よりも下となっているときには、デジタル調整回路１によって生成される切り替えクロック信号は、スイッチを切っている段階と比較してスイッチが入っている段階の持続期間が長くなるように変更される。このような開閉率の変更によって、貯蔵インダクタ３を流通する電流が増加し、平均的な出力電圧が増加する。
【００４３】
これとは反対に、比較器出力１１において計測される（abgegriffenen）デジタル信号値の評価が、平均して出力電圧が高すぎることを示している場合には、切り替えクロックのスイッチが入っている段階がデジタル調整回路１によって短縮される。従って、出力電圧は、まず第１に、切り替え素子２の駆動のために使用される方形信号の開閉率によって調整される。さらに、切り替えクロック信号のクロック周波数を変化させてもよい。
【００４４】
図２に、回路の変形を示す。この変形では、出力電圧をより正確に認識することができる。このために、出力電圧信号１３が、アナログ信号を数（mehrere）ビット幅のデジタル信号１５に変換するアナログ／デジタル変換器１４へと供給される。次に、デジタル信号１５は、デジタル調整回路１６によって走査され、更なる調整の基礎とされる。このような方法で、出力電圧の推移をより正確に認識することができる。更なる長所は、デジタル信号１５と基準電圧との比較を計算的に実施でき、従って、基準電圧を実際に供給する必要がないことである。
【００４５】
接続された負荷による電流の消耗が、所定の最小電流のレベルを超えると、図３Ａに示す出力電圧Ｕ_outの時間的な推移が生じる。図３Ｂには、関連する切り替えクロック信号の推移を示す。切り替えクロック信号は、期間Ｔ（１７）の方形信号である。切り替えクロック信号のオン段階１８の間は、切り替え素子２はオン状態となっている。従って、コイル電流ｉ_Lは、オン段階１８の持続期間Ｔ_onの間、負荷電流に寄与しない。Ｔ_onの間、コンデンサ６は、負荷５用の電流源として役立つ。従って、Ｔ_onの間に出力電圧Ｕ_outが僅かに下降するのは、コンデンサ６の放電が原因である。
【００４６】
スイッチの切断される時点２０のときに、切り替えクロック信号はオン段階１８からオフ段階１９へと変化する。オフ段階１９の持続期間Ｔ_offの間、切り替え素子２はオフ状態となる。コイル電流ｉ_Lはダイオード４を介して負荷５へ流れ、さらにコンデンサ６が充電される。図３Ａに明らかなように、切り替え時点２０の後の電流の流れｉ_Lは、出力電圧Ｕ_outの急激な増加２１を引き起こす。持続期間Ｔ_offの間、貯蔵インダクタ３を介する電流ｉ_Lは連続的に減少する。このことは、切り替えクロック信号のオフ段階１９における、出力電圧Ｕ_outの特徴的な傾斜した減少２２に繋がる。
【００４７】
出力電圧のこの傾斜した減少２２は、出力電圧から電圧調整のための調整変数を導出するのに特によく適している。このため、出力電圧は、オフ段階１９の間に走査周波数に応じて走査パルス２３によって読み出され、デジタル信号値に変換される。所定の基準電圧２４に対する傾斜した減少２２の相対的な位置が、このデジタル信号値の列から算出される。
【００４８】
傾斜した電圧推移を基準電圧２４に対して規定した位置とするように、出力電圧を再調整することを目的とする。つまり、検出された出力電圧値の部分をＵ_sollより上とし、残りの部分をＵ_sollより下としなければならない。検出された電圧値がＵ_sollより上の電圧値であることがあまりにも多いときには、切り替えクロック信号のオン段階１８（Ｔ_on）を短縮しなければならない。これとは逆に、Ｔ_offの間の平均の出力電圧が低すぎるときには、オン段階１８を延長しなければならない。
【００４９】
入力時点２５のときに、切り替え素子２は再びオン状態となっており、これ以降にはコイル電流はもはや負荷電流に影響しない。このことから、出力電圧の急激な減少２６が生じる。
【００５０】
図４Ａおよび図４Ｂでは、負荷電流が少ない場合の、出力電圧Ｕ_outおよび切り替えクロック信号の時間的な推移が示されている。負荷による電流消費が少ないので、貯蔵インダクタ３は、各切り替えクロックの周期の間に、短時間だけ入力電圧Ｕ_inと接続される。従って、オン段階２７の持続期間Ｔ_onの間、貯蔵インダクタ３を介してごくわずかの電流の流れｉ_Lのみが生成される。
【００５１】
スイッチ切断時点２８において切り替え素子２がオフ状態とされたときには、まず始めに、出力電圧Ｕ_outの急激な増加２９が再び生じる。コイルに蓄積されている電流は、短時間で負荷５とコンデンサ６とに流れる。従って、まず出力電圧の傾斜した減少３０が生じる。時点３１のときに、つまり、切り替えクロック信号のオフ段階３２の間にも、コイル電流は既にゼロに減衰している。時点３１から、負荷５にはコンデンサ６から電流が供給される。負荷５はほんの僅かな電流のみを消費するので、オフ段階３２の残りにおいて、出力電圧が一定に推移する領域３３が生じる。
【００５２】
小さな負荷電流において典型的なこのような操作モードを、「不連続な操作」と称する。不連続な操作の場合でも、傾斜した電圧推移３０が、基準電圧３４に対して特定の位置となるように、出力電圧は後から調整されなければならない。しかし、Ｔ_offの間に読み出された全ての電圧値が調整の際に考慮される場合、既に適合するよう調節された出力電圧であっても、領域３３を原因として、基準電圧より下にある電圧値の数が多数を占めるようになる。従って、出力値は、余分に高い値に増加される（hochgeregelt）。
【００５３】
このことを防止するためには、探知器を備えなければならない。探知器は、例えば、コイル電流ｉ_Lを測定することより、不連続な操作の存在を認識する。このことは、例えば、貯蔵インダクタ３と直列に接続されている測定抵抗器において電圧降下を測定することによって行われる。このことから、コイル電流がゼロに降下する時点３１を認識できる。不連続な操作の場合に適切な（sinnvolle）調整を行うため、スイッチ切断時点２８と時点３１との間のデジタル信号値のみが考慮される。
【００５４】
図５に、デジタル調整回路１の具体的な実施のための回路図を示す。このとき電圧変換回路そのものは図１に示す回路に対応し、切り替え素子２として切り替えＦＥＴ３５が使用されている。
【００５５】
アナログ出力電圧信号８をデジタル化された信号に変換するためのデジタル化ユニットとして、比較器９が備えられている。比較器９は、出力電圧信号８と基準電圧１０との比較を行う。
【００５６】
出力電圧が基準電圧よりも大きい場合には、比較器出力１１には第１のデジタル信号値が現れる。これとは逆に、出力電圧が基準電圧よりも小さい場合には、比較器９は第２のデジタル信号値を供給する。比較器出力１１は、順方向／逆方向計数器３６によって、各オフ段階Ｔ_offの間に走査周波数３７にて読み出される。記載の例では、１０．３６８ＭＨｚの走査周波数が使用されている。
【００５７】
比較器出力１１において第１のデジタル信号値が読み出される度に、計数を１だけ増加させる。第２のデジタル信号値が読み出される度に、計数を１だけ減少させる。従って、切り替えクロックのオフ段階の終了時における計数は、読み出された第１のデジタル信号値の数と読み出された第２のデジタル信号値の数との差を示している。切り替えクロックのオフ段階の間に認識される出力電圧値の過半数が、基準電圧より上のときは、オフ段階の終了のときに正の計数となる。これとは反対に、出力電圧が平均して低すぎる場合、計数は負となる。
【００５８】
記載した実施においては、基本周波数３９は走査周波数３７から周波数分割によって得られる。このとき、走査周波数３７は１０．３６８ＭＨｚであり、周波数分割器３８によって係数６４だけ分割される。その結果、１６２ｋＨｚの基本周波数３９が得られる。
【００５９】
基本周波数３９が順方向／逆方向計数器３６に導入され、パルス幅を計算するためのユニット４１への計数ｃｎｔの伝送４０を引き起こす。計数の読み出しと新たな期間に用いるためのパルス幅ｐｗ（ｋ）の計算とのそれぞれを、基本周波数３９の期間の始まりに行う。ここで、パルス幅ｐｗ（ｋ）は、切り替えクロック信号のオン段階の長さを示す。従って、計数ｃｎｔが正の場合には、ｐｗ（ｋ−１）と比較してｐｗ（ｋ）を減少させなければならない。その反対に、計数が負の場合には、ｐｗ（ｋ）を増加させなければならない。
【００６０】
パルス幅を計算するためのユニット４１では、新しい期間に用いるパルス幅ｐｗ（ｋ）を以下の公式に基づいて計算する：
ｐｗ（ｋ）＝ｐｗ（ｋ−１）＋ｋｒ・ｃｎｔ／（６４・（１−ｐｗ（ｋ−１）））
ｋｒとして意味のある値は、例えばｋｒ＝−０．１５である。計数ｃｎｔは、パルス幅に依存しないように、係数１／（６４・（１−ｐｗ（ｋ−１）））を用いて時間Ｔ_offに対して規格化される。基本周波数３９に応じて、計算されたパルス幅ｐｗ（ｋ）がパルス幅生成器４３（ＵＰＷＭ、ユニバーサルパルス幅変調器）へと伝送される（４２）。パルス幅生成器４３は、このパルス幅ｐｗ（ｋ）、基本周波数３９（１６２ｋＨｚ）および走査周波数３７から、切り替えクロック信号４４を生成する。切り替えクロック信号４４は、期間ｐｗ（ｋ）／１６２ｋＨＺの間は１であり、また期間の残りにおいては０である。
【００６１】
一方ではこのように生成された切り替えクロック信号４４が切り替えＦＥＴ３５の駆動のために使用され、他方では切り替えクロック信号４４の減少する傾斜している側面（Flanke）が順方向／逆方向計数器３６の計数を元に戻して設定する（４５）ために使用される。
【図面の簡単な説明】
【図１】 比較器がデジタル化ユニットとして使用される、本発明に基づく電圧変換器の一実施形態を示す図である。
【図２】 アナログ／デジタル変換器がデジタル化ユニットとして使用される、本発明の更なる一実施形態を示す図である。
【図３】 図３Ａは、連続な操作の場合の出力電圧の時間的な推移の表示を示す図であり、図３Ｂは、電力トランジスタを駆動するために使用される切り替えクロック信号の、関連する時間的な推移を示す図である。
【図４】 図４Ａは、より少ない負荷電流（不連続な操作）の場合の出力電圧の時間的な推移の表示を示す図であり、図４Ｂは、切り替えクロック信号の、関連する時間的な推移を示す図である。
【図５】 本発明に基づくデジタル調整回路の詳細な図である。

Claims (25)

1. 貯蔵インダクタ（３）と、
   基本周波数（３９）を有する切り替えクロック（４４）を生成するクロック生成器（４３）と、
   切り替えクロック（４４）に応じて、貯蔵インダクタ（３）を入力電圧に対して断続する切り替え素子（２）と、
   切り替え素子（２）および貯蔵インダクタ（３）の端子に接続されている第１の端子を備えるとともに、出力電圧（８；１３）を出力する第２の端子を備えたダイオード（４）と、
   上記の出力電圧（８；１３）の大きさに応じたデジタル信号（１１；１５）を供給するデジタル化ユニット（９；１４）と、
   基本周波数（３９）を有する切り替えクロック（４４）の１周期の間、基本周波数（３９）よりも高い走査周波数（３７）を用いて上記のデジタル信号（１１；１５）を読み取り、上記切り替えクロック（４４）の１周期の間に読み取った複数のデジタル信号値から調整値を生成するデジタル調整回路（１；１６）とを備え、
   上記のクロック生成器（４３）が、上記の調整値に応じて、切り替えクロック（４４）の開閉率を調整するように設定されている、周期電圧変換器。
2. 上記デジタル化ユニット（９；１４）から供給される上記デジタル信号（１１；１５）が、切り替えクロックのオフ段階（１９）の間のみ読み出され、この間において切り替え素子（２）がオフ状態であることを特徴とする、請求項１に記載の周期電圧変換器。
3. 切り替えクロックのオフ段階（１９）の間に読み出されるデジタル信号値の所定の一部が、基準電圧（１０）より上の出力電圧を表し、切り替えクロックのオフ段階（１９）の間に読み出されるデジタル信号値の残りが、基準電圧（１０）より下の出力電圧を表しているように、調整値が生成され、切り替えクロックの開閉率が調整されることを特徴とする、請求項１または２に記載の周期電圧変換器。
4. 切り替えクロックのオフ段階（１９）の間に読み出されるデジタル信号値の半分が基準電圧（１０）より上の出力電圧を表し、切り替えクロックのオフ段階（１９）の間に読み出されるデジタル信号値の他の半分が基準電圧（１０）より下の出力電圧を表しているように、調整値が生成され、切り替えクロックの開閉率が調整されることを特徴とする、請求項３に記載の周期電圧変換器。
5. 上記デジタル化ユニットが、上記出力電圧（８）を所定の基準電圧（１０）と比較する比較器回路（９）であることを特徴とする、請求項１ないし４のいずれかに記載の周期電圧変換器。
6. 上記比較器回路（９）は、出力電圧（８）が基準電圧（１０）より上のときには第１のデジタル信号値を供給し、出力電圧（８）が基準電圧（１０）より下のときには第２のデジタル信号値を供給することを特徴とする、請求項５記載の周期電圧変換器。
7. 上記デジタル化ユニットが、アナログ／デジタル変換器（１４）であることを特徴とする、請求項１ないし４のいずれかに記載の周期電圧変換器。
8. 上記デジタル調整回路（１；１６）は計数器（３６）を備え、この計数器の計数は、切り替えクロックのオフ段階（１９）の間に、基準電圧（１０）より上の出力電圧を表すデジタル信号値が読み出される度に増加する一方、基準電圧（１０）より下の出力電圧を表すデジタル信号値が読み出される度に減少することを特徴とする、請求項１ないし７のいずれかに記載の周期電圧変換器。
9. 上記切り替えクロックのオフ段階（１９）の後における上記計数が、その時点における調整値を決定するために使用され、正の計数は切り替えクロックのオン段階（１８）を短縮するように調整値に影響し、負の計数は切り替えクロックのオン段階（１８）を延長するように調整値に影響することを特徴とする、請求項８に記載の周期電圧変換器。
10. 上記計数器（３６）が、切り替えクロックのオフ段階（１９）の始まる前、または始まりと同時にゼロに戻されることを特徴とする、請求項８または９に記載の周期電圧変換器。
11. 上記切り替えクロックのオフ段階（１９）が、所定の上限までのみ変化できることを特徴とする、請求項１ないし１０のいずれかに記載の周期電圧変換器。
12. 上記切り替えクロックのオフ段階（１９）が、所定の下限までのみ変化できることを特徴とする、請求項１ないし１１のいずれかに記載の周期電圧変換器。
13. 上記走査周波数が、基本周波数（３９）の倍数であることを特徴とする、請求項１ないし１２のいずれかに記載の周期電圧変換器。
14. 上記基本周波数（３９）が、周波数分割器（３８）を用いて、より高い走査周波数（３７）から生成されることを特徴とする、請求項１３に記載の周期電圧変換器。
15. 貯蔵インダクタ電流の大きさを表すようなデジタル信号が生成され、上記デジタル調整回路（１；１６）に供給され、上記調整値の決定において考慮されることを特徴とする、請求項１ないし１４のいずれかに記載の周期電圧変換器。
16. 入力電圧の大きさを表すようなデジタル信号が生成され、上記デジタル調整回路（１；１６）に供給され、上記調整値の決定において考慮されることを特徴とする、請求項１ないし１５のいずれかに記載の周期電圧変換器。
17. 不連続な操作と連続な操作とを区別するためのデジタル信号が生成され、デジタル調整回路（１；１６）に供給され、調整値の決定において考慮されることを特徴とする、請求項１ないし１６のいずれかに記載の周期電圧変換器。
18. 貯蔵インダクタ（３）と、
    基本周波数（３９）を有する切り替えクロック（４４）に応じて、貯蔵インダクタ（３）を入力電圧に対して断続する切り替え素子（２）と、
    切り替え素子（２）および貯蔵インダクタ（３）の端子に接続されている第１の端子を備えるとともに、出力電圧（８；１３）を出力する第２の端子を備えたダイオード（４）と、を有する周期電圧変換器の駆動方法において、
    上記の出力電圧（８；１３）の大きさに応じたデジタル信号（１１；１５）を生成するデジタル信号生成工程と、
    基本周波数（３９）を有する切り替えクロック（４４）の１周期の間、基本周波数（３９）よりも高い走査周波数（３７）を用いて上記のデジタル信号（１１；１５）を読み取り、上記切り替えクロック（４４）の１周期の間に読み取った複数のデジタル信号値から調整値を生成する調整値生成工程と、
    この調整値に応じて、切り替えクロック（４４）の開閉率を調整する切り替えクロック調整工程と、を含んでいる方法。
19. 上記の調整値生成工程が、切り替えクロックのオフ段階（１９）の間に読み出された電圧値のうちいくつが所定の基準電圧（１０）よりも上であるか、または下であるかを算出することを含むことを特徴とする、請求項１８に記載の方法。
20. 上記の調整値生成工程が、オフ段階（１９）の間に読み出された出力電圧の所定の一部が基準電圧（１０）より上であり、切り替えクロックのオフ段階（１９）の間に読み出された出力電圧の残りが基準電圧（１０）より下であるように、切り替えクロック（４４）の開閉率を後から調節するための調整値を決定することを含むことを特徴とする、請求項１９に記載の方法。
21. オフ段階（１９）の間に読み出される出力電圧の半分が基準電圧（１０）より上の電圧値であり、切り替えクロックのオフ段階（１９）の間に読み出される出力電圧の残りの半分が基準電圧（１０）より下の電圧値であるように、切り替えクロック（４４）の開閉率を後から調整するための上記調整値が決定されることを特徴とする、請求項２０に記載の方法。
22. 上記の調整値生成工程が計数器（３６）によって実施され、
    上記計数器の計数を、
    切り替えクロックのオフ段階（１９）の間に、基準電圧（１０）よりも上の電圧値を有している出力電圧が読み出される度に増加させる一方、
    切り替えクロックのオフ段階（１９）の間に、基準電圧よりも下の電圧値を有している出力電圧が読み出される度に減少させることを特徴とする、請求項１９ないし２１のいずれかに記載の方法。
23. 上記の調整値生成工程では、切り替えクロックのオフ段階（１９）の後における上記計数を用い、計数が正である場合に切り替えクロックのオン段階（１８）を短縮するように、また、計数が負の場合に切り替えクロックのオン段階（１８）を延長するように、調整値を生成することを特徴とする、請求項２２に記載の方法。
24. 上記走査周波数が、基本周波数（３９）の倍数であることを特徴とする、請求項１８ないし２３のいずれかに記載の方法。
25. 上記基本周波数（３９）が、周波数分割器（３８）を用いて、より高い走査周波数（３７）から生成されることを特徴とする、請求項２４に記載の方法。

Images