JP3654101B2 - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP3654101B2
JP3654101B2 JP36164399A JP36164399A JP3654101B2 JP 3654101 B2 JP3654101 B2 JP 3654101B2 JP 36164399 A JP36164399 A JP 36164399A JP 36164399 A JP36164399 A JP 36164399A JP 3654101 B2 JP3654101 B2 JP 3654101B2
Authority
JP
Japan
Prior art keywords
control board
main control
board
power supply
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36164399A
Other languages
Japanese (ja)
Other versions
JP2001170326A (en
Inventor
敏博 内ヶ島
隆寛 内ヶ島
Original Assignee
株式会社高尾
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社高尾 filed Critical 株式会社高尾
Priority to JP36164399A priority Critical patent/JP3654101B2/en
Publication of JP2001170326A publication Critical patent/JP2001170326A/en
Application granted granted Critical
Publication of JP3654101B2 publication Critical patent/JP3654101B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は遊技機に関し、詳しくは遊技の進行を司る主制御基板と、主制御基板以外のサブ制御基板とを備えた遊技機に係わる。
【0002】
【従来の技術】
遊技機、例えばパチンコ遊技機においては、発射された遊技球が入賞口に入賞すると予め定められた個数の遊技球を景品球として払い出すよう構成されている。遊技盤面上の各入賞口に入賞した遊技球は、セーフ球タンクに一旦停留され、停留された遊技球はセンサにより1個つ検出され、所定個数の景品球としての遊技球をモータ等の駆動装置により遊技者に払い出した後、検出された遊技球はセーフ球タンクから排出される。
この従来のパチンコ遊技機は、入賞した遊技球がセーフ球タンクに停留され、景品球を払い出してから機外に排出することから、停電等の不測の事態が生じても入賞した遊技球がセーフ球タンクに停留されていることから、遊技者に不利益を与えることがないという効果を有していた。
【0003】
【発明が解決しようとする課題】
しかしながら、前記従来のパチンコ遊技機は、以下の課題を有していた。
(1)セーフ球タンクを備える必要のあることから構成が嵩張、複雑になる。
(2)停電等が発生したときには、払い出すべき景品球数のデータが消滅することから、最大数の景品球を払い出すことになり正確な景品球を払い出していない。例えば、入賞球1個に対して5個又は10個の景品球を払い出すべき場合でも15個の景品球を払い出すことになる。
【0004】
これらの課題を解決するために、近年、景品球を払い出すための景品払い出し制御基板を備え、払い出すべき景品個数に対応したデータを景品払い出し基板のメモリに記憶し、このメモリをバッテリバックアップする提案が為されている。
該提案に係る発明として、本願出願人は、特願平10−126693号の「弾球遊技機」に示す発明を行った。
この提案は、パチンコ機の機構を単純化することができる、正確な景品球を払い出すことができるという優れた効果を有する。
【0005】
かしながら、前述した景品払い出し基板を備えるパチンコ遊技機等においては、猶、次のような課題が考えられる。
(1)前記パチンコ遊技機は、遊技の進行を司る主制御基板の他に、前記景品払い出し制御基板等のサブ制御基板を備え、これらの各基板には電源基板から電源を供給する構成が一般的である。この電源基板から各制御基板に電源を供給したとき、いずれの制御基板が早く立ち上がっているのか不明であるという課題、
(2)これにより、例えば主制御基板から景品払い出し基板にデータを送信したとき、送信したデータが受信されないことがあるという課題、
(3)前記(1)及び(2)の課題は、近年のパチンコ遊技機は不正防止を目的として、主制御基板から各制御基板へ一方向のみデータを送信する構成を採用していることから、各制御基板がデータを受信しなかったときには2度と同じデータを受信することはないという課題、
が考えられた。
本発明の遊技機は、これらの課題を好適に解決し、一層健全な遊技機を提供することを目的として為されたものである。
【0006】
【課題を解決するための手段及び効果】
前記課題を解決するため請求項1に記載の遊技機は、
遊技の進行を司る主制御基板と、
遊技者に景品を払い出す景品払い出し制御基板を少なくとも含むサブ制御基板と、
前記主制御基板及びサブ制御基板に電源を供給する電源基板と、
を含む遊技機において、
前記電源基板にリセット信号を出力する1つの電源監視部を備え、
電源監視部により前記主制御基板及び前記サブ制御基板の動作の停止を実行するときには一斉に実行し、
前記電源監視部により前記主制御基板及び前記サブ制御基板の遊技の動作を立ち上げるときには、前記サブ制御基板が前記主制御基板より早く立ち上がるよう構成したことを特徴とする。
【0007】
ここで、サブ制御基板とは、景品払い出し制御基板を少なくとも含むものであって、パチンコ遊技機にあっては図柄の変動表示を行う図柄制御基板等を含んでも良い。また、景品払い出し制御基板とは、景品を払い出す駆動装置を制御する基板であって、パチンコ遊技機では景品としての景品球(「賞品球」又は「賞球」ともいう。)を払い出すモータ又はソレノイド等を駆動制御する基板をいい、スロットル遊技機では景品としてのコインを払い出すホッパーを駆動制御する基板をいう。
制御基板の遊技の動作を立ち上げるとは、制御基板により遊技の制御を実行させることをいい、遊技に直接関係のないセキュリティチェック等を実行させることは除かれる。
また、電源監視部とは、主制御基板及びサブ制御基板の動作の停止を一斉に実行し、主制御基板及びサブ制御基板の動作を立ち上げるときには、サブ制御基板が主制御基板より早く立ち上がるよう制御する回路であれば良く、動作の停止を実行する手段と、遊技の動作の立ち上げを実行する手段とを一体に構成しても良く、別々に構成しても良い。
更に、各サブ制御基板の遊技の動作の立ち上げは、一斉に立ち上げても良く、優先順位を設けて立ち上げても良い。また、主制御基板よりサブ制御基板の遊技の動作を早く立ち上げる構成としては、電源基板の電源監視部から立ち上げのための信号を時間差を設けて出力する構成としても良く、或いは1つの立ち上げのための信号を送信し、各基板に遅延回路を設けて遊技の動作の立ち上げタイミングを異なるよう構成しても良い。
【0008】
請求項1に記載の遊技機は、電源基板により主制御基板及びサブ制御基板に電源を投入するときには、電源基板の1つの電源監視部によりサブ制御基板が主制御基板より早く立ち上げられ、電源が遮断されるときには、電源基板の1つの電源監視部により主制御基板及びサブ制御基板が一斉に動作の停止が実行される。
これにより、主制御基板が遊技の動作を開始するときには、サブ制御基板は既に遊技の動作を開始しており、主制御基板が動作を停止するときには、サブ制御基板も同時期に動作を停止する。これにより、主制御基板が一方的に送信するデータをサブ制御基板が受信しないことを未然に防ぐことができる。例え、データの送信中に停電が発生し送信処理が途中で終了しても、主制御基板はデータが完全に受信されていないことが判っているので、停電復旧後に再度、同じデータを送信することができる。
また、電源が遮断されるときには各制御基板は一斉に動作を停止する構成なので、主制御基板が動作を停止するときには、他の制御基板が動作を続行していることはなく制御の統一を図ることができるという優れた効果も有する。
更に、各制御基板に個々に電源監視部を備えた場合は、同じタイミングで遊技の動作の立ち上げ又は動作の終了を実行するよう構成しても、部品の値の誤差等により必ずしも同じタイミングになることは困難であるが、本発明では電源基板の1つの電源監視部により又は電源基板の1つの電源監視部の出力するリセット信号に基づいて遊技の動作の立ち上げ又は動作の停止を実行する構成なので、前記課題を解決してタイミングを統一することができるという優れた効果を有する。また、該構成により部品点数の削減を図ることができるという効果も有する。
【0009】
請求項2に記載の遊技機は、
主制御基板及び景品払い出し制御基板にセキュリティチェック機能を搭載し、
前記電源監視部により前記主制御基板及び前記景品払い出し制御基板の遊技の動作を立ち上げるときに、前記景品払い出し制御基板のセキュリティチェックが前記主制御基板のセキュリティチェックより早く終了するよう構成することで、前記景品払い出し制御基板が前記主制御基板より早く立ち上がるようにしたことを特徴とする請求項1に記載の遊技機である。
【0010】
本発明の好適例として、主制御基板及び景品払い出し制御基板が、停電時にデータを記憶保持する記憶保持手段を備えて構成することが挙げられる。これによれば、停電復旧後には、記憶保持されたデータに基づき主制御基板は停電前のゲーム内容を続行することができ、また、景品払い出し制御基板は停電前の払い出し状態から続行して景品の払い出し処理を続行することができる。
【0011】
請求項3に記載の遊技機は、
前記主制御基板及び前記景品払い出し制御基板が前記電源基板のバックアップ電源により停電時に記憶を保持し、
該バックアップ電源により記憶保持動作を開始するときには、前記電源基板の1つのバックアップ電圧監視回路により前記主制御基板及び前記景品払い出し制御基板が一斉に記憶保持するよう構成したことを特徴とする請求項1又は請求項2に記載の遊技機である。
【0012】
本発明の好適例として、記憶保持手段により記憶保持動作を開始するときには、主制御基板及び景品払い出し制御基板が一斉に動作を開始することが挙げられる。これによれば、制御の統一を図ることができる。この結果、例えば、電源遮断時の直前に主制御基板から景品払い出し制御基板に送信される入賞データ等が記憶保持されたか否かの問題を発生させることなく、正確な景品払い出しを行うことができるという優れた効果を有する。
【0013】
請求項4に記載の遊技機は、
記憶保持手段が記憶保持する処理を実行したときには前記電源監視部のリセット回路により必ず主制御基板及びサブ制御基板の動作の停止を実行するよう構成したことを特徴とする請求項3に記載の遊技機である。
【0014】
前記構成を有する請求項4に記載の遊技機は、
記憶保持手段により記憶保持を実行されれば、主制御基板及びサブ制御基板の動作の停止が必ずリセット回路により実行される。これにより、瞬時の停電により電圧が低下し記憶保持手段が実行された後、電源が復旧することにより主制御基板及びサブ制御基板が再び動作を直ちに再開するということはなく、一旦動作を停止した後、電源投入時からの処理を手順通りに実行することができるという優れた効果を有する。この結果、制御の統一を一層図ることができる。
【0015】
【発明の実施の形態】
以下に、本発明の好適な実施例を図面に基づいて説明する。尚、本発明の実施の形態は、下記の実施例に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。
図1に示すように、本実施例のパチンコ機10は、大きくは長方形の外枠11と前面枠12とからなり、外枠11の左隣に公知のカードリーダ(プリペイドカードユニット)13が設けられている。前面枠12は、左端上下のヒンジ14により外枠11に対し回動可能に取り付けられている。
前面枠12の下方には上皿15が設けられ、この上皿15に貸出釦16、精算釦17及び残高表示部18が設けられている。カードリーダ13のカード口19にプリペイドカードを挿入すると、記憶された残高が残高表示部18に表示され、貸出釦16を押下すると遊技球の貸出しが実行され上皿15の払い出し口より遊技球が排出される。
【0016】
前面枠12には、窓状の金枠20が前面枠12に対して解放可能に取り付けられている。この金枠20には板ガラス21が二重にはめ込まれている。板ガラス21の奥には遊技盤22が収納されている。
上皿15の前面枠12下部には、下皿23が設けられ、下皿23の右側には発射ハンドル24が取り付けられている。この発射ハンドル24の外周には、図示しない回動リングが擁され、時計方向に回動すれば遊技球を遊技盤22上に発射することができる。
上皿15と下皿23とは連結されていて、上皿15が遊技球で満杯状態になれば下皿23に遊技球を誘導するよう構成されている。
【0017】
図2はパチンコ機10を裏側から見た裏面図である。図示するように、前述した遊技盤22を脱着可能に取り付ける機構盤26が前述した外枠11に収納されている。この機構盤26には、上方から、球タンク27誘導樋28及び払出し装置29が設けられている。この構成により、遊技盤22上の入賞口に遊技球の入賞があれば球タンク27から誘導樋28を介して所定個数の遊技球を払出し装置29により前述した上皿15に排出することができる。
また、機構盤26には主制御基板30及び払出制御基板31が脱着可能に、遊技盤22には特別図柄表示装置32が、前面枠12の左下部には発射制御基板33が、特別図柄表示装置32の左側に外部接続端子基板50が、各々取り付けられている。
【0018】
次に図3を用いて遊技盤22について説明する。
図3に示すように遊技盤22には、中央に特別図柄表示装置32を構成するLCDパネルユニット(以下、「LCD」という。)32a、その下部に第1種始動口としての普通電動役物36、LCD32a上部の普通図柄表示装置37、普通図柄表示装置37に表示される図柄の変動開始に用いられるLCD32aの左右の普通図柄作動ゲート38及び39、普通電動役物36下部の大入賞口40、盤面最下部のアウト口41、その他の各種入賞口、風車及び図示しない遊技釘等が備えられている。
この構成により、前述した発射ハンドル24を回動すれば発射制御基板33により駆動される発射モータ33aが駆動されて上皿15上の遊技球がガイドレールを介して遊技盤22上に発射される。発射された遊技球が各入賞口に入賞すれば遊技球は盤面裏面にセーフ球として取り込まれ、入賞しなければアウト口41を介してアウト球として同様に盤面裏面に取り込まれる。
【0019】
続いて前述したパチンコ機10の電気的構成を図4のブロック図を用いて説明する。
パチンコ機10の電気回路は、図示するように、前述した主制御基板30、払出制御基板31、特別図柄表示装置32、発射制御基板33、ランプ制御基板34及び音制御基板35等から構成されている。尚、この回路図には、信号の受け渡しを行うために所謂中継基板等は記載していない。
【0020】
主制御基板30は、遊技制御プログラムを記憶したROM及び演算等の作業領域として働くRAMを内蔵した8ビットワンチップマイコンを中心とした論理演算回路として構成され、この他各基板又は各種スイッチ類及び各種アクチェータ類との入出力を行うための外部入出力回路も設けられている。
主制御基板30の入力側には、第1種始動口スイッチ36a、普通図柄作動スイッチ38a及び39a、役物連続作動スイッチ(以下、単に「Vスイッチ」と呼ぶ)40a、カウントスイッチ40b、満タンスイッチ43、補給スイッチ44、複数のその他入賞口スイッチ45、玉抜スイッチ46等が接続されている。また、出力側には、大入賞口ソレノイド40c、Vソレノイド40、普通役物ソレノイド36b及び外部接続端子基板50等が接続されている。
【0021】
第1種始動スイッチ36aは前述した遊技盤22上の普通電動役物36内、普通図柄作動スイッチ38a及び39aは各々普通図柄作動ゲート38及び39内、Vスイッチ40aは大入賞口40内の特定領域内、同じくカウントスイッチ40bは大入賞口40内、満タンスイッチ43は下皿23内、補給スイッチ44は球タンク27内、その他入賞口スイッチ45は普通電動役物36及び大入賞口40以外の盤面上の各々の入賞口、玉抜スイッチ46は払出し装置29の近傍に各々取り付けられている。ここで、Vスイッチ40aは大入賞口40内に入賞した遊技球が特別装置作動領域(以下、「特別領域」という。)を通過したことを、カウントスイッチ40bは大入賞口40内に入賞する全ての遊技球を、満タンスイッチ43は下皿23内に遊技球が満タン状態になったことを、補給スイッチ44は球タンク27内に遊技球が存在することを、その他入賞口スイッチ45は普通電動役物36及び大入賞口40以外の盤面上の各々の入賞口に遊技球が入賞したことを、玉抜スイッチ46は玉抜操作ボタンが押下されたことを各々検出するためのものである。
また、出力側に接続された大入賞口ソレノイド40cは大入賞口40、Vソレノイド40dは大入賞口40内の特別領域、普通役物ソレノイド36bは普通電動役物36の開閉に各々使用されるものである。
【0022】
特別図柄表示装置32は、前述したLCD32aと、このLCD32aを駆動制御する図柄表示装置制御基板(以下、単に「図柄制御基板」(「画像制御基板」ともいう。)という。)32b及びバックライト及びインバータ基板等の付属ユニットから構成されている。図柄制御基板32bは、前述した主制御基板30と同様8ビットワンチップマイコンを中心とした論理演算回路として構成されている。
【0023】
払出制御基板31は、主制御基板30と同様マイクロコンピュータを用いた論理演算回路として構成され、その入力回路には賞球払出スイッチ31a及び貸玉払出スイッチ31bが接続され、出力回路には玉切モータ31c及び玉貸モータ31dが接続されている。また、払出制御基板31には、前述したカードリーダ13が双方向に接続され、カードリーダ13にはCR精算表示基板47が接続されている。賞球払出スイッチ31aは、主制御基板30にも接続されている。
玉切モータ31c及び玉貸モータ31dは、前述した払出装置29に設けられ、誘導樋28から供給される遊技球を下方に所定個数流下させるものである。玉切モータ31cから払い出される遊技球は賞球払出スイッチ31aにより検出され、玉貸モータ31dから払い出される遊技球は貸玉払出スイッチ31bにより検出される。
CR精算表示基板47は、前述した上皿15の貸出釦16、精算釦17及び残高表示部18等から構成されている。尚、CR精算表示基板47を払出制御基板31に接続する構成としても良い。
【0024】
前記構成により主制御基板30から賞球払い出し指令のデータが送信されると、このデータを受信した払出制御基板31は、未払の賞球データに送信されたデータが示す賞球個数を加算して新たな賞球データとして記憶し、所定個数の遊技球を賞球として払い出した後に賞球払出スイッチ31aにより検出された遊技球を記憶した賞球データから減算処理を実行して新たな賞球データとし、この賞球データの値が零になるまで払い出し処理を実行する。
一方、CR精算表示基板47の貸出釦16を押下すると、100円の場合はカードリーダ13から払出制御基板31に1パルスの信号が送信され、500円の場合には5パルスの信号が送信される。払出制御基板31は、1パルスの信号に対して25個の遊技球が貸玉払出スイッチ31bにより検出されるまで玉貸モータ31dを駆動制御して貸し玉を払い出す処理を実行する。
【0025】
発射制御基板33は、遊技者が操作する発射ハンドル24の回動量に応じて発射モータ33aを駆動制御するものであり、その他遊技者が発射停止スイッチ24bを押下したとき発射を停止させたり、発射ハンドル24に内蔵されたタッチスッチ24aがオン状態のときタッチランプ48を点灯させるためのものである。
タッチスイッチ24aは発射ハンドル24に内蔵され遊技者が発射ハンドル24に触れていることを検出する。
【0026】
ランプ制御基板34は主としてトランジスタ等の駆動素子から構成されており、主制御基板30からの指令を受けて普通図柄表示装置37、大当たりランプやエラーランプ等のランプ類及びLED等の各種ランプ類を点灯表示させるためのものである。
【0027】
音制御基板35は音源IC及びアンプ等から構成されており、主制御基板30の指令を受けてスピーカ49を駆動制御するためのものである。
【0028】
前述した特別図柄表示装置32、払出制御基板31、発射制御基板33、ランプ制御基板34及び音制御基板35への送信は、主制御基板30からのみ送信することができるよう一方向通信の回路として構成されている。この一方向通信の回路は、インバータ回路又はラッチ回路を用いて具現化することができる。
【0029】
前記主制御基板30、払出制御基板31、図柄制御基板32b、発射制御基板33、ランプ制御基板34及び音制御基板35等へは、図5に示すように、電源回路55から各種電源が供給されている。
電源回路55は、24V交流電源からDC32V、DC12V、DC5V、更にコンデンサによりDC5Vのバックアップ電源を生成し、各制御基に必要な電源を供給するよう構成されている。
DC5Vのバックアップ電源は、主制御基板30と払出制御基板31に供給されている。
【0030】
ここで、図6に示すように、電源回路55には、投入時リセット回路60、バックアップ電圧監視回路61、タイマ1回路62、タイマ2回路63及び遮断時リセット回路64が備えられている。
バックアップ電圧監視回路61の出力側は、主制御基板30のCPU65の強制割り込み端子NMI及び払出制御基板31のCPU66の強制割り込み端子NMIに接続されている。
主制御基板30のCPU65のリセット端子RESには、遮断時リセット回路64とタイマ2回路63とがオア回路67を介して接続されている。
払出制御基板31のCPU66のリセット端子RESには、遮断時リセット回路64とタイマ1回路62とがオア回路68を介して接続されている。
図柄制御基板32bのCPU69のリセット端子RESには、遮断時リセット回路64と投入時リセット回路60とがオア回路70を介して接続されている。
同様に、図示はしないが、発射制御基板33、ランプ制御基板34及び音制御基板35にも、遮断時リセット回路64と投入時リセット回路60とがオア回路を介して接続されている。
尚、前述したように、5Vバックアップ電源は、主制御基板30のCPU6のバックアップ端子VBB、及び払出制御基板31のCPU6のバックアップ端子VBBに接続されている。
【0031】
リセット1回路60は、図7に示すように、電圧監視IC8、抵抗器R38、R39及び40、バイパスコンデンサC22及びC23等から構成されている。電圧監視IC8の入力端子であるVS端子には、抵抗器R39とR40とで分圧したDC12Vの電源が供給され、出力端子であるRESET端子は、抵抗器R38でDC5Vにプルアップされている。
前記構成により電圧監視IC8の出力端子であるRESET端子は、DC12V電源の電圧が7.20〜7.75V以下に低下すると、出力するリセット信号1を、ハイレベルからロウレベルに変化させる。
【0032】
タイマ1回路62は、投入時リセット回路60が出力するリセット信号1を、ハイレベルからロウレベルに変化させたときから所定時間(本具体例では、100ms)経過後に出力するリセット信号2をハイレベルからロウレベルに変化させる遅延か回路として構成されている。
タイマ2回路63は、投入時リセット回路60が出力するリセット信号1を、ハイレベルからロウレベルに変化させたときから所定時間(本具体例では、300ms)経過後に出力するリセット信号3をハイレベルからロウレベルに変化させる遅延か回路として構成されている。
【0033】
バックアップ電圧監視回路61は、図8に示すように、コンパレータIC2A、抵抗器R51〜R55等から構成されている。コンパレータIC2Aのマイナス入力端子には、抵抗器R53とR54とで分圧したDC5Vの電源が供給され、プラス入力端子には、抵抗器R51とR52とで分圧したDC12Vの電源が供給され、出力端子は抵抗器R55でDC5Vにプルアップされている。
前記構成によりコンパレータIC2Aの出力端子は、DC12V電源の電圧が8.00〜9.23V以下に低下すると、出力するバックアップ信号を、ハイレベルからロウレベルに変化させる。
【0034】
遮断時リセット回路64は、バックアップ電圧監視回路61が出力するバックアップ信号を、ハイレベルからロウレベルに変化させたときから所定時間(本具体例では、100ms)経過後に出力するリセット信号4をハイレベルからロウレベルに変化させる遅延回路として構成されている。
【0035】
前記構成により、パチンコ機10に電源が投入されたときの主制御基板30、払出制御基板31、払出制御基板31以外のその他のサブ制御基板、即ち、図柄制御基板32b、発射制御基板33、ランプ制御基板34及び音制御基板35、の各々のCPUの動作又は制御動作の立ち上がり状態を、図9に示すタイミングチャートに従って説明する。
パチンコ機10に電源が投入されると、電源基板55によりDC32V、DC12V、バッテリバックアップ電源(VBB)であるDC5Vが生成される。この生成された各電源は各制御基板に供給されるが、投入時リセット回路60、タイマ1回路62及びタイマ2回路63の働きにより図柄制御基板32bを含む各サブ制御基板、払出制御基板31及び主制御基板30は次のように動作の立ち上げ処理を行う。
【0036】
図9に示すように、電源基板55に電源が投入されると(ポイントP1)、DC12V電源の電圧は放物線を描いて漸次0Vから12Vに立ち上がる。この漸次立ち上がるDC12V電源の電圧が、基準値LV2(本具体例では、7.20〜7.75V ポイントP2)になった所定時間経過後に投入時リセット回路60の出力信号であるリセット信号1がロウレベルからハイレベルとなる。これにより、払出制御基板31を除く図柄制御基板32b等の各サブ制御基板は、リセット状態を解除し制御に係る動作を立ち上げる(ポイントP3)。投入時リセット回路60は、DC12V電源が基準値LV2になっても直ちにリセット信号1を出力するわけではなく、バックアップ電源VBBによるバックアップ開始のタイミングより後に立ち上がるよう本具体例では、約100ms(パワーオンリセット巾)後にリセット信号1を出力するよう構成されている。
【0037】
タイマ1回路62は、DC12V電源の電圧が基準値LV2になってから約200ms経過後、即ち、投入時リセット回路60の出力するリセット信号1がロウレベルからハイレベルになってから100ms経過後に出力するリセット信号2をロウレベルからハイレベルとする。リセット信号2を入力する払出制御基板31のCPU66は、リセット信号2がハイレベルとなったときから約320msの時間をかけて正常なプログラムであるか否かのセキュリィティチェックを実行し、この後に払い出し等に係る制御を実行する。従って、払出制御基板31のCPU66は、DC12V電源の電圧が基準値LV2になってから約520ms後(ポイントP4)に動作を立ち上げることになる。
タイマ2回路63は、DC12V電源の電圧が基準値LV2になってから約400ms経過後、即ち、投入時リセット回路60の出力するリセット信号1がロウレベルからハイレベルになってから300ms経過後に出力するリセット信号3をロウレベルからハイレベルとする。リセット信号3を入力する主制御基板30のCPU65は、リセット信号3がハイレベルとなったときから約200msの時間をかけて正常なプログラムであるか否かのセキュリィティチェックを実行し、この後に入賞検知等に係る制御を実行する。従って、主制御基板30のCPU65は、DC12V電源の電圧が基準値LV2になってから約600ms後(ポイントP5)に動作を立ち上げることになる。
【0038】
これより、主制御基板30のCPU65がROMに書き込まれたプログラムに従って遊技の制御を実行開始するときには、各サブ制御基板は既に遊技の制御を実行している。この結果、電源投入後直ちに、主制御基板30のCPU65が各サブ制御基板にデータを送信しても、各サブ制御基板は本来の制御を実行しているので確実にデータを受信することができる。
【0039】
次にパチンコ遊技機10への電源投入が遮断されるときの動作を、図10に示すタイミングチャートに従って説明することにする。
パチンコ遊技機10への電源投入が遮断されると(ポイントP6)、電源基板55で生成されるDC12Vの電源電圧は、遮断直後の低下が著しいもののその後はほぼリニアに低下してゆき所定時間後に0Vとなる。このリニアに漸減してゆく途中で、基準電圧LV1(本具体例では、8.00〜9.23V)に至ると(ポイントP7)、電源基板55のバックアップ電圧監視回路61のバックアップ信号1は、ハイレベルからロウレベルに変化する。これにより、主制御基板30のCPU65及び払出制御基板31のCPU66の各強制割り込み端子NMIがロウレベルとなり、CPU65及び66にノンマスカブルインターラプトがかかることになる。これにより、主制御基板30のCPU65は、現状のゲーム状態を示すデータを待避し、その後RAMへのアクセスを禁止することができる。払出制御基板31のCPU66は、現状の賞球払い出し状態及び玉貸しの払い出し状態を示すデータを待避し、その後RAMへのアクセスを禁止することができる。
【0040】
遮断時リセット回路64は、バックアップ電圧監視回路61が出力するバックアップ信号1がハイレベルからロウレベルに変化する信号の立ち下げ時から約100ms後に出力するリセット信号4をハイレベルからロウレベルに変化させる(ポイントP8)。これにより、主制御基板30のCPU65、払出制御基板31のCPU66、図柄制御基板32bのCPU69、その他サブ制御基板は、一斉に動作を停止させる。
ここで、前述したように、主制御基板30及び払出制御基板31各々のRAMはバッテリバックアップされており、電源遮断時もRAMに記憶されたデータは所定時間(本具体例では、約3日間)記憶保持される。
【0041】
前述したように、電源投入が遮断される場合、各制御基板が一斉にリセットされる。しかも、バックアップ電圧監視回路61が出力するバックアップ信号1がハイレベルからロウレベルに変化してから約100ms後に必ずリセットされる。これにより、制御の統一化を図ることができ、主制御基板30が動作を停止しているにも係わらず発射モータが駆動しているという弊害を未然に防止することができる。
【0042】
次に前述した構成を有する本具体例の動作を、電源投入時及び電源遮断時について説明し、電源投入後から電源が遮断されるまでの処理は従来と同様なので詳細な説明は割愛する。ここでは、便宜上先ず、電源遮断時の処理を図11に示すフローチャートに従って説明することにする。
図11に示すフローチャートは、主制御基板30のCPU65及び払出制御基板31のCPU66により実行される処理であり、各々のCPUの強制割り込み端子NMIがハイレベルからロウレベルに変化する信号の立ち下げ時に実行される処理である。
CPU65及びCPU66により実行される処理が本ルーチンに移行すると、先ず、RAMの複数の所定領域に所定値55Hを書き込む処理が為される(ステップS100)。書き込まれる所定値は、如何なる値でも良いが、1バイト中の各々のビットが交互に「1」と「0」とになる55H又はAAHが好ましい。
【0043】
RAMの所定領域に所定値が書き込まれた後、データの待避が実行される(ステップS110)。このデータの待避処理は、主制御基板30では現状のゲームの進行状況、例えば、高確率中であるか否か、大当たり中であるか否か、特別図柄表示装置で図柄変動中であるか否か、保留記憶が何個あるか否か等のゲームの進行状況を示す各データをRAMの所定領域に書き込む処理である。一方、払出制御基板31では、現状の賞球個数の払い出し状態及び貸し球の払い出し状態を示す各データをRAMの所定領域に書き込む処理である。この待避処理は、現状の状態を常にRAMの所定領域に書き込むアルゴリズムであれば、特にこの処理を実行する構成としなくても良い。データの待避が実行されると、次にRAMへのアクセスが禁止される(ステップS120)。
【0044】
このRAMへのアクセス禁止処理は、電源電圧の不安定な状態でのRAMへの書き込みを禁止することにより、待避するデータの正確性及び確実性を高めるためである。
RAMへのアクセスが禁止されると、リセット端子RESがローレベルに低下するのを待つ処理が実行され(ステップS130)、処理は停止する
本具体例では、強制割り込みが実行されると、その後に電源が復旧しても遮断時リセット回路64により必ず所定時間後にリセット処理が実行される。これにより、電源が不安定な状態で強制割り込みの実行と復旧処理とが交互に繰り返されるという弊害を未然に防止することができる。
【0045】
ここで、本具体例では、バックアップ電圧監視回路61が出力するバックアップ信号1がハイレベルからロウレベルに変化してから約100ms後にリセット信号4を出力するよう構成したが、この100msの時は次のようにして算出されたものである。
払出制御基板31のCPU66は、割り込み端子NMIがロウレベルになったときから前述した停電処理ルーチンを実行するが、このとき玉切モータ31c及び玉貸モータ31dの駆動も停止する。これらのモータの駆動が停止する直前に払い出された遊技球があるときには、この落下中の遊技球を賞球払出スイッチ31a又は貸玉払出スイッチ31bにより検知する必要が有る。従って、モータの駆動を停止したときに落下中の遊技球を各検出スイッチにより必ず検出できる時間を確保する必要がある。一方、この時間をあまり長く確保すると、IC駆動用の5V電源の電圧が低下し各検出スイッチにより検出できなくなる可能性がある。そこで、この両者の兼ね合いにより本具体例では約100msと設定したのである。従って、各モータから検出スイッチまでの距離及び電圧の低下状態から適宜変更しても良い。要は、割り込み端子NMIがロウレベルになったときからICの駆動が保障されている時間内に落下中の遊技球を検出する時間を確保する構成とすれば良い。
【0046】
次に電源投入時の処理について説明する。
電源が投入され、セキュリティチェックが終了すると、主制御基板30のCPU65は、図12に示す「電源投入時ルーチン」を実行する。このルーチンは、リセット端子RESがローレベルからハイレベルに変化する信号の立ち上げ時に1回だけ実行される。
このルーチンに処理が移行すると、通常時か否か判断される(ステップS150)。本具体例では、DC5Vのバックアップ電源は、前述したように、コンデンサにより約3日間CPU65及びCPU66のRAMに記憶されたデータを記憶保持するよう構成されている。このため、停電から復旧したときや通常の営業状態で朝に電源を投入したときには、RAMの所定領域に書き込まれた値は記憶保持されている。これにより、通常時と判断されたときには、復旧処理(ステップS160)が実行され、処理は「リターン」に抜ける。
【0047】
復旧処理では、主制御基板30のCPU65は、待避したゲームの進行を示すデータから通常の処理を実行するための準備を実行し、各サブ制御基板に停電から復旧したことを知らせるコマンドコードを送信する。このコマンドコードを受信した図柄制御基板32bは、LCD32aの画面上に「停電復旧処理実行」、「停電前のゲーム内容から続行しています」等のメッセージを表示する処理を行う。或いは、音制御基板35は、音声により停電があったことを報知する。
この後、CPU64は、図13に示す周知の「メインルーチン」を2ms毎のハード割り込みにより定期的に実行する。
即ち、このメインルーチンは、本処理と残余処理からなり、詳細は略すが、正常割り込みか否かの判定(ステップS200)、初期設定(ステップS210)、乱数更新処理(ステップS220)、各入力処理(ステップS230)、当否判定処理(ステップS240)、画像出力処理(ステップS250)、各出力処理(ステップS260)、外れ図柄乱数更新処理(ステップS270)の各処理が実行される。
これにより、主制御基板30のCPU65は、停電発生時には、停電前のゲームの進行状態から続行してゲームの制御を司ることができ、遊技者に不測の不利益や違和感を与えることがない。
一方、前記ステップS150において通常時でないとの否定判断が為されると初期設定処理(ステップS170)を実行し「リターン」に抜ける。通常時でない場合としては、3日間以上電源を遮断していた場合や、コンピュータの暴走等によりRAMに書き込まれたデータが変化した場合が考えられる。これらの場合には、RAMの所定領域に書き込まれた所定値は、記憶保持されることなく所定値とは異なった値となっている。
初期設定処理では、RAMの値をクリアする、各サブ制御基板に初期データを送信する等の処理が実行される。
【0048】
一方、払出制御基板31のCPU66は、電源が投入されセキュリティチェックが終了すると、図14に示す「メインルーチン」を実行する。
このルーチンでは、前述したステップS150の処理と同様の処理により、通常時か否か判定され(ステップS300)、通常時との肯定判定が為されると、記憶保持されたデータに基づき玉切モータ31cを駆動制御して賞球の払い出しを実行し(ステップS310)、玉貸モータ31dを駆動制御して貸し玉の払い出しを実行する(ステップS320)。これにより、停電発生時に未払の賞球データがあれば、停電復旧後に記憶保持されたデータに基づき賞球の払い出しが実行される。同様に、停電発生時に未払の玉貸データがあれば、停電復旧後に記憶保持されたデータに基づき玉貸しの払い出しが実行される。これにより、停電が発生しても遊技者に不利益を与えることはない。
前記ステップS300の判定処理により、停電復旧時でないとの否定判定が為されると、初期設定(ステップS330)が実行された後に通常の処理が実行される。
【0049】
以上、詳細に説明した本具体例によると、払出制御基板31及び図柄制御基板32bを含むサブ制御基板及び主制御基板30は、1つの電源基板55によりリセットされて制御動作の立ち上げを実行し、また制御動作の停止を実行するよう構成されている。これにより、制御の統一化を実現することができるという効果、各制御基板にリセット回路を設けることがないので部品点数の削減を図ることができるという効果、部品の誤差による制御タイミングのズレを防ぐという効果、リセットのタイミング等は電源基板55だけをチェクすれば各制御基板でのタイミングを判定することができ検査効率を高めるという効果、を有する。
また、本具体例では、制御動作を停止する前に、バックアップ電圧監視回路61が出力する信号に従ってデータを待避させているので記憶保持されるデータの正確性及び確実性を確保することができるという効果も有する。
【0050】
尚、本具体例では、バックアップ電圧監視回路61は、DC12V電源の電圧を監視するよう構成したが、図15に示すようにDC32V電源の電圧を監視する構成としても良い。係る構成では、図16のタイミングチャートに示すように、強制割り込み信号であるバックアップ信号をいち早く立ち下げることができ、制御に時間的余裕を持たせることができる。一方、電源投入時には、図17に示すような動作タイミングとなる。
尚、図15に示す電源基板の構成では、DC32V監視回路によりバックアップ信号を主制御基板30及び払出制御基板31の各CPUのNMI端子に出力する構成とし、DC32V監視回路が出力するバックアップ信号が立ち下がってから所定時間経過後に制御を停止するリセット信号をリセット信号生成回路よりOR回路を介して一斉に各制御基板に送信する構成とする。一方、DC5Vの電圧を監視するパワーオンリセット生成回路よりOR回路を介して一斉に各制御基板に制御の動作を立ち上げるリセット信号を出力し、各制御基板に遅延回路を設けて図柄制御基板32bを含むサブ制御基板、払出制御基板31、主制御基板30の順に制御の動作を立ち上げる構成とする。即ち、動作の立ち上げは、電源基板が出力する1つのリセット信号に基づき各制御基板の動作に時間差を設ける構成とする。
【図面の簡単な説明】
【図1】本発明を採用した遊技機10を示す外観斜視図である。
【図2】遊技機10を裏面からみた裏面図である。
【図3】遊技機10の遊技盤22の構成を示す正面図である。
【図4】遊技機10の電気的構成を示すブロック図である。
【図5】電源基板55から電源を供給する構成を示すブロック図である。
【図6】電源基板55と主制御基板30及び各サブ制御基板との関係を示すブロック図である。
【図7】投入時リセット回路60の構成を示す回路図である。
【図8】バックアップ電圧監視回路61の構成を示す回路図である。
【図9】電源投入時の状態を示すタイミングチャートである。
【図10】電源遮断時の状態を示すタイミングチャートである。
【図11】「停電処理ルーチン」での処理を示すフローチャートである。
【図12】「電源投入時ルーチン」での処理を示すフローチャートである。
【図13】主制御基板30の「メインルーチン」で行われる処理を示すフローチャートである。
【図14】払出制御基板31の「メインルーチン」で行われる処理を示すフローチャートである。
【図15】第2具体例の電源基板55の構成を示すブロック図である。
【図16】第2具体例の電源遮断時の状態を示すタイミングチャートである。
【図17】第2具体例の電源投入時の状態を示すタイミングチャートである。
【符号の説明】
10…パチンコ機 13…カードリーダ(プリペイドカードユニット)
22…遊技盤 24…発射ハンドル
24a…タッチスイッチ 24b…発射停止スイッチ
30…主制御基板 31…払出制御基板
31a…賞球払出スイッチ 31b…貸玉払出スイッチ
31c…玉切モータ 31d…玉貸モータ
32…特別図柄表示装置
32a…LCDパネルユニット(LCD)
32b…図柄表示装置制御基板(図柄制御基板)
33…発射制御基板 33a…発射モータ
34…ランプ制御基板
35…音制御基板 36…普通電動役物(始動口)
36a…第1種始動スイッチ
37…普通図柄表示装置 40…大入賞口
40a…役物連続作動スイッチ(VSW)
40b…テンカウントスイッチ(カウントSW)
45…その他入賞口スイッチ 46…玉抜スイッチ
47…CR精算表示基板 48…タッチランプ
49…スピーカ 50…外部接続端子
55…電源基板 60…投入時リセット回路
61…バックアップ電圧監視回路
62…タイマ1回路 63…タイマ2回路
64…遮断時リセット回路
65、66、69…CPU(ワンチップマイコン)
67、68、70…オア回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a gaming machine, and more particularly to a gaming machine that includes a main control board that controls the progress of the game and a sub-control board other than the main control board.
[0002]
[Prior art]
A gaming machine, such as a pachinko gaming machine, is configured to pay out a predetermined number of gaming balls as prize balls when the launched gaming balls win a prize opening. A game ball that has won a prize on each game board is temporarily stopped in a safe ball tank, and one game ball is stopped by a sensor.ZAre detected, and a predetermined number of game balls as payout balls are paid out to the player by a driving device such as a motor, and then the detected game balls are discharged from the safe ball tank.
In this conventional pachinko machine, the winning game balls are stopped in the safe ball tank, and after the prize balls are paid out, they are discharged out of the machine, so that even if an unexpected situation such as a power failure occurs, the winning game balls are safe. Since it was stopped in the ball tank, it had the effect of not giving a disadvantage to the player.
[0003]
[Problems to be solved by the invention]
However, the conventional pachinko gaming machine has the following problems.
(1) The configuration is bulky because it is necessary to have a safe ball tankRIt gets complicated.
(2) When a power outage or the like occurs, the data on the number of premium balls to be paid out disappears, so the maximum number of premium balls is paid out, and the correct premium ball is not paid out. For example, even if 5 or 10 premium balls are to be paid out for one winning ball, 15 premium balls are paid out.
[0004]
In order to solve these problems, in recent years, a prize payout control board for paying out a prize ball is provided, and data corresponding to the number of prizes to be paid out is stored in a memory of the prize payout board, and this memory is backed up by a battery. Proposals have been made.
As an invention according to the proposal, the applicant of the present application has made an invention shown in “Ball Ball Game Machine” of Japanese Patent Application No. 10-126693.
This proposal has the excellent effect that the mechanism of the pachinko machine can be simplified and an accurate prize ball can be paid out.
[0005]
ShiHowever, in the pachinko gaming machine equipped with the prize payout board described above, the following problems can be considered.
(1) In general, the pachinko gaming machine includes a sub-control board such as the prize payout control board in addition to the main control board that controls the progress of the game, and power is supplied to each of these boards from a power supply board. Is. When power is supplied to each control board from this power supply board, it is unclear which control board is up early,
(2) Thereby, for example, when data is transmitted from the main control board to the premium payout board, the transmitted data may not be received,
(3) The problem of the above (1) and (2) is that recent pachinko machines adopt a configuration in which data is transmitted only in one direction from the main control board to each control board for the purpose of preventing fraud. The problem that each control board does not receive the same data twice when it does not receive the data,
Was considered.
The gaming machine of the present invention is made for the purpose of suitably solving these problems and providing a more sound gaming machine.
[0006]
[Means and effects for solving the problems]
  In order to solve the above-mentioned problem, the gaming machine according to claim 1,
  A main control board that controls the progress of the game,
  A sub control board including at least a prize payout control board for paying out a prize to a player;
  A power supply board for supplying power to the main control board and the sub-control board;
  In gaming machines including
  On the power board,resetOne power supply monitoring unit that outputs signalsWith
  ThePower supply monitoring unitTo execute the stop of the operation of the main control board and the sub control board at the same time,
  AbovePower supply monitoring unitOf the main control board and the sub control boardAmusementWhen the operation is started, the sub-control board is configured to start up earlier than the main control board.
[0007]
  Here, the sub-control board includes at least a prize payout control board. In a pachinko gaming machine, the sub-control board may include a symbol control board or the like that displays symbols in a variable manner. The prize payout control board is a board that controls a drive device for paying out prizes, and in a pachinko machine, a motor that pays out a prize ball (also referred to as “prize ball” or “prize ball”) as a prize. Alternatively, it refers to a board that drives and controls a solenoid or the like, and in a throttle gaming machine, a board that drives and controls a hopper that pays out coins as a prize.
  Control boardGame behaviorIs controlled by the control boardAmusementTo execute controlIn other words, excluding security checks that are not directly related to the game.
  Also,Power supply monitoring unitIs a circuit that controls the operation of the main control board and the sub control board all at once, and controls the sub control board to start up earlier than the main control board when starting up the operations of the main control board and the sub control board. A means for stopping the operation,AmusementThe means for starting up the operation may be configured integrally or separately.
  Furthermore, each sub control boardAmusementThe operation may be started all at once, or may be started with priority. In addition, the sub control board from the main control boardAmusementAs a configuration to start up the operation quickly, power supply boardPower supply monitoring unitIt may be configured to output a signal for start-up with a time difference, or a signal for start-up is transmitted and a delay circuit is provided on each board.AmusementYou may comprise so that the starting timing of operation | movement may differ.
[0008]
  In the gaming machine according to claim 1, when power is supplied to the main control board and the sub control board by the power supply board,One power supply monitoring unitWhen the sub control board is started up earlier than the main control board and the power is shut off,One power supply monitoring unitAs a result, the operation of the main control board and the sub control board is stopped simultaneously.
  This allows the main control board toAmusementWhen starting operation, the sub-control board is alreadyAmusementWhen the operation is started and the main control board stops operating, the sub control board also stops operating at the same time. Thus, it is possible to prevent the sub control board from receiving data unilaterally transmitted by the main control board. For example, even if a power failure occurs during data transmission and the transmission process is terminated, the main control board knows that the data has not been completely received. be able to.
  In addition, since the control boards stop operating at the same time when the power is cut off, when the main control board stops operating, the other control boards do not continue operating, and control is unified. It also has an excellent effect of being able to.
  In addition, each control board individuallyPower supply monitoring unitAt the same timeAmusementEven if it is configured to execute the start-up or end-of-operation, it is difficult to achieve the same timing due to component value errors, etc.One power supply monitoring unitOr by power boardOne power supply monitoring unitOutputresetBased on signalAmusementSince the operation is started or stopped, it has an excellent effect that the above-mentioned problems can be solved and the timing can be unified. In addition, this configuration has an effect that the number of parts can be reduced.
[0009]
  The gaming machine according to claim 2 is:
  Main control board and prize payout control boardIs equipped with a security check function,
  When the game operation of the main control board and the prize payout control board is started by the power supply monitoring unit, the security check of the prize payout control board is completed earlier than the security check of the main control board. The premium payout control board starts up earlier than the main control board.The gaming machine according to claim 1, wherein the gaming machine is a game machine.
[0010]
  As a preferred example of the present invention,The main control board and the prize payout control board are equipped with storage holding means for storing and holding data in the event of a power failureTo do. According to this,After the power failure recovery, the main control board can continue the game content before the power failure based on the stored data, and the prize payout control board continues from the payout state before the power failure to continue the prize payout process can do.
[0011]
  The gaming machine according to claim 3 is:
  The main control board and the prize payout control board retain memory at the time of a power failure by a backup power source of the power board,
  Backup power supplyWhen the memory holding operation is started byBy one backup voltage monitoring circuit of the power supply boardThe main control board and the prize payout control board are configured to store and hold all at once.Claim 1 orA gaming machine according to claim 2.
[0012]
  As a preferred example of the present invention,When the memory holding operation is started by the memory holding means, the main control board and the premium payout control board start the operation at the same time.Can be mentioned. According to this,Unification of control can be achieved. As a result, for example, accurate prize payout can be performed without causing a problem of whether or not winning data transmitted from the main control board to the prize payout control board is stored and held immediately before the power is shut off. It has an excellent effect.
[0013]
  The gaming machine according to claim 4 is:
  When the process of storing and holding the storage holding unit is executed,Power monitoringA feature is that the operation of the main control board and the sub control board is always stopped by the reset circuit.RepliesA gaming machine according to claim 3.
[0014]
The gaming machine according to claim 4 having the above-described configuration.
If the memory holding is executed by the memory holding means, the operation of the main control board and the sub control board is always stopped by the reset circuit. As a result, after the voltage drops due to an instantaneous power failure and the memory retention means is executed, the main control board and the sub control board do not immediately resume operation again by the power supply being restored, but the operation is temporarily stopped. After that, there is an excellent effect that the processing after power-on can be executed according to the procedure. As a result, control can be further unified.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings. The embodiments of the present invention are not limited to the following examples, and it goes without saying that various forms can be adopted as long as they belong to the technical scope of the present invention.
As shown in FIG. 1, the pachinko machine 10 according to the present embodiment includes a rectangular outer frame 11 and a front frame 12. A known card reader (prepaid card unit) 13 is provided on the left side of the outer frame 11. It has been. The front frame 12 is rotatably attached to the outer frame 11 by hinges 14 at the upper and lower left ends.
An upper plate 15 is provided below the front frame 12, and a lending button 16, a settlement button 17 and a balance display unit 18 are provided on the upper plate 15. When a prepaid card is inserted into the card slot 19 of the card reader 13, the stored balance is displayed on the balance display unit 18, and when the lending button 16 is pressed, the game ball is lent out and the game ball is loaded from the payout slot of the upper plate 15. Discharged.
[0016]
A window-shaped metal frame 20 is removably attached to the front frame 12 with respect to the front frame 12. A plate glass 21 is double-fitted into the metal frame 20. A game board 22 is stored behind the plate glass 21.
A lower plate 23 is provided at the lower part of the front frame 12 of the upper plate 15, and a firing handle 24 is attached to the right side of the lower plate 23. A rotation ring (not shown) is held on the outer periphery of the launch handle 24, and the game ball can be launched onto the game board 22 by rotating clockwise.
The upper plate 15 and the lower plate 23 are connected to each other, and are configured to guide the game ball to the lower plate 23 when the upper plate 15 is full of game balls.
[0017]
FIG. 2 is a back view of the pachinko machine 10 viewed from the back side. As shown in the drawing, a mechanism board 26 to which the above-described game board 22 is detachably attached is housed in the above-described outer frame 11. The mechanism panel 26 has a spherical tank 27 from above.,A guide rod 28 and a payout device 29 are provided. With this configuration, if there is a winning game ball at the winning opening on the game board 22, a predetermined number of gaming balls can be discharged from the ball tank 27 to the above-described upper plate 15 through the guide rod 28 by the payout device 29. .
In addition, the main control board 30 and the payout control board 31 can be attached to and detached from the mechanism board 26, and a special symbol display device 32 is provided on the front panel to the game board 22.12A launch control board 33 is attached to the lower left, and an external connection terminal board 50 is attached to the left side of the special symbol display device 32.
[0018]
Next, the game board 22 will be described with reference to FIG.
As shown in FIG. 3, the game board 22 has an LCD panel unit (hereinafter referred to as “LCD”) 32a constituting a special symbol display device 32 at the center, and a normal electric accessory serving as a first type starting port at the lower part. 36, the normal symbol display device 37 on the upper side of the LCD 32a, the normal symbol operation gates 38 and 39 on the left and right of the LCD 32a used for starting the variation of the symbol displayed on the normal symbol display device 37, and the big prize opening 40 below the normal electric accessory 36 Further, an out port 41 at the bottom of the board surface, other various winning ports, a windmill, a game nail (not shown), and the like are provided.
With this configuration, when the above-described launch handle 24 is rotated, the launch motor 33a driven by the launch control board 33 is driven, and the game ball on the upper plate 15 is launched onto the game board 22 via the guide rail. . If the launched game ball wins each winning hole, the game ball is taken into the back of the board as a safe ball, and if not won, it is taken into the back of the board through the out port 41 as well.
[0019]
Next, the electrical configuration of the pachinko machine 10 described above will be described with reference to the block diagram of FIG.
As shown in the figure, the electric circuit of the pachinko machine 10 includes the main control board 30, the payout control board 31, the special symbol display device 32, the launch control board 33, the lamp control board 34, the sound control board 35, and the like. Yes. In this circuit diagram, a so-called relay board or the like is not shown in order to exchange signals.
[0020]
The main control board 30 is configured as a logic operation circuit centered on an 8-bit one-chip microcomputer incorporating a ROM that stores a game control program and a RAM that serves as a work area for operations and the like. An external input / output circuit for inputting / outputting with various actuators is also provided.
On the input side of the main control board 30, there are a first type start port switch 36a, normal symbol operation switches 38a and 39a, an accessory continuous operation switch (hereinafter simply referred to as "V switch") 40a, a count switch 40b, a full tank A switch 43, a replenishment switch 44, a plurality of other prize opening switches 45, a ball removal switch 46, and the like are connected. Further, on the output side, a prize winning solenoid 40c, a V solenoid 40 are provided.dThe normal accessory solenoid 36b and the external connection terminal board 50 are connected.
[0021]
Type 1 startmouthThe switch 36a is in the ordinary electric accessory 36 on the game board 22 described above, the ordinary symbol operation switches 38a and 39a are in the ordinary symbol operation gates 38 and 39, respectively, and the V switch 40a is in a specific region in the big prize opening 40, The count switch 40b is a grand prize opening 40Of whichThe full tank switch 43 is a lower plate23Among them, the replenishment switch 44 is installed in the ball tank 27, the other prize opening switch 45 is attached to each prize opening on the board surface other than the ordinary electric accessory 36 and the big prize opening 40, and the ball removal switch 46 is attached in the vicinity of the payout device 29. It has been. Here, the V switch 40a wins the prize winning opening 40 when the game ball that has won the prize winning opening 40 has passed the special device operating area (hereinafter referred to as "special area"). All game balls, full switch 43 is a lower plate23That the game ball is full, the replenishment switch 44 indicates that the game ball is present in the ball tank 27, and the other prize opening switch 45 is a board surface other than the ordinary electric accessory 36 and the big prize opening 40. The ball removal switch 46 is used to detect that a ball removal operation button has been pressed, respectively, when a game ball has won a prize at each of the above winning openings.
Also, the big prize opening solenoid 40c connected to the output side is the big prize opening 40 and the V solenoid.40dIs a special area in the special winning opening 40, and the ordinary accessory solenoid 36b is used for opening and closing the ordinary electric accessory 36, respectively.
[0022]
The special symbol display device 32 includes the LCD 32a described above, a symbol display device control board (hereinafter simply referred to as “design control board” (hereinafter also referred to as “image control board”)) 32b, a backlight, It consists of accessory units such as an inverter board. Similar to the main control board 30 described above, the symbol control board 32b is configured as a logic operation circuit centered on an 8-bit one-chip microcomputer.
[0023]
As with the main control board 30, the payout control board 31 is configured as a logical operation circuit using a microcomputer. The input circuit is connected with a prize ball payout switch 31a and a ball rental payout switch 31b, and the output circuit is cut into balls. A motor 31c and a ball lending motor 31d are connected. Further, the card reader 13 described above is bidirectionally connected to the payout control board 31, and a CR settlement display board 47 is connected to the card reader 13. The prize ball payout switch 31 a is also connected to the main control board 30.
The ball cutting motor 31c and the ball lending motor 31d are provided in the above-described payout device 29, and flow down a predetermined number of game balls supplied from the guide rod 28. A game ball paid out from the ball cutting motor 31c is detected by the prize ball payout switch 31a, and a game ball paid out from the ball rental motor 31d is detected by the ball rental payout switch 31b.
The CR adjustment display board 47 includes the lending button 16, the adjustment button 17, and the balance display unit 18 of the upper plate 15 described above. The CR adjustment display board 47 may be connected to the payout control board 31.
[0024]
When prize ball payout command data is transmitted from the main control board 30 with the above configuration, the payout control board 31 that has received this data adds the number of prize balls indicated by the transmitted data to the unpaid prize ball data. Are stored as new prize ball data, and after subtracting a predetermined number of game balls as prize balls, a subtraction process is executed from the prize ball data stored in the game balls detected by the prize ball payout switch 31a to obtain new prize balls. The payout process is executed until the value of the prize ball data becomes zero.
On the other hand, when the lending button 16 on the CR adjustment display board 47 is pressed, a 1-pulse signal is transmitted from the card reader 13 to the payout control board 31 in the case of 100 yen, and a 5-pulse signal is transmitted in the case of 500 yen. The The payout control board 31 executes a process of paying out the lending balls by drivingly controlling the ball lending motor 31d until 25 game balls are detected by the lending payout switch 31b for one pulse signal.
[0025]
The launch control board 33 drives and controls the launch motor 33a in accordance with the amount of rotation of the launch handle 24 operated by the player. When the player presses the launch stop switch 24b, the launch control board 33 stops firing or launches. Built in handle 24TataChessBThe touch lamp 48 is turned on when the switch 24a is in the on state.
The touch switch 24 a is built in the firing handle 24 and detects that the player is touching the firing handle 24.
[0026]
The lamp control board 34 is mainly composed of driving elements such as transistors. Upon receiving a command from the main control board 30, the lamp control board 34 receives a normal symbol display device 37, lamps such as jackpot lamps and error lamps, and various lamps such as LEDs. It is intended to light up the display.
[0027]
The sound control board 35 includes a sound source IC, an amplifier, and the like, and is used to drive and control the speaker 49 in response to a command from the main control board 30.
[0028]
The special symbol display device 32 described above,WithdrawalTransmission to the control board 31, the launch control board 33, the lamp control board 34, and the sound control board 35 is configured as a one-way communication circuit so that transmission can be performed only from the main control board 30. This one-way communication circuit can be realized using an inverter circuit or a latch circuit.
[0029]
As shown in FIG. 5, various power sources are supplied from the power supply circuit 55 to the main control board 30, the payout control board 31, the design control board 32b, the launch control board 33, the lamp control board 34, the sound control board 35, and the like. ing.
The power supply circuit 55 is configured to generate a backup power of DC5V from a 24V AC power supply using DC32V, DC12V, DC5V, and a capacitor, and supply necessary power to each control base.
The DC 5V backup power is supplied to the main control board 30 and the payout control board 31.
[0030]
Here, as shown in FIG. 6, the power supply circuit 55 includes a turn-on reset circuit 60, a backup voltage monitoring circuit 61, a timer 1 circuit 62, a timer 2 circuit 63, and a shut-off reset circuit 64.
The output side of the backup voltage monitoring circuit 61 is connected to the forced interrupt terminal NMI of the CPU 65 of the main control board 30 and the forced interrupt terminal NMI of the CPU 66 of the payout control board 31.
A shut-off reset circuit 64 and a timer 2 circuit 63 are connected to the reset terminal RES of the CPU 65 of the main control board 30 via an OR circuit 67.
A shut-off reset circuit 64 and a timer 1 circuit 62 are connected via an OR circuit 68 to the reset terminal RES of the CPU 66 of the payout control board 31.
A shut-off reset circuit 64 and a closing reset circuit 60 are connected via an OR circuit 70 to the reset terminal RES of the CPU 69 of the symbol control board 32b.
Similarly, although not shown, the launch control board 33, the lamp control board 34, and the sound control board35In addition, the shutdown reset circuit 64 and the closing reset circuit 60 are connected via an OR circuit.
As described above, the 5V backup power source is the CPU 6 of the main control board 30.5Backup terminal VBB and CPU 6 of payout control board 316Are connected to the backup terminal VBB.
[0031]
As shown in FIG. 7, the reset 1 circuit 60 includes a voltage monitoring IC 8, resistors R38, R39 and 40, bypass capacitors C22 and C23, and the like. The VS terminal that is the input terminal of the voltage monitoring IC 8 is supplied with a DC12V power source divided by the resistors R39 and R40, and the RESET terminal that is the output terminal is pulled up to DC5V by the resistor R38.
With the above configuration, the RESET terminal, which is the output terminal of the voltage monitoring IC 8, changes the reset signal 1 to be output from the high level to the low level when the voltage of the DC12V power supply decreases to 7.20-7.75V or less.
[0032]
Timer 1 circuit 62When turned onAs a delay circuit for changing the reset signal 2 output from the high level to the low level after a predetermined time (100 ms in this example) has elapsed since the reset signal 1 output from the reset circuit 60 is changed from the high level to the low level. It is configured.
Timer 2 circuit 63When turned onAs a delay circuit for changing the reset signal 1 output from the high level to the low level after a predetermined time (300 ms in this example) has elapsed since the reset signal 1 output from the reset circuit 60 is changed from the high level to the low level. It is configured.
[0033]
As shown in FIG. 8, the backup voltage monitoring circuit 61 includes a comparator IC 2A, resistors R51 to R55, and the like. The negative input terminal of the comparator IC2A is supplied with a DC5V power source divided by resistors R53 and R54, and the positive input terminal is supplied with a DC12V power source divided by resistors R51 and R52 for output. The terminal is pulled up to DC5V by a resistor R55.
With the configuration described above, the output terminal of the comparator IC2A changes the backup signal to be output from the high level to the low level when the voltage of the DC12V power supply drops below 8.00 to 9.23V.
[0034]
The reset circuit 64 at the time of shut-off outputs the reset signal 4 output from the high level after a predetermined time (100 ms in this specific example) from the time when the backup signal output from the backup voltage monitoring circuit 61 is changed from the high level to the low level. The delay circuit is changed to a low level.
[0035]
With the above configuration, the main control board 30, the payout control board 31, and other sub-control boards other than the payout control board 31 when the power is supplied to the pachinko machine 10, that is, the symbol control board 32b, the launch control board 33, the lamp The operation of each CPU or the rising state of the control operation of each of the control board 34 and the sound control board 35 will be described with reference to the timing chart shown in FIG.
When the pachinko machine 10 is powered on, the power board 55 generates DC 32V, DC 12V, and DC 5V, which is a battery backup power source (VBB). Each of the generated power supplies is supplied to each control board. The sub-control board including the symbol control board 32b, the payout control board 31 and The main control board 30 performs an operation start-up process as follows.
[0036]
As shown in FIG. 9, when power is turned on to the power supply board 55 (point P1), the voltage of the DC12V power supply gradually rises from 0V to 12V in a parabolic manner. The reset signal 1, which is the output signal of the on-time reset circuit 60, is low level after a lapse of a predetermined time when the voltage of the gradually rising DC12V power source reaches the reference value LV2 (in this specific example, 7.20 to 7.75V point P2) To high level. Thereby, each sub-control board such as the symbol control board 32b excluding the payout control board 31 releases the reset state and starts up the operation related to the control (point P3). The on-time reset circuit 60 does not immediately output the reset signal 1 even when the DC 12V power supply reaches the reference value LV2, but in this specific example, the reset signal 60 rises after the backup start timing by the backup power supply VBB. The reset signal 1 is output after the reset width).
[0037]
The timer 1 circuit 62 outputs about 200 ms after the voltage of the DC12V power supply becomes the reference value LV2, that is, 100 ms after the reset signal 1 output from the reset circuit 60 when turned on changes from low level to high level. The reset signal 2 is changed from low level to high level. The CPU 66 of the payout control board 31 to which the reset signal 2 is inputted executes a security check over about 320 ms from the time when the reset signal 2 becomes high level, and then pays out. The control which concerns on etc. is performed. Accordingly, the CPU 66 of the payout control board 31 starts up the operation about 520 ms (point P4) after the voltage of the DC 12V power supply reaches the reference value LV2.
The timer 2 circuit 63 outputs about 400 ms after the voltage of the DC12V power supply becomes the reference value LV2, that is, 300 ms after the reset signal 1 output from the reset circuit 60 at the time of switching from low level to high level. The reset signal 3 is changed from low level to high level. The CPU 65 of the main control board 30 to which the reset signal 3 is inputted performs a security check as to whether or not the program is a normal program over a period of about 200 ms from when the reset signal 3 becomes high level. Control related to detection and the like is executed. Therefore, the CPU 65 of the main control board 30 starts up the operation about 600 ms (point P5) after the voltage of the DC 12V power supply reaches the reference value LV2.
[0038]
Thus, when the CPU 65 of the main control board 30 starts executing the game control according to the program written in the ROM, each sub-control board has already executed the game control. As a result, even if the CPU 65 of the main control board 30 transmits data to each sub-control board immediately after the power is turned on, each sub-control board is executing the original control, so that the data can be reliably received. .
[0039]
Next, the operation when the power supply to the pachinko gaming machine 10 is cut off will be described according to the timing chart shown in FIG.
When the power supply to the pachinko gaming machine 10 is cut off (point P6), the power supply voltage of DC12V generated by the power supply board 55 decreases substantially immediately after the cut off, but then decreases linearly after a predetermined time. 0V. When the reference voltage LV1 (8.00 to 9.23V in this specific example) is reached (point P7) in the course of gradually decreasing linearly, the backup signal 1 of the backup voltage monitoring circuit 61 of the power supply board 55 is: It changes from high level to low level. As a result, the forced interrupt terminals NMI of the CPU 65 of the main control board 30 and the CPU 66 of the payout control board 31 become low level, and a non-maskable interrupt is applied to the CPUs 65 and 66. As a result, the CPU 65 of the main control board 30 can save the data indicating the current game state, and thereafter prohibit access to the RAM. The CPU 66 of the payout control board 31 can save the data indicating the current prize ball payout state and the ball lending payout state, and thereafter prohibit access to the RAM.
[0040]
The shutdown reset circuit 64 changes the reset signal 4 output about 100 ms after the fall of the signal at which the backup signal 1 output from the backup voltage monitoring circuit 61 changes from high level to low level from high level to low level (point) P8). As a result, the CPU 65 of the main control board 30, the CPU 66 of the payout control board 31, the CPU 69 of the symbol control board 32b, and the other sub-control boards are stopped simultaneously.
Here, as described above, the RAMs of the main control board 30 and the payout control board 31 are backed up by the battery, and the data stored in the RAM is stored for a predetermined time (about 3 days in this specific example) even when the power is turned off. Retained.
[0041]
As described above, when the power is turned off, the control boards are reset all at once. Moreover, the backup signal 1 output from the backup voltage monitoring circuit 61 is always reset about 100 ms after the high level changes to the low level. As a result, the control can be unified, and the adverse effect that the firing motor is driven even though the main control board 30 stops operating can be prevented.
[0042]
Next, the operation of this specific example having the above-described configuration will be described when the power is turned on and when the power is turned off. Since the processing from the time when the power is turned on until the power is turned off is the same as the conventional one, the detailed description is omitted. Here, for the sake of convenience, first, the process at the time of power-off will be described according to the flowchart shown in FIG.
The flowchart shown in FIG. 11 is a process executed by the CPU 65 of the main control board 30 and the CPU 66 of the payout control board 31 and executed when the signal at which the forced interrupt terminal NMI of each CPU changes from high level to low level falls. Process.
When the processing executed by the CPU 65 and the CPU 66 shifts to this routine, first, processing for writing the predetermined value 55H in a plurality of predetermined areas of the RAM is performed (step S100). The predetermined value to be written may be any value, but 55H or AAH in which each bit in one byte is alternately “1” and “0” is preferable.
[0043]
After a predetermined value is written in a predetermined area of the RAM, data saving is executed (step S110). This data saving process is performed on the main control board 30 in the current game progress status, for example, whether the probability is high probability, whether it is a big hit, whether the symbol is changing on the special symbol display device. In this process, each piece of data indicating the progress of the game, such as whether or not there are pending storages, is written in a predetermined area of the RAM. On the other hand, the payout control board 31 is a process of writing each data indicating the payout state of the current number of prize balls and the payout state of the lending balls into a predetermined area of the RAM. This save process need not be configured to execute this process as long as it is an algorithm that always writes the current state to a predetermined area of the RAM. When the data saving is executed, access to the RAM is then prohibited (step S120).
[0044]
This RAM access prohibition process is to improve the accuracy and certainty of data to be saved by prohibiting writing to the RAM when the power supply voltage is unstable.
When access to the RAM is prohibited, a process of waiting for the reset terminal RES to fall to a low level is executed.(Step S130), Processing stops.
In this specific example, when a forced interrupt is executed, a reset process is always executed after a predetermined time by the shutdown reset circuit 64 even if the power supply is restored thereafter. As a result, it is possible to prevent the adverse effect that the execution of the forced interrupt and the recovery process are alternately repeated when the power source is unstable.
[0045]
In this specific example, the reset signal 4 is output about 100 ms after the backup signal 1 output from the backup voltage monitoring circuit 61 changes from the high level to the low level. Thus, it is calculated.
The CPU 66 of the payout control board 31 executes the power failure processing routine described above when the interrupt terminal NMI becomes low level. At this time, the driving of the ball cutting motor 31c and the ball lending motor 31d is also stopped. When there is a game ball that is paid out immediately before the drive of these motors stops, it is necessary to detect the falling game ball by the prize ball payout switch 31a or the ball rental payout switch 31b. Therefore, it is necessary to ensure a time during which the detecting game balls can be detected by the respective detection switches when the driving of the motor is stopped. On the other hand, if this time is secured too long, the voltage of the 5V power source for driving the IC may be lowered and may not be detected by each detection switch. Therefore, in this specific example, about 100 ms is set due to the balance between the two. Therefore, the distance from each motor to the detection switch and the voltage drop state may be changed as appropriate. In short, it is sufficient to secure a time for detecting a falling game ball within a time during which driving of the IC is guaranteed after the interrupt terminal NMI becomes low level.
[0046]
Next, processing when power is turned on will be described.
When the power is turned on and the security check is completed, the CPU 65 of the main control board 30 executes a “power-on routine” shown in FIG. This routine is executed only once when the signal at which the reset terminal RES changes from low level to high level.
When the process moves to this routine, it is determined whether or not it is normal (step S150). In this specific example, as described above, the DC5V backup power supply is configured to store and hold the data stored in the RAMs of the CPU 65 and the CPU 66 for about three days by the capacitor. For this reason, when the power is restored from a power failure or when the power is turned on in the morning in a normal business state, the value written in the predetermined area of the RAM is stored and held. Thereby, when it is determined that the normal time is reached, the recovery process (step S160) is executed., Processing goes to "return"The
[0047]
In the restoration process, the CPU 65 of the main control board 30 performs preparations for executing the normal process from the data indicating the progress of the saved game, and sends a command code notifying each sub-control board that the power supply has been restored from the power failure. To do. The symbol control board 32b that has received this command code performs a process of displaying a message such as “execution of power failure recovery processing” or “continuing from the game content before the power failure” on the LCD 32a. Or the sound control board | substrate 35 alert | reports that there was a power failure by an audio | voice.
Thereafter, the CPU 64 periodically executes a well-known “main routine” shown in FIG. 13 by a hardware interrupt every 2 ms.
That is, this main routine is composed of the main process and the residual process. Although details are omitted, it is determined whether or not the interrupt is normal (step S200), initial setting (step S210), random number update process (step S220), and each input process. (Step S230), determination processing (Step S240), image output processing (Step S250), output processing (Step S260), and out symbol random number update processing (Step S270) are executed.
Thereby, when a power failure occurs, the CPU 65 of the main control board 30 can continue to control the game from the progress state of the game before the power failure, and does not give the player an unexpected disadvantage or discomfort.
On the other hand, if a negative determination is made in step S150 that it is not normal, an initial setting process (step S170) is executed, and the process returns to “RETURN”. As a case where it is not normal time, it is conceivable that the power is cut off for three days or more, or the data written in the RAM is changed due to a computer runaway or the like. In these cases, the predetermined value written in the predetermined area of the RAM is different from the predetermined value without being stored and held.
In the initial setting process, processes such as clearing the RAM value and transmitting initial data to each sub-control board are executed.
[0048]
On the other hand, when the power supply is turned on and the security check is completed, the CPU 66 of the payout control board 31 executes a “main routine” shown in FIG.
In this routine, it is determined whether or not it is normal time by the same processing as the processing in step S150 described above (step S300). If an affirmative determination is made with normal time, the ball cutting motor is based on the stored data. 31c is driven to execute payout of the winning ball (step S310), and the ball lending motor 31d is driven to execute lending of the lending ball (step S320). Thus, if there is unpaid prize ball data at the time of the power failure, the prize balls are paid out based on the data stored and retained after the restoration of the power failure. Similarly, if there is unpaid ball lending data when a power failure occurs, the ball lending is paid out based on the data stored and retained after the power failure is restored. Thereby, even if a power failure occurs, a player is not disadvantaged.
If it is determined in step S300 that the power failure is not restored, a normal process is executed after the initial setting (step S330).
[0049]
As described above, according to the specific example described in detail, the sub-control board 31 and the main control board 30 including the payout control board 31 and the symbol control board 32b are reset by one power supply board 55 to execute the start-up of the control operation. The control operation is also stopped. As a result, the control can be unified, and the reset circuit is not provided on each control board.DecreaseIt is possible to determine the timing of each control board by checking only the power supply board 55 for the effect of being able to achieve, the effect of preventing the deviation of the control timing due to component errors, the reset timing, etc. Effect.
Further, in this specific example, the data is saved according to the signal output from the backup voltage monitoring circuit 61 before the control operation is stopped, so that the accuracy and certainty of the stored data can be ensured. It also has an effect.
[0050]
In this specific example, the backup voltage monitoring circuit 61 is configured to monitor the voltage of the DC12V power supply, but may be configured to monitor the voltage of the DC32V power supply as shown in FIG. In such a configuration, as shown in the timing chart of FIG. 16, the backup signal that is a forced interrupt signal can be quickly lowered, and a time margin can be given to control. On the other hand, when the power is turned on, the operation timing is as shown in FIG.
In the configuration of the power supply board shown in FIG.30And payout control board31The reset signal generating circuit outputs a reset signal for stopping the control after a lapse of a predetermined time after the backup signal output from the DC32V monitoring circuit falls.Via OR circuitIt is set as the structure which transmits to each control board simultaneously. On the other hand, from the power-on reset generation circuit that monitors the voltage of DC5VVia OR circuitA reset signal for starting the control operation is output to each control board at the same time, and a delay circuit is provided on each control board.32bIncluding sub-control board, payout control board31, Main control board30In this order, the control operation is started. That is, the start-up of the operation is configured to provide a time difference in the operation of each control board based on one reset signal output from the power supply board.
[Brief description of the drawings]
FIG. 1 is an external perspective view showing a gaming machine 10 employing the present invention.
FIG. 2 is a back view of the gaming machine 10 as seen from the back side.
3 is a front view showing a configuration of a game board 22 of the gaming machine 10. FIG.
4 is a block diagram showing an electrical configuration of the gaming machine 10. FIG.
FIG. 5 is a block diagram showing a configuration for supplying power from a power supply board 55;
FIG. 6 is a block diagram showing the relationship between the power supply board 55, the main control board 30 and each sub-control board.
FIG. 7 is a circuit diagram showing a configuration of an on-time reset circuit 60;
8 is a circuit diagram showing a configuration of a backup voltage monitoring circuit 61. FIG.
FIG. 9 is a timing chart showing a state when power is turned on.
FIG. 10 is a timing chart showing a state when power is shut off.
FIG. 11 is a flowchart showing processing in a “power failure processing routine”;
FIG. 12 is a flowchart showing a process in a “power-on routine”.
13 is a flowchart showing processing performed in a “main routine” of the main control board 30. FIG.
14 is a flowchart showing processing performed in a “main routine” of the payout control board 31. FIG.
FIG. 15 is a block diagram showing a configuration of a power supply board 55 of a second specific example.
FIG. 16 is a timing chart showing a state when the power is turned off according to the second specific example;
FIG. 17 is a timing chart showing a state when the power is turned on according to the second specific example;
[Explanation of symbols]
10 ... Pachinko machine 13 ... Card reader (prepaid card unit)
22 ... Game board 24 ... Launch handle
24a ... touch switch 24b ... firing stop switch
30 ... Main control board 31 ...WithdrawalControl board
31a ... Prize ball payout switch 31b ... Ball rental payout switch
31c ... Ball cutting motor 31d ... Ball lending motor
32 ... Special symbol display device
32a ... LCD panel unit (LCD)
32b ... Symbol display device control board (design control board)
33 ... Launch control board 33a ... Launch motor
34 ... Lamp control board
35 ... Sound control board 36 ... Ordinary electric accessory (starting port)
36a ... First type startmouthswitch
37 ... Normal symbol display device 40 ... Big prize opening
40a ... Actors continuous operation switch (VSW)
40b ... Ten-count switch (count SW)
45 ... Other prize opening switches 46 ... Tamaguchi switch
47 ... CR settlement display board 48 ... Touch lamp
49 ... Speaker 50 ... External connection terminal
55 ... Power supply board 60 ... Reset circuit at power-on
61 ... Backup voltage monitoring circuit
62 ... Timer 1 circuit 63 ... Timer 2 circuit
64 ... Reset circuit at shutdown
65, 66, 69 ... CPU (one-chip microcomputer)
67, 68, 70 ... OR circuit

Claims (4)

遊技の進行を司る主制御基板と、
遊技者に景品を払い出す景品払い出し制御基板を少なくとも含むサブ制御基板と、
前記主制御基板及びサブ制御基板に電源を供給する電源基板と、
を含む遊技機において、
前記電源基板にリセット信号を出力する1つの電源監視部を備え、
電源監視部により前記主制御基板及び前記サブ制御基板の動作の停止を実行するときには一斉に実行し、
前記電源監視部により前記主制御基板及び前記サブ制御基板の遊技の動作を立ち上げるときには、前記サブ制御基板が前記主制御基板より早く立ち上がるよう構成したことを特徴とする遊技機。
A main control board that controls the progress of the game,
A sub control board including at least a prize payout control board for paying out a prize to a player;
A power supply board for supplying power to the main control board and the sub-control board;
In gaming machines including
Said power supply board, with one of the power supply monitoring unit for outputting a reset signal,
It runs in unison when performing a stop operation of the main control board and the sub-control board by the power supply monitoring unit,
A gaming machine, wherein the power control unit is configured so that when the game operation of the main control board and the sub control board is started up, the sub control board starts up earlier than the main control board.
前記主制御基板及び前記景品払い出し制御基板にセキュリティチェック機能を搭載し、
前記電源監視部により前記主制御基板及び前記景品払い出し制御基板の遊技の動作を立ち上げるときに、前記景品払い出し制御基板のセキュリティチェックが前記主制御基板のセキュリティチェックより早く終了するよう構成することで、前記景品払い出し制御基板が前記主制御基板より早く立ち上がるようにしたことを特徴とする請求項1に記載の遊技機。
A security check function is mounted on the main control board and the prize payout control board ,
When the game operation of the main control board and the prize payout control board is started by the power supply monitoring unit, the security check of the prize payout control board is completed earlier than the security check of the main control board. 2. The gaming machine according to claim 1 , wherein the premium payout control board rises earlier than the main control board .
前記主制御基板及び前記景品払い出し制御基板が前記電源基板のバックアップ電源により停電時に記憶を保持し、
該バックアップ電源により記憶保持動作を開始するときには、前記電源基板の1つのバックアップ電圧監視回路により前記主制御基板及び前記景品払い出し制御基板が一斉に記憶保持するよう構成したことを特徴とする請求項1又は請求項2に記載の遊技機。
The main control board and the prize payout control board retain memory at the time of a power failure by a backup power source of the power board,
When starting the memory holding operation by the backup power source, according to claim 1, characterized in that the main control board and the prize payout control board by one backup voltage monitoring circuit of the power supply board is configured to store and hold simultaneously Or the gaming machine according to claim 2.
前記記憶保持手段が記憶保持する処理を実行したときには前記電源監視部のリセット回路により必ず前記主制御基板及び前記サブ制御基板の動作の停止を実行するよう構成したことを特徴とする請求項3に記載の遊技機。Wherein when the storage holding means executes a process of storing held you characterized by being configured to perform the stop of the operation of the always the main control board and the sub-control board by a reset circuit of the power supply monitoring unit Motomeko 3. The gaming machine according to 3.
JP36164399A 1999-12-20 1999-12-20 Game machine Expired - Fee Related JP3654101B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36164399A JP3654101B2 (en) 1999-12-20 1999-12-20 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36164399A JP3654101B2 (en) 1999-12-20 1999-12-20 Game machine

Publications (2)

Publication Number Publication Date
JP2001170326A JP2001170326A (en) 2001-06-26
JP3654101B2 true JP3654101B2 (en) 2005-06-02

Family

ID=18474396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36164399A Expired - Fee Related JP3654101B2 (en) 1999-12-20 1999-12-20 Game machine

Country Status (1)

Country Link
JP (1) JP3654101B2 (en)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001246056A (en) * 2000-03-07 2001-09-11 Okumura Yu-Ki Co Ltd Pachinko machine
JP3781259B2 (en) * 2000-03-07 2006-05-31 株式会社藤商事 Game machine
JP4356957B2 (en) * 2000-04-12 2009-11-04 株式会社ソフィア Game machine
JP2003033532A (en) * 2001-07-23 2003-02-04 Toyomaru Industry Co Ltd Game machine
JP4489562B2 (en) * 2004-11-02 2010-06-23 株式会社三共 Game machine
JP2008086363A (en) * 2006-09-29 2008-04-17 Sansei R & D:Kk Game machine
JP2008183432A (en) * 2008-04-25 2008-08-14 Takao:Kk Game machine
JP4947731B2 (en) * 2008-05-19 2012-06-06 株式会社ソフイア Game machine
JP4756657B2 (en) * 2008-05-19 2011-08-24 株式会社ソフイア Game machine
JP4947730B2 (en) * 2008-05-19 2012-06-06 株式会社ソフイア Game machine
JP4756656B2 (en) * 2008-05-19 2011-08-24 株式会社ソフイア Game machine
JP4866403B2 (en) * 2008-09-02 2012-02-01 株式会社ソフイア Game machine
JP4947735B2 (en) * 2009-02-05 2012-06-06 株式会社ソフイア Game machine
JP5351672B2 (en) * 2009-09-08 2013-11-27 株式会社平和 Game machine
JP4756661B2 (en) * 2010-07-23 2011-08-24 株式会社ソフイア Game machine
JP2010227711A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP4947744B2 (en) * 2010-07-23 2012-06-06 株式会社ソフイア Game machine
JP2010227708A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP4756662B2 (en) * 2010-07-23 2011-08-24 株式会社ソフイア Game machine
JP4756663B2 (en) * 2010-07-23 2011-08-24 株式会社ソフイア Game machine
JP4866476B2 (en) * 2010-07-23 2012-02-01 株式会社ソフイア Game machine
JP4866473B2 (en) * 2010-07-23 2012-02-01 株式会社ソフイア Game machine
JP2010227712A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP4756664B2 (en) * 2010-07-23 2011-08-24 株式会社ソフイア Game machine
JP4866474B2 (en) * 2010-07-23 2012-02-01 株式会社ソフイア Game machine
JP4866475B2 (en) * 2010-07-23 2012-02-01 株式会社ソフイア Game machine
JP5378443B2 (en) * 2011-04-18 2013-12-25 株式会社ニューギン Pachinko machine
JP5378442B2 (en) * 2011-04-18 2013-12-25 株式会社ニューギン Pachinko machine
JP5378444B2 (en) * 2011-04-18 2013-12-25 株式会社ニューギン Pachinko machine

Also Published As

Publication number Publication date
JP2001170326A (en) 2001-06-26

Similar Documents

Publication Publication Date Title
JP3654101B2 (en) Game machine
JP3444485B2 (en) Gaming machine
JP4264593B2 (en) Game machine
JP3811794B2 (en) Game machine
JP3994186B2 (en) Pachinko machine
JP2001204948A (en) Game machine
JP5173162B2 (en) Pachinko machine
JP4632375B2 (en) Game machine
JP2001079165A (en) Game machine
JP3112223U (en) Bullet ball machine
JP3112223U7 (en)
JP4756164B2 (en) Game machine
JP3747252B2 (en) Game machine
JP2006026441A (en) Game machine
JP4756168B2 (en) Game machine
JP3661765B2 (en) Game machine
JP4528905B2 (en) Bullet ball machine
JP3711814B2 (en) Bullet ball machine
JP4882043B2 (en) Pachinko machine
JP4085145B2 (en) Game machine
JP4590495B2 (en) Pachinko machine
JP3806749B2 (en) Game machine
JP4512681B2 (en) Bullet ball machine
JP4048250B2 (en) Game machine
JP3817639B2 (en) Game machine

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050221

R150 Certificate of patent or registration of utility model

Ref document number: 3654101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees