JP2008086363A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2008086363A
JP2008086363A JP2006267339A JP2006267339A JP2008086363A JP 2008086363 A JP2008086363 A JP 2008086363A JP 2006267339 A JP2006267339 A JP 2006267339A JP 2006267339 A JP2006267339 A JP 2006267339A JP 2008086363 A JP2008086363 A JP 2008086363A
Authority
JP
Japan
Prior art keywords
control board
control means
reset signal
special symbol
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006267339A
Other languages
Japanese (ja)
Inventor
Shoji Tsuji
昭二 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansei R&D Co Ltd
Original Assignee
Sansei R&D Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei R&D Co Ltd filed Critical Sansei R&D Co Ltd
Priority to JP2006267339A priority Critical patent/JP2008086363A/en
Publication of JP2008086363A publication Critical patent/JP2008086363A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To miniaturize and reduce the costs of a main control board and a sub control board, and allow a main control means and a sub control means to execute power-on reset processes without receiving an influence due to a timing error of power supply between the boards. <P>SOLUTION: This game machine includes the main control board 200 having the main control means, the sub control board 206 having the sub control means controlling the game according to a control signal from the main control board 200, and a reset circuit 253 outputting a reset signal for allowing the main control means and the sub control means to execute the power-on reset process respectively; and the reset circuit 253 includes a delay branch circuit branchedly generating the reset signal into those for the main control means and the sub control means and outputting the reset signal for the main control means later than the output of the reset signal for the sub control means. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、主制御基板の主制御手段および従制御基板の従制御手段でそれぞれパワーオンリセット処理を行う遊技機に関する。   The present invention relates to a gaming machine in which a power-on reset process is performed by a main control unit of a main control board and a sub control unit of a sub control board.

従来、パチンコ遊技機に代表される遊技機として、遊技制御基板(主制御基板)と表示制御基板(従制御基板)にパワーオンリセット用のリセット回路をそれぞれ設け、遊技制御基板のリセットを遅らせる回路を設けることにより、遊技制御手段からの表示制御コマンドデータの取り損ないを防止することが提案されている。   Conventionally, as a gaming machine represented by a pachinko gaming machine, a circuit for delaying reset of the game control board by providing a reset circuit for power-on reset on the game control board (main control board) and the display control board (sub control board), respectively. It has been proposed to prevent the loss of display control command data from the game control means.

特開2005−224643号公報Japanese Patent Laid-Open No. 2005-224643

しかし、従来の遊技機においては、リセット回路がそれぞれの基板に設けられているため、基板の大きさが大きくなり、さらにはコストが嵩むことになり、また、基板間で電力の供給されるタイミングの誤差による許容時間等を考慮した遅延時間の設定等が必要となる。   However, in the conventional gaming machine, since the reset circuit is provided on each board, the size of the board becomes large and the cost increases, and the timing of supplying power between the boards It is necessary to set a delay time in consideration of an allowable time due to the error of the error.

本発明は、前記の点に鑑みなされたものであって、主制御基板および従制御基板を小さく、かつ安価にすることができ、さらには基板間で電力の供給されるタイミングの誤差による影響を受けること無く、主制御手段および従制御手段でパワーオンリセット処理を行うことのできる遊技機の提供を目的とする。   The present invention has been made in view of the above points, and can reduce the size and cost of the main control board and the sub control board, and can also be influenced by an error in the timing at which power is supplied between the boards. It is an object of the present invention to provide a gaming machine that can perform power-on reset processing by the main control means and the sub control means without receiving it.

請求項1の発明は、遊技を制御する主制御手段を備えた主制御基板と、前記主制御基板からの制御信号にしたがって遊技の制御を行う従制御手段を備えた従制御基板と、前記主制御基板と前記従制御基板とに電力を供給することが可能な電源手段と、前記主制御手段および前記従制御手段でそれぞれパワーオンリセット処理を行うためのリセット信号を出力するリセット信号発生手段と、を備えた遊技機において、前記リセット信号発生手段は、前記リセット信号を前記主制御手段用と前記従制御手段用に分岐させて生成すると共に前記主制御手段用のリセット信号を前記従制御手段用のリセット信号よりも遅延させて出力する遅延分岐回路を備えたことを特徴とする。   The invention of claim 1 includes a main control board having a main control means for controlling a game, a slave control board having a slave control means for controlling a game in accordance with a control signal from the master control board, and the master control board. Power supply means capable of supplying power to the control board and the slave control board; reset signal generating means for outputting a reset signal for performing a power-on reset process in each of the master control means and the slave control means; The reset signal generation means generates the reset signal by branching to the main control means and the sub control means, and generates the reset signal for the main control means as the sub control means. And a delay branch circuit that outputs the signal after being delayed from the reset signal for output.

請求項2の発明は、請求項1において、前記リセット信号発生手段は、前記遅延分岐回路と所定周期でパルス信号を生成するパルス信号生成部とを備え、前記遅延分岐回路は、前記パルス信号を分周する分周部と、前記分周後のパルス信号が入力されるフリップフロップ回路とを備えたことを特徴とする。   According to a second aspect of the present invention, in the first aspect, the reset signal generation unit includes the delay branch circuit and a pulse signal generation unit that generates a pulse signal at a predetermined period, and the delay branch circuit receives the pulse signal. A frequency dividing unit for frequency division and a flip-flop circuit to which the pulse signal after the frequency division is input are provided.

請求項3の発明は、請求項1または2において、前記従制御手段からの制御信号にしたがって遊技機の制御を行う副従制御手段を備えた副従制御基板を備え、前記分岐したリセット信号には前記従制御手段に出力されるリセット信号と前記副従制御手段に出力されるリセット信号とが含まれ、前記遅延分岐回路は前記従制御手段用のリセット信号を前記副従制御手段用のリセット信号よりも遅延させて出力することを特徴とする。   According to a third aspect of the present invention, there is provided a secondary slave control board comprising secondary slave control means for controlling a gaming machine according to the control signal from the slave control means according to claim 1 or 2, wherein Includes a reset signal output to the slave control means and a reset signal output to the secondary slave control means, and the delay branch circuit resets the reset signal for the slave control means to the reset signal for the secondary slave control means. The output is delayed from the signal.

請求項4の発明は、請求項1から3の何れか一項において、前記遅延分岐回路が前記主制御手段用のリセット信号を遅延させる遅延時間は、前記主制御手段が前記パワーオンリセット処理から前記制御信号を出力可能となるまでの時間と前記従制御手段が前記パワーオンリセット処理から前記制御信号を受信可能となるまでの時間の差よりも長いことを特徴とする。   According to a fourth aspect of the present invention, in any one of the first to third aspects, the delay time for the delay branch circuit to delay the reset signal for the main control unit is determined by the main control unit from the power-on reset process. It is characterized by being longer than the difference between the time until the control signal can be output and the time until the slave control means can receive the control signal from the power-on reset process.

請求項5の発明は、請求項1から4の何れか一項において、前記電源手段は電源基板に備えられ、前記リセット信号発生手段は前記電源基板に備えられたことを特徴とする。   According to a fifth aspect of the present invention, in any one of the first to fourth aspects, the power supply means is provided on a power supply board, and the reset signal generation means is provided on the power supply board.

請求項1の発明によれば、主制御基板および従制御基板に共通のリセット信号発生手段からリセット信号を出力するため、各基板にリセット信号発生手段を設ける必要がなくなって各基板を小さくすることができ、また、基板間で電力の供給されるタイミングの誤差による影響を受けることが無いために遅延時間の設定を容易に行うことができる。   According to the invention of claim 1, since the reset signal is output from the reset signal generating means common to the main control board and the sub control board, it is not necessary to provide the reset signal generating means on each board, and each board is made small. In addition, the delay time can be easily set because it is not affected by an error in the timing of power supply between the substrates.

請求項2の発明によれば、分周したパルス信号からリセット信号を生成して遅延させているため、任意の遅延時間の設定が分周の回数等によって容易に行うことができる。   According to the second aspect of the present invention, since the reset signal is generated and delayed from the divided pulse signal, an arbitrary delay time can be easily set by the number of times of frequency division or the like.

請求項3の発明によれば、従制御手段からの制御信号にしたがって遊技機の制御を行う副従制御手段を備えた副従制御基板を備え、遅延分岐回路によって従制御手段用のリセット信号を副従制御手段用のリセット信号よりも遅延させて出力するため、基板の構成数が増加しても信号の取り損ないを防止することが可能となる。   According to the invention of claim 3, the secondary slave control board having the secondary slave control means for controlling the gaming machine according to the control signal from the slave control means is provided, and the reset signal for the slave control means is provided by the delay branch circuit. Since the output is delayed with respect to the reset signal for the sub slave control means, it is possible to prevent the signal from being missed even if the number of the substrates is increased.

請求項4の発明によれば、主制御手段用のリセット信号を遅延させる遅延時間は、主制御手段がパワーオンリセット処理から制御信号を出力可能となるまでの時間と従制御手段がパワーオンリセット処理から制御信号を受信可能となるまでの時間の差よりも長いため、より確実に信号の取り損ないを防止することが可能である。   According to the invention of claim 4, the delay time for delaying the reset signal for the main control means is the time until the main control means can output the control signal from the power-on reset process, and the slave control means is the power-on reset. Since it is longer than the time difference from the processing until the control signal can be received, it is possible to more reliably prevent the signal from being missed.

請求項5の発明によれば、電源手段が電源基板に備えられ、リセット信号発生手段が電源基板に備えられているため、リセット信号の送信に必要となる各基板までの配線を、各基板への電力の配線と同様にして行うことが可能であり、配線の取り回しが容易で遊技機の配線の簡略化が可能である。   According to the fifth aspect of the present invention, since the power supply means is provided on the power supply board and the reset signal generating means is provided on the power supply board, wiring to each board necessary for transmitting the reset signal is provided to each board. The wiring can be performed in the same manner as the power wiring, and the wiring of the game machine can be simplified because the wiring is easy.

以下、添付の図面に基づき本発明の実施形態を説明する。図1は本発明の一実施例に係る遊技機全体を示す正面図、図2は同遊技機の背面図、図3は同遊技機の制御基板や装置等の接続を簡略に示すブロック図、図4は同遊技機における電源基板のリセット回路と各制御基板の接続を簡単に示すブロック図、図5は同遊技機における電源基板のリセット回路を示す図である。   Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a front view showing an entire gaming machine according to an embodiment of the present invention, FIG. 2 is a rear view of the gaming machine, and FIG. 3 is a block diagram simply showing connection of a control board and a device of the gaming machine, FIG. 4 is a block diagram simply showing the connection between the power supply board reset circuit and each control board in the gaming machine, and FIG. 5 is a diagram showing the power supply board reset circuit in the gaming machine.

図1に示す遊技機1は、遊技媒体として遊技球を用いるパチンコ遊技機であって、遊技盤2の縁に外レール3及び内レール4が略円形に配置され、前記外レール3及び内レール4によって区画された遊技領域6が前記遊技盤2上に設けられている。遊技機1の前面側には、左ランプ35a及び右ランプ35bからなるランプ装置35、払い出された遊技球を受けるための上側球受け皿36、該上側球受け皿36の満杯時に遊技球を受けるための下側球受け皿37、効果音等を発するスピーカ38、遊技者の発射操作に応じて遊技球を前記遊技領域6へ向けて弾発発射するための発射装置64が設けられている。なお、符号F1は遊技機の外枠、F2は外枠F1に取り付けられた前枠、Gは前枠F2に開閉可能にヒンジで取り付けられたガラス枠である。また、前記遊技領域6には、前記遊技領域6に打ち込まれた遊技球を誘導する複数の釘(図示せず)が所要位置に立設されている。以下、遊技機1の主要な部分について説明する。   A gaming machine 1 shown in FIG. 1 is a pachinko gaming machine that uses a game ball as a game medium, and an outer rail 3 and an inner rail 4 are arranged in a substantially circular shape on the edge of the gaming board 2, and the outer rail 3 and the inner rail A game area 6 divided by 4 is provided on the game board 2. On the front side of the gaming machine 1, a lamp device 35 comprising a left lamp 35 a and a right lamp 35 b, an upper ball receiving tray 36 for receiving the paid-out game balls, and for receiving the game balls when the upper ball receiving tray 36 is full. A lower ball receiving tray 37, a speaker 38 that emits sound effects and the like, and a launching device 64 for projecting and launching a game ball toward the game area 6 in response to a player's launch operation are provided. Reference numeral F1 denotes an outer frame of the gaming machine, F2 denotes a front frame attached to the outer frame F1, and G denotes a glass frame attached to the front frame F2 by a hinge so as to be opened and closed. In the game area 6, a plurality of nails (not shown) for guiding a game ball driven into the game area 6 are erected at a required position. Hereinafter, main parts of the gaming machine 1 will be described.

前記遊技領域6には、中心線上の上部から下部に向かって順に表示装置10、始動入賞口42、大入賞口45、アウト口49が配置されている。前記始動入賞口42及び前記大入賞口45の左右には左袖入賞口51、右袖入賞口52、左落とし入賞口53、右落とし入賞口54が配置されている。前記左袖入賞口51と前記始動入賞口42間には普通図柄変動開始用ゲート55が設けられている。   In the game area 6, a display device 10, a start winning opening 42, a big winning opening 45, and an out opening 49 are arranged in order from the upper part to the lower part on the center line. A left sleeve winning port 51, a right sleeve winning port 52, a left dropping winning port 53, and a right dropping winning port 54 are arranged on the left and right sides of the start winning port 42 and the large winning port 45, respectively. A normal symbol variation start gate 55 is provided between the left sleeve winning port 51 and the starting winning port 42.

前記表示装置10は文字又は図柄の少なくとも何れかを表示可能なものであって、液晶,ドットマトリックス若しくはLED画像表示装置等の画像表示装置からなり、前面が遊技の演出用画像(図柄や文字など)を表示するための表示領域(表示画面)を構成している。さらに前記表示領域は、左下の普通図柄表示部13と、その他の部分の特別図柄表示部11とで構成されている。   The display device 10 is capable of displaying at least one of characters and designs, and is composed of an image display device such as a liquid crystal, a dot matrix, or an LED image display device. ) Is configured to display a display area (display screen). Furthermore, the display area is composed of a normal symbol display unit 13 at the lower left and a special symbol display unit 11 in other parts.

前記特別図柄表示部11は、遊技の当たり外れを判定する当否判定手段による判定結果を表示する部分である。本実施例の特別図柄表示部11は、横に並ぶ3つの表示領域に分割された左側表示領域、中央表示領域、右側表示領域を備え、左側表示領域には左特別図柄が、中央表示領域には中特別図柄が、右側表示領域には右特別図柄が、それぞれ変動表示及び停止表示可能とされている。また、前記特別図柄表示部11には、前記特別図柄に加えて背景画像(キャラクタ,背景,文字等を含む。)が表示されることもあり、該背景画像が特別図柄の変動開始等の所定条件に起因して変動表示可能となっていてもよい。なお、この実施例における前記左側表示領域、中央表示領域、右側表示領域にそれぞれ変動および停止表示される特別図柄は、『1,2,3,4,5,6,7,8』の8通りの図柄とされている。   The special symbol display unit 11 is a part for displaying the determination result by the determination unit for determining whether or not the game is successful. The special symbol display unit 11 of this embodiment includes a left display region, a central display region, and a right display region divided into three display regions arranged side by side. The left special symbol is displayed in the central display region in the left display region. The middle special symbol and the right special symbol in the right display area can be displayed in a variable manner and stopped. The special symbol display unit 11 may display a background image (including characters, backgrounds, characters, etc.) in addition to the special symbol, and the background image may be a predetermined symbol such as a start of fluctuation of the special symbol. Variation display may be possible due to conditions. In this embodiment, there are eight special symbols “1, 2, 3, 4, 5, 6, 7, 8” that are changed and stopped and displayed in the left display area, the center display area, and the right display area, respectively. It is said that the design.

大当たりの場合には、前記左側、中央、右側に、いわゆるぞろ目、すなわち数字が同一の特別図柄からなる当たり図柄の組合せ(例えば‘7,7,7’等)で停止表示されることにより、大当たりであることを示すようになっている。また、前記大当たりには、通常大当たりと、通常大当たりよりも有利な特典(本実施例では当たりの確率が通常大当たりよりも高い確率となる特典)を遊技者に付与する確変大当たり(本発明における特別大当たり)とがある。また、前記特別図柄表示部11に表示されて大当たりを報知する特別図柄(判定図柄)には、前記通常大当たりを示す通常大当たり図柄と、前記確変大当たりを報知する確変大当たり図柄とがある。本実施例における通常大当たり図柄は、前記特別図柄表示部11の左側、中央、右側に表示される特別図柄が偶数のぞろ目、すなわち数字が偶数からなる特別図柄の組み合わせ、例えば「2,2,2」等からなる。一方、本実施例における確変大当たり図柄は、前記特別図柄表示部11の左側、中央、右側に表示される特別図柄が奇数のぞろ目、すなわち数字が奇数からなる特別図柄の組み合わせ、例えば「1,1,1」等からなる。前記特別図柄表示部11には、前記特別図柄に加えて、他の図柄(キャラクタ、背景、文字等)や背景画像等が表示されることもあり、前記他の図柄や背景画像等が所定条件に起因して変動表示可能となっていてもよい。   In the case of a big win, the left, center, and right sides are stopped and displayed in a so-called glance, that is, with a combination of winning symbols consisting of special symbols having the same number (for example, '7, 7, 7' etc.) , To show that it is a big hit. In addition, the jackpot includes a normal jackpot and a promising bonus jackpot (a special bonus in the present invention) that gives a player an advantage that is more advantageous than the normal jackpot (in this embodiment, a bonus that the probability of winning is higher than the normal jackpot). Jackpot). The special symbols (determination symbols) displayed on the special symbol display unit 11 for notifying the jackpot include a normal jackpot symbol indicating the normal jackpot and a probability variable jackpot symbol notifying the probability variation jackpot. The normal jackpot symbol in this embodiment is a combination of special symbols in which the special symbols displayed on the left, center, and right sides of the special symbol display unit 11 are even-numbered, that is, a special symbol consisting of an even number. , 2 "etc. On the other hand, the probability variation jackpot symbol in this embodiment is a combination of special symbols in which the special symbols displayed on the left side, center, and right side of the special symbol display unit 11 are odd numbers, that is, a special symbol consisting of odd numbers, for example, “1”. , 1, 1 ”, etc. In addition to the special symbols, other symbols (character, background, characters, etc.), background images, and the like may be displayed on the special symbol display unit 11, and the other symbols, background images, etc. Due to this, it may be possible to display variation display.

前記普通図柄表示部13は、記号或いは絵(キャラクタ)等の小当たり判定用普通図柄を変動表示及び停止表示する。本実施例における普通図柄表示部13に変動及び停止表示される普通図柄は、『0,1,2,3,4,5,6,7,8,9』の10通りの図柄とされている。小当たりの場合には、前記普通図柄表示部13に奇数の普通図柄で停止表示するようになっている。   The normal symbol display unit 13 variably displays and stops a normal symbol for determining a small hit such as a symbol or a picture (character). The normal symbols that are changed and stopped on the normal symbol display unit 13 in the present embodiment are 10 patterns of “0, 1, 2, 3, 4, 5, 6, 7, 8, 9”. . In the case of a small hit, the normal symbol display unit 13 stops and displays an odd number of normal symbols.

前記始動入賞口42は、2つの可動片42a,42bを備えると共に、前記2つの可動片42a,42bの先端間が遊技球の入球可能領域とされ、前記可動片42a,42bが背面の始動入賞口用ソレノイドにより略垂直にされて入球(入賞)のし難い入球可能領域狭小状態と、略V字形(逆ハの字形)に拡開されて入球(入賞)のし易い入球可能領域拡大状態間を変化可能に制御されている。前記始動入賞口42の可動片42a,42bの拡開は、前記普通図柄表示部13で表示される普通図柄(小当たり判定図柄)が変動した後に予め決められた特定の普通図柄で確定停止表示されて小当たり(普通図柄当たり)が成立した時に行われようにようにされている   The start winning opening 42 includes two movable pieces 42a and 42b, and a space between the tips of the two movable pieces 42a and 42b is an area where a game ball can enter, and the movable pieces 42a and 42b are started on the back side. Pitching that is made almost vertical by the solenoid for winning a prize and is difficult to enter (winning) is narrow, and widened to a V shape (reverse C shape) to make it easy to enter (winning) It is controlled so that it can change between possible area expansion states. The expansion of the movable pieces 42a and 42b of the start winning opening 42 is confirmed and stopped with a specific normal symbol determined in advance after the normal symbol (small hit determination symbol) displayed on the normal symbol display unit 13 fluctuates. It is made to be done when a small hit (per normal symbol) is established

前記始動入賞口42の裏側には、前記始動入賞口42に入賞(入球)した遊技球を検出する始動入賞口検出スイッチ(始動入賞口センサ)が入賞球用通路に設けられており、本実施例では、前記始動入賞口検出スイッチによる入賞球の検出が、大当たりの当否判定開始条件の成立に設定されていると共に前記特別図柄の変動表示開始に対する起因に設定されている。また、前記特別図柄表示部11で特別図柄の変動表示中に、前記始動入賞口42に遊技球が入賞しても、直ちに新たな特別図柄の変動表示を開始することができないため、始動入賞口検出スイッチによる遊技球検出数を予め設定された設定数まで特別図柄用保留球数として記憶して大当たりの当否(遊技の当否)判定及び特別図柄の変動表示を一旦保留し、順次大当たりの当否判定及び特別図柄の変動表示を行うことによって記憶されている特別図柄用保留球数の数を減らしている。なお、前記始動入賞口検出スイッチによる遊技球検出数が設定数まで記憶されている(すなわち特別図柄用最大保留球数となっている)時には、前記始動入賞口検出スイッチがそれ以上入賞遊技球を検出しても、保留球数としては記憶されない無効球とされ、その無効球については図柄の変動及び当否判定を行うことなく、入賞に対する賞球遊技球が所定数払い出される。また、本実施例では、前記特別図柄用保留球数に関して設定されている前記設定数(すなわち最大保留球数)は4個とされている。   On the back side of the starting winning port 42, a starting winning port detection switch (start winning port sensor) for detecting a game ball won (entered) in the starting winning port 42 is provided in the winning ball passage. In the embodiment, the detection of the winning ball by the start winning port detection switch is set to satisfy the start condition for determining whether or not to win the jackpot and is set due to the start of the variable symbol display of the special symbol. In addition, even if a game ball wins the start winning opening 42 while the special symbol display unit 11 is displaying the variation of the special symbol, the new winning symbol changing display cannot be started immediately. The number of game balls detected by the detection switch is stored as the number of reserved balls for special symbols up to a preset number, and the jackpot winning (game winning) judgment and special symbol fluctuation display are temporarily held, and the jackpot winning judgment is sequentially made In addition, the number of reserved balls for special symbol stored is reduced by displaying the variation of the special symbol. When the number of game balls detected by the start winning port detection switch is stored up to a set number (that is, the maximum number of reserved balls for special symbols), the start winning port detection switch will no longer receive winning game balls. Even if it is detected, it is regarded as an invalid ball that is not stored as the number of reserved balls, and for the invalid ball, a predetermined number of winning ball game balls for payout are paid out without performing a change of symbol and determination of success / failure. In the present embodiment, the set number (that is, the maximum number of reserved balls) set for the number of reserved balls for special symbols is four.

前記普通図柄変動開始用ゲート55は、前記遊技盤2の背面に設けられた普通図柄変動開始スイッチで普通図柄変動開始用ゲート55を通過する遊技球を検出することによって前記普通図柄表示部13で普通図柄の変動を開始させるようになっている。また、前記普通図柄の変動表示中に、前記普通図柄変動開始用ゲート55を遊技球が通過することによって発生する普通図柄の変動を、最高4回普通図柄用保留球数として記憶し、普通図柄の変動開始により普通図柄用保留球数を減らすようになっている。さらにまた、前記左袖入賞口51と右袖入賞口52の入賞球を検出する左袖入賞口用検出スイッチと右袖入賞口用検出スイッチ、前記左落とし入賞口53と右落とし入賞口54の入賞球を検出する左落とし入賞口用検出スイッチと右落とし入賞口用検出スイッチが、それぞれ対応する遊技盤背面に設けられている。   The normal symbol variation start gate 55 is detected by the normal symbol display unit 13 by detecting a game ball passing through the normal symbol variation start gate 55 with a normal symbol variation start switch provided on the back of the game board 2. It is designed to start changing normal symbols. In addition, during the normal symbol variation display, the variation of the normal symbol generated by the game ball passing through the normal symbol variation start gate 55 is stored as the number of reserved balls for the regular symbol up to four times. The number of reserved balls for normal symbols is reduced by the start of fluctuation. Furthermore, a left sleeve winning opening detection switch and a right sleeve winning opening detection switch for detecting the winning balls of the left sleeve winning opening 51 and the right sleeve winning opening 52, and the left dropping winning opening 53 and the right dropping winning opening 54 are provided. A left drop winning opening detection switch and a right drop winning opening detection switch for detecting a winning ball are respectively provided on the back of the corresponding game board.

前記大入賞口45は、前記遊技盤2の背面に設けられた大入賞口開放用ソレノイドによって開閉する開閉板46を備えている。この大入賞口45は、通常は開閉板46が閉じた状態とされ、当該大入賞口45内の一部には、該大入賞口45が開いた際に開口して入賞可能にする特定領域入賞口47を有する。さらに、該特定領域入賞口47には、所定条件時に特定領域開放用ソレノイドにより開閉される開閉扉が設けられている。また、前記特定領域入賞口47には特定入賞球を検出する特定入賞球検出スイッチ(特定領域センサ)が設けられ、該入賞球の検出により大入賞口45を再度開ける継続権利が成立し、本実施例では最高15ラウンド繰り返し可能にされている。また、前記大入賞口45内の略中央には、大入賞口45に入賞し、かつ前記特定領域入賞口47に入賞しなかった入賞球を検出する入賞球数カウントスイッチ(カウントセンサ)が設けられている。   The special prize opening 45 includes an opening / closing plate 46 that is opened and closed by a special prize opening opening solenoid provided on the back of the game board 2. The special winning opening 45 is normally in a state in which the opening / closing plate 46 is closed, and a part of the special winning opening 45 has a specific area that is opened when the special winning opening 45 is opened to allow a winning. A winning opening 47 is provided. Further, the specific area winning opening 47 is provided with an open / close door that is opened and closed by a specific area opening solenoid in a predetermined condition. Further, the specific area winning opening 47 is provided with a specific winning ball detection switch (specific area sensor) for detecting a specific winning ball, and the right to continue to open the large winning opening 45 by the detection of the winning ball is established. In the embodiment, up to 15 rounds can be repeated. In addition, a winning ball count switch (count sensor) for detecting a winning ball that has won the big winning port 45 and has not won the specific area winning port 47 is provided in the approximate center of the big winning port 45. It has been.

前記発射装置64は、操作レバー65の操作により駆動する発射モータを裏側に有し、該発射モータの駆動により遊技球を弾発発射するようになっている。前記発射装置64により発射された発射球は、前記遊技盤面に立設された内側誘導レール4と外側誘導レール3間で構成される発射球誘導路を介して遊技領域6に誘導される。前記遊技領域6に誘導された遊技球は、転動しつつ下方へ落下し、前記各装置及び各入賞口に入賞するか、或いは何処にも入賞しなければ前記アウト口49から遊技盤2の裏側へ排出される。なお、この例の遊技機1は、プリペイドカードユニット56が接続されている。   The launching device 64 has a launching motor that is driven by the operation of the operation lever 65 on the back side, and the game ball is ejected by the driving of the launching motor. The launch ball fired by the launch device 64 is guided to the game area 6 through a launch ball guide path formed between the inner guide rail 4 and the outer guide rail 3 erected on the game board surface. The game ball guided to the game area 6 rolls down and falls down and wins each device and each prize opening, or if no prize is given anywhere, the game board 2 enters the game board 2 from the out slot 49. It is discharged to the back side. Note that the prepaid card unit 56 is connected to the gaming machine 1 of this example.

また、前記遊技機1の裏側には、図2に示すように、遊技を制御するための複数の制御基板や装置等が設けられている。制御基板の主なものとして、主制御基板200、サブ制御基板206、表示制御基板210、音声制御基板220、ランプ制御基板230、払出制御基板240、電源基板250、発射制御基板260等が示されている。符号265は外部端子、281は払出装置(賞球払出装置と貸球払出装置)、283は球無しスイッチ基板(賞球・球貸し兼用)、285は払出中継基板、289は球貯留タンク、291は球誘導樋を示す。なお各制御基板および基板には制御回路が設けられている。主要な制御基板を、図3および図4のブロック図を用いて簡略に示す。   Further, on the back side of the gaming machine 1, as shown in FIG. 2, a plurality of control boards and devices for controlling the game are provided. As main control boards, a main control board 200, a sub control board 206, a display control board 210, an audio control board 220, a lamp control board 230, a payout control board 240, a power supply board 250, a launch control board 260, and the like are shown. ing. Reference numeral 265 is an external terminal, 281 is a payout device (award ball payout device and rental ball payout device), 283 is a ballless switch board (award ball / ball rental), 285 is a payout relay board, 289 is a ball storage tank, 291 Indicates a ball guide rod. Each control board and the board are provided with a control circuit. The main control board is shown briefly using the block diagrams of FIGS.

まず電源基板250について説明する。前記電源基板250は、外部から供給される電源AC24Vを遊技機の各部に必要な直流34V、直流12V、直流5Vの各電源ならびにバックアップ用直流3Vに変換して主制御基板200、サブ制御基板206、払出制御基板240および各種の装置に供給する電源手段を有する。なお、前記電源の変換は、本発明とは直接関係せず、しかも周知の技術であるため、説明を省略する。前記電源基板250には、主制御手段(主制御基板200)と従制御手段(サブ制御基板206)および副従制御手段(表示制御基板210、音声制御基板220)でパワーオンリセット処理を行うためのリセット信号を共通して出力するリセット回路(リセット信号発生手段)253を備えている。パワーオンリセット処理は、CPUを作動させるための処理であり、遊技機1に電源が供給されて各制御基板(主制御基板、サブ制御基板、表示制御基板、音声制御基板)のCPUの作動電力である5Vの電源が所定電圧(4.2V)を超えてCPUが安定して動作できるようになった時にリセット信号をCPUに入力しリセットを解除してCPUの作動を開始させる処理のことである。   First, the power supply board 250 will be described. The power supply board 250 converts the power supply AC24V supplied from the outside into a DC34V, DC12V, DC5V power supply necessary for each part of the gaming machine and a backup DC3V, thereby converting the main control board 200 and the sub-control board 206. The power supply means supplies power to the payout control board 240 and various devices. Note that the conversion of the power source is not directly related to the present invention and is a well-known technique, and thus the description thereof is omitted. The power supply board 250 is subjected to power-on reset processing by the main control means (main control board 200), the sub control means (sub control board 206), and the sub slave control means (display control board 210, voice control board 220). Reset circuit (reset signal generating means) 253 that outputs the reset signal in common. The power-on reset process is a process for operating the CPU, and the operating power of the CPU of each control board (main control board, sub-control board, display control board, voice control board) is supplied to the gaming machine 1. This is a process of inputting a reset signal to the CPU and releasing the reset to start the operation of the CPU when the 5V power source exceeds the predetermined voltage (4.2V) and the CPU can operate stably. is there.

前記リセット回路(リセット信号発生手段)253は、図4に示すように主制御基板200、サブ制御基板206、表示制御基板210、音声制御基板220へ、それぞれリセット信号を送信する。このように、電源基板にリセット回路を共に備えることでリセット信号を出力する際に必要な電源の監視を容易に行うことができ、便利である。また、各基板に共通のリセット回路からリセット信号を発することができ、より安価に遊技機を構成できると共に遊技機を占める基板の大きさをより小さくすることが可能となる。前記リセット回路253は、図5に示すように、遊技機の電源が投入されると一定周期毎(100ms毎)にパルス信号を生成する発信素子(パルス信号生成部)254と、前記発信素子(パルス信号生成部)254から出力されたパルス信号を分周するバイナリーカウンター(分周部)255と、前記バイナリーカウンター(分周部)255で分周されたパルス信号を安定したリセット信号に変換するフリップフロップ回路256と、遊技機の電源投入後にCPUが動作する電力である5V電源を監視して一定電圧(4.2V)を超えるとリセット信号を、バイナリーカウンター255とリセットの遅延が不要な基板および装置に出力するリセット−IC257が設けられている。   The reset circuit (reset signal generating means) 253 transmits a reset signal to the main control board 200, the sub control board 206, the display control board 210, and the audio control board 220 as shown in FIG. Thus, by providing both the reset circuit on the power supply board, it is possible to easily monitor the power supply required when outputting the reset signal, which is convenient. In addition, a reset signal can be issued from a common reset circuit for each board, so that a gaming machine can be configured at a lower cost and the size of the board occupying the gaming machine can be further reduced. As shown in FIG. 5, the reset circuit 253 includes a transmitting element (pulse signal generating unit) 254 that generates a pulse signal at regular intervals (every 100 ms) when the power of the gaming machine is turned on, and the transmitting element ( A pulse counter generated by the pulse signal generator 254 divides the pulse signal (frequency divider) 255 and the pulse signal divided by the binary counter (frequency divider) 255 is converted into a stable reset signal. The flip-flop circuit 256 and the 5V power source that is the power that the CPU operates after turning on the power to the gaming machine are monitored. If the voltage exceeds a certain voltage (4.2V), a reset signal is output and the binary counter 255 and the reset delay are unnecessary. And a reset-IC 257 for output to the apparatus.

前記バイナリーカウンター(分周部)255と前記フリップフロップ回路256とで本発明の遅延分岐回路が構成されている。前記バイナリーカウンター(分周部)255は、前記発信素子(パルス信号生成部)254から入力されたパルス信号をそれぞれの出力ポートに対応した分周比率で分周して出力する。本実施例のバイナリーカウンター(分周部)255は出力ポートを4個有しており、入力したパルス信号をそれぞれ1/2ずつ分周して出力する。前記バイナリーカウンター255で分周されたパルス信号は、それぞれのフリップフロップ回路256に出力され、フリップフロップ回路256で安定したリセット信号(入力さされた一つ目のパルス信号のON状態を保持した状態)に変換されて、それぞれのフロップフロップ回路256と接続されている制御基板へ出力される。本実施例では、前記フリップフロップ回路256はD−Typeフリップフロップ回路で構成され、前記リセットIC257からのリセット信号が一度入ると、入力されている信号を変換して出し続け、次に前記リセットIC257からのリセット信号が入力されるまで信号を出力し続ける構成となっている。したがって、前記フリップフロップ回路256は、遊技機1の電源投入時におけるリセット−IC257からのリセット信号が入ると信号を出力し、電源断時にリセット−IC257から再度リセット信号が入力される出力を停止する。なお、前記フリップフロップ回路256はバイナリーカウンター255で分周されたパルス信号の数、すなわち出力ポートの数だけ設けられている。   The binary counter (frequency divider) 255 and the flip-flop circuit 256 constitute a delay branch circuit of the present invention. The binary counter (frequency divider) 255 divides and outputs the pulse signal input from the transmitting element (pulse signal generator) 254 at a frequency dividing ratio corresponding to each output port. The binary counter (frequency divider) 255 of this embodiment has four output ports, and divides and outputs the input pulse signal by 1/2 each. The pulse signal divided by the binary counter 255 is output to each flip-flop circuit 256, and the flip-flop circuit 256 holds a stable reset signal (a state in which the ON state of the input first pulse signal is held). ) And output to the control board connected to each flop-flop circuit 256. In this embodiment, the flip-flop circuit 256 is composed of a D-Type flip-flop circuit. Once the reset signal from the reset IC 257 is input, the input signal is continuously converted and output, and then the reset IC 257 is output. The signal continues to be output until the reset signal from is input. Therefore, the flip-flop circuit 256 outputs a signal when a reset signal is input from the reset-IC 257 when the gaming machine 1 is powered on, and stops outputting the reset signal from the reset-IC 257 when the power is turned off. . The flip-flop circuits 256 are provided as many as the number of pulse signals divided by the binary counter 255, that is, the number of output ports.

前記バイナリーカウンター255が分周する比率は、前記主制御基板200のCPUがパワーオンリセット処理(リセット信号の入力)から初期設定を終えて制御信号を出力可能となるまでの時間T1と、前記サブ制御基板(従制御基板)206のCPUがパワーオンリセット処理(リセット信号の入力)から初期設定を終えて制御信号を受信可能となるまでの時間T2との差(T2−T1)よりも長い時間T(すなわち、T>T2−T1)だけ、前記フリップフロップ回路256から主制御基板200へリセット信号を出力する時点が、前記フリップフロップ回路256からサブ制御基板(従制御基板)206へリセット信号を出力する時点よりも遅延するように設定される。具体的には、本実施例のバイナリーカウンター255は、図6に示すように、入力されたパルス信号を1/2分周して出力ポートQAから出力し、また出力ポートQAのパルス信号を1/2分周して出力ポートQBから出力し、また、出力ポートQBのパルス信号を1/2分周して出力ポートQCから出力し、また、出力ポートQCのパルス信号を1/2分周して出力する構成となっている。前記分周によって遅延を行わせている。   The frequency division ratio of the binary counter 255 is the time T1 until the CPU of the main control board 200 finishes the initial setting from the power-on reset process (input of the reset signal) and can output the control signal. A time longer than the difference (T2−T1) from the time T2 until the CPU of the control board (secondary control board) 206 finishes the initial setting from the power-on reset process (input of the reset signal) and can receive the control signal. When the reset signal is output from the flip-flop circuit 256 to the main control board 200 for T (that is, T> T2-T1), the reset signal is output from the flip-flop circuit 256 to the sub control board (secondary control board) 206. It is set to be delayed from the output time. Specifically, as shown in FIG. 6, the binary counter 255 of the present embodiment divides the input pulse signal by 1/2 and outputs it from the output port QA, and outputs the pulse signal from the output port QA to 1 / 2 divided and output from the output port QB, the output port QB pulse signal is divided by 1/2 and output from the output port QC, and the output port QC pulse signal is divided by 1/2 Output. Delay is performed by the frequency division.

また、前記サブ御基板206のCPUがパワーオンリセット処理(リセット信号の入力)から初期設定を終えて制御信号を表示制御基板(副従制御基板)210へ出力可能となるまでの時間t1と、前記表示制御基板(副従制御基板)210のCPUがパワーオンリセット処理(リセット信号の入力)から初期設定を終えて制御信号を受信可能となるまでの時間t2との差(t2−t1)よりも長い時間t(すなわち、t>t2−t1)だけ、前記フリップフロップ回路256からリセット信号をサブ制御基板206へ出力する時点が、前記フリップフロップ回路256からリセット信号を表示御基板210へ出力する時点よりも遅延するように設定される。   In addition, a time t1 from when the CPU of the sub control board 206 finishes the initial setting after the power-on reset process (input of reset signal) until the control signal can be output to the display control board (secondary control board) 210; From the difference (t2−t1) from the time t2 until the CPU of the display control board (secondary control board) 210 completes the initial setting from the power-on reset process (input of reset signal) and can receive the control signal. When the reset signal is output from the flip-flop circuit 256 to the sub-control board 206 for a longer time t (ie, t> t2-t1), the reset signal is output from the flip-flop circuit 256 to the display control board 210. It is set to be delayed from the time.

また、前記サブ御基板206のCPUがパワーオンリセット処理(リセット信号の入力)から初期設定を終えて制御信号を音声制御基板(副従制御基板)220へ出力可能となるまでの時間t3と、前記音声制御基板(副従制御基板)220のCPUがパワーオンリセット処理(リセット信号の入力)から初期設定を終えて制御信号を受信可能となるまでの時間t4との差(t4−t3)よりも長い時間ta(すなわち、ta>t4−t3)だけ、前記フリップフロップ回路256からリセット信号をサブ制御基板206へ出力する時点が、前記フリップフロップ回路256からリセット信号を音声御基板220へ出力する時点よりも遅延するように設定される。   In addition, a time t3 from when the CPU of the sub control board 206 finishes the initial setting from the power-on reset process (input of reset signal) until the control signal can be output to the audio control board (sub slave control board) 220, From the difference (t4−t3) from the time t4 until the CPU of the audio control board (secondary control board) 220 completes the initial setting from the power-on reset process (input of reset signal) and can receive the control signal. When the reset signal is output from the flip-flop circuit 256 to the sub-control board 206 for a longer time ta (ie, ta> t4-t3), the reset signal is output from the flip-flop circuit 256 to the audio control board 220. It is set to be delayed from the time.

本実施例では、前記リセット回路(リセット信号発生手段)253からサブ制御基板206へのリセット信号の出力に対して前記リセット回路(リセット信号発生手段)253から主制御基板200へのリセット信号の出力の遅延時間は50msであり、また、前記リセット回路(リセット信号発生手段)253から表示制御基板210へのリセット信号の出力に対して前記リセット回路(リセット信号発生手段)253からサブ制御基板206へのリセット信号の出力の遅延時間は50msであり、前記リセット回路(リセット信号発生手段)253から音声制御基板220へのリセット信号の出力に対して前記リセット回路(リセット信号発生手段)253からサブ制御基板206へのリセット信号の出力の遅延時間は50msである。図7は前記リセット回路(リセット信号発生手段)253から前記主制御基板200、サブ制御基板206、表示制御基板210、音声制御基板220へのリセット信号出力のタイミングチャートである。   In this embodiment, in response to the reset signal output from the reset circuit (reset signal generating means) 253 to the sub control board 206, the reset signal output from the reset circuit (reset signal generating means) 253 to the main control board 200 is output. The delay time is 50 ms, and the reset circuit (reset signal generation means) 253 outputs the reset signal from the reset circuit (reset signal generation means) 253 to the display control board 210. The reset signal output delay time is 50 ms, and the reset circuit (reset signal generation means) 253 performs sub-control with respect to the output of the reset signal from the reset circuit (reset signal generation means) 253 to the audio control board 220. The delay time for outputting the reset signal to the substrate 206 is 50 ms. FIG. 7 is a timing chart of reset signal output from the reset circuit (reset signal generating means) 253 to the main control board 200, sub control board 206, display control board 210, and audio control board 220.

主制御基板200は、CPU,RAM,ROM,複数のカウンタを備えたマイクロコンピュータと、該マイクロコンピュータとサブ制御基板206を結ぶ入出力回路と、前記マイクロコンピュータと中継端子板(中継端子板には大入賞口45等が接続される。)及び払出制御基板240等を結ぶ入出力回路を備え、遊技に関わる主制御を行う。前記主制御基板200のCPUは、主制御手段に相当し、制御部,演算部,各種カウンタ,各種レジスタ,各種フラグ等を備え、演算制御を行う他、大当たりや小当たり(始動入賞口42の拡開開放を行う普通図柄当たり)に関する乱数等も生成し、また制御信号をサブ制御基板206や払出制御基板240等へ出力(送信)可能に構成されている。前記RAMは、始動入賞口検出スイッチで検出された前記特別図柄用保留球数及び普通図柄変動開始スイッチで検出された普通図柄用保留球数の記憶領域、CPUで生成される各種乱数値用の記憶領域、各種データを一時的に記憶する記憶領域やフラグ、CPUの作業領域を備える。前記ROMには、遊技上の制御プログラム(制御手順)や制御データが書き込まれている他、大当たり及び小当たりの判定値、前記特別図柄表示部11に大当たりの当否判定結果に基づいて図柄を変動表示させるための複数の変動パターンデータ等が書き込まれている。前記マイクロコンピュータのCPU(主制御手段)は前記ROMに格納されている制御プログラム(制御手順)にしたがって制御を行う。前記主制御基板200は、電源基板250から電源供給を受けて作動する。なお、前記主制御基板200のCPUは、遊技の当否判定を行う当否判定手段としても機能する。   The main control board 200 includes a CPU, a RAM, a ROM, a microcomputer having a plurality of counters, an input / output circuit connecting the microcomputer and the sub-control board 206, the microcomputer and a relay terminal board (the relay terminal board includes And an input / output circuit that connects the payout control board 240 and the like, and performs main control related to the game. The CPU of the main control board 200 corresponds to main control means, and includes a control unit, a calculation unit, various counters, various registers, various flags, etc., and performs calculation control, as well as big wins and small wins (for the start winning opening 42). A random number or the like related to a normal symbol for performing the opening / closing is generated, and a control signal can be output (transmitted) to the sub-control board 206, the payout control board 240, and the like. The RAM stores a storage area for the number of reserved symbols for the special symbol detected by the start winning opening detection switch and the number of the reserved symbols for the normal symbol detected by the normal symbol variation start switch, and for various random values generated by the CPU. A storage area, a storage area and a flag for temporarily storing various data, and a work area for the CPU are provided. In addition to the game's control program (control procedure) and control data being written in the ROM, the symbols change based on the jackpot and jackpot determination values and the jackpot determination result on the special symbol display unit 11 A plurality of variation pattern data and the like for display are written. The CPU (main control means) of the microcomputer performs control according to a control program (control procedure) stored in the ROM. The main control board 200 operates by receiving power from the power board 250. The CPU of the main control board 200 also functions as a success / failure determination unit that determines whether or not the game is successful.

サブ制御基板206は、従制御基板に相当し、前記主制御基板200と配線等による電気的な接続手段で接続されており、前記主制御基板200から出力された制御信号を受信し、受信した制御信号に基づいて、表示制御基板210、ランプ制御基板230および音声制御基板220へ制御信号を出力して遊技の制御を行う。サブ制御基板206は、CPU、ROM、RAM、複数のカウンタを備えたマイクロコンピュータと、前記マイクロコンピュータと主制御基板200等を結ぶ入出力回路と、表示制御基板210等を結ぶ入出回路と、CPUを外部的にリセットさせるためのウオッチドック回路等を備えている。前記ROMは制御プログラム(制御手順)や制御データ、定数等が記憶され、また前記RAMは各種データの記憶領域とCPUによる作業領域を有している。前記マイクロコンピュータのCPUは従制御手段に相当し、前記ROMに格納されている制御プログラム(制御手順)にしたがい制御を行う。前記サブ御基板206は、電源基板250から電源供給を受けて作動する。   The sub-control board 206 corresponds to a sub-control board, and is connected to the main control board 200 through electrical connection means such as wiring, and receives and receives control signals output from the main control board 200 Based on the control signal, the control signal is output to the display control board 210, the lamp control board 230, and the sound control board 220 to control the game. The sub-control board 206 includes a CPU, ROM, RAM, a microcomputer having a plurality of counters, an input / output circuit that connects the microcomputer and the main control board 200, an input / output circuit that connects the display control board 210, and the like. Is provided with a watchdog circuit for resetting the externally. The ROM stores control programs (control procedures), control data, constants, and the like, and the RAM has a storage area for various data and a work area for the CPU. The CPU of the microcomputer corresponds to slave control means, and performs control according to a control program (control procedure) stored in the ROM. The sub control board 206 is operated by receiving power from the power supply board 250.

表示制御基板210は、前記サブ制御基板206と配線等による電気的な接続手段で接続されており、CPU、ROM、RAMを備えたマイクロコンピュータと、前記マイクロコンピュータと前記サブ制御基板206等を結ぶ入力回路と表示装置10を結ぶ出力回路等で構成され、前記サブ制御基板206から出力される制御信号に基づいて、前記特別図柄表示部11および普通図柄表示部13における表示の制御を行う。前記表示制御基板210は、本発明における副従制御基板に相当し、また、前記表示制御基板210のCPUは副従制御手段に相当する。前記表示制御基板210は、前記サブ制御基板206からの制御信号に基づきCPUがROMから所定のプログラム(制御手順)や所定の表示制御データを読み出し、RAMの記憶領域で制御用データを生成してVDP(図示せず)に出力する。VDPは、CPUからの指令に基づいてROMから必要なデータを読み出し、特別図柄表示部11に対する表示画像のマップデータを作成し、VRAMに格納する。VRAMに格納記憶された画像データは、出力回路に備えるD/A変換回路にてRGB信号に変換されて特別図柄表示部11の表示領域に出力される。   The display control board 210 is connected to the sub control board 206 by electrical connection means such as wiring, and connects the microcomputer having a CPU, ROM, and RAM, and the microcomputer to the sub control board 206 and the like. An output circuit that connects the input circuit and the display device 10, and the like, and controls display on the special symbol display unit 11 and the normal symbol display unit 13 based on a control signal output from the sub-control board 206. The display control board 210 corresponds to a sub slave control board in the present invention, and the CPU of the display control board 210 corresponds to a sub slave control means. In the display control board 210, the CPU reads a predetermined program (control procedure) and predetermined display control data from the ROM based on a control signal from the sub-control board 206, and generates control data in a storage area of the RAM. Output to VDP (not shown). The VDP reads necessary data from the ROM based on a command from the CPU, creates display image map data for the special symbol display unit 11, and stores it in the VRAM. The image data stored and stored in the VRAM is converted into RGB signals by a D / A conversion circuit provided in the output circuit and output to the display area of the special symbol display unit 11.

音声制御基板220は、前記サブ制御基板206と配線等による電気的な接続手段で接続されており、CPU、ROM、RAMを備えたマイクロコンピュータと、前記マイクロコンピュータと前記サブ制御基板206等を結ぶ入力回路とスピーカ38を結ぶ出力回路等で構成され、前記サブ制御基板206からの制御信号に基づいて、前記スピーカ38からの音声を制御する。前記音声制御基板220は、本発明における副従制御基板に相当し、また、前記音声制御基板220のCPUは副従制御手段に相当する。前記音声制御基板210は、前記サブ制御基板206からの制御信号に基づきCPUがROMから所定のプログラム(制御手順)や音声制御データを読み出してスピーカ38からの音声出力を制御する。   The voice control board 220 is connected to the sub-control board 206 by electrical connection means such as wiring, and connects the microcomputer having a CPU, ROM, and RAM, and the microcomputer to the sub-control board 206 and the like. An output circuit connecting the input circuit and the speaker 38 is used, and the sound from the speaker 38 is controlled based on a control signal from the sub-control board 206. The voice control board 220 corresponds to a secondary slave control board in the present invention, and the CPU of the voice control board 220 corresponds to a secondary slave control means. In the sound control board 210, the CPU reads a predetermined program (control procedure) and sound control data from the ROM based on the control signal from the sub-control board 206 and controls sound output from the speaker 38.

ランプ制御基板230は、前記サブ制御基板206と配線等による電気的な接続手段で接続されており、前記サブ制御基板206からの制御信号に基づいて、遊技機のランプ装置35等を制御(ON,OFF)する。   The lamp control board 230 is connected to the sub-control board 206 by electrical connection means such as wiring, and controls (ON) the lamp device 35 and the like of the gaming machine based on a control signal from the sub-control board 206. , OFF).

払出制御基板240は、CPU、ROM、RAMを備えたマイクロコンピュータを備え、前記主制御基板200と配線等による電気的な接続手段で接続され、前記主制御基板200から出力される制御信号を受信して払出装置および発射制御基板260を制御する。前記払出制御基板240は電源基板250から電源供給を受けて作動する。   The payout control board 240 includes a microcomputer having a CPU, a ROM, and a RAM, is connected to the main control board 200 by an electrical connection means such as wiring, and receives a control signal output from the main control board 200. Thus, the dispensing device and the launch control board 260 are controlled. The payout control board 240 operates by receiving power from the power board 250.

また、発射制御基板260は、前記発射装置64における発射モータの制御を行う。   Further, the launch control board 260 controls the launch motor in the launch device 64.

ここで前記遊技機1における遊技について簡略に説明する。前記遊技機1においては、前記遊技領域6へ向けて前記発射装置64により発射された遊技球が、前記種々の入賞口に入賞すると入賞口に応じた所定数の遊技球が賞球として上側球受け皿36に払い出される。また、前記普通図柄変動開始用ゲート55を遊技球が通過すると、普通図柄当たり判定・普通図柄決定用乱数値が取得され、その取得乱数値に基づいて普通図柄の当たり(小当たり)判定が行われ、前記普通図柄表示部13で普通図柄が変動を開始し、所定時間変動後に停止する。その際、前記普通図柄の当たり判定結果が小当たりの場合には、小当たり普通図柄、この例では奇数で停止し、前記始動入賞口42の2つの可動片42a,42bが背面の始動入賞口用ソレノイドによって略垂直で入賞し難い狭小開放状態(通常状態)から略V字形(逆ハの字形)の入賞し易い拡開開放状態に変化し、遊技球が入賞し易くなる。そして、前記始動入賞口42に遊技球が入賞すると、所定数の遊技球が賞球として払い出される。   Here, the game in the gaming machine 1 will be briefly described. In the gaming machine 1, when the game balls launched by the launching device 64 toward the game area 6 win the various winning holes, a predetermined number of gaming balls corresponding to the winning holes become upper balls as winning balls. It is paid out to the tray 36. When the game ball passes through the normal symbol variation start gate 55, a normal symbol hit determination / normal symbol determination random value is acquired, and the normal symbol hit (small hit) determination is performed based on the acquired random number value. The normal symbol starts to fluctuate in the normal symbol display unit 13 and stops after fluctuating for a predetermined time. At this time, when the hit determination result of the normal symbol is a small hit, the small hit normal symbol, in this example, stops at an odd number, and the two movable pieces 42a and 42b of the start winning opening 42 are on the back starting winning opening. By the solenoid for use, it is changed from a narrow open state (normal state) that is almost vertical and difficult to win, to a generally V-shaped (reverse C-shaped) open and open state that is easy to win, and it becomes easy for the game ball to win. When a game ball wins the start winning opening 42, a predetermined number of game balls are paid out as a prize ball.

また、前記始動入賞口42に遊技球が入賞すると、後述の大当たり当否判定用乱数値及び大当たり図柄乱数値等が取得され、前記取得された大当たり当否判定用乱数値に基づいて大当たりの当否判定が行われ、前記特別図柄表示部11で特別図柄が変動を開始し、所定時間変動後に停止する。   Further, when a game ball wins the start winning opening 42, a later-described jackpot winning determination random number value, a jackpot symbol random number value, and the like are acquired, and the jackpot winning determination is made based on the acquired jackpot winning determination random number value. The special symbol display unit 11 starts changing the special symbol, and stops after the predetermined time variation.

前記大当たりの当否判定結果が大当たりの場合には、前記特別図柄表示部11に大当たり図柄(大当たり判定図柄)、この例では『1,1,1』(いわゆる‘1’のぞろ目)や『2,2,2』(いわゆる‘2’のぞろ目)等、同一数字の組合せ)で停止表示され、遊技者に有利な大当たり遊技(特別遊技)に移行する。前記特別遊技状態になると、前記大入賞口45の開閉板46が開いて遊技領域6の表面を落下してくる遊技球を受け止め易くして、大入賞口45へ入賞可能にし、該大入賞口45への入賞があると、所定数の遊技球が賞球として払い出される。前記開閉板46は、所定時間(例えば29.5秒)経過後、或いは入賞球数が所定個数(例えば10個)となった時点で閉じるようにされている。また、前記大入賞口45の開放中又は大入賞口45が閉じてから約2秒以内に、大入賞口内の特定領域入賞口47への入賞球が検出されると、前記大当たりを再度繰り返す継続権利が発生し、所定最高ラウンド数(例えば最高15ラウンド)、前記開閉板46の開放を繰り返すようになっている。   When the jackpot winning / failing determination result is a jackpot, the special symbol display unit 11 displays a jackpot symbol (a jackpot determination symbol), in this example, “1,1,1” (so-called “1” roar) 2, 2, 2 ”(a combination of the same numbers such as so-called“ 2 ”), and the game shifts to a jackpot game (special game) advantageous to the player. In the special gaming state, the open / close plate 46 of the grand prize opening 45 is opened so that the game balls falling on the surface of the gaming area 6 can be easily received, and the prize winning hole 45 can be awarded. When winning 45, a predetermined number of game balls are paid out as prize balls. The opening / closing plate 46 is closed after a predetermined time (for example, 29.5 seconds) has elapsed or when the number of winning balls reaches a predetermined number (for example, 10). Further, when a winning ball to the specific area winning opening 47 in the big winning opening is detected during the opening of the big winning opening 45 or within about 2 seconds after the closing of the big winning opening 45, the big hit is repeated again. A right is generated, and the opening / closing plate 46 is repeatedly opened for a predetermined maximum number of rounds (for example, a maximum of 15 rounds).

前記大当たりには通常大当たりと確変大当たり(特別大当たり)とがある。通常大当たりの場合には、特別遊技の終了後、次の大当たりの確率が低確率(本実施例では1/315)とされるのに対して、確変大当たり(特別大当たり)の場合には、特別遊技の終了後に次の大当たりの確率が高確率(本実施例では5/315)に設定される。前記通常大当たりの場合には、前記特別図柄表示部11に『2,2,2』等、偶数のぞろ目からなる通常大当たり図柄(通常大当たり判定図柄)が表示され、一方、確変大当たりの場合には、前記特別図柄表示部11に『1,1,1』等、奇数のぞろ目からなる確変大当たり図柄(特別大当たり判定図柄)が表示される。   The jackpot includes a normal jackpot and a probable jackpot (special jackpot). In the case of a normal jackpot, the probability of the next jackpot is set to a low probability (1/315 in this embodiment) after the end of the special game, whereas in the case of a probable jackpot (special jackpot) After the game is over, the next jackpot probability is set to a high probability (5/315 in this embodiment). In the case of the normal jackpot, a normal jackpot symbol (ordinary jackpot determination symbol) composed of even numbers such as “2, 2, 2” is displayed on the special symbol display unit 11, while on the other hand, in the case of a probable variation jackpot Is displayed on the special symbol display unit 11 with a probability variation jackpot symbol (special jackpot determination symbol) composed of odd numbers such as “1, 1, 1”.

次に、前記遊技機1の制御処理に関して説明する。本実施例の遊技機1には、遊技状態として低確率状態と高確率状態が設けられ、前記大当たりとなる確率が低確率時には1/315、高確率状態時には5/315に設定されている。本実施例では、前記のように特別図柄表示部11に停止表示された大当たり図柄が確変大当たり図柄、本実施例では奇数のぞろ目(‘1,1,1’等)の場合(確変大当たりの場合)、特別遊技(大当たり遊技)終了後に高確率状態に移行し、次に大当たりとなるまで高確率状態が継続する。それに対し、前記特別図柄表示部11に停止した大当たり図柄が通常大当たり図柄、本実施例では偶数のぞろ目(‘2,2,2’等)の場合(通常大当たりの場合)には、低確率状態とされる。   Next, the control process of the gaming machine 1 will be described. The gaming machine 1 of this embodiment is provided with a low probability state and a high probability state as gaming states, and the probability of winning the jackpot is set to 1/315 when the probability is low, and 5/315 when the probability is high. In the present embodiment, the jackpot symbol stopped and displayed on the special symbol display unit 11 as described above is a probability variation jackpot symbol, and in this embodiment, the odd number slot ('1, 1, 1', etc.) is used (probability variation jackpot). ), After the special game (big hit game) is finished, the state shifts to the high probability state, and the high probability state continues until the next big hit. On the other hand, when the jackpot symbol stopped on the special symbol display unit 11 is a normal jackpot symbol, in this embodiment, even if it is an even slot ('2, 2, 2', etc.) (normal jackpot), it is low. Probability state.

前記主制御基板200に設けられる乱数用カウンタとして、大当たり当否判定乱数用カウンタ、大当たり図柄乱数用カウンタ、リーチ乱数用カウンタ、特別図柄データ乱数用カウンタ、演出乱数用カウンタ、普通図柄当たり判定・普通図柄決定乱数用カウンタ等がある。   As a random number counter provided on the main control board 200, a jackpot determination random number counter, a jackpot symbol random number counter, a reach random number counter, a special symbol data random number counter, an effect random number counter, an ordinary symbol determination / ordinary symbol There is a counter for a determined random number.

大当たり当否判定乱数用カウンタは、当否判定手段による大当たりの当否判定に用いられ、‘0’〜‘629’の乱数からなる。前記大当たり当否判定乱数用カウンタにおける大当たり当否判定用乱数値は、遊技機の電源投入時‘0’から始まって後述の普通図柄・特別図柄主要乱数更新処理ごとに1加算され、‘629’に至ると次には‘0’にされて再び前記加算を繰り返すようになっている。大当たり当否判定用乱数値は前記始動入賞口42への入賞に起因して取得され、その取得値が前記低確率状態時には大当たり成立数値として設定されている‘3’,‘397’の何れかと一致すれば大当たりとなり、一方高確率状態時には、大当たり成立数値として設定されている‘3’,‘53’,‘113’,‘173’,‘227’,‘281’,‘337’,‘397’,‘449’,‘503’の何れかと一致すれば大当たりとなる。   The jackpot determination random number counter is used for determining whether or not the jackpot is determined by the hit determination means, and is composed of random numbers from “0” to “629”. The jackpot winning / not determining random number in the jackpot determining random number counter is incremented by 1 every time a normal symbol / special symbol main random number update process, which will be described later, starts from “0” when the gaming machine is turned on, and reaches “629”. Then, it is set to “0” and the addition is repeated again. The random number for determining whether or not the jackpot is won is obtained due to the winning at the start winning opening 42, and the acquired value coincides with either “3” or “397” set as the jackpot value in the low probability state. On the other hand, in the case of a high probability state, on the other hand, “3”, “53”, “113”, “173”, “227”, “281”, “337”, “397” set as the jackpot value. , '449', '503' is a big hit.

大当たり図柄乱数用カウンタは、前記当否判定結果が当たりの場合に、前記特別図柄表示部11に確定停止して揃う大当たり図柄組合せを決定するものであり、‘0’〜‘7’の乱数からなる。この大当たり図柄乱数値は、電源投入時に‘0’から始まって後述の普通図柄・特別図柄主要乱数更新処理ごとに1加算され、‘7’に至ると次には‘0’にされて再び前記加算を繰り返すようになっている。大当たり図柄乱数は前記始動入賞口42への入賞に起因して取得される。前記大当たり図柄乱数には、大当たりの当否判定結果が当たりの場合に、前記特別図柄表示部で停止表示される大当たり図柄組合せが割り当てられている。本実施例では、‘0’の場合には大当たり図柄組合せが‘1,1,1’となる1のぞろ目(全図柄同一)、‘1’の場合には‘2,2,2’となる2のぞろ目、‘2’の場合には‘3,3,3’となる3のぞろ目、‘3’の場合には‘4,4,4’となる4のぞろ目、‘4’の場合には‘5,5,5’となる5のぞろ目、‘5’の場合には‘6,6,6’となる6のぞろ目、‘6’の場合には‘7,7,7’となる7のぞろ目、‘7’の場合には‘8,8,8’となる8のぞろ目からなる大当たり図柄組合せが割り当てられている。   The jackpot symbol random number counter determines a jackpot symbol combination that is confirmed and stopped in the special symbol display unit 11 when the result of the determination is successful, and is composed of random numbers from “0” to “7”. . The jackpot symbol random number value starts from “0” when the power is turned on, and is incremented by 1 every update processing of a normal symbol / special symbol main random number, which will be described later. The addition is repeated. The jackpot symbol random number is acquired due to winning at the start winning opening 42. The jackpot symbol random number is assigned a jackpot symbol combination that is stopped and displayed on the special symbol display unit when the jackpot winning / failing determination result is a hit. In the present embodiment, when it is “0”, it is one grove (all the same symbols) where the jackpot symbol combination is “1,1,1”, and when it is “1”, it is “2,2,2”. 2 slots, if '2', 3 slots, '3, 3, 3'; if '3', 4 slots, '4, 4, 4' 5 for eyes, 4 for 5 and 5 for 5; 6 for 6; 6, 6 for 6; In this case, a jackpot symbol combination consisting of 7 grids of “7, 7, 7” and 8 grids of “8, 8, 8” is allocated.

リーチ乱数用カウンタは、前記大当たり当否判定用乱数による当否判定結果が外れとなる場合において、前記リーチ状態を経るか否かを決めるリーチ有無決定用のものであり、‘0’〜‘126’の乱数からなる。このリーチ乱数は、遊技機1の電源投入時、‘0’から始まり、後述の普通図柄・特別図柄主要乱数更新処理ごとに1ずつ加算され、数値が‘126’に至ると、次に‘0’にされて再び前記加算を繰り返すようになっている。リーチ乱数は、前記始動入賞口42への入賞に起因して取得され、当否判定結果が外れの場合に、その数値が予め決定されているリーチ成立数値と対比されてリーチ有無が判断される。本実施例ではリーチ成立数値は、‘5’,‘17’,‘28’,‘40’,‘51’,‘63’,‘74’,‘86’,‘97’,‘109’,‘120’に設定されている。なお、本実施例では、前記大当たり当否判定用乱数による当否判定結果が当たりとなる場合には、必ずリーチになるため、リーチの有無に関してこのリーチ乱数は使用されない。   The reach random number counter is used for determining whether or not to reach the reach state in the case where the result of the success / failure determination by the jackpot determination / determination random number is out of the reach state. Consists of random numbers. This reach random number starts from “0” when the gaming machine 1 is powered on, and is incremented by 1 for each of the later-described normal symbol / special symbol main random number update processing. When the numerical value reaches “126”, then “0” is reached. The above addition is repeated again. The reach random number is acquired due to winning at the start winning opening 42, and when the result of the determination is wrong, the numerical value is compared with a predetermined reach establishment value to determine the presence or absence of reach. In this embodiment, reach establishment values are “5”, “17”, “28”, “40”, “51”, “63”, “74”, “86”, “97”, “109”, “ 120 '. In this embodiment, when the result of the success / failure determination by the jackpot winning / failure determination random number is a win, the reach is always reached, and therefore the reach random number is not used for the presence / absence of reach.

特別図柄データ乱数用カウンタは、前記大当たり当否判定用乱数による当否判定結果が外れとなる場合において、前記特別図柄表示部11に確定停止表示する外れ図柄組合せ(外れ判定図柄)の決定に用いられるものであり、前記特別図柄表示部11に停止表示する左特別図柄を決定する特別図柄データ1の乱数用カウンタと、中特別図柄を決定する特別図柄データ2の乱数用カウンタと、右特別図柄を決定する特別図柄データ3の乱数用カウンタとより構成され、各特別図柄データ乱数用カウンタは、‘0’〜‘7’の乱数からなる。   The special symbol data random number counter is used for determining an out symbol combination (out symbol determining symbol) to be confirmed and stopped on the special symbol display unit 11 when the determination result of the jackpot winning random number is out. The special symbol data 1 random number counter for determining the left special symbol to be stopped and displayed on the special symbol display unit 11, the special symbol data 2 random number counter for determining the middle special symbol, and the right special symbol are determined. Special symbol data 3 random number counters, and each special symbol data random number counter is composed of random numbers from “0” to “7”.

前記特別図柄データ1の乱数は、電源投入時に‘0’から始まって後述の普通図柄・特別図柄主要乱数更新処理ごとに ‘1’ずつ加算され、‘7’に至ると、次に‘0’に書き換えられて再び前記加算が繰り返される。また、前記特別図柄データ2の乱数は、電源投入時に‘0’から始まって、前記特別図柄データ1の乱数が‘0’に書き換えられる際に‘1’ずつ加算され、‘7’に至ると、次に‘0’に書き換えられて再び前記加算が繰り返される。さらに、前記特別図柄データ3の乱数は、電源投入時に‘0’から始まって、前記中特別図柄データ2の数値が‘0’に書き換えられる際に‘1’ずつ加算され、‘7’に至ると、次に‘0’に書き換えられて再び前記加算が繰り返される。これによって、特別図柄データ1〜3の乱数範囲が同一であっても、当該特別図柄データ1〜3の乱数が同期(同一の組合せで加算)するのを避けることができる。   The random number of the special symbol data 1 starts from “0” when the power is turned on and is incremented by “1” every time a normal symbol / special symbol main random number update process described later is performed. The above addition is repeated again. The random number of the special symbol data 2 starts from “0” when the power is turned on, and is incremented by “1” when the random number of the special symbol data 1 is rewritten to “0”, and reaches “7”. Then, it is rewritten to “0” and the addition is repeated again. Further, the random number of the special symbol data 3 starts from “0” when the power is turned on, and is incremented by “1” when the numerical value of the medium special symbol data 2 is rewritten to “0” to reach “7”. Then, it is rewritten to “0” and the addition is repeated again. Thereby, even if the random number ranges of the special symbol data 1 to 3 are the same, the random numbers of the special symbol data 1 to 3 can be prevented from being synchronized (added in the same combination).

前記特別図柄データ1〜3の各乱数は‘0’の場合には1、‘1’の場合には2、‘2’の場合には3というように、当否判定結果の外れ時に前記特別図柄表示部11に停止表示される左特別図柄、中特別図柄、右特別図柄からなる判定図柄が割り当てられている。前記特別図柄データ1〜3の乱数は、前記始動入賞口42への入賞に起因して取得され、取得した特別図柄データ1〜3の乱数の組合せによって、外れ時に前記特別図柄表示部11に表示される左特別図柄、中特別図柄、右特別図柄からなる判定図柄が定まる。   Each of the random numbers of the special symbol data 1 to 3 is “1” when “0”, “2” when “1”, and “3” when “2”. A judgment symbol consisting of a left special symbol, a middle special symbol, and a right special symbol that are stopped and displayed on the display unit 11 is assigned. The random numbers of the special symbol data 1 to 3 are acquired due to winning at the start winning opening 42, and are displayed on the special symbol display unit 11 when the special symbol data 1 to 3 is removed by a combination of the random numbers of the acquired special symbol data 1 to 3. The determination symbol consisting of the left special symbol, the middle special symbol, and the right special symbol is determined.

演出乱数用カウンタは、予め設定されているテーブルパターンから変動パターン(動作態様)を選択する際に用いられるものであり、‘0’〜‘198’の演出乱数を備える。この演出乱数は、遊技機1の電源投入時、‘0’から始まり、後述の普通図柄・特別図柄主要乱数更新処理ごとに1ずつ加算され、数値が‘198’に至ると、次に‘0’にされて再び前記加算を繰り返すようになっている。演出乱数は、前記始動入賞口42への入賞に起因して取得される。   The effect random number counter is used when a variation pattern (operation mode) is selected from preset table patterns, and includes an effect random number from ‘0’ to ‘198’. This effect random number starts from “0” when the gaming machine 1 is turned on, and is incremented by 1 for each of the normal symbol / special symbol main random number update processing to be described later. The above addition is repeated again. The effect random number is acquired due to winning at the start winning opening 42.

取得された大当たり当否判定用乱数、大当たり図柄乱数、リーチ乱数、特別図柄データ乱数、演出乱数については、それぞれ最大4個、前記主制御基板200のRAMにおける該当領域に、前記保留球数と対応させて格納され、順次使用される。   The obtained jackpot success / failure random numbers, jackpot symbol random numbers, reach random numbers, special symbol data random numbers, and production random numbers are each corresponding to the number of reserved balls in a corresponding area in the RAM of the main control board 200. Stored and used sequentially.

普通図柄当たり判定・普通図柄決定乱数用カウンタは、前記普通図柄表示部13に停止表示する普通図柄を決定するとともに普通図柄当たりを判定するもので、遊技機1の電源投入時、‘0’から始まって後述の普通図柄・特別図柄主要乱数更新処理ごとに
‘1’ずつ加算され、‘9’に至ると、次に‘0’に書き換えられて再び前記加算が繰り返される。この普通図柄当たり判定・普通図柄決定乱数は、前記普通図柄変動開始用ゲート19を通過した遊技球を前記普通図柄変動開始スイッチで検出するごとに取得され、最大4個まで前記主制御基板のRAMの普通図柄数値記憶領域に格納される。
The normal symbol determination / ordinary symbol determination random number counter determines the normal symbol to be stopped and displayed on the normal symbol display unit 13 and determines the normal symbol per unit. When the gaming machine 1 is turned on, it starts from “0”. At the beginning, “1” is added every time a normal symbol / special symbol main random number update process described later, and when it reaches “9”, it is rewritten to “0” and the addition is repeated again. This normal symbol hit / normal symbol determination random number is acquired every time the game ball that has passed through the normal symbol variation start gate 19 is detected by the normal symbol variation start switch, and up to four RAMs of the main control board are obtained. Are stored in the normal symbol numerical value storage area.

また、前記普通図柄当たり判定・普通図柄決定乱数には、普通図柄(停止普通図柄)が予め割り当てられている。実施例においては、普通図柄当たり判定・普通図柄決定乱数が‘0’のときは普通図柄表示部13に停止表示する普通図柄が‘0’となる等、普通図柄当たり判定・普通図柄決定乱数がそのまま普通図柄表示部13に停止表示する普通図柄として割り当てられている。   Further, a normal symbol (stop normal symbol) is assigned in advance to the normal symbol per-determination / normal symbol determination random number. In the embodiment, when the normal symbol determination / ordinary symbol determination random number is “0”, the normal symbol stopped / displayed on the normal symbol display unit 13 becomes “0”. It is assigned as a normal symbol to be stopped and displayed on the normal symbol display unit 13 as it is.

なお、本実施例では、普通図柄の当たり確率は1/2となっており、具体的には、前記普通図柄当たり判定・普通図柄決定乱数の取得乱数値が奇数である場合、普通図柄当たり(小当たり)になる。普通図柄当たりになると、普通図柄を当たり図柄で停止させ、前記始動入賞口42の拡開開放を行うようになっている。また、前記普通図柄当たり判定・普通図柄決定乱数の取得乱数値がその他の場合には普通図柄当たり(小当たり)とならず、普通図柄が外れで停止し、前記始動入賞口42が前記入賞し難い狭小開放状態のままとされる。   In this embodiment, the probability of hitting a normal symbol is ½. Specifically, if the acquired random number value of the normal symbol determination / normal symbol determination random number is an odd number, Small hit). When the normal symbol is hit, the normal symbol is stopped at the hit symbol, and the start winning opening 42 is expanded and opened. In addition, when the random number obtained for the normal symbol determination / ordinary symbol determination random number is other than the normal symbol (small hit), the normal symbol stops and the start winning port 42 wins the prize. It is left in a difficult narrow open state.

前記主制御基板(主制御回路)200に設けられる主なフラグとして、この実施例では大当たりフラグ、大当たり終了フラグ、確変フラグ等が挙げられる。これらのフラグは、初期設定時には全てOFF(セットされていない状態)にされる。   As main flags provided on the main control board (main control circuit) 200, in this embodiment, a big hit flag, a big hit end flag, a probability change flag, and the like can be cited. These flags are all turned off (not set) at the time of initial setting.

次に、前記遊技機1の主制御基板(主制御回路)200が実行する処理について説明する。前記主制御基板200のCPUは、前記主制基板200のROMに記憶されている各プログラムに従いメイン処理Mを行う。図8はメイン処理Mのフローチャートである。   Next, processing executed by the main control board (main control circuit) 200 of the gaming machine 1 will be described. The CPU of the main control board 200 performs a main process M according to each program stored in the ROM of the main control board 200. FIG. 8 is a flowchart of the main process M.

メイン処理Mでは、初期設定処理(S10)、割り込み禁止処理(S20)、普通図柄・特別図柄主要乱数更新処理(S30)、割り込み許可処理(S40)、割り込み処理(S100)が行われる。   In the main process M, an initial setting process (S10), an interrupt prohibition process (S20), a normal symbol / special symbol main random number update process (S30), an interrupt permission process (S40), and an interrupt process (S100) are performed.

初期設定処理(S10)では、スタックの設定、割り込み時間の設定、CPUの設定、SIO、PIO、CTCの設定等が行われる。このメイン処理Mは割り込み時間ごとに繰り返し行われるが、初期設定処理(S10)については、電源投入時のみに必要な処理であり、最初の1巡目のみに実行され、その後は実行されないが、周知であるので詳細は省略する。割り込み禁止処理(S20)では、4msecごとに割り込み処理(S100)が入ってきても、割り込み許可となるまで、割り込みを禁止する。普通図柄・特別図柄主要乱数更新処理(S30)では、種々の乱数が普通図柄・特別図柄主要乱数更新処理(S30)ごとに1加算され、前記のように各乱数の設定上限値に至ると次に‘0’に戻って再び加算が行われる。更新された乱数は前記主制御基板200のRAMに記憶される。割り込み許可処理(S40)では、4msecごとに入ってくる割り込み処理(S100)に対して許可をする。   In the initial setting process (S10), stack setting, interrupt time setting, CPU setting, SIO, PIO, CTC setting and the like are performed. This main process M is repeatedly performed at every interruption time, but the initial setting process (S10) is a process necessary only when the power is turned on, and is executed only in the first round, and is not executed thereafter. Details are omitted because they are well known. In the interrupt prohibition process (S20), even if the interrupt process (S100) is entered every 4 msec, the interrupt is prohibited until the interrupt is permitted. In the normal symbol / special symbol main random number update process (S30), various random numbers are added by 1 for each normal symbol / special symbol main random number update process (S30), and when the set upper limit value of each random number is reached as described above, Return to '0' and the addition is performed again. The updated random number is stored in the RAM of the main control board 200. In the interrupt permission process (S40), the interrupt process (S100) that enters every 4 msec is permitted.

割り込み処理(S100)では、図9に示すように、まず出力処理(S110)が行われる。出力処理(S110)では、各処理により前記主制御基板200の出力バッファに記憶されたコマンドが、対応するサブ制御基板等へ出力される。続く入力処理(S120)では、遊技機1に設けられている種々のセンサ(各入賞口の検出スイッチ等)が検知した場合の信号入力が行われる。また、次の普通図柄・特別図柄乱数更新処理(S130)では、前記メイン処理Mにおけるループ処理内で行われている普通図柄・特別図柄主要乱数更新処理(S30)と同様の処理が行われる。   In the interrupt process (S100), as shown in FIG. 9, an output process (S110) is first performed. In the output process (S110), the command stored in the output buffer of the main control board 200 by each process is output to the corresponding sub control board or the like. In the subsequent input process (S120), signal input is performed when various sensors (such as detection switches for each winning opening) detected in the gaming machine 1 are detected. In the next normal symbol / special symbol random number update process (S130), the same process as the normal symbol / special symbol main random number update process (S30) performed in the loop process in the main process M is performed.

始動入賞口スイッチ検出処理(S140)では、図10に示すように、まず前記始動入賞口42に遊技球が入賞したか否か、すなわち前記始動入賞口42に遊技球の入球があって前記始動入賞口検出スイッチで遊技球が検出されたか否か判断され(S140−1)、始動入賞口42に入賞していなければ、この始動入賞口スイッチ検出処理(S140)を終了する。一方、始動入賞口42に入賞している場合には、次に前記主制御基板200のRAMに記憶されている前記特別図柄用保留球数が設定数の4以上か確認される(S140−2)。前記特別図柄用保留球数が4以上であれば、この始動入賞口スイッチ検出処理(S140)を終了し、それに対して4未満であれば、前記特別図柄用保留球数に前記始動入賞口スイッチで検出された遊技球検出数1が加算される(S140−3)。続いて、特別図柄関係乱数取得処理(S140−4)が行われ、その後にこの始動入賞口スイッチ検出処理(S140)が終了する。前記特別図柄関係乱数取得処理(S140−4)では、前記RAMに記憶されている特別図柄関係の更新乱数が取得され、現在の特別図柄用保留球数と対応するRAMアドレスに取得乱数がセーブ(記憶)される。ここで取得される乱数は、大当たり当否判定用乱数、大当たり図柄乱数、リーチ乱数、特別図柄データ乱数、演出乱数である。なお、現在の特別図柄用保留球数と対応するRAMアドレスに取得乱数がセーブされるとは、例えば現在の特別図柄用保留球数が1の場合には特別図柄用保留球数1と対応するRAMアドレスに取得乱数がセーブされ、特別図柄用保留球数が2の場合には特別図柄用保留球数2と対応するRAMアドレスに取得乱数がセーブされることを意味する。   In the start winning opening switch detection process (S140), as shown in FIG. 10, first, whether or not a game ball has won the start winning opening 42, that is, if there is a game ball entering the start winning opening 42 and It is determined whether or not a game ball has been detected by the start winning opening detection switch (S140-1). If the winning winning opening 42 has not been won, the start winning opening switch detection process (S140) is terminated. On the other hand, if the winning winning opening 42 has been won, it is then confirmed whether the number of reserved balls for special symbols stored in the RAM of the main control board 200 is four or more (S140-2). ). If the number of reserved balls for the special symbol is 4 or more, the start winning port switch detection process (S140) is terminated. If the number of reserved balls for the special symbol is less than 4, the start winning port switch is set to the number of reserved balls for the special symbol. The game ball detection number 1 detected in (1) is added (S140-3). Subsequently, a special symbol-related random number acquisition process (S140-4) is performed, and then the start winning a prize opening switch detection process (S140) ends. In the special symbol related random number acquisition process (S140-4), an updated random number related to the special symbol stored in the RAM is acquired, and the acquired random number is saved in the RAM address corresponding to the current number of reserved balls for special symbols ( Remembered). The random numbers acquired here are a jackpot winning random number, a jackpot symbol random number, a reach random number, a special symbol data random number, and a production random number. Note that the acquired random number is saved in the RAM address corresponding to the current number of reserved balls for special symbols, for example, when the number of reserved balls for special symbols is 1, this corresponds to the number of reserved balls for special symbols 1. If the acquired random number is saved in the RAM address, and the number of reserved balls for special symbol is 2, it means that the acquired random number is saved in the RAM address corresponding to the number of reserved balls for special symbol 2.

普通動作処理(S150)では、前記更新されてRAMに記憶されている普通図柄当たり判定・普通図柄決定乱数が取得されて、小当たり(普通図柄当たり)の判定や普通図柄の変動、停止、始動入賞口42の開閉等、普通図柄に関する処理が行われるが、本発明を理解する上で重要ではないため、詳細な説明を省略する。   In the normal operation process (S150), the normal symbol determination / normal symbol determination random number stored in the RAM after being updated is obtained, and the small hit (per normal symbol) determination, normal symbol variation, stop, start Although processing related to normal symbols such as opening / closing of the winning opening 42 is performed, it is not important for understanding the present invention, so detailed description thereof will be omitted.

特別動作処理(S160)では、図11に示すように、まず特別外れ図柄作成処理(S160−1)が行われる。特別外れ図柄作成処理(S160−1)では、図12に示すように、前記始動入賞口スイッチ検出処理(S140)において取得されてRAMに記憶されている特別図柄データ1のアドレス値が格納元アドレス値にセットされ(S160−1−1)、続いて、前記始動入賞口スイッチ検出処理(S140)において取得されて前記RAMに記憶されている特別図柄データ3が判定値としてロードされ(S160−1−2)、前記判定値としての特別図柄データ3の乱数と前記格納元アドレス値に記憶されている特別図柄データ1の乱数が一致するか否か判断される(S160−1−3)。一致すればこの特別外れ図柄作成処理(S160−1)が終了して特別外れ図柄データが更新されず、一致しない場合には、前記RAMにおける特別外れ図柄のデータ格納先アドレス値と、特別外れ図柄として転送される特別図柄データ1〜3のアドレス値がセットされ(S160−1−4)、続いて前記特別図柄データ1〜3の乱数が前記特別外れ図柄のデータ格納先に転送されて特別外れ図柄1〜3として格納されることにより特別外れ図柄データが更新され(S160−1−5)、その後にこの特別外れ図柄作成処理(S160−1)が終了する。なお、特別外れ図柄1は当否判定結果が外れ時に前記特別図柄表示部11で停止表示される左特別図柄、特別外れ図柄2は当否判定結果が外れ時に前記特別図柄表示部11で停止表示される中特別図柄、特別外れ図柄3は当否判定結果が外れ時に前記特別図柄表示部11で停止表示される右特別図柄に対応する。   In the special operation process (S160), as shown in FIG. 11, first, a special out symbol creation process (S160-1) is performed. In the special symbol creation process (S160-1), as shown in FIG. 12, the address value of the special symbol data 1 acquired in the start winning a prize opening switch detection process (S140) and stored in the RAM is stored as the storage source address. Is set to a value (S160-1-1), and then the special symbol data 3 acquired in the start winning a prize opening switch detection process (S140) and stored in the RAM is loaded as a determination value (S160-1). -2), it is determined whether or not the random number of the special symbol data 3 as the determination value matches the random number of the special symbol data 1 stored in the storage source address value (S160-1-3). If there is a match, the special out symbol design processing (S160-1) is completed and the special out symbol data is not updated. If they do not match, the data storage destination address value of the special out symbol in the RAM and the special out symbol are stored. As a result, the address values of the special symbol data 1 to 3 transferred are set (S160-1-4), and then the random numbers of the special symbol data 1 to 3 are transferred to the data storage destination of the special symbol data for special failure. The special out symbol data is updated by storing as symbols 1 to 3 (S160-1-5), and then the special out symbol creating process (S160-1) is finished. The special symbol 1 is stopped and displayed on the special symbol display unit 11 when the result of the determination is wrong, and the special symbol 2 is stopped and displayed on the special symbol display unit 11 when the result of the determination is wrong. The middle special symbol and the special off symbol 3 correspond to the right special symbol that is stopped and displayed on the special symbol display unit 11 when the result of the determination of the validity is lost.

前記特別動作処理(S160)では、図11に示すように、前記特別外れ図柄作成処理(S160−1)の後に特別動作ステータスが1〜4の何れであるか判断される(S160−2〜160−4)。前記特別動作ステータスが1の場合には特別図柄待機処理(S160−5)が行われ、それに対して前記特別動作ステータスが2の場合には特別図柄変動処理(S160−6)が行われ、前記特別動作ステータスが3の場合には特別図柄確定処理(S160−7)が行われ、前記特別動作ステータスが4の場合には特別電動役物処理(S160−8)が行われる。   In the special operation process (S160), as shown in FIG. 11, it is determined which of the special operation statuses is 1 to 4 after the special outlier symbol creation process (S160-1) (S160-2 to 160). -4). When the special operation status is 1, a special symbol standby process (S160-5) is performed. On the other hand, when the special operation status is 2, a special symbol variation process (S160-6) is performed. When the special operation status is 3, special symbol confirmation processing (S160-7) is performed, and when the special operation status is 4, special electric accessory processing (S160-8) is performed.

前記特別図柄待機処理(S160−5)では、図13に示すように、前記特別図柄用保留球数が0か否か判断され(S160−5−1)、特別図柄用保留球数が0の場合には前記特別図柄表示部11が特別図柄の変動中ではない待機画面中か否か判断され(S160−5−7)、待機画面中であれば、この特別図柄待機処理(S160−5)が終了し、一方、待機画面中ではない場合には前記特別図柄表示部11を待機画面にする設定処理が行われ(S160−5−8)、その後にこの特別図柄待機処理(S160−5)が終了する。   In the special symbol standby process (S160-5), as shown in FIG. 13, it is determined whether or not the number of reserved balls for special symbols is 0 (S160-5-1), and the number of reserved balls for special symbols is 0. In this case, it is determined whether or not the special symbol display unit 11 is on a standby screen where the special symbol is not changing (S160-5-7). If the special symbol display unit 11 is on the standby screen, this special symbol standby process (S160-5). On the other hand, if the standby screen is not displayed, the special symbol display unit 11 is set to the standby screen (S160-5-8), and then the special symbol standby processing (S160-5). Ends.

それに対して前記S160−5−1で特別図柄用保留球数が0ではないと判断された場合には、特別図柄大当たり判定処理(S160−5−2)が行われる。特別図柄大当たり判定処理(S160−5−2)では、図14に示すように、まず、前記主制御基板(主制御回路)200のRAMに記憶されている前記更新大当たり当否判定用乱数が判定値としてロードされる(160−5−2−1)と共に、前記高確率時及び低確率時における大当たり成立数値を定めた大当たり判定値テーブルが格納されているRAMのアドレスがセットされる(S160−5−2−2)。続いて現在確変中(高確率状態中)か否かが判断される(S160−5−2−3)。前記確変中か否かは、前記主制御基板(主制御回路)200に設けられている確変フラグがON(高確率状態)かOFF(低確率状態)かによって判断される。前記確変中の場合には、高確率状態時における大当たり成立数値と前記ロードされた大当たり当否判定用乱数が一致するか否かにより大当たりか否か判断され(S160−5−2−4)、一方、確変中ではない、すなわち低確率状態時には、低確率状態時における大当たり成立数値と前記ロードされた大当たり当否判定用乱数が一致するか否かにより大当たりか否か判断され(S160−5−2−5)、一致すれば大当たりと判断されて、前記主制御基板(主制御回路)200に設けられている大当たりフラグがONにセットされる(S160−5−2−6)。その後、この特別図柄大当たり判定処理(S160−5−2)が終了する。なお、前記S160−5−2−4あるいはS160−5−2−5で大当たりではないと判断されると、大当たりフラグをONにすることなく、この特別図柄大当たり判定処理(S160−5−2)が終了する。   On the other hand, if it is determined in S160-5-1 that the number of reserved balls for special symbols is not 0, special symbol jackpot determination processing (S160-5-2) is performed. In the special symbol jackpot determination process (S160-5-2), as shown in FIG. 14, first, the updated jackpot determination random number stored in the RAM of the main control board (main control circuit) 200 is determined as the determination value. Is loaded (160-5-2-1), and the address of the RAM storing the jackpot determination value table defining the jackpot value at the time of high probability and low probability is set (S160-5). -2-2). Subsequently, it is determined whether or not the current probability change is in progress (high probability state) (S160-5-2-3). Whether or not the probability change is in progress is determined depending on whether a probability change flag provided in the main control board (main control circuit) 200 is ON (high probability state) or OFF (low probability state). When the probability change is in progress, it is determined whether or not the jackpot is based on whether or not the jackpot value in the high probability state matches the loaded jackpot determination random number (S160-5-2-4). In the low probability state, it is determined whether or not the jackpot is based on whether or not the jackpot value in the low probability state matches the loaded jackpot determination random number (S160-5-2-2). 5) If they match, it is determined that the game is a big hit, and the big win flag provided in the main control board (main control circuit) 200 is set to ON (S160-5-2-6). Thereafter, the special symbol jackpot determination process (S160-5-2) ends. If it is determined in S160-5-2-4 or S160-5-2-5 that there is no big hit, this special symbol big hit determination process (S160-5-2) without turning on the big hit flag. Ends.

前記特別図柄大当たり判定処理(S160−5−2)の後、特別図柄選択処理(S160−5−3)が行われる。特別図柄選択処理(S160−5−3)では、図15に示すように、前記大当たりフラグがON(大当たり)か否か判断され(S160−5−3−1)、大当たりフラグがON(大当たり)の場合には、前記大当たり図柄乱数に基づく図柄が、前記特別図柄表示部11で停止表示する大当たり図柄としてセットされ(S160−5−3−2)、その後にこの特別図柄選択処理(S160−5−3)が終了する。   After the special symbol jackpot determination process (S160-5-2), a special symbol selection process (S160-5-3) is performed. In the special symbol selection process (S160-5-3), as shown in FIG. 15, it is determined whether or not the big hit flag is ON (big hit) (S160-5-3-1), and the big hit flag is ON (big hit). In this case, a symbol based on the jackpot symbol random number is set as a jackpot symbol to be stopped and displayed on the special symbol display unit 11 (S160-5-3-2), and then this special symbol selection process (S160-5) -3) is completed.

一方、大当たりフラグがOFF(外れ)の場合には、前記始動入賞口スイッチ検出処理(S140)で取得されて前記主制御基板(主制御回路)200のRAMに記憶されているリーチ乱数がロードされて、前記リーチ成立数値と一致するか否か確認され(S160−5−3−4)、一致すればリーチ有りとなり、前記始動入賞口スイッチ検出処理(S140)で取得されて前記主制御基板(主制御回路)200のRAMに記憶されている特別図柄データ1が前記特別図柄表示部11で停止表示される左右の特別図柄としてセットされ(S160−5−3−5)、続いて特別図柄データ1に1が加算され(S160−5−3−6)、加算後のものが前記特別図柄表示部11で停止表示される中特別図柄としてセットされる(S160−5−3−7)。その後、この特別図柄選択処理(S160−5−3)が終了する。   On the other hand, when the jackpot flag is OFF (disconnected), the reach random number acquired in the start winning a prize opening switch detection process (S140) and stored in the RAM of the main control board (main control circuit) 200 is loaded. It is confirmed whether or not it matches the reach establishment value (S160-5-3-4), and if it matches, the reach is present, and is acquired in the start winning a prize opening switch detection process (S140) and the main control board ( The special symbol data 1 stored in the RAM of the main control circuit 200 is set as the left and right special symbols to be stopped and displayed on the special symbol display unit 11 (S160-5-3-5), and then the special symbol data 1 is added to 1 (S160-5-3-6), and the added one is set as a medium special symbol that is stopped and displayed on the special symbol display unit 11 (S160-5-3). 7). Thereafter, the special symbol selection process (S160-5-3) is completed.

それに対して前記ロードされたリーチ乱数がリーチ成立数値と一致しない場合、すなわちリーチ無しと判断された場合には、前記特別外れ図柄作成処理(S160−1)において作成された特別外れ図柄1〜3のセット(格納)されているアドレス値が、格納元アドレス値としてセットされ(S160−5−3−8)、続いて格納先アドレス値として特別停止図柄1〜3のアドレスがセットされ(S160−5−3−9)、それぞれの格納元アドレスから対応する格納先アドレスにデータが転送され(S160−5−3−10)、その後にこの特別図柄選択処理(S160−5−3)が終了する。なお、特別停止図柄1は前記特別図柄表示部11で停止表示される左特別図柄、特別停止図柄2は前記特別図柄表示部11で停止表示される中特別図柄、特別停止図柄3は前記特別図柄表示部11で停止表示される右特別図柄に対応する。   On the other hand, if the loaded reach random number does not match the reach establishment value, that is, if it is determined that there is no reach, the special out symbol 1 to 3 created in the special out symbol creation process (S160-1). Is set as the storage source address value (S160-5-3-8), and then the special stop symbols 1 to 3 are set as the storage destination address values (S160-). 5-3-9), the data is transferred from the respective storage source addresses to the corresponding storage destination addresses (S160-5-3-10), and then this special symbol selection process (S160-5-3) ends. . The special stop symbol 1 is the left special symbol that is stopped and displayed on the special symbol display unit 11, the special stop symbol 2 is the middle special symbol that is stopped and displayed on the special symbol display unit 11, and the special stop symbol 3 is the special symbol. This corresponds to the right special symbol that is stopped and displayed on the display unit 11.

前記特別図柄選択処理(S160−5−3)の次に行われる特別図柄変動パターン作成処理(S160−5−4)では、図16に示すように、まず大当たりフラグがONにセットされているか確認され(S160−5−4−1)、大当たりフラグがONの場合は第1変動パターンテーブルによるパターンが選択され(S160−5−4−2)、一方、大当たりフラグがOFFの場合は第2変動パターンテーブルによるパターンが選択され(S160−5−4−3)、その後にその他の処理(S160−5−4−4)が行われ、この特別図柄変動パターン作成処理(S160−5−4)が終了する。前記第1及び第2変動テーブルパターンには、変動時間が異なる複数のパターンがそれぞれ設けられ、また前記複数のパターンにはそれぞれ所定範囲の演出乱数値が設定されている。前記第1変動パターンテーブル及び第2変動パターンテーブルからのパターンの選択は、前記演出乱数用カウンタから取得された演出乱数値と、前記各パターンに設定されている演出乱数値と対比して、一致するパターンが選択される。   In the special symbol variation pattern creation processing (S160-5-4) performed next to the special symbol selection processing (S160-5-3), as shown in FIG. 16, first, it is confirmed whether the big hit flag is set to ON. (S160-5-4-1), when the big hit flag is ON, the pattern according to the first fluctuation pattern table is selected (S160-5-4-2), while when the big hit flag is OFF, the second fluctuation A pattern based on the pattern table is selected (S160-5-4-3), after which other processing (S160-5-4-4) is performed, and this special symbol variation pattern creation processing (S160-5-4) is performed. finish. Each of the first and second variation table patterns is provided with a plurality of patterns having different variation times, and an effect random number value in a predetermined range is set for each of the plurality of patterns. The selection of the pattern from the first variation pattern table and the second variation pattern table matches the rendering random number value acquired from the rendering random number counter and the rendering random number value set for each pattern. The pattern to be selected is selected.

前記特別図柄変動パターン作成処理(S160−5−4)に次いで、特別図柄乱数シフト処理(S160−5−5)が行われる。この特別図柄乱数シフト処理(S160−5−5)では、前記RAMの特別図柄用保留球数のデータ記憶領域において、ロード(読み出し)順位一位のアドレスの記憶領域に記憶されていた特別図柄用保留球数のデータが、先の処理によりロードされて空席となることに起因して、ロード順位が二位以降のアドレスに記憶されている特別図柄用保留球数のデータについて、ロード順位を一つずつ繰り上げるアドレスのシフトが行われる。具体的には、図17に示すように、まず、前記主制御基板(主制御回路)200のRAMに記憶されている前記特別図柄用保留球数から1減算(例えば保留球数2のものは1にされ、3のものは2にされる等)され(S160−5−5−1)、次に各保留球数に対応するデータが各保留球数から1減算した保留球数のRAMアドレスにシフトされ(S160−5−5−2)、続いて最上位(ロード順位が最後、本実施例では4個目)の特別図柄用保留球数に対応するRAMアドレスに0がセットされる(S160−5−5−3)。   Following the special symbol variation pattern creation process (S160-5-4), a special symbol random number shift process (S160-5-5) is performed. In this special symbol random number shift process (S160-5-5), in the data storage area for the number of reserved balls for special symbols in the RAM, for special symbols stored in the storage area of the address with the highest load (reading) order. Due to the fact that the data on the number of reserved balls is loaded and vacant due to the previous processing, the loading order of the data on the number of reserved balls for special symbols stored at the second and subsequent addresses is the same. The address is shifted up one by one. Specifically, as shown in FIG. 17, first, 1 is subtracted from the number of reserved balls for special symbols stored in the RAM of the main control board (main control circuit) 200 (for example, the number of reserved balls is 2). 1 is set, 3 is set to 2, etc.) (S160-5-5-1), and the RAM address of the number of reserved balls obtained by subtracting 1 from the number of each retained ball is then stored. (S160-5-5-2), and then, 0 is set to the RAM address corresponding to the number of reserved symbols for the special symbol (the last in the loading order, the fourth in this embodiment) ( S160-5-5-3).

前記特別図柄乱数シフト処理(S160−5−5)に次いで、特別図柄変動開始処理(S160−5−6)が行われる。特別図柄変動開始処理(S160−5−6)では、特別動作ステータスが2に設定されると共にその他特別図柄の変動開始に必要な処理が行われる。前記特別図柄変動開始処理(S160−5−6)の後に、前記特別図柄待機処理(S160−5)が終了する。   Following the special symbol random number shift process (S160-5-5), a special symbol variation start process (S160-5-6) is performed. In the special symbol variation start process (S160-5-6), the special operation status is set to 2 and other processing necessary for starting the variation of the special symbol is performed. After the special symbol variation start process (S160-5-6), the special symbol standby process (S160-5) ends.

前記特別動作ステータスが2の場合に行われる特別図柄変動処理(S160−6)では図18に示すように、まず特別図柄の変動時間が終了したか否か判断され(S160−6−1)、変動時間が終了していなければこの特別図柄変動処理(S160−6)が終了する。一方、変動時間が終了していれば変動停止図柄用のテーブルがセットされる(S160−6−2)と共に、変動停止図柄のデータが格納され(SS160−6−3)、続いて特別動作ステータスが3にセットされ(S160−6−4)、その他必要な処理(S160−6−5)が行われた後に、この特別図柄変動処理(S160−6)が終了する。   In the special symbol change process (S160-6) performed when the special operation status is 2, as shown in FIG. 18, it is first determined whether or not the special symbol change time has ended (S160-6-1). If the variation time has not ended, the special symbol variation process (S160-6) is terminated. On the other hand, if the variation time is over, a variation stop symbol table is set (S160-6-2) and variation stop symbol data is stored (SS160-6-3), followed by a special operation status. Is set to 3 (S160-6-4), and after other necessary processing (S160-6-5) is performed, the special symbol variation processing (S160-6) is completed.

前記特別動作ステータスが3の場合に行われる特別図柄確定処理(S160−7)では図19に示すように、まず大当たりフラグがONか否か、すなわち大当たりか否か判断される(S160−7−1)。大当たりフラグがON、すなわち大当たりの場合には、ラウンドカウンタがセットされ(S160−7−2)、特別動作ステータスが4にセットされた(S160−7−3)後、この特別図柄確定処理(S160−7)が終了する。一方、大当たりフラグがOFF、すなわち外れの場合には、特別動作ステータスが1にセットされた(S160−7−4)後、この特別図柄確定処理(S160−7)が終了する。   In the special symbol confirmation process (S160-7) performed when the special operation status is 3, as shown in FIG. 19, first, it is determined whether or not the big hit flag is ON, that is, whether or not the big hit flag (S160-7-). 1). When the jackpot flag is ON, that is, when the jackpot is big, the round counter is set (S160-7-2), the special operation status is set to 4 (S160-7-3), and this special symbol confirmation processing (S160). -7) ends. On the other hand, if the jackpot flag is OFF, that is, it is off, the special operation status is set to 1 (S160-7-4), and then the special symbol confirmation process (S160-7) ends.

前記特別動作ステータスが4の場合に行われる特別電動役物処理(S160−8)では、図20及び図21に示すように、まず確変フラグがOFFにリセットされた(S160−8−1)後に、大当たり終了フラグがON(大当たり遊技終了)か否か判断される(S160−8−2)。そして、大当たり終了フラグがONではない、すなわち大当たり遊技終了ではない場合には現在大入賞口15が開放中か否か判断され(S160−8−3)、開放中ではなく閉鎖中の場合には大入賞口15の開放時間か否か判断される(SS160−8−4)。大入賞口15の開放時間の場合には大入賞口の開放処理が行われて(S160−8−5)、その後にこの特別電動役物処理(S160−8)が終了する。それに対して大入賞口15の開放時間となっていないときには、そのままこの場合この特別電動役物処理(S160−8)が終了する。   In the special electric accessory processing (S160-8) performed when the special operation status is 4, as shown in FIGS. 20 and 21, first, the probability variation flag is reset to OFF (S160-8-1). Then, it is determined whether or not the jackpot end flag is ON (the jackpot game end) (S160-8-2). When the jackpot end flag is not ON, that is, when the jackpot game is not ended, it is determined whether or not the big prize opening 15 is currently open (S160-8-3). It is determined whether or not it is the opening time of the big prize opening 15 (SS160-8-4). In the case of the opening time of the special winning opening 15, the opening process of the special winning opening is performed (S160-8-5), and then the special electric accessory processing (S160-8) is finished. On the other hand, when it is not the opening time of the special winning opening 15, in this case, the special electric accessory processing (S160-8) is finished as it is.

一方、前記S160−8−3で大入賞口15が開放中と判断されると、大入賞口15に10個遊技球が入賞(S160−8−6)、若しくはラウンド終了時間(本実施例では30秒)経過(S160−8−7)の何れかであるか否か判断され、何れでもない場合にはそのままこの特別電動役物処理(S160−8)が終了し、それに対して大入賞口15に10個遊技球が入賞、若しくはラウンド終了時間経過の何れかである場合には、大入賞口閉鎖処理(S160−8−8)とラウンドカウンタの値から1減算する処理(S160−8−9)が行われる。なお、前記大入賞口閉鎖処理(S160−8−8)では、大入賞口閉鎖のコマンドが前記サブ制御基板206へも送信されるように出力バッファにセットされる。続いて、ラウンドカウンタが0か否か判断され(S160−8−10)、ラウンドカウンタが0ではない場合には、そのままこの特別電動役物処理(S160−8)が終了し、それに対してラウンドカウンタが0の場合には、大当たり終了処理(S160−8−11)が行われ、前記RAMの特別図柄用保留球数記憶領域に記憶されている大当たり乱数データが、大当たり終了コマンドと共に前記サブ制御基板206へ送信されるように出力バッファにセットされる。その後、大当たり終了フラグがONにされ(S160−8−12)、この特別電動役物処理(S160−8)が終了する。   On the other hand, if it is determined in S160-8-3 that the big prize opening 15 is open, ten game balls are won in the big prize opening 15 (S160-8-6) or the round end time (in this embodiment). 30 seconds) is determined (S160-8-7), and if it is none, the special electric accessory processing (S160-8) is terminated as it is, and a special prize opening is received. In the case where 10 game balls are won in 15 or the end of the round end time has elapsed, the special winning opening closing process (S160-8-8) and the process of subtracting 1 from the value of the round counter (S160-8-) 9) is performed. In the special winning opening closing process (S160-8-8), the special winning opening closing command is set in the output buffer so as to be transmitted to the sub-control board 206 as well. Subsequently, it is determined whether or not the round counter is 0 (S160-8-10). If the round counter is not 0, the special electric accessory processing (S160-8) is finished as it is, and the round counter is processed. When the counter is 0, a jackpot end process (S160-8-11) is performed, and the jackpot random number data stored in the special symbol reserved ball number storage area of the RAM is stored together with the jackpot end command together with the sub-control. It is set in the output buffer so as to be transmitted to the substrate 206. Thereafter, the jackpot end flag is turned ON (S160-8-12), and the special electric accessory processing (S160-8) is ended.

それに対し、前記S160−8−2で大当たり終了フラグがON、すなわち大当たり終了と判断されると、大当たり終了フラグをOFFにセットする処理(S160−8−13)と、大当たりフラグをOFFにする処理(S160−8−14)が行われ、その後に停止図柄が確変図柄(本実施例では奇数のぞろ目)か否か判断される(S160−8−15)。そして、確変図柄の場合には、確変フラグがONにされる(S160−8−16)と共に、特別動作ステータスが1にセットされ(S160−8−17)、一方、停止図柄が確変図柄とは異なる場合には前記確変フラグをONにする処理(S160−8−16)をジャンプして特別動作ステータスが1にセットされる(S160−8−17)。その後、この特別電動役物処理(S160−8)が終了する。
保留球数処理(S170)では、図22に示すように保留球数がロードされ(S170−1)、保留球数が出力バッファにセットされる(S170−2)。
On the other hand, when it is determined in S160-8-2 that the jackpot end flag is ON, that is, when the jackpot end flag is determined, the process of setting the jackpot end flag to OFF (S160-8-13) and the process of turning the jackpot flag off. (S160-8-14) is performed, and then it is determined whether or not the stop symbol is a probabilistic symbol (an odd number of eyes in this embodiment) (S160-8-15). In the case of the probability variation symbol, the probability variation flag is turned ON (S160-8-16) and the special operation status is set to 1 (S160-8-17), while the stop symbol is the probability variation symbol. If they are different, the process of turning on the probability variation flag (S160-8-16) is jumped and the special operation status is set to 1 (S160-8-17). Thereafter, the special electric accessory processing (S160-8) is completed.
In the reserved ball number processing (S170), the reserved ball number is loaded (S170-1) as shown in FIG. 22, and the reserved ball number is set in the output buffer (S170-2).

その他の処理(S180)では、遊技に必要なその他の様々な処理が行われるが、本発明で特に関わりのない処理についての説明は省略する。   In the other processing (S180), various other processing necessary for the game is performed, but description of processing that is not particularly relevant in the present invention is omitted.

前記サブ制御基板(従制御基板、サブ制御回路)206が行うサブ制御処理Jでは、前記サブ制御基板206のCPU(従制御手段)は、前記遊技機1の電源オンの後パワーオンリセット処理が実行され前記リセット回路(リセット信号発生手段)253からリセット信号がCPUのリセット端子に入力されると、RAMに記憶されている制御プログラム(制御手順)の実行を開始し、図23に示すように、まず、サブ制御基板206の初期設定処理(初期制御手順、S200)等が行われるメインプログラムを実行し、サブ制御処理におけるメインプログラムの最終処理においてループ処理が行われる。前記ループ処理を行っている間に、前記主制御基板200から制御信号が送信されてきた時にはINT割込処理(S300)により強制的に割り込みが行われ、制御信号(コマンド)を受信し、記憶手段であるROMに記憶する処理が行われる。また、前記ループ処理が行われている間には、一定時間毎(本実施例では10ms毎)にタイマ割込処理(S400)が行われる。   In the sub control process J performed by the sub control board (sub control board, sub control circuit) 206, the CPU (sub control means) of the sub control board 206 performs a power-on reset process after the gaming machine 1 is powered on. When the reset signal is input from the reset circuit (reset signal generating means) 253 to the reset terminal of the CPU, execution of the control program (control procedure) stored in the RAM is started, as shown in FIG. First, a main program in which an initial setting process (initial control procedure, S200) of the sub control board 206 is performed is executed, and a loop process is performed in the final process of the main program in the sub control process. When a control signal is transmitted from the main control board 200 during the loop process, an interrupt is forcibly performed by the INT interrupt process (S300), and the control signal (command) is received and stored. Processing to be stored in the ROM as means is performed. Further, while the loop process is being performed, a timer interrupt process (S400) is performed at regular time intervals (every 10 ms in this embodiment).

前記初期設定処理(S200)は、前記サブ制御基板206における定数設定、CPUの設定、SIO、PIO、CTCの設定等が行われる。   In the initial setting process (S200), constant setting, CPU setting, SIO, PIO, CTC setting and the like in the sub-control board 206 are performed.

割込禁止処理(S210)では、10msごとのタイマ割込処理(S400)が割込許可となるまで割り込みを行わないようにする。   In the interrupt prohibition process (S210), the interrupt is not performed until the timer interrupt process (S400) every 10 ms is permitted.

カウンタ更新処理(S220)では、サブ制御基板206に設けられているカウンタを1加算して更新する。なお、1加算により各カウンタの設定上限値を超えた場合、カウンタの値は初期値に戻る。   In the counter update process (S220), the counter provided on the sub control board 206 is updated by adding 1. When the set upper limit value of each counter is exceeded by adding 1, the counter value returns to the initial value.

割込許可処理(S230)では、10msごとのタイマ割込処理(S400)を許可する。   In the interrupt permission process (S230), the timer interrupt process (S400) every 10 ms is permitted.

INT割込処理(S300)では、前記主制御基板200から送信されたコマンドを受信する。   In the INT interrupt process (S300), a command transmitted from the main control board 200 is received.

タイマ割込処理(S400)では、図24に示すように、サブ制御コマンド受信処理(S401)、コマンド解析処理(S402)、各制御基板へのコマンド送信処理(S403)、その他の処理(S404)が行われる。   In the timer interrupt process (S400), as shown in FIG. 24, the sub-control command reception process (S401), the command analysis process (S402), the command transmission process to each control board (S403), and other processes (S404) Is done.

サブ制御コマンド受信処理(S401)では、前記主制御基板200から受信した制御信号(コマンド)を作業用にロードする。   In the sub-control command reception process (S401), the control signal (command) received from the main control board 200 is loaded for work.

コマンド解析処理(S402)では、前記主制御基板200から受信した制御信号を解析して、それぞれの制御基板(表示制御基板210や音声制御基板220等)へのコマンドを作成する。   In the command analysis process (S402), the control signal received from the main control board 200 is analyzed to create a command for each control board (display control board 210, voice control board 220, etc.).

各制御基板へのコマンド送信処理(S403)では、前記コマンド解析処理(S402)で作成したコマンドを各基板(表示制御基板210や音声制御基板220等)へ出力する処理を行う。   In the command transmission process (S403) to each control board, a process of outputting the command created in the command analysis process (S402) to each board (display control board 210, voice control board 220, etc.) is performed.

その他の処理(S404)では、遊技機1において必要な様々な処理が実行されるが、本発明に関わりのない処理については割愛する。   In other processes (S404), various processes necessary for the gaming machine 1 are executed, but processes that are not related to the present invention are omitted.

前記表示制御基板(副従制御基板、表示制御回路)210のCPU(副従制御手段)が行う表示制御処理Kについて説明する。前記表示制御基板210のCPU(副従制御手段)は、前記遊技機1の電源オンの後パワーオンリセット処理が実行され、前記リセット回路(リセット信号発生手段)253からリセット信号がCPUのリセット端子に入力されると、ROMに記憶されている制御プログラム(制御手順)の実行を開始する。表示制御処理Kは、図25に示すように、まず、表示制御基板210の初期設定処理(初期制御手順、S500)等が行われるメインプログラムを実行し、メインプログラムの最終処理においてループ処理が行われる。前記ループ処理を行っている間に、前記サブ制御基板(従制御基板)206から制御信号が送信されてきた時にはINT割込処理(S600)により強制的に割り込みが行われ、制御信号(コマンド)を受信し、記憶手段であるRAMに記憶する処理が行われる。また、前記ループ処理が行われている間には、一定時間毎(本実施例では10ms毎)にタイマ割込処理(S700)が行われる。   A display control process K performed by the CPU (secondary control means) of the display control board (secondary control board, display control circuit) 210 will be described. The CPU (secondary slave control means) of the display control board 210 performs a power-on reset process after the gaming machine 1 is turned on, and a reset signal is sent from the reset circuit (reset signal generating means) 253 to the reset terminal of the CPU. Is input, the execution of the control program (control procedure) stored in the ROM is started. As shown in FIG. 25, the display control process K first executes a main program in which an initial setting process (initial control procedure, S500) of the display control board 210 is performed, and a loop process is performed in the final process of the main program. Is called. When a control signal is transmitted from the sub-control board (secondary control board) 206 during the loop process, an interrupt is forcibly performed by the INT interrupt process (S600), and the control signal (command) Is received and stored in the RAM which is the storage means. In addition, while the loop process is being performed, a timer interrupt process (S700) is performed at regular intervals (every 10 ms in the present embodiment).

初期設定処理(S500)では、前記表示制御基板210における定数設定、CPUの設定、SIO、PIO、CTCの設定等が行われる。電源投入時のみに必要な処理については、最初の1巡目のみに実行され、その後は実行されないが、周知であるので詳細は省略する。   In the initial setting process (S500), constant setting, CPU setting, SIO, PIO, CTC setting and the like on the display control board 210 are performed. The processing that is necessary only when the power is turned on is executed only in the first round and is not executed after that. However, since it is well known, the details are omitted.

割込禁止処理(S510)では、10msごとのタイマ割込処理(S700)が割込許可となるまで割り込みを行わないようにする。   In the interrupt prohibition process (S510), an interrupt is not performed until the timer interrupt process (S700) every 10 ms is permitted.

カウンタ更新処理(S520)では、前記表示制御基板210に設けられているカウンタを1加算して更新する。なお、1加算により各カウンタの設定上限値を超えた場合、カウンタの値は初期値に戻る。   In the counter update process (S520), the counter provided in the display control board 210 is incremented by 1 and updated. When the set upper limit value of each counter is exceeded by adding 1, the counter value returns to the initial value.

割込許可処理(S530)では、10msごとのタイマ割込処理(S700)を許可する。   In the interrupt permission process (S530), the timer interrupt process (S700) every 10 ms is permitted.

INT割込処理(S600)では、前記サブ制御基板206から送信されたコマンドを受信する。   In the INT interrupt process (S600), a command transmitted from the sub-control board 206 is received.

タイマ割込処理(S700)では、図26に示すように、表示制御コマンド受信処理(S701)、コマンド解析処理(S702)、表示処理(S703)、その他の処理(S704)が行われる。   In the timer interrupt process (S700), as shown in FIG. 26, a display control command reception process (S701), a command analysis process (S702), a display process (S703), and other processes (S704) are performed.

表示制御コマンド受信処理(S701)では、前記サブ制御基板206から受信した制御信号(コマンド)を作業用にロードする。   In the display control command reception process (S701), the control signal (command) received from the sub-control board 206 is loaded for work.

コマンド解析処理(S702)では、前記サブ制御基板206から受信した制御信号を解析して、前記表示装置10を作動させるためのデータを作成する。   In the command analysis process (S702), the control signal received from the sub control board 206 is analyzed, and data for operating the display device 10 is created.

表示処理(S703)では、前記コマンド解析処理(S702)で作成したデータを前記表示装置10のドライバ回路等に出力し、前記表示装置10の制御を行う。   In the display process (S703), the data created in the command analysis process (S702) is output to the driver circuit of the display device 10 and the display device 10 is controlled.

その他の処理(S704)では、遊技機1において必要な様々な処理が実行されるが、本発明に関わりのない処理については割愛する。   In other processes (S704), various processes necessary for the gaming machine 1 are executed, but processes that are not related to the present invention are omitted.

前記音声制御基板(副従制御基板、音声制御回路)220のCPU(副従制御手段)が行う音声制御処理Pについて説明する。前記音声制御基板220のCPU(副従制御手段)は、前記遊技機1の電源オンの後パワーオンリセット処理が実行され、前記リセット回路(リセット信号発生手段)253からリセット信号がCPUのリセット端子に入力されると、ROMに記憶されている制御プログラム(制御手順)の実行を開始する。音声制御処理Pは、図27に示すように、まず、音声制御基板220の初期設定処理(初期制御手順(S800))等が行われるメインプログラムを実行し、メインプログラムの最終処理においてループ処理が行われる。前記ループ処理を行っている間に、前記サブ制御基板(従制御基板)206から制御信号が送信されてきた時にはINT割込処理(S900)により強制的に割り込みが行われ、制御信号(コマンド)を受信し、記憶手段であるRAMに記憶する処理が行われる。また、前記ループ処理が行われている間には、一定時間毎(本実施例では10ms毎)にタイマ割込処理(S910)が行われる。   The voice control processing P performed by the CPU (secondary slave control means) of the voice control board (secondary slave control board, voice control circuit) 220 will be described. The CPU (secondary control means) of the sound control board 220 is subjected to a power-on reset process after the gaming machine 1 is turned on, and a reset signal is sent from the reset circuit (reset signal generating means) 253 to the reset terminal of the CPU. Is input, the execution of the control program (control procedure) stored in the ROM is started. As shown in FIG. 27, the audio control process P first executes a main program in which an initial setting process (initial control procedure (S800)) of the audio control board 220 is performed, and a loop process is performed in the final process of the main program. Done. When a control signal is transmitted from the sub control board (secondary control board) 206 during the loop process, an interrupt is forcibly performed by the INT interrupt process (S900), and the control signal (command) Is received and stored in the RAM which is the storage means. While the loop process is being performed, a timer interrupt process (S910) is performed at regular time intervals (every 10 ms in this embodiment).

初期設定処理(S800)では、前記音声制御基板220における定数設定、CPUの設定、SIO、PIO、CTCの設定等が行われる。電源投入時のみに必要な処理については、最初の1巡目のみに実行され、その後は実行されないが、周知であるので詳細は省略する。   In the initial setting process (S800), constant setting, CPU setting, SIO, PIO, CTC setting and the like in the voice control board 220 are performed. The processing that is necessary only when the power is turned on is executed only in the first round and is not executed after that. However, since it is well known, the details are omitted.

割込禁止処理(S810)では、10msごとのタイマ割込処理(S910)が割込許可となるまで割り込みを行わないようにする。   In the interrupt prohibition process (S810), the interrupt is not performed until the timer interrupt process (S910) every 10 ms is permitted.

カウンタ更新処理(S820)では、前記音声制御基板220に設けられているカウンタを1加算して更新する。なお、1加算により各カウンタの設定上限値を超えた場合、カウンタの値は初期値に戻る。   In the counter update process (S820), the counter provided on the voice control board 220 is incremented by one and updated. When the set upper limit value of each counter is exceeded by adding 1, the counter value returns to the initial value.

割込許可処理(S830)では、10msごとのタイマ割込処理(S910)を許可する。   In the interrupt permission process (S830), the timer interrupt process (S910) every 10 ms is permitted.

INT割込処理(S900)では、前記サブ制御基板206から送信されたコマンドを受信する。   In the INT interrupt process (S900), a command transmitted from the sub-control board 206 is received.

タイマ割込処理(S910)では、図28に示すように、音声制御コマンド受信処理(S911)、コマンド解析処理(S912)、音声処理(S703)、その他の処理(S914)が行われる。   In the timer interrupt process (S910), as shown in FIG. 28, a voice control command reception process (S911), a command analysis process (S912), a voice process (S703), and other processes (S914) are performed.

音声制御コマンド受信処理(S911)では、前記サブ制御基板206から受信した制御信号(コマンド)を作業用にロードする。   In the voice control command reception process (S911), the control signal (command) received from the sub-control board 206 is loaded for work.

コマンド解析処理(S912)では、前記サブ制御基板206から受信した制御信号を解析して、前記スピーカ38を作動させるためのデータを作成する。   In the command analysis process (S912), the control signal received from the sub-control board 206 is analyzed to generate data for operating the speaker 38.

音声処理(S913)では、前記コマンド解析処理(S912)で作成したデータによりスピーカ38から音を出する処理を行う。   In the voice process (S913), a process for producing a sound from the speaker 38 is performed based on the data created in the command analysis process (S912).

その他の処理(S914)では、遊技機1において必要な様々な処理が実行されるが、本発明に関わりのない処理については割愛する。   In other processes (S914), various processes necessary for the gaming machine 1 are executed, but processes that are not related to the present invention are omitted.

本実施例の遊技機は、このように構成したことにより、図7に示したように、パワーオンリセット処理を行うためのリセット信号の出力を制御基板に応じて遅延させることができ、基板間で電力の供給されるタイミングの誤差による影響を受けること無く、主制御手段および従制御手段でパワーオンリセット処理を行うことができ、制御基板における制御信号の取り損ないを防ぐことができる。しかも、制御基板ごとにリセット回路を設けなくてもよいため、主制御基板および従制御基板を小さく、かつ安価にすることができる効果が得られる。   Since the gaming machine of this embodiment is configured in this way, as shown in FIG. 7, the output of the reset signal for performing the power-on reset process can be delayed according to the control board. Thus, the power-on reset process can be performed by the main control means and the sub-control means without being affected by the error in the timing at which power is supplied, and it is possible to prevent loss of control signals in the control board. In addition, since it is not necessary to provide a reset circuit for each control board, an effect that the main control board and the sub control board can be made small and inexpensive can be obtained.

本発明は、本実施例に限定されず、発明の趣旨を逸脱しない範囲で変更することができる。例えば、本実施例では、音声制御基板のリセット信号についても遅延させたが、音声制御基板のリセット信号を遅延時間0としてもよい。また、本発明における遊技機はパチンコ遊技機に限定されるものではなく、他の遊技機であってもよい。   The present invention is not limited to this embodiment, and can be modified without departing from the spirit of the invention. For example, in the present embodiment, the reset signal for the voice control board is also delayed, but the reset signal for the voice control board may be set to zero delay time. In addition, the gaming machine in the present invention is not limited to a pachinko gaming machine, and may be another gaming machine.

本発明の第1実施例に係る遊技機について遊技盤の釘を省略して示す正面図である。It is a front view which abbreviate | omits and shows the nail | claw of a game board about the gaming machine which concerns on 1st Example of this invention. 同遊技機の背面図である。It is a rear view of the gaming machine. 同遊技機の制御基板や装置等の接続を簡略に示すブロック図である。It is a block diagram which shows simply the connection of the control board, apparatus, etc. of the gaming machine. 同遊技機における電源基板のリセット回路と各制御基板の接続を簡単に示すブロック図である。It is a block diagram which shows simply the connection of the reset circuit of a power supply board and each control board in the same gaming machine. 同遊技機における電源基板のリセット回路を示す図である。It is a figure which shows the reset circuit of the power supply board in the same gaming machine. 同遊技機におけるパルス信号の分周とリセット信号のタイミングを示す図である。It is a figure which shows the timing of the frequency division of the pulse signal and the reset signal in the same gaming machine. 同遊技機における各制御基板のリセットタイミングを示す図である。It is a figure which shows the reset timing of each control board in the same gaming machine. 同遊技機における主制御基板が行うメイン処理のフローチャートである。It is a flowchart of the main process which the main control board in the same gaming machine performs. 同メイン処理用割り込み処理のフローチャートである。It is a flowchart of the interrupt process for the main process. 同割り込み処理における始動入賞口スイッチ検出処理のフローチャートである。It is a flowchart of a start winning a prize opening switch detection process in the interruption process. 同割り込み処理における特別動作処理のフローチャートである。It is a flowchart of special operation processing in the same interrupt processing. 同割り込み処理における特別外れ図柄作成処理のフローチャートである。It is a flowchart of the special losing symbol creation processing in the interrupt processing. 同割り込み処理における特別図柄待機処理のフローチャートである。It is a flowchart of the special symbol waiting process in the interruption process. 同割り込み処理における特別図柄大当たり判定処理のフローチャートである。It is a flowchart of the special symbol jackpot determination process in the interrupt process. 同割り込み処理における特別図柄選択処理のフローチャートである。It is a flowchart of the special symbol selection process in the same interrupt process. 同割り込み処理における特別図柄変動パターン作成処理のフローチャートである。It is a flowchart of a special symbol variation pattern creation process in the same interrupt process. 同割り込み処理における特別図柄乱数シフト処理のフローチャートである。It is a flowchart of the special symbol random number shift process in the same interrupt process. 同割り込み処理における特別図柄変動処理のフローチャートである。It is a flowchart of the special symbol change process in the interruption process. 同割り込み処理における特別図柄確定処理のフローチャートである。It is a flowchart of the special symbol determination process in the same interrupt process. 同割り込み処理における特別電動役物処理の第1フローチャートである。It is a 1st flowchart of the special electric accessory process in the interruption process. 同割り込み処理における特別電動役物処理の第2フローチャートである。It is a 2nd flowchart of the special electric accessory process in the interruption process. 同割り込み処理における保留球数処理のフローチャートであるIt is a flowchart of the number of reserved balls in the interrupt process サブ制御処理における制御処理のフローチャートである。It is a flowchart of the control process in a sub control process. 同サブ制御処理のタイマ割込処理のフローチャートである。It is a flowchart of the timer interruption process of the same sub-control process. 表示制御処理のフローチャートである。It is a flowchart of a display control process. 同表示制御処理のタイマ割込処理のフローチャートである。It is a flowchart of the timer interruption process of the display control process. 音声制御処理のフローチャートである。It is a flowchart of an audio | voice control process. 同音声制御処理のタイマ割込処理のフローチャートである。It is a flowchart of the timer interruption process of the voice control process.

符号の説明Explanation of symbols

1 遊技機
3 遊技盤
10 表示装置
200 主制御基板
206 サブ制御基板
210 表示制御基板
220 音声制御基板
DESCRIPTION OF SYMBOLS 1 Game machine 3 Game board 10 Display apparatus 200 Main control board 206 Sub control board 210 Display control board 220 Voice control board

Claims (5)

遊技を制御する主制御手段を備えた主制御基板と、
前記主制御基板からの制御信号にしたがって遊技の制御を行う従制御手段を備えた従制御基板と、
前記主制御基板と前記従制御基板とに電力を供給することが可能な電源手段と、
前記主制御手段および前記従制御手段でそれぞれパワーオンリセット処理を行うためのリセット信号を出力するリセット信号発生手段と、
を備えた遊技機において、
前記リセット信号発生手段は、前記リセット信号を前記主制御手段用と前記従制御手段用に分岐させて生成すると共に前記主制御手段用のリセット信号を前記従制御手段用のリセット信号よりも遅延させて出力する遅延分岐回路を備えたことを特徴とする遊技機。
A main control board having main control means for controlling the game;
A slave control board comprising slave control means for controlling a game in accordance with a control signal from the master control board;
Power supply means capable of supplying power to the main control board and the sub control board;
A reset signal generating means for outputting a reset signal for performing a power-on reset process in each of the main control means and the sub-control means;
In a gaming machine equipped with
The reset signal generating means generates the reset signal by branching to the main control means and the sub control means, and delays the reset signal for the main control means from the reset signal for the sub control means. A game machine characterized by comprising a delay branch circuit for outputting the output.
前記リセット信号発生手段は、前記遅延分岐回路と所定周期でパルス信号を生成するパルス信号生成部とを備え、
前記遅延分岐回路は、前記パルス信号を分周する分周部と、前記分周後のパルス信号が入力されるフリップフロップ回路とを備えたことを特徴とする請求項1に記載の遊技機。
The reset signal generation means includes the delay branch circuit and a pulse signal generation unit that generates a pulse signal at a predetermined cycle,
The gaming machine according to claim 1, wherein the delay branch circuit includes a frequency dividing unit that divides the pulse signal, and a flip-flop circuit to which the pulse signal after the frequency division is input.
前記従制御手段からの制御信号にしたがって遊技機の制御を行う副従制御手段を備えた副従制御基板を備え、
前記分岐したリセット信号には前記従制御手段に出力されるリセット信号と前記副従制御手段に出力されるリセット信号とが含まれ、
前記遅延分岐回路は前記従制御手段用のリセット信号を前記副従制御手段用のリセット信号よりも遅延させて出力することを特徴とする請求項1または2に記載の遊技機。
A secondary slave control board comprising secondary slave control means for controlling the gaming machine according to a control signal from the slave control means,
The branched reset signal includes a reset signal output to the slave control means and a reset signal output to the secondary slave control means,
The gaming machine according to claim 1 or 2, wherein the delay branch circuit outputs a reset signal for the slave control means with a delay from a reset signal for the secondary slave control means.
前記遅延分岐回路が前記主制御手段用のリセット信号を遅延させる遅延時間は、前記主制御手段が前記パワーオンリセット処理から前記制御信号を出力可能となるまでの時間と前記従制御手段が前記パワーオンリセット処理から前記制御信号を受信可能となるまでの時間の差よりも長いことを特徴とする請求項1から3の何れか一項に記載の遊技機。   The delay time in which the delay branch circuit delays the reset signal for the main control means is the time until the main control means can output the control signal from the power-on reset process and the slave control means has the power. The gaming machine according to any one of claims 1 to 3, wherein the gaming machine is longer than a time difference from an on-reset process until the control signal can be received. 前記電源手段は電源基板に備えられ、
前記リセット信号発生手段は前記電源基板に備えられたことを特徴とする請求項1から4の何れか一項に記載の遊技機。
The power supply means is provided on a power supply board,
The gaming machine according to any one of claims 1 to 4, wherein the reset signal generating means is provided on the power supply board.
JP2006267339A 2006-09-29 2006-09-29 Game machine Pending JP2008086363A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006267339A JP2008086363A (en) 2006-09-29 2006-09-29 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006267339A JP2008086363A (en) 2006-09-29 2006-09-29 Game machine

Publications (1)

Publication Number Publication Date
JP2008086363A true JP2008086363A (en) 2008-04-17

Family

ID=39371161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006267339A Pending JP2008086363A (en) 2006-09-29 2006-09-29 Game machine

Country Status (1)

Country Link
JP (1) JP2008086363A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015196033A (en) * 2014-04-03 2015-11-09 株式会社藤商事 Game machine

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001120735A (en) * 1999-10-27 2001-05-08 Toyomaru Industry Co Ltd Pachinko machine
JP2001170326A (en) * 1999-12-20 2001-06-26 Takao:Kk Game machine
JP2001231994A (en) * 2000-02-22 2001-08-28 Toyomaru Industry Co Ltd Game machine
JP2002066092A (en) * 2000-08-31 2002-03-05 Taiyo Elec Co Ltd Game machine
JP2002360801A (en) * 2001-06-08 2002-12-17 Heiwa Corp Game machine
JP2003310997A (en) * 2002-04-24 2003-11-05 Newgin Corp Game machine
JP2004337246A (en) * 2003-05-13 2004-12-02 Daiman:Kk Game machine

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001120735A (en) * 1999-10-27 2001-05-08 Toyomaru Industry Co Ltd Pachinko machine
JP2001170326A (en) * 1999-12-20 2001-06-26 Takao:Kk Game machine
JP2001231994A (en) * 2000-02-22 2001-08-28 Toyomaru Industry Co Ltd Game machine
JP2002066092A (en) * 2000-08-31 2002-03-05 Taiyo Elec Co Ltd Game machine
JP2002360801A (en) * 2001-06-08 2002-12-17 Heiwa Corp Game machine
JP2003310997A (en) * 2002-04-24 2003-11-05 Newgin Corp Game machine
JP2004337246A (en) * 2003-05-13 2004-12-02 Daiman:Kk Game machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015196033A (en) * 2014-04-03 2015-11-09 株式会社藤商事 Game machine

Similar Documents

Publication Publication Date Title
JP5712403B2 (en) Game machine
JP5197832B1 (en) Game machine
JP5197833B1 (en) Game machine
JP2013063213A (en) Game machine
JP2013042778A (en) Game machine
JP2009160053A (en) Game machine
JP6103397B2 (en) Game machine
JP2017074463A (en) Game machine
JP2009160059A (en) Game machine
JP2009201869A (en) Game machine
JP4642875B2 (en) Game machine
JP5953555B2 (en) Game machine
JP4540683B2 (en) Bullet ball machine
JP2009106579A (en) Game machine
JP4774068B2 (en) Game machine
JP2008086368A (en) Game machine
JP2008086363A (en) Game machine
JP5764817B2 (en) Game machine
JP2008086367A (en) Game machine
JP6337304B2 (en) Game machine
JP2009201866A (en) Game machine
JP4972216B2 (en) Game machine
JP2013042777A (en) Game machine
JP2009285275A (en) Game machine
JP2017189487A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120731