JP2001120735A - Pachinko machine - Google Patents

Pachinko machine

Info

Publication number
JP2001120735A
JP2001120735A JP30603299A JP30603299A JP2001120735A JP 2001120735 A JP2001120735 A JP 2001120735A JP 30603299 A JP30603299 A JP 30603299A JP 30603299 A JP30603299 A JP 30603299A JP 2001120735 A JP2001120735 A JP 2001120735A
Authority
JP
Japan
Prior art keywords
board
symbol display
controlling
gaming machine
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30603299A
Other languages
Japanese (ja)
Other versions
JP2001120735A5 (en
Inventor
Hirotoyo Nagano
裕豊 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyomaru Industry Co Ltd
Original Assignee
Toyomaru Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyomaru Industry Co Ltd filed Critical Toyomaru Industry Co Ltd
Priority to JP30603299A priority Critical patent/JP2001120735A/en
Publication of JP2001120735A publication Critical patent/JP2001120735A/en
Publication of JP2001120735A5 publication Critical patent/JP2001120735A5/ja
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To realize a pachinko machine that can work normally in such a manner that it is not until other substraits are set up that a main substrait is set up, when the required time for each substrait to be set up is different when a power is supplied. SOLUTION: A frequency division counter 81 divides 2.048 MHz inputted to clock input 81b and gains delayed time 16.4 seconds. After that, an ON signal is outputted to an AND circuit 82. If an ON signal is inputted from 12 V power source monitor circuit 78a, the ON signal is inputted from the AND circuit 82 to a reset permission signal input portion 50c of a CPU unit 50. The CPU unit 50 starts controlling a pachinko machine 1 according to a reset signal 2 m/see unit from a cutting-in circuit and a control program memorized in ROM.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はパチンコ機又はパチ
スロ機等の遊技機に関するものであり、詳細には、遊技
機の電源投入時に、主基板が最後に立ち上がるようにし
た遊技機に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a game machine such as a pachinko machine or a pachislot machine, and more particularly, to a game machine in which a main board stands up last when the power of the game machine is turned on. .

【0002】[0002]

【従来の技術】従来、遊技機の一種であるパチンコ機で
は、電源基板の他に、遊技機の主制御を司る主基板、遊
技媒体の払出に関する制御を司る払出制御基板、遊技機
の電飾の発光態様を制御する電飾基板、遊技機の音声発
生を制御する音基板、図柄表示装置を制御する図柄表示
基板等を各々独立して設けたものがあった。
2. Description of the Related Art Conventionally, in a pachinko machine which is a kind of a game machine, in addition to a power supply board, a main board which controls a main control of the game machine, a payout control board which controls a payout of a game medium, and an illumination of a game machine. There is an electric decoration board for controlling the light emission mode, a sound board for controlling the sound generation of the gaming machine, a symbol display board for controlling the symbol display device, and the like.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、この従
来の遊技機では、電源投入時に各基板の立ち上がりまで
に要する時間が異なり、主基板はすでに立ち上がってい
るにも拘わらず、他の基板が立ち上がっていないため、
遊技機が正常動作を行わない状態、例えば、正常な払出
動作や図柄等の表示が行われずに、電飾又は音声のみ動
作する状態が往々にして発生していた。この状態を幾度
も繰り返すことは遊技機に搭載された精密機器の故障の
原因ともなり、結果、遊技機の寿命を短くすることにな
るという問題点があった。
However, in this conventional gaming machine, the time required for each board to rise when the power is turned on is different, and the other boards have risen even though the main board has already risen. Because there is no
A state in which a gaming machine does not perform a normal operation, for example, a state in which only a decoration or a sound is operated without performing a normal payout operation or a display of a design, etc., has often occurred. Repeating this state over and over again causes a failure of precision equipment mounted on the gaming machine, resulting in a problem that the life of the gaming machine is shortened.

【0004】本発明は、上記課題を解決するためになさ
れたものであり、電源基板の他に、遊技機の主制御を司
る主基板、遊技媒体の払出に関する制御を司る払出制御
基板、遊技機の電飾の発光態様を制御する電飾基板、遊
技機の音声発生を制御する音基板、図柄表示装置を制御
する図柄表示基板等を各々独立して設けた遊技機におい
て、電源投入時に各基板の立ち上がりまでに要する時間
が異なる場合に、主基板以外のすべての基板が立ち上が
った状態になるまでは、主基板が立ち上がらないように
して、正常な動作を行うことが可能な遊技機を実現する
ことを目的としている。
The present invention has been made to solve the above problems, and in addition to a power supply board, a main board for controlling a main control of a game machine, a payout control board for controlling a payout of a game medium, and a game machine In a gaming machine provided with an illumination board for controlling the light emission mode of the illumination, a sound board for controlling the sound generation of the gaming machine, a symbol display board for controlling the symbol display device, etc. In the case where the time required for rising of the main board is different, a gaming machine capable of performing a normal operation is realized by preventing the main board from rising until all the boards except the main board are in a state of rising. It is intended to be.

【0005】[0005]

【課題を解決するための手段】上記目的を達成するため
に、請求項1に係る発明の遊技機は、電源基板の他に、
遊技機の主制御を司る主基板、遊技媒体の払出に関する
制御を司る払出制御基板、遊技機の電飾の発光態様を制
御する電飾基板、遊技機の音声発生を制御する音基板、
図柄表示装置を制御する図柄表示基板等を各々独立して
設けた遊技機であって、電源投入時、前記主基板を除く
各基板の内、最も立ち上がりの遅い基板が立ち上がるの
に要する時間よりも、前記主基板が立ち上がりに要する
時間を長くする立ち上がり遅延手段を備えたことを特徴
とする構成となっている。
In order to achieve the above object, a gaming machine according to the first aspect of the present invention includes a power supply board,
A main board that controls the main control of the gaming machine, a payout control board that controls the payout of the game medium, an illumination board that controls the light emission mode of the illumination of the gaming machine, a sound board that controls sound generation of the gaming machine,
A game machine in which a symbol display board or the like for controlling the symbol display device is provided independently, and when power is turned on, of the substrates excluding the main substrate, the time required for the slowest rising substrate to rise is longer than the time required for the substrate to rise. A rising delay means for lengthening the time required for the main substrate to rise.

【0006】請求項1に係る発明の遊技機では、遊技機
の電源投入時に、前記主基板を除く各基板の内、最も立
ち上がりの遅い基板が立ち上がるのに要する時間より
も、前記主基板が立ち上がりに要する時間が長くなるよ
うに、遅延手段が主基板の立ち上がりを遅延させて、遊
技機が正常動作を行うようにすることができる。
In the gaming machine according to the first aspect of the present invention, when the power of the gaming machine is turned on, the main substrate rises more slowly than the time required for the slowest substrate to rise among the substrates except the main substrate. The delay means delays the rise of the main board so that the time required for the game machine becomes longer, so that the gaming machine can operate normally.

【0007】また、請求項2に係る発明の遊技機では、
電源基板の他に、遊技機の主制御を司る主基板、遊技媒
体の払出に関する制御を司る払出制御基板、遊技機の電
飾の発光態様を制御する電飾基板、遊技機の音声発生を
制御する音基板、図柄表示装置を制御する図柄表示基板
等を各々独立して設け、電源基板から前記各基板に給電
が行われる遊技機であって、電源投入時、前記各基板は
立ち上がりに要する時間の長い順に、先に起動されるこ
とを特徴とする構成となっている。
In the game machine according to the second aspect of the present invention,
In addition to the power supply board, a main board that controls the main control of the gaming machine, a payout control board that controls the payout of the game medium, an illumination board that controls the light emission mode of the illumination of the gaming machine, and controls a sound generation of the gaming machine. Sound board, a symbol display board for controlling the symbol display device, etc. are provided independently of each other, and a power supply is supplied to each of the boards from a power supply board. Are activated first in the order of length.

【0008】請求項2に係る発明の遊技機では、遊技機
の電源投入時に、前記各基板は立ち上がりに要する時間
の長い順に、先に起動されるので、遊技機が正常動作を
行うようにすることができる。
In the game machine according to the second aspect of the present invention, when the game machine is turned on, the boards are started first in the descending order of the time required for startup, so that the game machine operates normally. be able to.

【0009】[0009]

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0010】[第1実施例] 本発明の第1実施例であ
るパチンコ機1についての機械的構成について、図面を
参照して説明する。図1はパチンコ機1の正面図であ
る。図1に示すように、パチンコ機1の正面の上半分の
部分には、略正方形の遊技盤2が設けられ、遊技盤2に
は、ガイドレール3で囲まれた略円形の遊技領域4が設
けられている。パチンコ機1の遊技盤2の下方部には、
図示外の発射機に遊技球を供給し、また、賞品球を受け
る上皿5が設けられ、上皿5の直下には、賞品球を受け
る下皿6が設けられ、下皿6の右横には、発射ハンドル
7が設けられている。
First Embodiment A mechanical configuration of a pachinko machine 1 according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a front view of the pachinko machine 1. As shown in FIG. 1, a substantially square game board 2 is provided in an upper half portion of the front of the pachinko machine 1, and a substantially circular game area 4 surrounded by a guide rail 3 is provided on the game board 2. Is provided. In the lower part of the game board 2 of the pachinko machine 1,
An upper plate 5 for supplying a game ball to a launcher (not shown) and receiving a prize ball is provided, and a lower plate 6 for receiving a prize ball is provided immediately below the upper plate 5. Is provided with a firing handle 7.

【0011】次に、遊技盤2の機械的構成について図2
を参照して説明する。図2はパチンコ機1の遊技盤2の
正面図である。遊技盤2には、ガイドレール3で囲まれ
た略円形の遊技領域4が設けられている。遊技領域4の
略中央には、液晶画面を備えた特別図柄表示装置8が設
けられている。また、特別図柄表示装置8の右上方には
電飾風車9が設けられ、左上方にも電飾風車10が設け
られている。さらに、特別図柄表示装置8の右側には普
通図柄始動ゲート11が設けられ、左側にも普通図柄始
動ゲート12が設けられている。
Next, the mechanical structure of the game board 2 is shown in FIG.
This will be described with reference to FIG. FIG. 2 is a front view of the game board 2 of the pachinko machine 1. The game board 2 is provided with a substantially circular game area 4 surrounded by a guide rail 3. At a substantial center of the game area 4, a special symbol display device 8 having a liquid crystal screen is provided. In addition, an illuminated windmill 9 is provided on the upper right of the special symbol display device 8, and an illuminated windmill 10 is also provided on the upper left. Further, a normal symbol start gate 11 is provided on the right side of the special symbol display device 8, and an ordinary symbol start gate 12 is provided on the left side.

【0012】また、特別図柄表示装置8の下側には、特
別図柄始動電動役物15が設けられており、その特別図
柄始動電動役物15の下方には、大入賞口16が設けら
れている。さらに、普通図柄始動ゲート11の下方に
は、入賞口19が設けられ、普通図柄始動ゲート12の
下方には、入賞口20が設けられている。さらに、特別
図柄表示装置8の下部には遊技球を暫時載置可能なステ
ージ21が遊技盤2の表面に対して略垂直に設けられ、
特別図柄表示装置8の右肩には遊技球通過口22が設け
られ、特別図柄表示装置8の左肩にも遊技球通過口23
が設けられている。これらの遊技球通過口22,23を
通過した遊技球が特別図柄表示装置8の内部(ワープゾ
ーン)を通ってステージ21に現出するようになってい
る。ステージ21に現出した遊技球は、ステージ21の
直下に設けられている特別図柄始動電動役物15に向か
って落下するようになっている。
A special symbol starting electric accessory 15 is provided below the special symbol display device 8, and a special winning opening 16 is provided below the special symbol starting electric accessory 15. I have. Further, a winning opening 19 is provided below the ordinary symbol starting gate 11, and a winning opening 20 is provided below the ordinary symbol starting gate 12. Further, a stage 21 on which game balls can be temporarily mounted is provided substantially below the surface of the game board 2 below the special symbol display device 8,
A game ball passage opening 22 is provided on the right shoulder of the special symbol display device 8, and a game ball passage opening 23 is also provided on the left shoulder of the special symbol display device 8.
Is provided. The game balls passing through these game ball passage openings 22 and 23 appear on the stage 21 through the inside (warp zone) of the special symbol display device 8. The game ball appearing on the stage 21 falls toward the special symbol starting electric accessory 15 provided immediately below the stage 21.

【0013】また、特別図柄表示装置8の上方には、普
通図柄表示装置24が設けられており、一桁の数字や一
文字のアルファベット等の図柄を表示できるようになっ
ている。さらに、普通図柄表示装置24の左右には各々
2個ずつのLEDから成る特別図柄始動保留部25が設
けられており、特別図柄始動電動役物15に入賞したい
わゆる保留球の数を表示することができる。また、特別
図柄表示装置8と普通図柄表示装置24との間には、4
個のLEDから成る普通図柄始動保留部26が設けられ
ており、この普通図柄始動保留部26は、普通図柄始動
ゲート11,12を通過した遊技球のいわゆる保留球数
を表示することができる。なお、遊技盤2には、上記以
外に、種々の電飾ランプ、風車及び多数の障害釘等が設
けられている。
Above the special symbol display device 8, a normal symbol display device 24 is provided so as to display a symbol such as a single digit or a single alphabet. Further, a special symbol starting reservation unit 25 composed of two LEDs is provided on each of the left and right sides of the ordinary symbol display device 24, and displays the number of so-called reserved balls that have won the special symbol starting electric accessory 15. Can be. Also, between the special symbol display device 8 and the ordinary symbol display device 24, 4
There is provided a normal symbol start reservation unit 26 composed of a plurality of LEDs, and this normal symbol start reservation unit 26 can display the so-called reserved ball number of game balls that have passed the normal symbol start gates 11 and 12. In addition, in addition to the above, the game board 2 is provided with various illumination lamps, windmills, a large number of obstacle nails, and the like.

【0014】次に、図3を参照して、パチンコ機1の背
面の機構について説明する。図3はパチンコ機1の背面
図である。図3に示すように、パチンコ機1の背面の下
部には、基板ボックス31が設けられ、基板ボックス3
1の上方には、センターカバー32が設けられている。
基板ボックス31内には、パチンコ機1の主制御を司る
主基板41と、各基板に電源を供給する電源基板42
と、遊技機の音声発生を制御する音基板43とが設けら
れている。また、センターカバー32内には、特別図柄
表示装置8を制御する図柄表示基板44と、遊技球の払
出の制御を司る払出制御基板45と、遊技機の電飾の発
光態様を制御する電飾基板46とが設けられている。ま
た、センターカバー32の下部には、中継基板47が設
けられている。さらに、センターカバー32の右横に
は、賞品球払出装置49が設けられている。
Next, referring to FIG. 3, the mechanism on the back of the pachinko machine 1 will be described. FIG. 3 is a rear view of the pachinko machine 1. As shown in FIG. 3, a board box 31 is provided at a lower portion on the back of the pachinko machine 1, and the board box 3 is provided.
Above 1, a center cover 32 is provided.
In the board box 31, a main board 41 for controlling the main control of the pachinko machine 1 and a power supply board 42 for supplying power to each board are provided.
And a sound board 43 for controlling sound generation of the gaming machine. Further, in the center cover 32, a symbol display board 44 for controlling the special symbol display device 8, a payout control board 45 for controlling the payout of the game balls, and an illumination for controlling the light emission mode of the illumination of the gaming machine. A substrate 46 is provided. A relay board 47 is provided below the center cover 32. Further, on the right side of the center cover 32, a prize ball payout device 49 is provided.

【0015】次に、本実施例のパチンコ機1の電気的回
路構成について図4参照して説明する。図4は、パチン
コ機1の電気的回路構成を示すブロック図である。パチ
ンコ機1の制御部40は、主基板41、電源基板42、
音基板43、図柄表示基板44、払出制御基板45、電
飾基板46、中継基板47から構成され、主基板41に
は、プログラムに従って各種の処理を行うCPUユニッ
ト50が設けられている。このCPUユニット50に
は、各種の演算処理を行うCPU51、フラグやカウン
タ値やデータやプログラム等を記憶するRAM52と、
制御プログラム及び各種の初期値のデータやテーブルデ
ータ等を記憶したROM53とが設けられており、これ
らは一つのLSIとして一体にモールディングされてい
る。
Next, the electrical circuit configuration of the pachinko machine 1 of the embodiment will be described with reference to FIG. FIG. 4 is a block diagram showing an electric circuit configuration of the pachinko machine 1. The control unit 40 of the pachinko machine 1 includes a main board 41, a power board 42,
The main board 41 includes a sound board 43, a symbol display board 44, a payout control board 45, an illuminated board 46, and a relay board 47. The CPU unit 50 includes a CPU 51 for performing various arithmetic processes, a RAM 52 for storing flags, counter values, data, programs, and the like.
A ROM 53 storing a control program, various initial value data, table data, and the like is provided, and these are integrally molded as one LSI.

【0016】また、主基板41には、音基板43、図柄
表示基板44、払出制御基板45、電飾基板46、中継
基板47等とデータ信号の送受信を行うI/Oインター
フェース54が設けられている。このI/Oインターフ
ェース54には、図示外の遊技場管理用コンピュータに
パチンコ機1の情報を出力する出力ポート55が接続さ
れている。なお、電源基板42、音基板43、図柄表示
基板44、払出制御基板45、及び電飾基板46には、
各々図示外のサブCPUが搭載されて制御回路を構成し
ている。なお、主基板41はパチンコ機1の主制御を司
り、電源基板42は各基板に直流電流を供給し、音基板
43はパチンコ機1の音声発生を制御し、図柄表示基板
44は特別図柄表示装置8の制御を行い、払出制御基板
45は賞品球払出装置49の制御を行い、電飾基板46
はパチンコ1の各電飾の発光態様を制御し、中継基板4
7は、各センサーの配線の中継を行っている。
The main board 41 is provided with an I / O interface 54 for transmitting and receiving data signals to and from the sound board 43, the symbol display board 44, the payout control board 45, the illumination board 46, the relay board 47, and the like. I have. The I / O interface 54 is connected to an output port 55 for outputting information of the pachinko machine 1 to a game center management computer (not shown). The power supply board 42, the sound board 43, the symbol display board 44, the payout control board 45, and the illuminated board 46 include:
Each sub-CPU (not shown) is mounted to constitute a control circuit. The main board 41 controls the main control of the pachinko machine 1, the power supply board 42 supplies a direct current to each board, the sound board 43 controls the sound generation of the pachinko machine 1, and the symbol display board 44 has a special symbol display. The device 8 is controlled, and the payout control board 45 controls the prize ball payout device 49, and the illuminated board 46 is controlled.
Controls the light emission mode of each illumination of the pachinko machine 1 and
Numeral 7 relays the wiring of each sensor.

【0017】ここで、電飾基板46には、普通図柄始動
保留部26を構成する普通図柄記憶数表示LED59、
特別図柄始動保留部25を構成する特別図柄記憶数表示
LED60、その他のLED62及び電飾ランプ63が
接続され、また、図柄表示基板44には特別図柄表示装
置8が接続され、また、音基板43には、スピーカー4
8が接続され、また、払出制御基板45には、賞品球払
出装置49が接続され、さらに、中継基板47には、普
通図柄表示装置24、大入賞口開放ソレノイド70、特
別図柄始動電動役物開放ソレノイド71、特別図柄始動
電動役物15に入賞した遊技球を検出する始動口スイッ
チ72、普通図柄始動ゲート11,12を通過した遊技
球を検出する普通図柄作動スイッチ73、大入賞口16
内のVゾーンに入賞した遊技球を検出するVスイッチ7
4、大入賞口16に入賞した遊技球数を計数するための
カウントスイッチ75、入賞口19,20に入賞して図
示外の案内通路により入賞球集合部に集められた入賞球
を検出する入賞口スイッチ76とが接続されている。
Here, on the electric decoration board 46, an ordinary symbol storage number display LED 59, which constitutes the ordinary symbol start holding unit 26,
The special symbol storage number display LED 60, the other LEDs 62, and the illuminated lamp 63 that constitute the special symbol start holding unit 25 are connected. The symbol display board 44 is connected to the special symbol display device 8, and the sound board 43. Has a speaker 4
8 is connected to the payout control board 45, and a prize ball payout apparatus 49 is connected to the payout control board 45. Further, the relay board 47 is provided with a normal symbol display device 24, a special winning opening opening solenoid 70, a special symbol starting electric accessory. Open solenoid 71, starting port switch 72 for detecting a game ball winning the special symbol starting electric accessory 15, normal symbol operating switch 73 for detecting a game ball passing the normal symbol starting gates 11, 12, large winning port 16
Switch 7 for detecting a game ball that has won a V zone within
4. A count switch 75 for counting the number of gaming balls that have won the special winning opening 16; a winning that detects the winning balls collected in the winning ball collecting section through a guide passage (not shown) by winning the winning openings 19 and 20; The mouth switch 76 is connected.

【0018】また、電源基板42は、主基板41、音基
板43、図柄表示基板44、払出制御基板45、電飾基
板46、中継基板47に各々接続されて、直流の安定化
された電力が供給されるようになっている。なお、主基
板41、音基板43、払出制御基板45、電飾基板4
6、中継基板47には、直流12Vが供給され、図柄表
示基板44には、直流5Vが供給されるようになってい
る。さらに、電源基板42の入力側には、スイッチ77
を介して、交流24Vが供給されている。電源基板42
には、図示外のシリコンダイオードブリッジからなる整
流器、電解コンデンサからなる平滑回路、レギュレータ
ICからなる安定化回路等が設けられており、安定化さ
れた直流の12V及び5Vを供給できるようになってい
る。なお、図4では、特に図示しないが、主基板41、
電源基板42、音基板43、図柄表示基板44、払出制
御基板45、電飾基板46、中継基板47は、全て、ア
ースラインで接続されている
The power supply board 42 is connected to the main board 41, the sound board 43, the symbol display board 44, the payout control board 45, the illumination board 46, and the relay board 47, respectively. It is being supplied. The main board 41, the sound board 43, the payout control board 45, the illumination board 4
6, 12 V DC is supplied to the relay substrate 47, and 5 V DC is supplied to the symbol display substrate 44. Further, a switch 77 is provided on the input side of the power supply board 42.
Is supplied with AC 24V. Power supply board 42
Is provided with a rectifier composed of a silicon diode bridge (not shown), a smoothing circuit composed of an electrolytic capacitor, a stabilizing circuit composed of a regulator IC, and the like, so that stabilized DC 12 V and 5 V can be supplied. I have. Although not particularly shown in FIG. 4, the main substrate 41,
The power supply board 42, the sound board 43, the symbol display board 44, the payout control board 45, the illuminated board 46, and the relay board 47 are all connected by an earth line.

【0019】次に、本実施例のポイントである電源監視
回路78及びリセット遅延回路79について図4及び図
5を参照して説明する。図5は、電源監視回路78及び
リセット遅延回路79の具体的な電気的回路構成を示す
ブロック図である。図4に示すように主基板41には、
電源監視回路78及びリセット遅延回路79が設けられ
ている。電源監視回路78は、図5に示すように、主基
板41、音基板43、払出制御基板45、電飾基板4
6、及び中継基板47に供給される直流12Vの電圧値
を監視する12V電源監視回路78aと、図柄表示基板
44に供給される直流5Vの電圧値を監視する5V電源
監視回路78bとから構成されている。12V電源監視
回路78aは、主基板41、音基板43、払出制御基板
45、電飾基板46、及び中継基板47に供給される直
流12Vの電圧値を測定して、12V以上で有れば、O
Nの信号を出力し、12V未満で有れば、OFFの信号
を出力する。また、5V電源監視回路78bは、図柄表
示基板44に供給される直流5Vの電圧値を測定して、
5V以上で有れば、ONの信号を出力し、5V未満で有
れば、OFFの信号を出力する。
Next, the power supply monitoring circuit 78 and the reset delay circuit 79, which are the points of the present embodiment, will be described with reference to FIGS. FIG. 5 is a block diagram showing a specific electric circuit configuration of the power supply monitoring circuit 78 and the reset delay circuit 79. As shown in FIG. 4, the main substrate 41 includes
A power supply monitoring circuit 78 and a reset delay circuit 79 are provided. As shown in FIG. 5, the power supply monitoring circuit 78 includes a main board 41, a sound board 43, a payout control board 45,
6, a 12V power supply monitoring circuit 78a for monitoring the voltage value of DC 12V supplied to the relay board 47, and a 5V power supply monitoring circuit 78b for monitoring the voltage value of DC 5V supplied to the symbol display board 44. ing. The 12V power supply monitoring circuit 78a measures a voltage value of DC 12V supplied to the main board 41, the sound board 43, the payout control board 45, the illuminated board 46, and the relay board 47. O
An N signal is output, and if it is less than 12 V, an OFF signal is output. Further, the 5V power supply monitoring circuit 78b measures a DC 5V voltage value supplied to the symbol display board 44,
If it is 5 V or more, an ON signal is output, and if it is less than 5 V, an OFF signal is output.

【0020】また、リセット遅延回路79は、図5に示
す分周カウンタ81及びAND回路82から構成されて
いる。分周カウンタ81には、電源監視信号入力部81
aと、クロック入力部81bと、信号出力部81cとが
設けられており、この分周カウンタ81は、分周率を任
意に設定可能なフリップフロップ回路から構成されてい
る。本実施例では、クロック入力部81bから入力され
たクロックを225分周するように設定している。さら
に、CPU51には、図5に示すように、水晶発振器か
ら構成されたOSC回路80が接続され、このOSC回
路80から基本クロックの8.192MHzがCPUユ
ニット50のクロック入力部50aに供給されている。
そして、基本クロックの8.192MHzが4分周され
た2.048MHzのクロックが、CPUユニット50
のクロック出力部50bから出力されて、分周カウンタ
81のクロック入力部81bに入力されている。分周カ
ウンタ81では、クロック入力部81bに入力された
2.048MHzを225だけ分周して、0.061H
zを得る。そして、この0.061Hzの一波長をカウ
ントする時間、すなわち、0.061Hzの1周期であ
る16.4秒の遅延時間を得る。この遅延時間は、以下
の式により得られる。 遅延時間=1/(2.048×10 /225
The reset delay circuit 79 includes a frequency dividing counter 81 and an AND circuit 82 shown in FIG. The frequency dividing counter 81 has a power monitoring signal input unit 81
a, a clock input section 81b, and a signal output section 81c. The frequency division counter 81 is composed of a flip-flop circuit capable of arbitrarily setting a frequency division ratio. In this embodiment, setting the clock input from the clock input 81b to the peripheral 2 25 minutes. Further, as shown in FIG. 5, an OSC circuit 80 composed of a crystal oscillator is connected to the CPU 51. From the OSC circuit 80, a base clock of 8.192 MHz is supplied to the clock input unit 50a of the CPU unit 50. I have.
Then, a 2.048 MHz clock obtained by dividing the basic clock 8.192 MHz by 4 is supplied to the CPU unit 50.
And output to the clock input unit 81b of the frequency division counter 81. In dividing counter 81, and a 2.048MHz input to the clock input 81b 2 25 only divide, 0.061H
Get z. Then, a time for counting one wavelength of 0.061 Hz, that is, a delay time of 16.4 seconds, which is one cycle of 0.061 Hz, is obtained. This delay time is obtained by the following equation. Delay time = 1 / (2.048 × 10 6 /2 25)

【0021】また、分周カウンタ81の電源監視信号入
力部81aには、5V電源監視回路78bが接続されて
いる。分周カウンタ81では、電源監視信号入力部81
aに入力される5V電源監視回路78bからの信号がO
N(High)の場合で、CPUユニット50から供給
される2.048MHzのクロック信号を225分周し
た周波数の一周期である16.4秒が経過した後に、信
号出力部81cからON(High)の信号がAND回
路82に出力される。このとき、12V電源監視回路7
8aからもON(High)の信号が出力されている
と、AND回路82からは、ON(High)の信号が
CPUユニット50のリセット許可信号入力部50cに
入力される。リセット許可信号入力部50cにON(H
igh)の信号が入力されると、CPUユニット50で
は、図4に示す割込リセット回路57からの2m秒単位
のリセット信号に従って、ROMに記憶された図示外の
制御プログラムを実行して、パチンコ機1の制御が行わ
れる。
A 5V power supply monitoring circuit 78b is connected to a power supply monitoring signal input section 81a of the frequency division counter 81. In the frequency dividing counter 81, a power monitoring signal input unit 81
a from the 5V power supply monitoring circuit 78b
N in the case of (High), after 16.4 seconds as one cycle of the frequency of the clock signal obtained by frequency 2 25 minutes of 2.048MHz supplied from the CPU unit 50 has elapsed, ON from the signal output section 81c (High ) Is output to the AND circuit 82. At this time, the 12V power supply monitoring circuit 7
When the ON (High) signal is also output from 8 a, the ON (High) signal is input from the AND circuit 82 to the reset permission signal input unit 50 c of the CPU unit 50. ON (H
i), the CPU unit 50 executes a control program (not shown) stored in the ROM according to a reset signal in units of 2 ms from the interrupt reset circuit 57 shown in FIG. The machine 1 is controlled.

【0022】次に、本実施例のパチンコ機1の作用につ
いて説明する。まず、図4に示すスイッチ77をON
(電源投入)すると、電源基板42に交流24Vが供給
され、電源基板42から制御部40、主基板41、音基
板43、払出制御基板45、電飾基板46、中継基板4
7へ直流12Vが供給される。また、直流5Vが図柄表
示基板44に供給される。ここで、電源監視回路78を
構成する12V電源監視回路78aは、制御部40、主
基板41、音基板43、払出制御基板45、電飾基板4
6、中継基板47に供給される12Vの直流の電圧値を
絶えず測定し、12V以上で有ればON(High)の
信号をAND回路82へ供給し、12V未満で有ればO
FF(Low)の信号をAND回路82へ供給する。ま
た、5V電源監視回路78bは、図柄表示基板44に供
給される5Vの直流の電圧値を絶えず測定し、5V以上
で有ればON(High)の信号を分周カウンタ81の
電源監視信号入力部81aへ供給し、5V未満で有れば
OFF(Low)の信号を分周カウンタ81の電源監視
信号入力部81aへ供給する。
Next, the operation of the pachinko machine 1 of this embodiment will be described. First, the switch 77 shown in FIG.
When the power is turned on, 24 V AC is supplied to the power supply board 42, and the control unit 40, the main board 41, the sound board 43, the payout control board 45, the illumination board 46, and the relay board 4 are supplied from the power board 42.
7 is supplied with DC 12V. Also, 5 V DC is supplied to the symbol display substrate 44. Here, the 12V power supply monitoring circuit 78a constituting the power supply monitoring circuit 78 includes the control unit 40, the main board 41, the sound board 43, the payout control board 45, and the electric decoration board 4.
6. Continuously measure the DC voltage value of 12V supplied to the relay board 47, supply an ON (High) signal to the AND circuit 82 if the voltage value is 12V or more, and supply O signal if it is less than 12V.
The FF (Low) signal is supplied to the AND circuit 82. The 5V power supply monitoring circuit 78b constantly measures a 5V DC voltage value supplied to the symbol display board 44, and outputs an ON (High) signal to the power supply monitoring signal of the frequency dividing counter 81 when the voltage is 5V or more. When the voltage is less than 5 V, an OFF (Low) signal is supplied to the power supply monitoring signal input unit 81a of the frequency division counter 81.

【0023】ここで、電源監視信号入力部81aへ5V
電源監視回路78bからON(High)信号が入力さ
れているときに、2.048MHzのクロックが、CP
Uユニット50のクロック出力部50bから出力され
て、分周カウンタ81のクロック入力部81bに入力さ
れると、分周カウンタ81では、クロック入力部81b
に入力された2.048MHzを225だけ分周して、
0.061Hzを得る。そして、この0.061Hzの
1周期である16.4秒の遅延時間の経過後に、ON
(Higt)の信号をAND回路82へ出力する。ここ
で、AND回路82に12V電源監視回路78aからO
N(Higt)の信号が入力されていれば、AND回路
82からは、ON(Higt)の信号がCPUユニット
50のリセット許可信号入力部50cに入力されて、C
PUユニット50では、割込リセット回路57からの2
m秒単位のリセット信号に従って、ROM53に記憶さ
れた制御プログラムに従って、パチンコ機1の制御が開
始される。
Here, 5 V is applied to the power monitoring signal input section 81a.
When an ON (High) signal is input from the power supply monitoring circuit 78b, the clock of 2.048 MHz
When output from the clock output unit 50b of the U unit 50 and input to the clock input unit 81b of the frequency division counter 81, the clock input unit 81b
The input 2.048MHz 2 25 only by dividing into,
Obtain 0.061 Hz. Then, after a delay time of 16.4 seconds, which is one cycle of 0.061 Hz, ON is performed.
The (High) signal is output to the AND circuit 82. Here, the AND circuit 82 supplies the O
If an N (High) signal is input, an ON (High) signal is input from the AND circuit 82 to the reset permission signal input unit 50 c of the CPU unit 50, and a C (high) signal is input.
In the PU unit 50, the 2 from the interrupt reset circuit 57
Control of the pachinko machine 1 is started in accordance with a control program stored in the ROM 53 according to a reset signal in units of m seconds.

【0024】従って、スイッチ77をONすると、直ち
に、電源基板42から主基板41、音基板43、払出制
御基板45、電飾基板46、中継基板47へ直流12V
が供給され、また、直流5Vが図柄表示基板44に供給
されるが、主基板41のCPUユニット50は、リセッ
ト遅延回路79の働きにより、16.4秒の遅延時間の
経過後に、ON信号(Higt信号)がCPUユニット
50のリセット許可信号入力部50cに入力される。そ
の後、CPUユニット50では、割込リセット回路57
からの2m秒単位のリセット信号に従って、ROM53
に記憶された制御プログラムに従って、パチンコ機1の
制御が開始される。
Therefore, as soon as the switch 77 is turned on, a 12 V DC is supplied from the power supply board 42 to the main board 41, the sound board 43, the payout control board 45, the illumination board 46, and the relay board 47.
Is supplied to the symbol display board 44, and the CPU unit 50 of the main board 41 uses the reset delay circuit 79 to turn on the ON signal (after a delay time of 16.4 seconds has elapsed). Hight signal) is input to the reset permission signal input unit 50c of the CPU unit 50. Thereafter, in the CPU unit 50, the interrupt reset circuit 57
ROM 2 according to a reset signal of 2 ms unit from
The control of the pachinko machine 1 is started according to the control program stored in the pachinko machine.

【0025】従って、CPUユニット50の起動は、ス
イッチ77をONしてから、16.4秒の遅延時間の経
過後となるので、その16.4秒の遅延時間の間に、音
基板43、払出制御基板45、電飾基板46、及び図柄
表示基板44の起動が完了する。この16.4秒の遅延
時間は、各基板の内、最も立ち上がりの遅い基板の立ち
上がり時間より長くなるように予め設定されているもの
である。この設定は、分周カウンタ81を構成するフリ
ップフロップ回路に事前に、各基板の内、最も立ち上が
りの遅い基板の立ち上がり時間より長くなるように分周
率を設定しておくことにより行われる。本実施例では、
クロック入力部81bから入力されたクロックを225
分周するように設定している。従って、CPUユニット
50の起動が完了して主基板41が完全に立ち上がった
状態のときには、他の全ての基板が立ち上がった状態に
なっており、主基板41から他の基板へコマンド信号を
送っても確実に受け付けられて、送信先の基板が立ち上
がっていないためにホストからのコマンド信号が受け付
けられずにエラーとなることがない。
Accordingly, the CPU unit 50 is activated after a delay time of 16.4 seconds has elapsed since the switch 77 was turned on. During the delay time of 16.4 seconds, the sound board 43, The activation of the payout control board 45, the illuminated board 46, and the symbol display board 44 is completed. The delay time of 16.4 seconds is set in advance so as to be longer than the rise time of the slowest rising substrate among the substrates. This setting is performed by setting the frequency division ratio in advance in the flip-flop circuit constituting the frequency division counter 81 so as to be longer than the rise time of the substrate with the slowest rise among the substrates. In this embodiment,
2 a clock input from the clock input 81b 25
It is set to divide. Therefore, when the activation of the CPU unit 50 is completed and the main board 41 has completely risen, all the other boards are in a state of rising, and a command signal is sent from the main board 41 to another board. And the command signal from the host is not received because the board at the transmission destination is not up, and no error occurs.

【0026】特に、図柄表示基板44は、立ち上がりに
約12秒を要する立ち上がりの遅い基板であるために、
上記のリセット遅延回路79で、16.4秒の遅延時間
を設定することにより、CPUユニット50の起動が完
了して主基板41が完全に立ち上がった状態のときに
は、主基板41から図柄表示基板44にコマンド信号を
送っても当該コマンド信号が受け付けられずにエラーと
なることがない。
In particular, since the symbol display substrate 44 is a slowly rising substrate requiring about 12 seconds to rise,
By setting a delay time of 16.4 seconds by the reset delay circuit 79, when the activation of the CPU unit 50 is completed and the main board 41 is completely raised, the symbol display board 44 is moved from the main board 41 to the symbol display board 44. Does not cause an error because the command signal is not accepted.

【0027】また、本実施例では、12V電源監視回路
78a及び5V電源監視回路78bを採用しているの
で、各基板に正常な電圧が印加されている場合のみに、
リセット遅延回路79から、所定の遅延時間後にリセッ
ト許可信号がON(High)として、CPUユニット
50のリセット許可信号入力部50cに入力されるの
で、主基板41以外の他の基板に正しい電圧の直流が供
給されずに、他の基板が正しく起動できずにいる場合
に、所定の遅延時間が経過して、主基板41が先に立ち
上がってしまうことを防止できる。
In this embodiment, since the 12V power supply monitoring circuit 78a and the 5V power supply monitoring circuit 78b are used, only when a normal voltage is applied to each substrate,
After a predetermined delay time, the reset permission signal is input from the reset delay circuit 79 to the reset permission signal input unit 50c of the CPU unit 50 as ON (High). Is not supplied, and another board cannot be started up properly, it is possible to prevent the main board 41 from rising up first after a predetermined delay time has elapsed.

【0028】ここで、図6に示す図柄表示基板44の起
動シーケンス図を参照して、図柄表示基板44の起動時
間について説明する。図柄表示基板44は主基板41に
接続されている各基板の中では、最も立ち上がりに時間
を要する基板である。図6に示すように、T1のタイミ
ングでスイッチ77がONされて、電源が投入される
と、図柄表示基板44に設けられたサブCPU(図示
外)が、OSを起動する。このOSの起動では、図柄表
示基板44に設けられたROM(図示外)から図柄表示
基板44に設けられたRAM(図示外)にOSのロード
を行い、各種初期化及びセルフテストを行う。このOS
のロード時間に約4秒かかることになる。従って、T1
からT2までで、約4秒かかることになる。
Here, the activation time of the symbol display substrate 44 will be described with reference to the activation sequence diagram of the symbol display substrate 44 shown in FIG. The symbol display substrate 44 is the substrate that requires the longest time to rise among the substrates connected to the main substrate 41. As shown in FIG. 6, when the switch 77 is turned on at the timing of T1 and the power is turned on, the sub CPU (not shown) provided on the symbol display board 44 starts the OS. When the OS is started, the OS is loaded from a ROM (not shown) provided on the symbol display board 44 to a RAM (not shown) provided on the symbol display board 44, and various initializations and self-tests are performed. This OS
Will take about 4 seconds to load. Therefore, T1
It takes about 4 seconds from to T2.

【0029】次いで、T2のタイミングでアプリケーシ
ョンの起動を行う。このアプリケーションの起動では、
図柄表示基板44に設けられたサブCPU(図示外)
が、図柄表示基板44に設けられたROM(図示外)か
ら図柄表示基板44に設けられたRAM(図示外)にア
プリケーションプログラム及びそのデータのロードを行
い、また、各種初期化を行う。この時間に約8秒かかる
ことになる。従って、T2からT3までで、約8秒かか
り、電源投入のT1からアプリケーションの起動が完了
するT3までで、約12秒かかることになる。この約1
2秒間は、主基板41からコマンドを図柄表示基板44
へ送信してもそのコマンドを図柄表示基板44が無視し
て受け付けないことになる。
Next, the application is started at the timing of T2. In launching this application,
Sub CPU (not shown) provided on symbol display board 44
However, the application program and its data are loaded from a ROM (not shown) provided on the symbol display board 44 to a RAM (not shown) provided on the symbol display board 44, and various initializations are performed. This will take about 8 seconds. Therefore, it takes about 8 seconds from T2 to T3, and about 12 seconds from T1 when the power is turned on to T3 when the start of the application is completed. About 1
For 2 seconds, a command is issued from the main board 41 to the symbol display board 44.
The symbol display board 44 ignores the command even if the command is transmitted to the device.

【0030】これに対して、本発明の上記第1実施例の
ように構成すれば、電源投入から主基板41が立ち上が
るまで、16.4秒かかるので、主基板41が立ち上が
ったときには、立ち上がりまで約12秒かかる図柄表示
基板44は、完全に立ち上がっていることになる。従っ
て、主基板41からコマンドを図柄表示基板44へ送信
してもそのコマンドを図柄表示基板44が無視して受け
付けないことになることはなく、パチンコ機1にエラー
が発生することはない。なお、上記例では、図柄表示基
板44が最も立ち上がりに時間を要するものとして説明
したが、立ち上がりに時間を最も要する基板が、他のい
ずれの基板の場合であっても、主基板41の立ち上がり
をその基板の立ち上がりに要する時間より遅延させれ
ば、上記同様に立ち上がりの遅い基板が主基板41から
のコマンドを無視してエラーが発生することはない。
On the other hand, according to the structure of the first embodiment of the present invention, since it takes 16.4 seconds from the power-on to the start of the main board 41, when the main board 41 starts up, it takes up to the start. The symbol display substrate 44, which takes about 12 seconds, completely stands up. Therefore, even if a command is transmitted from the main board 41 to the symbol display board 44, the command is not ignored by the symbol display board 44, and the pachinko machine 1 does not generate an error. In the above example, the symbol display substrate 44 has been described as requiring the longest time to rise. However, even if the substrate requiring the longest time to rise is any of the other substrates, the rising of the main substrate 41 is performed. If the delay is longer than the time required for the rise of the substrate, the slow-rise substrate ignores the command from the main substrate 41 and no error occurs.

【0031】[第2実施例] 次に、本発明の第2実施
例について説明する。第2実施例の機械的構成及び電気
的構成は、上記の第1実施例と同様であるが、異なるの
は、第1実施例では、立ち上がり遅延手段を主基板41
のみに設けたが、第2実施例では、主基板41、音基板
43、図柄表示基板44、払出制御基板45、電飾基板
46の各サブCPU(図示外)に、第1実施例と同様の
上記立ち上がり遅延手段を設け、各々の基板は立ち上が
りに要する時間の長い順に、先に起動されるようにして
いる点である。なお、中継基板47は、単に回線の中継
をしているのみで、サブCPU等を備えていないので、
立ち上がりに関して問題になることはない。
[Second Embodiment] Next, a second embodiment of the present invention will be described. The mechanical configuration and the electrical configuration of the second embodiment are the same as those of the above-described first embodiment, except that in the first embodiment, the rising delay means is replaced by the main substrate 41.
In the second embodiment, the sub CPUs (not shown) of the main board 41, the sound board 43, the symbol display board 44, the payout control board 45, and the illumination board 46 are the same as those of the first embodiment. The above-mentioned rise delay means is provided so that each substrate is activated first in the order of the time required for the rise. Since the relay board 47 merely relays a line and does not include a sub CPU or the like,
There is no problem with rising.

【0032】具体的には、主基板41には、上記第1実
施例と同様に、電源監視回路78及びリセット遅延回路
79を設け、また、音基板43、図柄表示基板44、払
出制御基板45、電飾基板46の各基板にも、各々電源
監視回路78及びリセット遅延回路79を設け、各基板
のサブCPU(図示外)の起動を所定時間ずつ遅らせる
ようにする。このときに、その起動の遅延時間は、立ち
上がりに要する時間の長い順に、短い遅延時間を設定し
ておくようにする。
More specifically, the power supply monitoring circuit 78 and the reset delay circuit 79 are provided on the main board 41 as in the first embodiment, and the sound board 43, the symbol display board 44, and the payout control board 45 are provided. A power supply monitoring circuit 78 and a reset delay circuit 79 are also provided on each of the illuminated boards 46 so that the activation of the sub CPU (not shown) of each board is delayed by a predetermined time. At this time, as the activation delay time, short delay times are set in descending order of the time required for rising.

【0033】例えば、図柄表示基板44の起動時間が最
も長く約12秒、音基板43の起動時間が約10秒、電
飾基板46の起動時間が約8秒、払出制御基板45の起
動時間が約6秒、主基板41の起動時間が約4秒であれ
ば、図柄表示基板44の起動の遅延時間を0秒、音基板
43の起動の遅延時間を2秒、電飾基板46の起動の遅
延時間を4秒、払出制御基板45の起動の遅延時間を6
秒、主基板41の起動の遅延時間を12秒としておけ
ば、電源投入から、約12秒後には、図柄表示基板4
4、音基板43、電飾基板46、払出制御基板45は、
同時に立ち上がっており、その4秒後に、主基板41が
立ち上がることになる。従って、主基板41が立ち上が
っているときには、図柄表示基板44、音基板43、電
飾基板46、及び払出制御基板45は立ち上がってお
り、これらの各基板は、主基板41からのコマンドを確
実に受け付けることができる。よって、立ち上がりの遅
い基板が主基板41からのコマンドを無視してエラーが
発生することを防止できる。
For example, the startup time of the symbol display board 44 is the longest, about 12 seconds, the startup time of the sound board 43 is about 10 seconds, the startup time of the illumination board 46 is about 8 seconds, and the startup time of the payout control board 45 is If the activation time of the main board 41 is about 4 seconds, the delay time of the activation of the symbol display board 44 is 0 second, the delay time of the activation of the sound board 43 is 2 seconds, and the activation time of the illumination board 46 is about 2 seconds. The delay time is 4 seconds, and the delay time of the activation of the payout control board 45 is 6 seconds.
If the delay time of the start of the main board 41 is set to 12 seconds, the symbol display board 4 is provided about 12 seconds after the power is turned on.
4, sound board 43, illumination board 46, payout control board 45,
At the same time, the main substrate 41 rises four seconds later. Therefore, when the main board 41 is standing up, the symbol display board 44, the sound board 43, the illuminated board 46, and the payout control board 45 are up, and each of these boards reliably receives a command from the main board 41. Can be accepted. Therefore, it is possible to prevent a substrate having a slow rise from ignoring a command from the main substrate 41 and generating an error.

【0034】なお、上記の第2実施例では、主基板4
1、音基板43、図柄表示基板44、払出制御基板4
5、電飾基板46の各基板に各々電源監視回路78及び
リセット遅延回路79を設けたが、代わりに、立ち上が
りに要する時間の長い順に、先に各基板に電源を供給す
る給電開始遅延手段を設けるようにしても良い。
In the second embodiment, the main substrate 4
1, sound board 43, symbol display board 44, payout control board 4
5. The power supply monitoring circuit 78 and the reset delay circuit 79 are provided on each of the illuminated boards 46. Instead, the power supply start delay means for supplying power to the respective boards first in descending order of the time required for rising is provided. It may be provided.

【0035】この場合には、例えば、周知のタイマIC
とリレーを用いて、立ち上がりの遅い基板から先に電源
を供給するようにしても良い。たとえば、図柄表示基板
44の起動時間が最も長く約12秒、音基板43の起動
時間が約10秒、電飾基板46の起動時間が約8秒、払
出制御基板45の起動時間が約6秒、主基板41の起動
時間が約4秒であれば、図柄表示基板44へは、電源O
Nから直ちに(遅延時間0秒)電源を供給し、音基板4
3へは、電源ONから2秒後に電源を供給し、電飾基板
46へは、電源ONから4秒後に電源を供給し、払出制
御基板45へは、電源ONから6秒後に電源を供給し、
主基板41へは、電源ONから12秒後に電源を供給す
るように、タイマICの周辺回路を構成しておけば良
い。
In this case, for example, a well-known timer IC
And a relay, the power may be supplied first from the substrate that rises slowly. For example, the startup time of the symbol display board 44 is the longest, about 12 seconds, the startup time of the sound board 43 is about 10 seconds, the startup time of the illumination board 46 is about 8 seconds, and the startup time of the payout control board 45 is about 6 seconds. If the activation time of the main board 41 is about 4 seconds, the symbol O
N immediately (delay time 0 seconds) to supply power,
3, the power is supplied two seconds after the power is turned on, the electric decoration board 46 is supplied with the power four seconds after the power is turned on, and the dispensing control board 45 is supplied with the power six seconds after the power is turned on. ,
The peripheral circuit of the timer IC may be configured to supply power to the main board 41 12 seconds after the power is turned on.

【0036】この場合には、電源投入から、約12秒後
には、図柄表示基板44、音基板43、電飾基板46、
払出制御基板45は、同時に立ち上がっており、その4
秒後に、主基板41が立ち上がることになる。従って、
主基板41が立ち上がっているときには、図柄表示基板
44、音基板43、電飾基板46、及び払出制御基板4
5は立ち上がっており、これらの各基板は、主基板41
からのコマンドを確実に受け付けることができる。よっ
て、立ち上がりの遅い基板が主基板41からのコマンド
を無視してエラーが発生することを防止できる。
In this case, about 12 seconds after the power is turned on, the symbol display board 44, the sound board 43, the illumination board 46,
The payout control board 45 is standing up at the same time.
Seconds later, the main substrate 41 rises. Therefore,
When the main board 41 is standing up, the symbol display board 44, the sound board 43, the illumination board 46, and the payout control board 4
5 are standing up, and each of these substrates is a main substrate 41
Command can be reliably received. Therefore, it is possible to prevent a substrate having a slow rise from ignoring a command from the main substrate 41 and generating an error.

【0037】なお、上記第2実施例では、主基板41以
外は、同時に立ち上がりが完了しているように構成した
が、立ち上がりの遅い基板から、順次立ち上がりが完了
し、最後に、主基板41が立ち上がるようにしても良
い。また、各基板への給電の遅延は、上記タイマIC及
びリレーに限られず各種の遅延回路を用いることができ
ることは言うまでもない。また、本発明は、パチンコ機
に限られず、パチコン機、パチスロ機等の各種の遊技機
に使用可能であることは言うまでもない。
In the second embodiment, except for the main board 41, the rise is completed at the same time. However, the rise is completed sequentially from the board with the slowest rise. You may make it stand up. In addition, it goes without saying that the delay of power supply to each board is not limited to the timer IC and the relay, and various delay circuits can be used. In addition, it goes without saying that the present invention is not limited to pachinko machines, but can be used for various game machines such as pachi-con machines and pachi-slot machines.

【0038】[0038]

【発明の効果】以上説明したように請求項1に係る発明
の遊技機では、電源基板の他に、遊技機の主制御を司る
主基板、遊技媒体の払出に関する制御を司る払出制御基
板、遊技機の電飾の発光態様を制御する電飾基板、遊技
機の音声発生を制御する音基板、図柄表示装置を制御す
る図柄表示基板等を各々独立して設けた遊技機におい
て、遊技機の電源投入時に、遊技機の主基板を除く各基
板の内、最も立ち上がりの遅い基板が立ち上がるのに要
する時間よりも、主基板が立ち上がりに要する時間が長
くなるように、遅延手段が主基板の立ち上がりを遅延さ
せるので、遊技機が正常動作を行うことができ、故障を
防止し遊技機の寿命を長くすることができる。
As described above, in the gaming machine according to the first aspect of the present invention, in addition to the power supply board, a main board for controlling the main control of the gaming machine, a payout control board for controlling the payout of the game medium, and a game. In a gaming machine provided with an illumination board for controlling the light emission mode of the illumination of the machine, a sound board for controlling the sound generation of the gaming machine, a symbol display board for controlling the symbol display device, etc., a power supply for the gaming machine is provided. At the time of insertion, the delay means delays the rise of the main board so that the time required for the main board to rise is longer than the time required for the board with the slowest rise to rise among the boards except the main board of the gaming machine. Since the delay is made, the gaming machine can perform a normal operation, prevent failure, and extend the life of the gaming machine.

【0039】また、請求項2に係る発明の遊技機では、
電源基板の他に、遊技機の主制御を司る主基板、遊技媒
体の払出に関する制御を司る払出制御基板、遊技機の電
飾の発光態様を制御する電飾基板、遊技機の音声発生を
制御する音基板、図柄表示装置を制御する図柄表示基板
等を各々独立して設け、電源基板から前記各基板に給電
が行われる遊技機において、遊技機の電源投入時に、遊
技機の各基板は立ち上がりに要する時間の長い順に、先
に起動されるので、遊技機が正常動作を行うことがで
き、故障を防止し遊技機の寿命を長くすることができ
る。
In the game machine according to the second aspect of the present invention,
In addition to the power supply board, a main board that controls the main control of the gaming machine, a payout control board that controls the payout of the game medium, an illumination board that controls the light emission mode of the illumination of the gaming machine, and controls a sound generation of the gaming machine. Sound board, a symbol display board for controlling the symbol display device, etc. are provided independently, and in a gaming machine in which power is supplied from the power supply board to each board, when the power of the gaming machine is turned on, each board of the gaming machine rises. Since the game machines are activated first in the descending order of the time required for the game machines, the game machines can operate normally, preventing failures and extending the life of the game machines.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1実施例のパチンコ機1の正面図である。FIG. 1 is a front view of a pachinko machine 1 according to a first embodiment.

【図2】第1実施例のパチンコ機1の遊技盤2の正面図
である。
FIG. 2 is a front view of the game board 2 of the pachinko machine 1 according to the first embodiment.

【図3】第1実施例のパチンコ機1の背面図である。FIG. 3 is a rear view of the pachinko machine 1 according to the first embodiment.

【図4】第1実施例のパチンコ機1の電気的回路のブロ
ック図である。
FIG. 4 is a block diagram of an electric circuit of the pachinko machine 1 of the first embodiment.

【図5】第1実施例のパチンコ機1の電源監視回路78
及びリセット遅延回路79を示す電気的回路のブロック
図である。
FIG. 5 is a power supply monitoring circuit 78 of the pachinko machine 1 of the first embodiment.
2 is a block diagram of an electric circuit showing a reset delay circuit 79. FIG.

【図6】第1実施例のパチンコ機1の図柄表示基板44
の起動シーケンス図である。
FIG. 6 shows a symbol display board 44 of the pachinko machine 1 of the first embodiment.
FIG. 7 is a startup sequence diagram of FIG.

【符号の説明】[Explanation of symbols]

1 パチンコ機 2 遊技盤 4 遊技領域 8 特別図柄表示装置 40 制御部 41 主基板 42 電源基板 43 音基板 44 図柄表示基板 45 払出制御基板 46 電飾基板 47 中継基板 50 CPUユニット 50a クロック入力部 50b クロック出力部 50c リセット許可信号入力部 51 CPU 52 RAM 53 ROM 54 I/Oインターフェース 55 出力ポート 77 スイッチ 78 電源監視回路 78a 12V電源監視回路 78b 5V電源監視回路 79 リセット遅延回路 80 OSC回路 81 分周カウンタ 81a 電源監視信号入力部 81b クロック入力部 81c 信号出力部 82 AND回路 1 pachinko machine 2 game board 4 game area 8 special symbol display device 40 control unit 41 main board 42 power supply board 43 sound board 44 symbol display board 45 payout control board 46 illumination board 47 relay board 50 CPU unit 50a clock input unit 50b clock Output unit 50c Reset permission signal input unit 51 CPU 52 RAM 53 ROM 54 I / O interface 55 Output port 77 Switch 78 Power supply monitoring circuit 78a 12V power supply monitoring circuit 78b 5V power supply monitoring circuit 79 Reset delay circuit 80 OSC circuit 81 Divide counter 81a Power monitoring signal input section 81b Clock input section 81c Signal output section 82 AND circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 電源基板の他に、遊技機の主制御を司る
主基板、遊技媒体の払出に関する制御を司る払出制御基
板、遊技機の電飾の発光態様を制御する電飾基板、遊技
機の音声発生を制御する音基板、図柄表示装置を制御す
る図柄表示基板等を各々独立して設けた遊技機であっ
て、 電源投入時、前記主基板を除く各基板の内、最も立ち上
がりの遅い基板が立ち上がるのに要する時間よりも、前
記主基板が立ち上がりに要する時間を長くする立ち上が
り遅延手段を備えたことを特徴とする遊技機。
1. A power supply board, a main board for controlling a main control of a gaming machine, a payout control board for controlling a payout of a game medium, an illuminated board for controlling a lighting mode of an illuminated light of the gaming machine, and the gaming machine A game machine provided with a sound board for controlling sound generation, a symbol display board for controlling the symbol display device, and the like independently of each other. A gaming machine comprising a rising delay means for making a time required for the main substrate to rise longer than a time required for the substrate to rise.
【請求項2】 電源基板の他に、遊技機の主制御を司る
主基板、遊技媒体の払出に関する制御を司る払出制御基
板、遊技機の電飾の発光態様を制御する電飾基板、遊技
機の音声発生を制御する音基板、図柄表示装置を制御す
る図柄表示基板等を各々独立して設け、電源基板から前
記各基板に給電が行われる遊技機であって、 電源投入時、前記各基板は立ち上がりに要する時間の長
い順に、先に起動されることを特徴とする遊技機。
2. A power supply board, a main board for controlling a main control of a gaming machine, a payout control board for controlling a payout of a game medium, an illuminated board for controlling an illumination mode of an illuminated light of the gaming machine, and the gaming machine A game board in which a sound board for controlling sound generation, a symbol display board for controlling a symbol display device, and the like are provided independently, and power is supplied from a power supply board to each of the boards. Are gaming machines that are activated first in the order of the time required for startup.
JP30603299A 1999-10-27 1999-10-27 Pachinko machine Pending JP2001120735A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30603299A JP2001120735A (en) 1999-10-27 1999-10-27 Pachinko machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30603299A JP2001120735A (en) 1999-10-27 1999-10-27 Pachinko machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP30833899A Division JP2001120815A (en) 1999-10-29 1999-10-29 Game machine

Publications (2)

Publication Number Publication Date
JP2001120735A true JP2001120735A (en) 2001-05-08
JP2001120735A5 JP2001120735A5 (en) 2009-07-02

Family

ID=17952260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30603299A Pending JP2001120735A (en) 1999-10-27 1999-10-27 Pachinko machine

Country Status (1)

Country Link
JP (1) JP2001120735A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007319606A (en) * 2006-06-05 2007-12-13 Takeya Co Ltd Game machine
JP2008000337A (en) * 2006-06-22 2008-01-10 Takeya Co Ltd Game machine
JP2008086363A (en) * 2006-09-29 2008-04-17 Sansei R & D:Kk Game machine
JP2008086367A (en) * 2006-09-29 2008-04-17 Sansei R & D:Kk Game machine
JP2008245908A (en) * 2007-03-30 2008-10-16 Heiwa Corp Game machine
JP2018183226A (en) * 2017-04-24 2018-11-22 株式会社ユニバーサルエンターテインメント Game machine
JP2018183227A (en) * 2017-04-24 2018-11-22 株式会社ユニバーサルエンターテインメント Game machine

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62221054A (en) * 1986-03-12 1987-09-29 ピツトネイ・ボウズ・インコ−ポレ−テツド Electronic postage meter having power increase/decrease protection circuit
JPH08179849A (en) * 1994-12-26 1996-07-12 Nec Ic Microcomput Syst Ltd Clock output circuit
JPH11146971A (en) * 1997-11-17 1999-06-02 Sophia Co Ltd Pachinko game machine
JPH11178373A (en) * 1997-12-12 1999-07-02 Canon Inc Periodic signal generation circuit and drive device of vibration-type actuator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62221054A (en) * 1986-03-12 1987-09-29 ピツトネイ・ボウズ・インコ−ポレ−テツド Electronic postage meter having power increase/decrease protection circuit
JPH08179849A (en) * 1994-12-26 1996-07-12 Nec Ic Microcomput Syst Ltd Clock output circuit
JPH11146971A (en) * 1997-11-17 1999-06-02 Sophia Co Ltd Pachinko game machine
JPH11178373A (en) * 1997-12-12 1999-07-02 Canon Inc Periodic signal generation circuit and drive device of vibration-type actuator

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007319606A (en) * 2006-06-05 2007-12-13 Takeya Co Ltd Game machine
JP2008000337A (en) * 2006-06-22 2008-01-10 Takeya Co Ltd Game machine
JP2008086363A (en) * 2006-09-29 2008-04-17 Sansei R & D:Kk Game machine
JP2008086367A (en) * 2006-09-29 2008-04-17 Sansei R & D:Kk Game machine
JP2008245908A (en) * 2007-03-30 2008-10-16 Heiwa Corp Game machine
JP2018183226A (en) * 2017-04-24 2018-11-22 株式会社ユニバーサルエンターテインメント Game machine
JP2018183227A (en) * 2017-04-24 2018-11-22 株式会社ユニバーサルエンターテインメント Game machine

Similar Documents

Publication Publication Date Title
JP2001120815A (en) Game machine
JP2002000878A (en) Game machine
JP2016178955A (en) Game machine
JP2007050148A (en) Game machine
JP2001120735A (en) Pachinko machine
JP5657054B2 (en) Amusement stand
JP2001120735A5 (en)
JP6168089B2 (en) Pachinko machine
JP2008093167A (en) Game machine
JP4056497B2 (en) Game machine
JP2019103827A (en) Game machine
JP2002095816A (en) Game machine
JP4669594B2 (en) Game machine
EA007877B1 (en) Gaming machine
JP2008307069A (en) Game machine
JP2015223263A (en) Game machine
JP2005192715A (en) Game machine
JP2003033545A (en) Game machine
JP4056496B2 (en) Game machine
JP4631353B2 (en) Game machine
JP6427957B2 (en) Game machine
JP2005168935A (en) Game machine
JP2016140726A (en) Game machine
JP2006049376A (en) Control board and control board for game machine
JP2016140725A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100525