JP3444485B2 - Gaming machine - Google Patents

Gaming machine

Info

Publication number
JP3444485B2
JP3444485B2 JP30069499A JP30069499A JP3444485B2 JP 3444485 B2 JP3444485 B2 JP 3444485B2 JP 30069499 A JP30069499 A JP 30069499A JP 30069499 A JP30069499 A JP 30069499A JP 3444485 B2 JP3444485 B2 JP 3444485B2
Authority
JP
Japan
Prior art keywords
control board
main control
board
power
prize
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP30069499A
Other languages
Japanese (ja)
Other versions
JP2001112940A (en
Inventor
敏博 内ヶ島
隆寛 内ヶ島
Original Assignee
株式会社高尾
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17887964&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3444485(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 株式会社高尾 filed Critical 株式会社高尾
Priority to JP30069499A priority Critical patent/JP3444485B2/en
Publication of JP2001112940A publication Critical patent/JP2001112940A/en
Application granted granted Critical
Publication of JP3444485B2 publication Critical patent/JP3444485B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は遊技機に関し、詳し
くは遊技の進行を司る主制御基板と、主制御基板以外の
サブ制御基板とを備えた遊技機に係わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gaming machine, and more particularly to a gaming machine provided with a main control board for controlling the progress of a game and a sub control board other than the main control board.

【0002】[0002]

【従来の技術】遊技機、例えばパチンコ遊技機において
は、発射された遊技球が入賞口に入賞すると予め定めら
れた個数の遊技球を景品球として払い出すよう構成され
ている。遊技盤面上の各入賞口に入賞した遊技球は、セ
ーフ球タンクに一旦停留され、停留された遊技球はセン
サにより1個つ検出され、所定個数の景品球としての
遊技球をモータ等の駆動装置により遊技者に払い出した
後、検出された遊技球はセーフ球タンクから排出され
る。この従来のパチンコ遊技機は、入賞した遊技球がセ
ーフ球タンクに停留され、景品球を払い出してから機外
に排出することから、停電等の不測の事態が生じても入
賞した遊技球がセーフ球タンクに停留されていることか
ら、遊技者に不利益を与えることがないという効果を有
していた。
2. Description of the Related Art A gaming machine, for example, a pachinko gaming machine, is configured to pay out a predetermined number of gaming balls as prize balls when a launched gaming ball wins a winning opening. Game ball that is finished in each winning hole on the game board is temporarily parked in safe sphere tank, stationary been gaming ball is detected One not a one by sensors, such as a motor game balls as the predetermined number of prize balls After being paid out to the player by the drive device, the detected game ball is discharged from the safe ball tank. In this conventional pachinko game machine, the prize-winning game balls are parked in the safe ball tank, and the prize balls are paid out and then discharged out of the machine, so that the prize-winning game balls are safe even if an unexpected situation such as a power failure occurs. Since the ball was held in the ball tank, it had an effect of not giving a disadvantage to the player.

【0003】[0003]

【発明が解決しようとする課題】 しかしながら、前記従
来のパチンコ遊技機は、以下の課題を有していた。 (1)セーフ球タンクを備える必要のあることから構成
が嵩張、複雑になる。 (2)停電等が発生したときには、払い出すべき景品球
数のデータが消滅することから、最大数の景品球を払い
出すことになり正確な景品球を払い出していない。例え
ば、入賞球1個に対して5個又は10個の景品球を払い
出すべき場合でも15個の景品球を払い出すことにな
る。
[SUMMARY OF THE INVENTION However, the conventional pachinko machine, had the following problems. (1) Ri consists that there is a need to provide a safe ball tank cassava, becomes complicated. (2) When a power failure or the like occurs, the data of the number of prize balls to be paid out disappears, so that the maximum number of prize balls is paid out, and the correct prize balls are not paid out. For example, even if 5 or 10 prize balls should be paid out for one winning ball, 15 prize balls will be paid out.

【0004】これらの課題を解決するために、近年、景
品球を払い出すための景品払い出し制御基板を備え、払
い出すべき景品個数に対応したデータを景品払い出し基
板のメモリに記憶し、このメモリをバッテリバックアッ
プする提案が為されている。該提案に係る発明として、
本願出願人は、特願平10−126693号の「弾球遊
技機」に示す発明を行った。この提案は、パチンコ機の
機構を単純化することができる、正確な景品球を払い出
すことができるという優れた効果を有する。
In order to solve these problems, in recent years, a prize payout control board for paying out a prize ball has been provided, and data corresponding to the number of prizes to be paid out is stored in a memory of the prize payout board. A battery backup proposal has been made. As an invention related to the proposal,
The applicant of the present application has made the invention shown in the "ball game machine" of Japanese Patent Application No. 10-126693. This proposal has an excellent effect that the mechanism of the pachinko machine can be simplified and that an accurate prize ball can be paid out.

【0005】かしながら、前述した景品払い出し基板
を備えるパチンコ遊技機等においては、猶、次のような
課題が考えられる。 (1)前記パチンコ遊技機は、遊技の進行を司る主制御
基板の他に、前記景品払い出し制御基板等のサブ制御基
板を備え、これらの各基板には電源基板から電源を供給
する構成が一般的である。この電源基板から各制御基板
に電源を供給したとき、いずれの制御基板が早く立ち上
がっているのか不明であるという課題、 (2)これにより、例えば主制御基板から景品払い出し
基板にデータを送信したとき、送信したデータが受信さ
れないことがあるという課題、 (3)前記(1)及び(2)の課題は、近年のパチンコ
遊技機は不正防止を目的として、主制御基板から各制御
基板へ一方向のみデータを送信する構成を採用している
ことから、各制御基板がデータを受信しなかったときに
は2度と同じデータを受信することはないという課題、
が考えられた。本発明の遊技機は、これらの課題を好適
に解決し、一層健全な遊技機を提供することを目的とし
て為されたものである。
[0005] while However, in the pachinko machine or the like comprising a prize payout substrate described above, grace, considered the following problems. (1) The pachinko gaming machine is generally provided with a sub-control board such as the prize payout control board in addition to a main control board that controls the progress of the game, and power is supplied from a power supply board to each of these boards. Target. When power is supplied to each control board from this power supply board, it is unclear which control board starts up earlier, (2) As a result, for example, when data is transmitted from the main control board to the prize payout board. , The problem that the transmitted data may not be received, (3) The problems of (1) and (2) above are unidirectional from the main control board to each control board in order to prevent fraud in recent pachinko game machines. Since only the data is transmitted, each control board does not receive the same data twice when it does not receive the data.
Was thought. The gaming machine of the present invention has been made for the purpose of suitably solving these problems and providing a more healthy gaming machine.

【0006】[0006]

【課題を解決するための手段及び効果】前記課題を解決
するため請求項1に記載の遊技機は、遊技の進行を司る
主制御基板と、該主制御基板が送信する賞球データを受
信し、この賞球データに従って、遊技者に景品を払い出
す景品払い出し制御基板と図柄の表示を実行する図柄制
御基板とを少なくとも含むサブ制御基板と、前記主制御
基板及びサブ制御基板に電源を供給する電源基板と、を
備えた遊技機であって、前記電源基板にリセット回路
と、バックアップ供給電源と、を備え、電源を投入する
ときには、前記リセット回路により前記サブ制御基板を
前記主制御基板より早く立ち上げ、停電が発生したとき
には、前記主制御基板及び前記景品払い出し制御基板は
前記バックアップ供給電源より供給される電源により
球データを記憶保持する、よう構成したことを特徴とす
る。
In order to solve the above problems, a gaming machine according to claim 1 receives a main control board that controls the progress of a game, and prize ball data transmitted by the main control board.
In accordance with the prize ball data, a sub-control board including at least a prize payout control board for paying out a prize to the player and a symbol control board for displaying a symbol, and a power supply for the main control board and the sub-control board. A power supply board for supplying, a game machine comprising a reset circuit and a backup power supply in the power supply board, when the power is turned on, the sub-control board by the reset circuit to the main control board launched earlier, when a power failure occurs, the main control board and the prize payout control board prize by power supplied from the backup power supply
It is characterized in that the sphere data is stored and held.

【0007】ここで、サブ制御基板とは、景品払い出し
制御基板を少なくとも含むものであって、パチンコ遊技
機にあっては図柄の変動表示を行う図柄制御基板等を含
んでも良い。また、景品払い出し制御基板とは、景品を
払い出す駆動装置を制御する基板であって、パチンコ遊
技機では景品としての景品球(「賞品球」又は「賞球」
ともいう。)を払い出すモータ又はソレノイド等を駆動
制御する基板をいい、スロットル遊技機では景品として
のコインを払い出すホッパーを駆動制御する基板をい
う。制御基板を立ち上げるとは、制御基板を動作させる
ことをいう。
Here, the sub-control board includes at least a prize payout control board, and in a pachinko gaming machine, it may include a symbol control board for performing variable display of symbols. The prize payout control board is a board that controls a drive device that pays out a prize, and in a pachinko game machine, a prize ball (“prize ball” or “prize ball”) as a prize.
Also called. ) Is a substrate for driving and controlling a motor, a solenoid or the like, and a throttle game machine is a substrate for driving and controlling a hopper for dispensing coins as a prize. Starting up the control board means operating the control board.

【0008】請求項1に記載の遊技機は、電源基板によ
り主制御基板及びサブ制御基板に電源を投入するときに
は、電源基板のリセット回路により主制御基板及びサブ
制御基板が一括して立ち上げられ、電源が遮断されると
きには、電源基板のリセット回路により主制御基板及び
サブ制御基板が一括して動作の停止が実行される。これ
により、主制御基板が動作を開始するときには、サブ制
御基板も動作を開始し、主制御基板が動作を停止すると
きには、サブ制御基板も動作を停止する。これにより、
主制御基板が一方的に送信するデータをサブ制御基板が
受信しないことを未然に防ぐことができる。例え、デー
タの送信中に停電が発生し送信処理が途中で終了して
も、主制御基板はデータが完全に受信されていないこと
が判っているので、停電復旧後に再度、同じデータを送
信することができる。また、各制御基板にリセット回路
を備えた場合は、同じタイミングで動作の立ち上げ又は
動作の終了を実行するよう構成しても、部品の値の誤差
等により必ずしも同じタイミングになることは困難であ
るが、本発明では電源基板の1つのリセット回路により
動作の立ち上げ又は動作の停止を実行する構成なので、
前記課題を解決してタイミングを統一することができる
という優れた効果を有する。更に、該構成により部品点
数の削減を図ることができるという効果も有する。
In the gaming machine according to the first aspect, when the main control board and the sub control board are powered on by the power supply board, the main control board and the sub control board are collectively launched by the reset circuit of the power supply board. When the power is cut off, the reset circuit of the power supply board causes the main control board and the sub-control board to collectively stop their operations. Thus, when the main control board starts operating, the sub control board also starts operating, and when the main control board stops operating, the sub control board also stops operating. This allows
It is possible to prevent the sub control board from not receiving the data that the main control board sends unilaterally. For example, even if a power failure occurs during data transmission and the transmission process ends midway, it is known that the main control board has not completely received the data, so the same data is transmitted again after the power failure is restored. be able to. Further, when each control board is provided with a reset circuit, even if the operation is started up or ended at the same timing, it is difficult to obtain the same timing due to an error in the value of parts. However, in the present invention, since the configuration is such that one reset circuit on the power supply board starts or stops the operation,
It has an excellent effect that the above problems can be solved and the timing can be unified. Further, this structure has an effect that the number of parts can be reduced.

【0009】請求項に記載の遊技機は、前記リセット
回路が、前記電源基板により前記主制御基板及び前記サ
ブ制御基板に電源を投入するときには、前記サブ制御基
板を前記主制御基板より早く立ち上げるよう構成したこ
とを特徴とする。
[0009] The gaming machine according to claim 1, wherein the reset circuit, when the power to the main control board and the sub-control board by said power supply board, up to the sub-control board earlier than the main control board it characterized by being configured to raise.

【0010】前記構成を有する請求項1に記載の遊技機
は、電源基板により各制御基板に電源が投入されたとき
には、主制御基板が動作の立ち上げを実行する前に、サ
ブ制御基板が動作の立ち上げを実行している。これによ
り、電源投入後、特に瞬停(瞬時の停電)が発生した
後、主制御基板からサブ基板にデータが送信され、サブ
基板は既に立ち上がっているのでサブ基板は確実にデー
タを受信することができるという効果を有する。また、
停電から復帰したときには、主制御基板及び景品払い出
し制御基板は記憶保持されたデータに従って停電時の状
態から処理を続行するが、この場合も主制御基板が立ち
上がったときには、景品払い出し制御基板は停電時の状
態から処理を続行するので、主制御基板は停電時の状態
から引き続きデータを送信することができる。
In the gaming machine according to claim 1 having the above structure, when each control board is powered on by the power supply board, the sub-control board operates before the main control board starts the operation. Is starting up. As a result, a momentary power failure (instantaneous power failure) occurred after the power was turned on.
After that , data is transmitted from the main control board to the sub-board, and the sub-board has already started up, so that the sub-board can reliably receive the data. Also,
When returning from a power failure, the main control board and the prize payout control board continue processing from the state at the time of power failure according to the stored data, but in this case as well, when the main control board starts up, the prize payout control board does not have a power failure. Since the processing is continued from the state of, the main control board can continue to transmit data from the state at the time of power failure.

【0011】請求項に記載の遊技機は、電源の供給を
停止するときには、前記リセット回路により前記主制御
板を前記サブ制御基板より早く停止するよう構成した
ことを特徴とする請求項1に記載の遊技機である。
A gaming machine according to a second aspect is provided with a power supply.
When stopped, a gaming machine according to claim 1, characterized in that the main control <br/> board by said reset circuit is configured to stop quickly Ri by the sub-control board.

【0012】前記構成を有する請求項に記載の遊技機
は、電源基板により電源の供給を停止するときには、主
制御基板の電気的動作をサブ制御基板の電気的動作より
早く停止する。これにより、サブ制御基板が電気的動作
を終了したとき、又は終了した後に主制御基板からデー
タが送信されるということはあり得なくなる。この結
果、瞬停等により電源基板からの電源の供給が停止され
るときには、サブ制御基板の電気的動作が停止している
のに主制御基板がデータを送信するという弊害を無くす
ことができる。
[0012] The gaming machine according to claim 2 having the above configuration, when stopping the supply of power by the power supply board stops the electrical operation of the main control board earlier than the electrical operation of the sub-control board. This makes it impossible for data to be transmitted from the main control board when or after the sub-control board finishes the electrical operation. As a result, when the supply of power from the power supply board is stopped due to an instantaneous power failure or the like, it is possible to eliminate the adverse effect that the main control board transmits data even though the electrical operation of the sub control board is stopped.

【0013】請求項に記載の遊技機は、前記主制御基
板及びサブ制御基板がマイコンを含み構成されたこと
好ましい
[0013] The gaming machine according to claim 1, that the main control board and the sub-control board is configured comprises a microcomputer
Preferred .

【0014】前記構成を有する請求項に記載の遊技機
は、電源投入時には、サブ制御基板のマイコンが主制御
基板のマイコンより早く動作を開始し、電源の供給を停
止するときには、主制御基板のマイコンはサブ制御基板
のマイコンより早く動作を停止する、或いは同時に動作
を開始し停止するよう働く。これにより、前記請求項1
又は請求項2の効果を一層実効あらしめる。
[0014] The gaming machine according to claim 1 having the configuration, when the power supply is turned on, when the sub-control board microcomputer starts operating earlier than the microcomputer of the main control board, and stops the supply of power, the main control board The microcomputer of (1) stops the operation earlier than the microcomputer of the sub control board, or simultaneously starts and stops the operation. Thereby, the claim 1
Alternatively, the effect of claim 2 is further enhanced.

【0015】請求項に記載の遊技機は、前記主制御基
板及び前記景品払い出し制御基板が、記憶保持手段によ
り停電時に記憶を保持するよう構成したことを特徴とす
る。
[0015] The gaming machine according to claim 1, wherein the main control board and the prize payout control board, to characterized in that it is configured to hold storage in the event of a power failure the storage holding means
It

【0016】前記構成を有する請求項に記載の遊技機
は、主制御基板及び景品払い出し制御基板が、停電時に
データを記憶保持する記憶保持手段を備えて構成されて
いるので、停電復旧後には、記憶保持されたデータに基
づき主制御基板は停電前のゲーム内容を続行することが
でき、また、景品払い出し制御基板は停電前の払い出し
状態から続行して景品の払い出し処理を続行することが
できる。
The gaming machine according to claim 1 having the above structure, the main control board and the prize payout control board, since a storage holding means for storing and holding the data are configured during power failure, after power is restored , The main control board can continue the game contents before the power failure based on the stored data, and the prize payout control board can continue the prize payout processing from the payout state before the power failure. .

【0017】[0017]

【発明の実施の形態】以下に、本発明の好適な実施例を
図面に基づいて説明する。尚、本発明の実施の形態は、
下記の実施例に何ら限定されるものではなく、本発明の
技術的範囲に属する限り種々の形態を採り得ることはい
うまでもない。図1に示すように、本実施例のパチンコ
機10は、大きくは長方形の外枠11と前面枠12とか
らなり、外枠11の左隣に公知のカードリーダ(プリペ
イドカードユニット)13が設けられている。前面枠1
2は、左端上下のヒンジ14により外枠11に対し回動
可能に取り付けられている。前面枠12の下方には上皿
15が設けられ、この上皿15に貸出釦16、精算釦1
7及び残高表示部18が設けられている。カードリーダ
13のカード口19にプリペイドカードを挿入すると、
記憶された残高が残高表示部18に表示され、貸出釦1
6を押下すると遊技球の貸出しが実行され上皿15の払
い出し口より遊技球が排出される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings. The embodiment of the present invention is
It is needless to say that the present invention is not limited to the following examples and various forms can be adopted as long as they are within the technical scope of the present invention. As shown in FIG. 1, the pachinko machine 10 of the present embodiment includes a roughly rectangular outer frame 11 and a front frame 12, and a known card reader (prepaid card unit) 13 is provided on the left side of the outer frame 11. Has been. Front frame 1
2 is rotatably attached to the outer frame 11 by a hinge 14 at the upper and lower left ends. An upper plate 15 is provided below the front frame 12, and the lending button 16 and the settlement button 1 are provided on the upper plate 15.
7 and a balance display unit 18 are provided. If you insert a prepaid card into the card slot 19 of the card reader 13,
The stored balance is displayed on the balance display unit 18, and the lend button 1
When 6 is pressed, the game ball is lent out and the game ball is discharged from the payout opening of the upper plate 15.

【0018】前面枠12には、窓状の金枠20が前面枠
12に対して解放可能に取り付けられている。この金枠
20には板ガラス21が二重にはめ込まれている。板ガ
ラス21の奥には遊技盤22が収納されている。上皿1
5の前面枠12下部には、下皿23が設けられ、下皿2
3の右側には発射ハンドル24が取り付けられている。
この発射ハンドル24の外周には、図示しない回動リン
グが擁され、時計方向に回動すれば遊技球を遊技盤22
上に発射することができる。上皿15と下皿23とは連
結されていて、上皿15が遊技球で満杯状態になれば下
皿23に遊技球を誘導するよう構成されている。
A window-shaped metal frame 20 is releasably attached to the front frame 12 with respect to the front frame 12. A plate glass 21 is doubly fitted in the metal frame 20. A game board 22 is housed inside the plate glass 21. Plate 1
A lower plate 23 is provided below the front frame 12 of the lower plate 5,
A firing handle 24 is attached to the right side of 3.
A rotating ring (not shown) is provided on the outer periphery of the launch handle 24, and the game ball is rotated to rotate the game ball 22 in the clockwise direction.
Can be fired on. The upper plate 15 and the lower plate 23 are connected to each other, and are configured to guide the game ball to the lower plate 23 when the upper plate 15 is filled with the game balls.

【0019】図2はパチンコ機10を裏側から見た裏面
図である。図示するように、前述した遊技盤22を脱着
可能に取り付ける機構盤26が前述した外枠11に収納
されている。この機構盤26には、上方から、球タンク
27誘導樋28及び払出し装置29が設けられてい
る。この構成により、遊技盤22上の入賞口に遊技球の
入賞があれば球タンク27から誘導樋28を介して所定
個数の遊技球を払出し装置29により前述した上皿15
に排出することができる。また、機構盤26には主制御
基板30及び払出制御基板31が脱着可能に、遊技盤2
2には特別図柄表示装置32が、前面枠12の左下部に
は発射制御基板33が、特別図柄表示装置32の左側に
外部接続端子基板50が、各々取り付けられている。
FIG. 2 is a rear view of the pachinko machine 10 viewed from the back side. As shown in the figure, a mechanism board 26 to which the above-mentioned game board 22 is detachably attached is housed in the above-mentioned outer frame 11. The mechanism board 26 is provided with a ball tank 27 , a guide gutter 28, and a payout device 29 from above. With this configuration, if there is a prize for a game ball in the prize hole on the game board 22, a predetermined number of game balls are dispensed from the ball tank 27 through the guide gutter 28 by the dispenser 29.
Can be discharged to. In addition, the main control board 30 and the payout control board 31 can be attached to and detached from the mechanism board 26.
2, a special symbol display device 32, a launch control board 33 is attached to the lower left portion of the front frame 12, and an external connection terminal board 50 is attached to the left side of the special symbol display device 32.

【0020】次に図3を用いて遊技盤22について説明
する。図3に示すように遊技盤22には、中央に特別図
柄表示装置32を構成するLCDパネルユニット(以
下、「LCD」という。)32a、その下部に第1種始
動口としての普通電動役物36、LCD32a上部の普
通図柄表示装置37、普通図柄表示装置37に表示され
る図柄の変動開始に用いられるLCD32aの左右の普
通図柄作動ゲート38及び39、普通電動役物36下部
の大入賞口40、盤面最下部のアウト口41、その他の
各種入賞口、風車及び図示しない遊技釘等が備えられて
いる。この構成により、前述した発射ハンドル24を回
動すれば発射制御基板33により駆動される発射モータ
33aが駆動されて上皿15上の遊技球がガイドレール
を介して遊技盤22上に発射される。発射された遊技球
が各入賞口に入賞すれば遊技球は盤面裏面にセーフ球と
して取り込まれ、入賞しなければアウト口41を介して
アウト球として同様に盤面裏面に取り込まれる。
Next, the game board 22 will be described with reference to FIG. As shown in FIG. 3, the game board 22 has an LCD panel unit (hereinafter, referred to as “LCD”) 32a that constitutes a special symbol display device 32 in the center, and a normal electric accessory as a first-class starting opening at the bottom thereof. 36, the normal symbol display device 37 on the LCD 32a upper part, the normal symbol operation gates 38 and 39 on the left and right of the LCD 32a used for starting the fluctuation of the symbol displayed on the normal symbol display device 37, the large winning opening 40 on the lower part of the normal electric auditors 36 There are provided an outlet 41 at the bottom of the board, various other winning openings, a windmill, and a game nail (not shown). With this configuration, if the above-mentioned firing handle 24 is rotated, the firing motor 33a driven by the firing control board 33 is driven, and the game balls on the upper plate 15 are fired onto the game board 22 via the guide rails. . If the launched game ball wins each prize hole, the game ball is taken into the back surface of the board as a safe ball, and if not won, it is taken into the back surface of the board like an out ball through the out opening 41.

【0021】続いて前述したパチンコ機10の電気的構
成を図4のブロック図を用いて説明する。パチンコ機1
0の電気回路は、図示するように、前述した主制御基板
30、払出制御基板31、特別図柄表示装置32、発射
制御基板33、ランプ制御基板34及び音制御基板35
等から構成されている。尚、この回路図には、信号の受
け渡しを行うために所謂中継基板等は記載していない。
Next, the electrical construction of the above-mentioned pachinko machine 10 will be described with reference to the block diagram of FIG. Pachinko machine 1
The electric circuit of 0 is, as shown in the figure, the main control board 30, the payout control board 31, the special symbol display device 32, the launch control board 33, the lamp control board 34, and the sound control board 35 described above.
Etc. In this circuit diagram, a so-called relay board or the like for passing signals is not shown.

【0022】主制御基板30は、遊技制御プログラムを
記憶したROM及び演算等の作業領域として働くRAM
を内蔵した8ビットワンチップマイコンを中心とした論
理演算回路として構成され、この他各基板又は各種スイ
ッチ類及び各種アクチェータ類との入出力を行うための
外部入出力回路も設けられている。主制御基板30の入
力側には、第1種始動口スイッチ36a、普通図柄作動
スイッチ38a及び39a、役物連続作動スイッチ(以
下、単に「Vスイッチ」と呼ぶ)40a、カウントスイ
ッチ40b、満タンスイッチ43、補給スイッチ44、
複数のその他入賞口スイッチ45、玉抜スイッチ46等
が接続されている。また、出力側には、大入賞口ソレノ
イド40c、Vソレノイド40、普通役物ソレノイド
36b及び外部接続端子基板50等が接続されている。
The main control board 30 is a ROM that stores a game control program and a RAM that works as a work area for operations and the like.
It is configured as a logical operation circuit centering on a built-in 8-bit one-chip microcomputer, and in addition to this, an external input / output circuit for performing input / output to / from each substrate or various switches and various actuators is also provided. On the input side of the main control board 30, a first-type starting opening switch 36a, ordinary symbol operation switches 38a and 39a, an accessory continuous operation switch (hereinafter simply referred to as "V switch") 40a, a count switch 40b, a full tank. Switch 43, supply switch 44,
A plurality of other winning port switches 45, ball drop switches 46, etc. are connected. Further, the output side, a special winning opening solenoid 40c, V solenoid 40 d, is usually won game solenoid 36b and the external connection terminal board 50 and the like are connected.

【0023】第1種始動スイッチ36aは前述した遊
技盤22上の普通電動役物36内、普通図柄作動スイッ
チ38a及び39aは各々普通図柄作動ゲート38及び
39内、Vスイッチ40aは大入賞口40内の特定領域
内、同じくカウントスイッチ40bは大入賞口40内
タンスイッチ43は下皿23内、補給スイッチ44は
球タンク27内、その他入賞口スイッチ45は普通電動
役物36及び大入賞口40以外の盤面上の各々の入賞
口、玉抜スイッチ46は払出し装置29の近傍に各々取
り付けられている。ここで、Vスイッチ40aは大入賞
口40内に入賞した遊技球が特別装置作動領域(以下、
「特別領域」という。)を通過したことを、カウントス
イッチ40bは大入賞口40内に入賞する全ての遊技球
を、満タンスイッチ43は下皿23内に遊技球が満タン
状態になったことを、補給スイッチ44は球タンク27
内に遊技球が存在することを、その他入賞口スイッチ4
5は普通電動役物36及び大入賞口40以外の盤面上の
各々の入賞口に遊技球が入賞したことを、玉抜スイッチ
46は玉抜操作ボタンが押げられたことを各々検出
するためのものである。また、出力側に接続された大入
賞口ソレノイド40cは大入賞口40、Vソレノイド
0dは大入賞口40内の特別領域、普通役物ソレノイド
36bは普通電動役物36の開閉に各々使用されるもの
である。
The first-type starting opening switch 36a is in the normal electric auditors product 36 on the game board 22, the normal symbol operating switches 38a and 39a are in the normal symbol operating gates 38 and 39, respectively, and the V switch 40a is the large winning opening. Within a specific area within 40, similarly, the count switch 40b is within the special winning opening 40 ,
The full tank switch 43 is in the lower tray 23 , the replenishment switch 44 is in the ball tank 27, and the other winning port switches 45 are the respective winning ports on the board surface other than the ordinary electric accessory 36 and the special winning port 40, and the punching switch 46. Each of them is attached near the dispensing device 29. Here, the V switch 40a is a special device operation region (hereinafter, the game ball that has won the special winning opening 40)
It is called "special area". ), The count switch 40b indicates that all the game balls to be won in the special winning opening 40, and the full tank switch 43 indicates that the game balls have been filled in the lower plate 23 . Is a ball tank 27
There is a game ball inside, and the other winning hole switch 4
5 is that the game ball to the usual electric won game 36 and each of the winning hole of winning opening 40 than on the board has won, respectively that Tama抜switch 46 balls抜操operation button is down to press Gera It is for detection. The special winning opening solenoid 40c connected to the output side is the special winning opening 40, the V solenoid 4
0d is a special area in the special winning opening 40, and the normal accessory solenoid 36b is used to open and close the normal electric accessory 36, respectively.

【0024】特別図柄表示装置32は、前述したLCD
32aと、このLCD32aを駆動制御する図柄表示装
置制御基板(以下、単に「図柄制御基板」(「画像制御
基板」ともいう。)という。)32b及びバックライト
及びインバータ基板等の付属ユニットから構成されてい
る。図柄制御基板32bは、前述した主制御基板30と
同様8ビットワンチップマイコンを中心とした論理演算
回路として構成されている。
The special symbol display device 32 is the LCD described above.
32a, a symbol display device control board (hereinafter, simply referred to as "symbol control board" (also referred to as "image control board")) 32b for driving and controlling the LCD 32a, and an auxiliary unit such as a backlight and an inverter board. ing. The symbol control board 32b is configured as a logical operation circuit centering on an 8-bit one-chip microcomputer like the main control board 30 described above.

【0025】払出制御基板31は、主制御基板30と同
様マイクロコンピュータを用いた論理演算回路として構
成され、その入力回路には賞球払出スイッチ31a及び
貸玉払出スイッチ31bが接続され、出力回路には玉切
モータ31c及び玉貸モータ31dが接続されている。
また、払出制御基板31には、前述したカードリーダ1
3が双方向に接続され、カードリーダ13にはCR精算
表示基板47が接続されている。賞球払出スイッチ31
aは、主制御基板30にも接続されている。玉切モータ
31c及び玉貸モータ31dは、前述した払出装置2
9に設けられ、誘導樋28から供給される遊技球を下方
に所定個数流下させるものである。玉切モータ31cか
ら払い出される遊技球は賞球払出スイッチ31aにより
検出され、玉貸モータ31dから払い出される遊技球は
貸玉払出スイッチ31bにより検出される。CR精算表
示基板47は、前述した上皿15の貸出釦16、精算釦
17及び残高表示部18等から構成されている。尚、C
R精算表示基板47を払出制御基板31に接続する構成
としても良い。
The payout control board 31 is constructed as a logical operation circuit using a microcomputer like the main control board 30, and the prize circuit payout switch 31a and the ball rental payout switch 31b are connected to its input circuit and the output circuit is provided. A ball cutting motor 31c and a ball lending motor 31d are connected.
In addition, the payout control board 31 includes the card reader 1 described above.
3 is bidirectionally connected, and a CR settlement display board 47 is connected to the card reader 13. Prize ball payout switch 31
The a is also connected to the main control board 30. Ball switching motor 31c and the ball lending motor 31d is to payout the aforementioned apparatus 2
It is provided in 9 and flows down a predetermined number of game balls supplied from the guide gutter 28. The game ball paid out from the ball cutting motor 31c is detected by the prize ball payout switch 31a, and the game ball paid out from the ball lending motor 31d is detected by the ball rental payout switch 31b. The CR settlement display board 47 is composed of the lending button 16, the settlement button 17, the balance display unit 18, and the like of the upper plate 15 described above. Incidentally, C
The R adjustment display board 47 may be connected to the payout control board 31.

【0026】前記構成により主制御基板30から賞球払
い出し指令のデータが送信されると、このデータを受信
した払出制御基板31は、未払の賞球データに送信され
たデータが示す賞球個数を加算して新たな賞球データと
して記憶し、所定個数の遊技球を賞球として払い出した
後に賞球払出スイッチ31aにより検出された遊技球を
記憶した賞球データから減算処理を実行して新たな賞球
データとし、この賞球データの値が零になるまで払い出
し処理を実行する。一方、CR精算表示基板47の貸出
釦16を押下すると、100円の場合はカードリーダ1
3から払出制御基板31に1パルスの信号が送信され、
500円の場合には5パルスの信号が送信される。払出
制御基板31は、1パルスの信号に対して25個の遊技
球が貸玉払出スイッチ31bにより検出されるまで玉貸
モータ31dを駆動制御して貸し玉を払い出す処理を実
行する。
When the data of the prize ball payout command is transmitted from the main control board 30 according to the above-mentioned configuration, the payout control board 31 which receives this data causes the number of prize balls indicated by the data sent to the unpaid prize ball data. Is added and stored as new award ball data, and after a predetermined number of game balls are paid out as award balls, a subtraction process is executed from the award ball data in which the game balls detected by the award ball payout switch 31a are stored to perform a new process. The prize-winning ball data is set to a value, and the payout process is executed until the value of the prize-ball data becomes zero. On the other hand, if the lending button 16 of the CR settlement display board 47 is pressed, the card reader 1
A signal of 1 pulse is transmitted from 3 to the payout control board 31,
In the case of 500 yen, a 5-pulse signal is transmitted. The payout control board 31 drives the ball lending motor 31d to execute a process of paying out the rental ball until 25 game balls are detected by the ball rental payout switch 31b for one pulse signal.

【0027】発射制御基板33は、遊技者が操作する発
射ハンドル24の回動量に応じて発射モータ33aを駆
動制御するものであり、その他遊技者が発射停止スイッ
チ24bを押下したとき発射を停止させたり、発射ハン
ドル24に内蔵されたタッチスッチ24aがオン状態
のときタッチランプ48を点灯させるためのものであ
る。タッチスイッチ24aは発射ハンドル24に内蔵さ
れ遊技者が発射ハンド24に触れていることを検出す
る。
The firing control board 33 drives and controls the firing motor 33a in accordance with the amount of rotation of the firing handle 24 operated by the player, and when the player presses the firing stop switch 24b, the firing is stopped. or is intended for data Tchisu Lee pitch 24a incorporated in the firing handle 24 is turned a touch lamp 48 when in the oN state. The touch switch 24a is built in the firing handle 24 and detects that the player is touching the firing hand 24.

【0028】ランプ制御基板34は主としてトランジス
タ等の駆動素子から構成されており、主制御基板30か
らの指令を受けて普通図柄表示装置37、大当たりラン
プやエラーランプ等のランプ類及びLED等の各種ラン
プ類を点灯表示させるためのものである。
The lamp control board 34 is mainly composed of a driving element such as a transistor, and receives a command from the main control board 30, and usually a symbol display device 37, lamps such as a jackpot lamp and an error lamp, and various LEDs. This is for turning on and displaying the lamps.

【0029】音制御基板35は音源IC及びアンプ等か
ら構成されており、主制御基板30の指令を受けてスピ
ーカ49を駆動制御するためのものである。
The sound control board 35 is composed of a sound source IC, an amplifier, and the like, and is for receiving a command from the main control board 30 to drive and control the speaker 49.

【0030】前述した特別図柄表示装置32、払出制御
基板31、発射制御基板33、ランプ制御基板34及び
音制御基板35への送信は、主制御基板30からのみ送
信することができるよう一方向通信の回路として構成さ
れている。この一方向通信の回路は、インバータ回路又
はラッチ回路を用いて具現化することができる。
The one-way communication so that the special symbol display device 32, the payout control board 31, the firing control board 33, the lamp control board 34 and the sound control board 35 described above can be transmitted only from the main control board 30. Is configured as a circuit. This one-way communication circuit can be embodied using an inverter circuit or a latch circuit.

【0031】前記主制御基板30、払出制御基板31、
図柄制御基板32b、発射制御基板33、ランプ制御基
板34及び音制御基板35等へは、図5に示すように、
電源基板55から各種電源が供給されている。電源基板
55は、24V交流電源からDC32V、DC12V、
DC5V、更にコンデンサによりDC5Vのバックアッ
プ電源を生成し、各制御基に必要な電源を供給するよう
構成されている。DC5Vのバックアップ電源は、主制
御基板30と払出制御基板31に供給されている。
The main control board 30, the payout control board 31,
To the symbol control board 32b, the firing control board 33, the lamp control board 34, the sound control board 35, etc., as shown in FIG.
Various power supplies are supplied from the power supply board 55. The power supply board 55 includes a DC 24V, a DC 12V,
A backup power supply of DC5V and a DC5V is further generated by a capacitor, and necessary power is supplied to each control group. The backup power of 5V DC is supplied to the main control board 30 and the payout control board 31.

【0032】ここで、図6に示すように、電源基板55
には、リセット1回路60及びリセット2回路61、バ
ックアップ1電圧監視回路62およびバックアップ2電
圧監視回路63が備えられている。リセット1回路60
は、主制御基板30のCPU64のリセット端子RES
に接続されている。リセット2回路61は、払出制御基
板31のCPU65のリセット端子RES、図柄制御基
板32bのCPU66のリセット端子RES等に接続さ
れている。バックアップ1電圧監視回路62は、主制御
基板30のCPU64の強制割り込み端子NMIに接続
されている。バックアップ2電圧監視回路63は、払出
制御基板31のCPU65の強制割り込み端子NMIに
接続されている。尚、前述したように、5Vバックアッ
プ電源は、主制御基板30のCPU64のバックアップ
端子VBB、及び払出制御基板31のCPU65のバッ
クアップ端子VBBに接続されている。
[0032] Here, as shown in FIG. 6, the power supply board 55
Is provided with a reset 1 circuit 60 and a reset 2 circuit 61, a backup 1 voltage monitoring circuit 62 and a backup 2 voltage monitoring circuit 63. Reset 1 circuit 60
Is a reset terminal RES of the CPU 64 of the main control board 30.
It is connected to the. The reset 2 circuit 61 is connected to the reset terminal RES of the CPU 65 of the payout control board 31, the reset terminal RES of the CPU 66 of the symbol control board 32b, and the like. The backup 1 voltage monitoring circuit 62 is connected to the forced interrupt terminal NMI of the CPU 64 of the main control board 30. The backup 2 voltage monitoring circuit 63 is connected to the forced interrupt terminal NMI of the CPU 65 of the payout control board 31. As described above, the 5V backup power source is connected to the backup terminal VBB of the CPU 64 of the main control board 30 and the backup terminal VBB of the CPU 65 of the payout control board 31.

【0033】リセット1回路60は、図7に示すよう
に、電圧監視IC11、抵抗器R17、R18及びR1
9、バイバスコンデンサC10等から構成されている。
電圧監視IC11の入力端子であるVSB端子には、抵
抗器R17とR18とで分圧したDC12Vの電源が供
給され、出力端子であるRESET端子は、抵抗器R1
9でDC5Vにプルアップされている。前記構成により
電圧監視IC11の出力端子であるRESET端子は、
DC12V電源の電圧が9.39〜10.21V以下に
低下すると、出力するリセット信号1を、ハイレベルか
らロウレベルに変化させる。
The reset 1 circuit 60, as shown in FIG. 7, includes a voltage monitoring IC 11, resistors R17, R18 and R1.
9, a bypass capacitor C10 and the like.
The VSB terminal, which is the input terminal of the voltage monitoring IC 11, is supplied with a DC12V power source divided by the resistors R17 and R18, and the RESET terminal, which is the output terminal, is connected to the resistor R1.
It is pulled up to DC5V at 9. With the above configuration, the RESET terminal, which is the output terminal of the voltage monitoring IC 11,
When the voltage of the DC 12V power supply drops to 9.39 to 10.21V or less, the reset signal 1 to be output is changed from the high level to the low level.

【0034】リセット2回路61は、図8に示すよう
に、電圧監視IC8、抵抗器R38、R39及び
0、バイパスコンデンサC22及びC23等から構成さ
れている。電圧監視IC8の入力端子であるVS端子に
は、抵抗器R39とR40とで分圧したDC12Vの電
源が供給され、出力端子であるRESET端子は、抵抗
器R38でDC5Vにプルアップされている。前記構成
により電圧監視IC8の出力端子であるRESET端子
は、DC12V電源の電圧が7.20〜7.75V以下
に低下すると、出力するリセット信号2を、ハイレベル
からロウレベルに変化させる。
As shown in FIG. 8, the reset 2 circuit 61 includes a voltage monitoring IC 8, resistors R38, R39 and R4.
0, bypass capacitors C22 and C23, etc. The VS terminal, which is the input terminal of the voltage monitoring IC 8, is supplied with a DC 12V power source divided by the resistors R39 and R40, and the RESET terminal, which is the output terminal, is pulled up to 5V DC by the resistor R38. With the above configuration, the RESET terminal which is the output terminal of the voltage monitoring IC 8 changes the reset signal 2 to be output from the high level to the low level when the voltage of the DC 12V power supply drops to 7.20 to 7.75V or less.

【0035】バックアップ1電圧監視回路62は、図9
に示すように、コンパレータIC1A、抵抗器R41〜
45等から構成されている。コンパレータIC1Aの
マイナス入力端子には、抵抗器R43とR44とで分圧
したDC5Vの電源が供給され、プラス入力端子には、
抵抗器R41とR42とで分圧したDC12Vの電源が
供給され、出力端子は抵抗器R45でDC5Vにプルア
ップされている。前記構成によりコンパレータIC1A
の出力端子は、DC12V電源の電圧が10.25〜1
0.70V以下に低下すると、出力するバックアップ信
号1を、ハイレベルからロウレベルに変化させる。
The backup 1 voltage monitoring circuit 62 is shown in FIG.
, The comparator IC1A and the resistors R41 to R41
It is composed of R 45 and the like. The negative input terminal of the comparator IC1A is supplied with a DC 5V power source divided by the resistors R43 and R44, and the positive input terminal thereof is
Power of DC12V, which is divided by the resistors R41 and R42, is supplied, and the output terminal is pulled up to DC5V by the resistor R45. With the above configuration, the comparator IC1A
The output terminal has a DC12V power supply voltage of 10.25 to 1
When the voltage drops to 0.70 V or less, the output backup signal 1 is changed from high level to low level.

【0036】バックアップ2電圧監視回路63は、図1
0に示すように、コンパレータIC2A、抵抗器R51
〜R55等から構成されている。コンパレータIC2A
のマイナス入力端子には、抵抗器R53とR54とで分
圧したDC5Vの電源が供給され、プラス入力端子に
は、抵抗器R51とR52とで分圧したDC12Vの電
源が供給され、出力端子は抵抗器R55でDC5Vにプ
ルアップされている。前記構成によりコンパレータIC
2Aの出力端子は、DC12V電源の電圧が8.00〜
9.23V以下に低下すると、出力するバックアップ信
号2を、ハイレベルからロウレベルに変化させる。
The backup 2 voltage monitoring circuit 63 is shown in FIG.
As shown in 0, the comparator IC2A, the resistor R51
~ R55 and the like. Comparator IC2A
The negative input terminal of is supplied with DC5V power source divided by resistors R53 and R54, the positive input terminal is supplied with DC12V power source divided by resistors R51 and R52, and the output terminal is It is pulled up to DC5V by resistor R55. Comparator IC with the above configuration
The output terminal of 2A has a DC12V power supply voltage of 8.00 to
When the voltage drops to 9.23 V or less, the output backup signal 2 is changed from the high level to the low level.

【0037】前記構成により、パチンコ機10に電源が
投入されたときの主制御基板30と、払出制御基板31
及び図柄制御基板32b等の主制御基板以外のサブ制御
基板との各々のCPUの動作又は制御動作の立ち上がり
状態を、図11に示すタイミングチャートに従って説明
する。パチンコ機10に電源が投入されると、電源基板
55によりDC32V、DC12V、バッテリバックア
ップ電源(VBB)であるDC5Vが生成される。この
生成された各電源は各制御基板に供給されるが、リセッ
ト1回路60及びリセット2回路61の働きにより払出
制御基板31等の各サブ制御基板及び主制御基板30は
次のように動作の立ち上げ処理を行う。
With the above configuration, the main control board 30 and the payout control board 31 when the pachinko machine 10 is powered on.
The rising state of the operation or control operation of each CPU with the sub control boards other than the main control board such as the pattern control board 32b will be described with reference to the timing chart shown in FIG. When the pachinko machine 10 is powered on, the power supply board 55 generates DC 32V, DC 12V, and battery backup power supply (VBB) DC 5V. The generated power supplies are supplied to the control boards, but the sub-control boards such as the payout control board 31 and the main control board 30 operate as follows due to the functions of the reset 1 circuit 60 and the reset 2 circuit 61. Perform startup processing.

【0038】図11に示すように、電源基板55に電源
が投入されると(ポイントP1)、DC12V電源の電
圧は放物線を描いて漸次0Vから12Vに立ち上がる。
この漸次立ち上がるDC12V電源の電圧が、基準値L
V2(本具体例では、7.20〜7.75V)になると
リセット2回路6の出力信号であるリセット信号2が
ロウレベルからハイレベルとなる。これにより、サブ制
御基板の各CPUのリセットが解除され、払出制御基板
31のCPU65がセキュリティチェック動作を開始す
る(ポイントP2)。このとき、本具体例では、払出制
御基板31を除く図柄制御基板32b等の各サブ制御基
板は、セキュリティチェック動作は実行せずに本来の制
御を実行するよう構成されている。DC12Vの電源電
圧が基準値LV2のときには、リセット1回路60の出
力信号であるリセット信号1は、まだロウレベルの状態
を維持している。従って、主制御基板30のCPU64
は、まだ立ち上がっていない。
As shown in FIG. 11, when the power supply board 55 is powered on (point P1), the voltage of the DC 12V power supply draws a parabola and gradually rises from 0V to 12V.
The voltage of the DC12V power supply that gradually rises is the reference value L
V2 (in this specific example, 7.20~7.75V) reset signal 2 which is the output signal of the reset 2 circuit 6 1 is made of a low level to a high level becomes a. As a result, the reset of each CPU of the sub control board is released, and the CPU 65 of the payout control board 31 starts the security check operation (point P2). At this time, in this specific example, each sub-control board such as the symbol control board 32b other than the payout control board 31 is configured to execute the original control without executing the security check operation. When the power supply voltage of DC12V is the reference value LV2, the reset signal 1 which is the output signal of the reset 1 circuit 60 is still in the low level state. Therefore, the CPU 64 of the main control board 30
Has not yet stood up.

【0039】DC12Vの電源電圧が基準値LV2から
基準値LV1(本具体例では、9.39〜10.21
V)に上昇すると、リセット1回路60のリセット信号
1は、ロウレベルからハイレベルとなる。これにより、
主制御基板30のCPU64のリセットが解除され、C
PU64がセキュリティチェック動作を開始する(ポイ
ントP3)。主制御基板30のCPU64のセキュリテ
ィチェック時間T1は、払出制御基板31のCPU65
のセキュリティチェック時間T2と同等かそれ以上長く
なるように設計されている。尚、セキュリティチェック
とは、周知の如く、ワンチップマイコンであるCPU6
3及び64が遊技の進行内容を書き込んだROMの内容
が正規の内容であるか否かをチェックする機能のことで
ある。
The power supply voltage of DC12V changes from the reference value LV2 to the reference value LV1 (in this specific example, 9.39 to 10.21).
V), the reset signal 1 of the reset 1 circuit 60 changes from low level to high level. This allows
The reset of the CPU 64 of the main control board 30 is released, and C
The PU 64 starts the security check operation (point P3). The security check time T1 of the CPU 64 of the main control board 30 is equal to the CPU 65 of the payout control board 31.
It is designed to be equal to or longer than the security check time T2. As is well known, the security check is the CPU 6 which is a one-chip microcomputer.
3 and 64 are functions of checking whether or not the contents of the ROM in which the progress contents of the game are written are regular contents.

【0040】主制御基板30のセキュリティチェック時
間T1が払出制御基板31のセキュリティチェック時間
T2以上であり、且つ主制御基板30のCPU64のリ
セット解除時点が各サブ制御基板のCPUのリセット解
除時点より遅い(ポイントP4及びP5)。これによ
り、主制御基板30のCPU64がROMに書き込まれ
たプログラムに従って遊技の制御を実行開始するときに
は、各サブ制御基板は既に遊技の制御を実行している。
この結果、電源投入後直ちに、主制御基板30のCPU
64が各サブ制御基板にデータを送信しても、各サブ制
御基板は本来の制御を実行しているので確実にデータを
受信することができる。尚、本具体例では、セキュリテ
ィチェック時間T1は約439msであり、主制御基板3
0のCPU64が電源の投入から遊技の制御を実行する
までの時間は、約529ms〜549msである。また、セ
キュリティチェック時間T2は約200msであり、サブ
制御基板の1つである払出制御基板31のCPU65が
電源の投入から遊技の制御を実行するまでの時間は、約
202ms〜203msである。
The security check time T1 of the main control board 30 is longer than the security check time T2 of the payout control board 31, and the reset release time of the CPU 64 of the main control board 30 is later than the reset release time of the CPU of each sub control board. (Points P4 and P5) . Thereby, when the CPU 64 of the main control board 30 starts executing the control of the game according to the program written in the ROM, each sub control board has already executed the control of the game.
As a result, immediately after the power is turned on, the CPU of the main control board 30 is
Even if 64 transmits data to each sub-control board, each sub-control board executes the original control, so that the data can be reliably received. In this specific example, the security check time T1 is about 439 ms, and the main control board 3
The time from when the CPU 64 of 0 is turned on to when the game is controlled is about 529 ms to 549 ms. The security check time T2 is about 200 ms, and the time from when the power is turned on to when the CPU 65 of the payout control board 31, which is one of the sub-control boards, controls the game, is about 202 ms to 203 ms.

【0041】次にパチンコ遊技機10への電源投入が遮
断されるときの動作を、図12に示すタイミングチャー
トに従って説明することにする。パチンコ遊技機10へ
の電源投入が遮断されると(ポイントP6)、電源基板
55で生成されるDC12Vの電源電圧は、遮断直後の
低下が著しいもののその後はほぼリニアに低下してゆき
所定時間後に0Vとなる。このリニアに漸減してゆく途
中で、基準電圧LV4(本具体例では、10.25〜1
0.70V)に至ると(ポイントP7)、電源基板55
のバックアップ1電圧監視回路62のバックアップ信号
1は、ハイレベルからロウレベルに変化する。これによ
り、主制御基板30のCPU64の強制割り込み端子N
MIがロウレベルとなり、CPU64にノンマスカブル
インターラプトがかかることになる。このとき、CPU
64は、現状のゲーム進行状況を示すデータを待避し、
その後RAMへのアクセスを禁止することができる。
Next, the operation when the power supply to the pachinko gaming machine 10 is cut off will be described with reference to the timing chart shown in FIG. When the power supply to the pachinko gaming machine 10 is cut off (point P6), the power supply voltage of DC12V generated by the power supply board 55 is drastically decreased immediately after the power is cut off, but thereafter is decreased substantially linearly and after a predetermined time. It becomes 0V. During this linear decrease, the reference voltage LV4 (in this specific example, 10.25 to 1
When it reaches 0.70V (point P7), the power supply board 55
The backup signal 1 of the backup 1 voltage monitoring circuit 62 changes from high level to low level. As a result, the forced interrupt terminal N of the CPU 64 of the main control board 30
MI becomes low level, and the CPU 64 is subject to non-maskable interrupt. At this time, the CPU
64 saves data indicating the current game progress,
After that, access to the RAM can be prohibited.

【0042】電源電圧DC12Vの電圧が基準電圧LV
4から前記基準電圧LV1に低下すると(ポイントP
8)、電源基板55のリセット1回路60のリセット信
号1はハイレベルからロウレベルに変化する。これによ
り、CPU64をリセット状態とする。この後、時間の
経過に従ってDC12Vの電源電圧は漸減してゆき基準
電圧LV(本具体例では、8.00〜9.23V)に
至ると(ポイントP9)、バックアップ2電圧監視回路
63の出力信号2がハイレベルからロウレベルに変化す
る。これにより、払出制御基板31のCPU65のNM
I端子がロウレベルとなり、CPU65にノンマスカブ
ルインターラプトがかかることになる。このとき、CP
U65は、現状の賞球払い出し状態及び玉貸しの払い出
し状態を示すデータを待避し、その後RAMへのアクセ
スを禁止することができる。
The power supply voltage DC12V is the reference voltage LV.
4 to the reference voltage LV1 (point P
8), the reset signal 1 of the reset 1 circuit 60 of the power supply board 55 changes from the high level to the low level. As a result, the CPU 64 is reset. Thereafter, (in this specific example, 8.00~9.23V) reference voltage LV 3 supply voltage DC12V is Yuki gradually decreases with time reaches the (point P9), the output of the backup second voltage monitoring circuit 63 The signal 2 changes from the high level to the low level. Thereby, the NM of the CPU 65 of the payout control board 31
The I terminal becomes low level, and the CPU 65 is subject to non-maskable interrupt. At this time, CP
The U65 can save the data indicating the current prize ball payout state and the current ball lending payout state, and thereafter can prohibit access to the RAM.

【0043】DC12Vの電源電圧が基準電圧LV3か
ら更に低下し基準電圧LV2に至ると(ポイントP1
0)、リセット2回路61の出力信号であるリセット信
号2がハイレベルからロウレベルに変化する。これによ
り、CPU65及びCPU66をリセット状態とすると
共に、その他のサブ制御基板の動作を停止させる。ここ
で、前述したように、主制御基板30及び払出制御基板
31各々のRAMはバッテリバックアップされており、
電源遮断時もRAMに記憶されたデータは所定時間(本
実施例では、約1時間20分〜約3時間30分)記憶保
持される。
When the power supply voltage of DC12V further decreases from the reference voltage LV3 to the reference voltage LV2 (point P1
0), the reset signal 2 which is the output signal of the reset 2 circuit 61 changes from the high level to the low level. As a result, the CPU 65 and the CPU 66 are reset, and the operation of the other sub control boards is stopped. Here, as described above, the RAM of each of the main control board 30 and the payout control board 31 is backed up by a battery,
Even when the power is turned off, the data stored in the RAM is stored and held for a predetermined time (in this embodiment, about 1 hour 20 minutes to about 3 hours 30 minutes).

【0044】前述したように、電源投入が遮断される場
合、先ず主制御基板30のCPU64をリセット状態と
し、その後、サブ制御基板の各CPUをリセット状態と
する。これにより、主制御基板30のCPU64が電源
投入が遮断される前に送信したデータを各サブ制御基板
が確実に受信されるという効果を有する。
As described above, when the power is turned off, the CPU 64 of the main control board 30 is first reset, and then each CPU of the sub control board 30 is reset. This has the effect that each sub-control board can reliably receive the data transmitted by the CPU 64 of the main control board 30 before the power is turned off.

【0045】次に前述した構成を有する本具体例の動作
を、電源投入時及び電源遮断時について説明し、電源投
入後から電源が遮断されるまでの処理は従来と同様なの
で詳細な説明は割愛する。ここでは、便宜上先ず、電源
遮断時の処理を図13に示すフローチャートに従って説
明することにする。図13に示すフローチャートは、主
制御基板30のCPU64及び払出制御基板31のCP
U65により実行される処理であり、各々のCPUの強
制割り込み端子NMIがハイレベルからロウレベルに変
化する信号の立ち下げ時に実行される処理である。CP
U64及びCPU65により実行される処理が本ルーチ
ンに移行すると、先ず、RAMの複数の所定領域に所定
値55Hを書き込む処理が為される(ステップS10
0)。書き込まれる所定値は、如何なる値でも良いが、
1バイト中の各々のビットが交互に「1」と「0」とに
なる55H又はAAHが好ましい。
Next, the operation of the present embodiment having the above-mentioned configuration will be described when the power is turned on and when the power is turned off. Since the processing from turning on the power to turning off the power is the same as the conventional one, detailed description will be omitted. To do. Here, for convenience, first, the processing at the time of power-off will be described according to the flowchart shown in FIG. The flowchart shown in FIG. 13 shows the CPU 64 of the main control board 30 and the CP of the payout control board 31.
This is the process executed by U65, and is the process executed when the signal at which the forced interrupt terminal NMI of each CPU changes from the high level to the low level falls. CP
When the process executed by the U64 and the CPU 65 shifts to this routine, first, a process of writing a predetermined value 55H to a plurality of predetermined regions of the RAM is performed (step S10).
0). The predetermined value to be written may be any value,
55H or AAH in which each bit in one byte is alternately "1" and "0" is preferable.

【0046】RAMの所定領域に所定値が書き込まれた
後、データの待避が実行される(ステップS110)。
このデータの待避処理は、主制御基板30では現状のゲ
ームの進行状況、例えば、高確率中であるか否か、大当
たり中であるか否か、特別図柄表示装置で図柄変動中で
あるか否か等のゲームの進行状況を示す各データをRA
Mの所定領域に書き込む処理である。一方、払出制御基
板31では、現状の賞球個数の払い出し状態及び貸し球
の払い出し状態を示す各データをRAMの所定領域に書
き込む処理である。この待避処理は、現状の状態を常に
RAMの所定領域に書き込むアルゴリズムであれば、特
にこの処理を実行する構成としなくても良い。データの
待避が実行されると、次にRAMへのアクセスが禁止さ
れる(ステップS120)。
After the predetermined value is written in the predetermined area of the RAM, the data saving is executed (step S110).
The saving process of this data is the progress status of the current game on the main control board 30, for example, whether or not there is a high probability, whether or not it is a big hit, whether or not the symbol is changing on the special symbol display device. Each data showing the progress of the game such as
This is a process of writing in a predetermined area of M. On the other hand, the payout control board 31 is a process of writing each data indicating the current payout state of the number of prize balls and the payout state of the lent balls into a predetermined area of the RAM. This save process does not have to be particularly configured to execute this process as long as it is an algorithm that always writes the current state in a predetermined area of the RAM. When the data saving is executed, the access to the RAM is prohibited (step S120).

【0047】このRAMへのアクセス禁止処理は、電源
電圧の不安定な状態でのRAMへの書き込みを禁止する
ことにより、待避するデータの正確性及び確実性を高め
るためである。RAMへのアクセスが禁止されると、リ
セット端子RESがローレベルに低下するのを待つ処理
が実行される(ステップS130)。ここで、所定時間
内にリセット端子がローレベルに低下すると、具体的に
は前述したリセット1回路60の出力するリセット信号
1がローレベルに低下すると、CPU64は動作を停止
し、同じく前述したリセット2回路61の出力するリセ
ット信号2がローレベルに低下すると、CPU65は動
作を停止する。一方、所定時間内に各リセット信号がロ
ーレベルに低下しない場合は、電源電圧が一時的に基準
電圧LV3又はLV4に至らずに少し低下しただけで元
の電圧に復帰したときである。この場合には、RAMへ
のアクセス禁止処理が解除された後(ステップS14
0)、処理は「リターン」に抜け本来の処理が実行され
る。
This access prohibition processing to the RAM is for enhancing the accuracy and certainty of the data to be saved by prohibiting the writing to the RAM when the power supply voltage is unstable. When access to the RAM is prohibited, a process of waiting for the reset terminal RES to fall to the low level is executed (step S130). Here, when the reset terminal drops to a low level within a predetermined time, specifically, when the reset signal 1 output from the reset 1 circuit 60 described above drops to a low level, the CPU 64 stops its operation and the above-mentioned reset is also performed. When the reset signal 2 output from the 2 circuit 61 falls to the low level, the CPU 65 stops its operation. On the other hand, if each reset signal does not drop to the low level within the predetermined time, it means that the power supply voltage has temporarily dropped to the reference voltage LV3 or LV4 and then returned to the original voltage with only a slight drop. In this case, after the access prohibition process to the RAM is canceled (step S14)
0), the process goes to "return" and the original process is executed.

【0048】電源が投入され、セキュリティチェックが
終了すると、主制御基板30のCPU64は、図14に
示す「電源投入時ルーチン」を実行する。このルーチン
は、リセット端子RESがローレベルからハイレベルに
変化する信号の立ち上げ時に1回だけ実行される。この
ルーチンに処理が移行すると、停電復旧時か否か判断さ
れる(ステップS150)。本具体例では、DC5Vの
バックアップ電源は、前述したように、コンデンサによ
り約1時間20分〜約3時間30分間CPU64及びC
PU65のRAMに記憶されたデータを記憶保持するよ
う構成されている。このため、停電ではなく、営業が終
了してから翌朝に電源を投入する通常状態では、RAM
のデータは記憶保持されていない。これにより、停電時
にRAMの所定領域に書き込まれた所定値は、記憶保持
されることなく所定値とは異なった値となっている。一
方、瞬停を含む一般的な停電は、1時間もあれば復旧す
る。係る停電時には、RAMの所定領域に書き込まれた
所定値は、変化することなく記憶保持されている。従っ
て、RAMの所定領域に書き込まれた値を比較すること
により、停電復旧時か否かが判定される。
When the power is turned on and the security check is completed, the CPU 64 of the main control board 30 executes the "power-on routine" shown in FIG. This routine is executed only once when the signal at which the reset terminal RES changes from the low level to the high level rises. When the processing shifts to this routine, it is determined whether or not the power is restored (step S150). In this specific example, as described above, the backup power supply of DC5V is about 1 hour 20 minutes to about 3 hours 30 minutes from the CPU 64 and the C by the capacitor.
It is configured to store and hold the data stored in the RAM of the PU 65. For this reason, the RAM is not in the normal state where the power is turned on the next morning after the business ends, not the power failure.
Data is not stored and retained. As a result, the predetermined value written in the predetermined area of the RAM at the time of power failure is a value different from the predetermined value without being stored and held. On the other hand, a general power outage including a momentary power outage can be recovered within one hour. At the time of the power failure, the predetermined value written in the predetermined area of the RAM is stored and held without change. Therefore, by comparing the values written in the predetermined area of the RAM, it is determined whether or not the power is restored.

【0049】ステップS150の判定処理により、停電
復旧時でないとの否定判定が為されると、メモリの値を
クリアする等の初期設定(ステップS160)が実行さ
れ、停電復旧時との肯定判定が為されると、復旧処理
(ステップS170)が実行され処理はリターンに抜け
る。復旧処理では、主制御基板30のCPU64は、待
避したゲームの進行を示すデータから通常の処理を実行
するための準備を実行し、各サブ制御基板に停電から復
旧したことを知らせるコマンドコードを送信する。この
コマンドコードを受信した図柄制御基板32bは、LC
D32aの画面上に「停電復旧処理実行」、「停電前の
ゲーム内容から続行しています」等のメッセージを表示
する処理を行う。或いは、音制御基板35は、音声によ
り停電があったことを報知する。この後、CPU64
は、図15に示す周知の「メインルーチン」を2ms毎
のハード割り込みにより定期的に実行する。即ち、この
メインルーチンは、本処理と残余処理からなり、詳細は
略すが、正常割り込みか否かの判定(ステップS20
0)、初期設定(ステップS210)、乱数更新処理
(ステップS220)、各入力処理(ステップS23
0)、当否判定処理(ステップS240)、画像出力処
理(ステップS250)、各出力処理(ステップS26
0)、外れ図柄乱数更新処理(ステップS270)の各
処理が実行される。これにより、主制御基板30のCP
U64は、停電発生時には、停電前のゲームの進行状態
から続行してゲームの制御を司ることができ、遊技者に
不測の不利益や違和感を与えることがない。
If a negative determination is made at the time of power outage restoration by the determination processing of step S150, the initial setting (step S160) such as clearing the memory value is executed, and an affirmative determination at the time of power outage restoration is made. Then, the recovery process (step S170) is executed, and the process returns to the return. In the recovery process, the CPU 64 of the main control board 30 performs preparation for executing normal processing from the saved data indicating the progress of the game, and sends a command code informing each sub control board that recovery from power failure has occurred. To do. The symbol control board 32b receiving this command code is LC
Processing for displaying a message such as "execute power failure recovery processing" or "continuing from the game contents before the power failure" on the screen of D32a. Alternatively, the sound control board 35 notifies by voice that there is a power outage. After this, the CPU 64
Executes the well-known "main routine" shown in FIG. 15 periodically by a hard interrupt every 2 ms. That is, this
The main routine consists of this processing and residual processing.
In short, it is determined whether the interrupt is normal (step S20
0), initial setting (step S210), random number update processing
(Step S220), each input process (Step S23)
0), hit determination processing (step S240), image output processing
Processing (step S250), each output process (step S26)
0), each of the outlier random number update processing (step S270)
The process is executed. As a result, the CP of the main control board 30
When a power failure occurs, the U64 can continue the control of the game from the progress state of the game before the power failure, and thus does not give the player any unexpected disadvantage or discomfort.

【0050】一方、払出制御基板31のCPU65は、
電源が投入されセキュリティチェックが終了すると、図
16に示す「メインルーチン」を実行する。このルーチ
ンでは、前述したステップS150の処理と同様の処理
により、停電復旧時か否か判定され(ステップS30
0)、停電復旧時との肯定判定が為されると、記憶保持
されたデータに基づき玉切モータ31cを駆動制御して
賞球の払い出しを実行し(ステップS310)、玉貸モ
ータ31dを駆動制御して貸し玉の払い出しを実行する
(ステップS320)。これにより、停電発生時に未払
の賞球データがあれば、停電復旧後に記憶保持されたデ
ータに基づき賞球の払い出しが実行される。同様に、停
電発生時に未払の玉貸データがあれば、停電復旧後に記
憶保持されたデータに基づき玉貸しの払い出しが実行さ
れる。これにより、停電が発生しても遊技者に不利益を
与えることはない。前記ステップS300の判定処理に
より、停電復旧時でないとの否定判定が為されると、初
期設定(ステップS330)が実行された後に通常の処
理が実行される。
On the other hand, the CPU 65 of the payout control board 31
When the power is turned on and the security check is completed, the "main routine" shown in FIG. 16 is executed. In this routine, by the same processing as the processing of step S150 described above, it is determined whether or not the power is restored (step S30).
0) When the affirmative determination that the power is restored is made, the ball cutting motor 31c is drive-controlled based on the stored data to execute prize ball payout (step S310), and the ball lending motor 31d is driven. The payout of the rental balls is controlled and executed (step S320). As a result, if there is unpaid prize ball data when the power failure occurs, the prize balls are paid out based on the data stored and held after the power failure is restored. Similarly, if there is unpaid ball lending data at the time of the power failure, the ball lending is paid out based on the data stored and held after the power failure is restored. As a result, even if a power failure occurs, the player is not disadvantaged. If the determination process of step S300 makes a negative determination that the power outage is not being restored, normal processing is performed after the initial setting (step S330) is performed.

【0051】以上、詳細に説明した本具体例によると、
払出制御基板31及び図柄制御基板32bを含むサブ制
御基板及び主制御基板30は、1つの電源基板55によ
りリセットされて制御動作の立ち上げを実行し、また制
御動作の停止を実行するよう構成されている。これによ
り、制御の統一化を実現することができるという効果、
各制御基板にリセット回路を設けることがないので部品
点数の削減下を図ることができるという効果、部品の誤
差による制御タイミングのズレを防ぐという効果、リセ
ットのタイミング等は電源基板55だけをチェクすれ
ば各制御基板でのタイミングを判定することができ検査
効率を高めるという効果、を有する。また、本具体例で
は、バックアップ電圧監視回路により制御動作を停止す
るに、データを待避させているので記憶保持されるデー
タの正確性及び確実性を確保することができるという効
果も有する。更に、本具体例では、電源基板55に2つ
のリセット回路を備え、主制御基板3をサブ制御基板
よりも早く制御動作を停止させ、電源投入時にはサブ制
御基板を主制御基板3よりも早く制御動作を立ち上げ
るよう構成している。これにより、1方向通信の回路を
構成しながらも各サブ制御基板は確実に主制御基板30
からのデータを受信することができるという優れた効果
を有する。
According to this specific example described in detail above,
The sub-control board including the payout control board 31 and the symbol control board 32b and the main control board 30 are configured to be reset by one power supply board 55 to execute the start-up of the control operation and also to stop the control operation. ing. As a result, the effect that the control can be unified,
Effect that since no provision of the reset circuit to the control board can be reduced under the number of parts, Choi effect of preventing displacement of the control timing by the error of the components, timing of resetting only the power board 55 Tsu If this is done, the timing of each control board can be determined, and there is the effect that the inspection efficiency is increased. Further, in this specific example, since the data is saved when the control operation is stopped by the backup voltage monitoring circuit, there is an effect that the accuracy and certainty of the data stored and held can be secured. Further, in this embodiment, includes two reset circuit to the power supply board 55, the main control board 3 0 to stop the early control operations than the sub-control board, than the main control board 3 0 sub control board when the power is turned on It is configured to start the control operation quickly. This ensures that each sub-control board is configured as a main control board 30 while forming a one-way communication circuit.
It has the excellent effect of being able to receive data from.

【0052】更に、本具体例では、図4に示したよう
に、賞球払出スイッチ31aは、払出制御基板31及び
主制御基板30に接続されている。これにより、主制御
基板30でも、入賞に係る賞球個数データと賞球の払い
出し個数とをデータ管理することができ、主制御基板で
のデータ管理される賞球データを払出制御基板31に送
信することにより比較判断することができる。また、払
制御基板31での賞球データが何等かの原因により消
滅した場合には、主制御基板での賞球データに基づき遊
技客に賞球の払い出しを実行することもできる。また、
本具体例では、玉抜スイッチ46は、主制御基板30に
接続されているので、玉抜き操作を実行したときに賞球
払出スイッチ31aにより検出される遊技球を、主制御
基板30で賞球による払い出しではなく玉抜き操作によ
るものと判断することができる。また、玉抜スイッチ
がオンしたことを主制御基板30から払出制御基板3
1に送信することもできる。
Further, in this specific example, as shown in FIG. 4, the prize ball payout switch 31a is connected to the payout control board 31 and the main control board 30. As a result, the main control board 30 can also manage the prize ball number data relating to winning and the payout number of prize balls, and the prize ball data managed by the main control board is transmitted to the payout control board 31. By doing so, a comparative judgment can be made. Further, when the prize ball data on the payout control board 31 disappears for some reason, the prize balls can be paid out to the player based on the prize ball data on the main control board. Also,
In this specific example, since the ball pulling switch 46 is connected to the main control board 30, the game ball detected by the prize ball payout switch 31a when the ball punching operation is executed is a prize ball on the main control board 30. It can be determined that the operation is not the payout by the operation, but the removal operation. In addition, Ball 抜Su switch 4
6 is turned on from the main control board 30 to the payout control board 3
Can also be sent to 1.

【0053】尚、本具体例では、電源基板55に2つの
リセット回路60及び61を備える構成としたが、1つ
のリセット回路により各制御基板をリセットする構成と
しても良い。また、1つのバックアップ電圧監視回路に
より主制御基板31のCPU64及び払出制御基板31
のCPU65に強制割り込みをかける構成としても良
い。係る構成の場合には、各制御基板のリセットタイミ
ング又は強制割り込みのタイミングを完全に同一時期と
することができるという効果も奏する。また、本具体例
では、賞球払出スイッチ31aは、払出制御基板31及
び主制御基板30に接続する構成としたが、主制御基板
30だけに接続する構成としても良い。係る構成の場合
には、検出される賞球個数を主制御基板30から払出制
御基板31に送信する構成とすれば良い。
In this specific example, the power supply board 55 is provided with the two reset circuits 60 and 61, but each control board may be reset by one reset circuit. In addition, the CPU 64 of the main control board 31 and the payout control board 31 are controlled by one backup voltage monitoring circuit.
Alternatively, the CPU 65 may be forcedly interrupted. In the case of such a configuration, there is also an effect that the reset timing or the forced interrupt timing of each control board can be set to the completely same timing. Further, in this specific example, the prize-ball payout switch 31a is connected to the payout control board 31 and the main control board 30, but may be connected to only the main control board 30. In the case of such a configuration, the detected number of prize balls may be transmitted from the main control board 30 to the payout control board 31.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を採用した遊技機10を示す外観斜視図
である。
FIG. 1 is an external perspective view showing a gaming machine 10 adopting the present invention.

【図2】遊技機10を裏面からみた裏面図である。FIG. 2 is a rear view of the gaming machine 10 seen from the back side.

【図3】遊技機10の遊技盤22の構成を示す正面図で
ある。
FIG. 3 is a front view showing a configuration of a game board 22 of the game machine 10.

【図4】遊技機10の電気的構成を示すブロック図であ
る。
FIG. 4 is a block diagram showing an electrical configuration of the gaming machine 10.

【図5】電源基板55から電源を供給する構成を示すブ
ロック図である。
5 is a block diagram showing a configuration for supplying power from a power supply board 55. FIG.

【図6】電源基板55と主制御基板30及び各サブ制御
基板との関係を示すブロック図である。
FIG. 6 is a block diagram showing a relationship between a power supply board 55, a main control board 30, and each sub-control board.

【図7】リセット1回路60の構成を示す回路図であ
る。
FIG. 7 is a circuit diagram showing a configuration of a reset 1 circuit 60.

【図8】リセット2回路61の構成を示す回路図であ
る。
FIG. 8 is a circuit diagram showing a configuration of a reset 2 circuit 61.

【図9】バックアップ1電圧監視回路62の構成を示す
回路図である。
9 is a circuit diagram showing a configuration of a backup 1 voltage monitoring circuit 62. FIG.

【図10】バックアップ2電圧監視回路63の構成を示
す回路図である。
FIG. 10 is a circuit diagram showing a configuration of a backup 2 voltage monitoring circuit 63.

【図11】電源投入時の状態を示すタイミングチャート
である。
FIG. 11 is a timing chart showing a state when the power is turned on.

【図12】電源遮断時の状態を示すタイミングチャート
である。
FIG. 12 is a timing chart showing a state when the power is cut off.

【図13】「停電処理ルーチン」での処理を示すフロー
チャートである。
FIG. 13 is a flowchart showing processing in a “power failure processing routine”.

【図14】「電源投入時ルーチン」での処理を示すフロ
ーチャートである。
FIG. 14 is a flowchart showing a process in a “power-on routine”.

【図15】主制御基板30の「メインルーチン」で行わ
れる処理を示すフローチャートである。
FIG. 15 is a flowchart showing a process performed in a “main routine” of the main control board 30.

【図16】払出制御基板31の「メインルーチン」で行
われる処理を示すフローチャートである。
FIG. 16 is a flowchart showing a process performed in a “main routine” of the payout control board 31.

【符号の説明】[Explanation of symbols]

10…パチンコ機 13…カードリーダ(プリペイド
カードユニット) 22…遊技盤 24…発射ハンドル 24a…タッチスイッチ 24b…発射停止スイ
ッチ 30…主制御基板 31…払出制御基板 31a…賞球払出スイッチ 31b…貸玉払出スイ
ッチ 31c…玉切モータ 31d…玉貸モータ 32…特別図柄表示装置 32a…LCDパネルユニット(LCD) 32b…図柄表示装置制御基板(図柄制御基板) 33…発射制御基板 33a…発射モータ 34…ランプ制御基板 35…音制御基板 36…普通電動役物(始動口) 36a…第1種始動スイッチ 37…普通図柄表示装置 40…大入
賞口 40a…役物連続作動スイッチ(VSW) 40b…テンカウントスイッチ(カウントSW) 45…その他入賞口スイッチ 46…玉抜スイッチ 47…CR精算表示基板 48…タッチランプ 49…スピーカ 50…外部接続端子 55…電源基板 60…リセット1回路 61…リセット2回路 62…バックアップ1電
圧監視回路 63…バックアップ2電圧監視回路 64、65、66…CPU(ワンチップマイコン)
10 ... Pachinko machine 13 ... Card reader (prepaid card unit) 22 ... Game board 24 ... Launch handle 24a ... Touch switch 24b ... Launch stop switch 30 ... Main control board 31 ... Payout control board 31a ... Prize ball payout switch 31b ... Ball rental Payout switch 31c ... Ball cutting motor 31d ... Ball lending motor 32 ... Special symbol display device 32a ... LCD panel unit (LCD) 32b ... Symbol display device control board (design control board) 33 ... Launch control board 33a ... Launch motor 34 ... Lamp Control board 35 ... Sound control board 36 ... Ordinary electric accessory (starting opening) 36a ... 1st type starting switch 37 ... Ordinary symbol display device 40 ... Big winning opening 40a ... Character continuous operation switch (VSW) 40b ... Ten count switch (Count SW) 45 ... Other winning opening switch 46 ... Ball pulling switch 47 ... C R settlement display board 48 ... Touch lamp 49 ... Speaker 50 ... External connection terminal 55 ... Power supply board 60 ... Reset 1 circuit 61 ... Reset 2 circuit 62 ... Backup 1 voltage monitoring circuit 63 ... Backup 2 voltage monitoring circuit 64, 65, 66 ... CPU (one-chip microcomputer)

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−22927(JP,A) 特開 平10−263177(JP,A) 特開 平10−85421(JP,A) 特開 平11−104312(JP,A) (58)調査した分野(Int.Cl.7,DB名) A63F 7/02 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-8-22927 (JP, A) JP-A-10-263177 (JP, A) JP-A-10-85421 (JP, A) JP-A-11- 104312 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) A63F 7/02

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】遊技の進行を司る主制御基板と、該主制御基板から賞球払い出し指令のデータを受信し、
このデータに従って、 遊技者に景品を払い出す景品払い
出し制御基板と図柄の表示を実行する図柄制御基板とを
少なくとも含むサブ制御基板と、 前記主制御基板及びサブ制御基板に電源を供給する電源
基板と、 を備えた遊技機であって、 前記電源基板にリセット回路と、バックアップ供給電源
と、を備え、 電源を投入するときには、前記リセット回路により前記
サブ制御基板を前記主制御基板より早く立ち上げ、 停電が発生したときには、前記主制御基板及び前記景品
払い出し制御基板は前記バックアップ供給電源より供給
される電源により賞球データを記憶保持する、 よう構成したことを特徴とする遊技機。
1. A main control board that controls the progress of a game, and receives data of a prize ball payout command from the main control board ,
According to this data, a sub-control board including at least a prize payout control board for paying out a prize to the player and a symbol control board for displaying a symbol, and a power supply board for supplying power to the main control board and the sub-control board A gaming machine having a reset circuit and a backup power supply on the power supply board, and when the power is turned on, the sub control board is started earlier than the main control board by the reset circuit, A game machine characterized in that, when a power failure occurs, the main control board and the prize payout control board store and hold prize ball data by a power source supplied from the backup power source.
【請求項2】の供給を停止するときには、前記リセ
ット回路により前記制御基板を前記サブ制御基板より
早く停止するよう構成したことを特徴とする請求項1に
記載の遊技機
When stopping the supply of 2. A power, said Lise
2. The gaming machine according to claim 1, wherein the main control board is stopped earlier than the sub control board by a reset circuit .
JP30069499A 1999-10-22 1999-10-22 Gaming machine Ceased JP3444485B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30069499A JP3444485B2 (en) 1999-10-22 1999-10-22 Gaming machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30069499A JP3444485B2 (en) 1999-10-22 1999-10-22 Gaming machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000120733A Division JP2001120810A (en) 2000-04-21 2000-04-21 Pinball game machine

Publications (2)

Publication Number Publication Date
JP2001112940A JP2001112940A (en) 2001-04-24
JP3444485B2 true JP3444485B2 (en) 2003-09-08

Family

ID=17887964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30069499A Ceased JP3444485B2 (en) 1999-10-22 1999-10-22 Gaming machine

Country Status (1)

Country Link
JP (1) JP3444485B2 (en)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002186747A (en) * 2000-10-12 2002-07-02 Sanyo Product Co Ltd Game machine
JP3990117B2 (en) * 2001-04-27 2007-10-10 株式会社平和 Control device for pachinko machines
JP2002346063A (en) * 2001-08-30 2002-12-03 Taiyo Elec Co Ltd Game machine
JP4679545B2 (en) * 2007-04-02 2011-04-27 株式会社ソフイア Game machine
JP4866403B2 (en) * 2008-09-02 2012-02-01 株式会社ソフイア Game machine
JP2009006167A (en) * 2008-09-08 2009-01-15 Sophia Co Ltd Game machine
JP4744574B2 (en) * 2008-09-08 2011-08-10 株式会社ソフイア Game machine
JP4744575B2 (en) * 2008-09-08 2011-08-10 株式会社ソフイア Game machine
JP4744591B2 (en) * 2008-12-26 2011-08-10 株式会社ソフイア Game machine
JP2009061345A (en) * 2008-12-26 2009-03-26 Sophia Co Ltd Game machine
JP2009061348A (en) * 2008-12-26 2009-03-26 Sophia Co Ltd Game machine
JP2009061344A (en) * 2008-12-26 2009-03-26 Sophia Co Ltd Game machine
JP2009061347A (en) * 2008-12-26 2009-03-26 Sophia Co Ltd Game machine
JP5343237B2 (en) * 2010-03-02 2013-11-13 株式会社ソフイア Game machine
JP4877859B2 (en) * 2010-04-28 2012-02-15 株式会社ソフイア Game machine
JP2010162390A (en) * 2010-04-28 2010-07-29 Sophia Co Ltd Game machine
JP2010162391A (en) * 2010-04-28 2010-07-29 Sophia Co Ltd Game machine
JP4877860B2 (en) * 2010-04-28 2012-02-15 株式会社ソフイア Game machine
JP4948622B2 (en) * 2010-04-28 2012-06-06 株式会社ソフイア Game machine
JP5861138B2 (en) * 2010-07-23 2016-02-16 株式会社高尾 Game machine
JP2010227708A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP4866476B2 (en) * 2010-07-23 2012-02-01 株式会社ソフイア Game machine
JP4866473B2 (en) * 2010-07-23 2012-02-01 株式会社ソフイア Game machine
JP2010227711A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP4866474B2 (en) * 2010-07-23 2012-02-01 株式会社ソフイア Game machine
JP4866475B2 (en) * 2010-07-23 2012-02-01 株式会社ソフイア Game machine
JP2010227712A (en) * 2010-07-23 2010-10-14 Sophia Co Ltd Game machine
JP5497579B2 (en) * 2010-08-26 2014-05-21 株式会社藤商事 Bullet ball machine
JP5378443B2 (en) * 2011-04-18 2013-12-25 株式会社ニューギン Pachinko machine
JP5378442B2 (en) * 2011-04-18 2013-12-25 株式会社ニューギン Pachinko machine
JP5378444B2 (en) * 2011-04-18 2013-12-25 株式会社ニューギン Pachinko machine

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3008781B2 (en) * 1994-07-06 2000-02-14 株式会社高岳製作所 Manufacturing method of wound iron core transformer
JPH1085421A (en) * 1996-09-17 1998-04-07 Sankyo Kk Game machine
JPH10263177A (en) * 1997-03-21 1998-10-06 Amtex Kk Management system for pachinko parlor
JPH11104312A (en) * 1997-09-30 1999-04-20 Sankyo Kk Game machine

Also Published As

Publication number Publication date
JP2001112940A (en) 2001-04-24

Similar Documents

Publication Publication Date Title
JP3444485B2 (en) Gaming machine
JP3654101B2 (en) Game machine
JP3811794B2 (en) Game machine
JP3994186B2 (en) Pachinko machine
JP4632375B2 (en) Game machine
JP2001079165A (en) Game machine
JP3112223U (en) Bullet ball machine
JP3112223U7 (en)
JP3747252B2 (en) Game machine
JP4756164B2 (en) Game machine
JP2002035239A (en) Game machine
JP2006026441A (en) Game machine
JP3201754B1 (en) Gaming machine
JP2003164634A (en) Pachinko game machine
JP4756168B2 (en) Game machine
JP4085145B2 (en) Game machine
JP3711814B2 (en) Bullet ball machine
JP3661765B2 (en) Game machine
JP2007229041A (en) Game machine
JP4048250B2 (en) Game machine
JP3817639B2 (en) Game machine
JP7486833B2 (en) Gaming Machines
JP2001120810A (en) Pinball game machine
JP4882043B2 (en) Pachinko machine
JP5495666B2 (en) Slot machine

Legal Events

Date Code Title Description
RVOP Cancellation by post-grant opposition