JP3638565B2 - 磁気抵抗効果素子およびその製造方法 - Google Patents
磁気抵抗効果素子およびその製造方法 Download PDFInfo
- Publication number
- JP3638565B2 JP3638565B2 JP2002089682A JP2002089682A JP3638565B2 JP 3638565 B2 JP3638565 B2 JP 3638565B2 JP 2002089682 A JP2002089682 A JP 2002089682A JP 2002089682 A JP2002089682 A JP 2002089682A JP 3638565 B2 JP3638565 B2 JP 3638565B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- magnetoresistive
- bias
- soft magnetic
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Magnetic Heads (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、磁気抵抗効果素子およびその製造方法に関する。
【０００２】
【従来技術】
近年、ハードディスクドライブにおける磁気記録密度は急激に上昇し、それに伴い、要求される単位トラック幅当たりの再生出力も急激に上昇している。１インチ平方当たり１００Gビット（１００Gbpsi）の時代には、トラック幅あたりの再生出力は１０ｍＶ以上ときわめて高くなることが予想される。この高出力要求に対して、ＴＭＲ（Tunneling Magneto-resistance）素子や垂直通電型巨大磁気抵抗効果素子（以下、ＣＰＰ(Current Perpendicular to Plane)型ＧＭＲ素子ともいう）など膜積層界面に垂直にセンス電流を流す再生素子が提案されている。
【０００３】
これら垂直通電方式の再生素子へのセンス電流供給は素子の上下に電極をとる構成となっている。このため、上記再生素子においては、通電領域を規定することでトラック幅方向の感度規定が行われる。しかし、高磁気記録密度化に伴い媒体上の磁化が小さくなるため、再生素子によって通電規定される領域は、２００Gbpsiクラスの記録密度においては約１００ｎｍと予想される。
【０００４】
一方、再生素子の製造方法は面内通電方式(以下、ＣＩＰ（Current In Plane)ともいう）の時代から、そのプロセス簡便性の理由でアバッテド・ジャンクション (Abutted Junction)プロセスが使用されている。垂直通電方式再生素子となってもそのプロセス簡便性に変わりないためアバッテド・ジャンクションプロセスが採用されている。面内通電方式の素子におけるアバッテド・ジャンクションプロセスとは、磁気抵抗効果膜のパターニングマスクをパターニング後もそのまま残してその上からバイアス膜および電極膜を成膜し、最後にパターニングマスクを除去するものを指す。
【０００５】
特開２０００−２２８００２号公報に開示された垂直通電方式の再生素子においては、図２６に示すように、巨大磁気抵抗効果膜（以下、ＧＭＲ膜ともいう）１４の上下にＧＭＲ膜１４と電気的に接続される上電極１６および下電極１０が設けられ、さらに、ＧＭＲ膜１４を構成する磁化自由層（以下、フリー層ともいう）の端部に磁化をバイアスするバイアス膜として高抵抗ハードマグネット５０が使用されている。また、センス電流のリークを防止するために、バイアス膜５０上に絶縁膜（図示せず）が形成されている。また、上下電極１６，１０に接続するように、上下シールド３６，４が設けられている。この従来の再生素子においては、再生素子を構成するＧＭＲ膜１４の、ハードマグネットからなるバイアス膜５０との接触部付近では、スピンバルブ膜のフリー層の磁化が強いバイアスを受けて透磁率が極端に低下することが指摘されている。すなわち、ＧＭＲ膜の、バイアス膜５０側の端部は不感領域となる。
【０００６】
このため、特願２００１−８８４４８号では、図２７に示すように、ＧＭＲ膜１４の通電領域をハードマグネットからなるバイアス膜５０からある距離（図中、ＯＬ）、離したところに集中させる構造が開示されており、この構造か、もしくはバイアス膜５０をＧＭＲ膜１４に接触させる場合に反強磁性体など漏れ磁界が出ない材料によってバイアス膜５０を形成することが望ましい。
【０００７】
前者の方式においては、ＧＭＲ膜１４のエッジからある距離、離した部分へ通電させるためのプロセスが問題となる。たとえば図２８に示すように、ＧＭＲ膜１４のエッジからバイアス膜５０まで、ある距離ＯＬだけ離すように設計されている場合、下電極１０と上電極１６とのアライメント精度が、σを標準偏差としたとき、３σの範囲内でＡ（ｎｍ）で、下電極１０とＧＭＲ膜１４とのアライメント精度がＢ（ｎｍ）のプロセスで形成できるとすると、下電極１０にバイアス用ハードマグネット５０および上電極１６を合わせ込むと、全体での実効アライメントＡＬｅｆｆは、ＡＬｅｆｆ＝(Ａ2+Ｂ2)1/2と表される。例えば、Ａ＝３０ｎｍ、Ｂ＝３０ｎｍとすると、ＡＬｅｆｆ＝４２ｎｍとなり、ＯＬの設計が５０ｎｍの設計だと、３σ分布ではバイアス膜５０のエッジからＣ＝８ｎｍしか上電極１６のエッジが離れていない素子が出来上がる。このため、不感応領域にセンス電流が流れることとなり、センス電流が無為に発熱として消費され素子温度を上昇させてしまう。
【０００８】
特開２００１−３１２８０３号公報では、図２９に示すように、バイアス膜５２からある距離離して上電極１６を設置する構成が、また図３０に示すように、ＧＭＲ膜１４と下電極１０が一体で形成され、その両脇をバイアス膜５２で押さえ、バイアス膜５２からある距離離したところに上電極１６が形成される構成が開示されている。
【０００９】
しかしながら、図２９および図３０に示す構成においては、ＧＭＲ膜１４にセンス電流が注入された後、ＧＭＲ膜１４内で広がる。このことは、垂直通電方式（ＣＰＰ）による抵抗成分のみならず、ＣＩＰ(Current In Plane)成分による抵抗変化が同時に発生することとなり、正確な媒体信号再生が難しくなる。したがって、上下電極間でセンス電流が拡散しないような構成となることが望ましい。また、上記特開２００１−３１２８０３号公報に開示された製造工程は、バイアス膜５２との結合による磁気的に劣化した部分を避けて、バイアス膜からある距離離れたところにアライメント無しで一方の通電領域を形成するプロセスである。しかしながら、レジストを収縮させた後に形成する絶縁膜のリフトオフ性、その穴に電極膜を埋め込むことのボイドの発生により、加工歩留まりの劣化が予想される。
【００１０】
また、特開２００１−２２９５１５号公報に開示された再生素子においては、図３１に示すように、バイアス膜として反強磁性層５５と磁性層２４とを積層させて形成し、磁性層２４をＧＭＲ膜１４のフリー層１５に接続することが開示されている。また、上記特開２００１−２２９５１５号公報には、図３２に示すように、磁性層２４を設ける代わりに、ＧＭＲ膜１４のフリー層１５を反強磁性層５５の下側に延在させる構成が開示されている。なお、上電極１６と反強磁性層５５とは絶縁膜６０によって絶縁される構成となっている。
【００１１】
これらの構成の再生素子においては、従来のアバッテド・ジャンクションプロセスを用いることが可能となる利点があるが、通常のアバッテド・ジャンクションプロセスを利用する場合、後からリフトオフで形成する膜（図３１の反強磁性層５５、磁性層２４、図３２の反強磁性層５５）は、レジストマスクの壁になる部分に成膜されるため、特にＧＭＲ膜１４との界面で結晶欠陥が増えることが予想される。したがって、特にＧＭＲ膜１４との接合界面付近の反強磁性層５５の膜質が劣化し、積層する磁性層２４との交換結合さらに、ＧＭＲ膜１４と接した場合の交換バイアス膜の形成プロセス上に困難性がある。特に、図３２に示す構造では、フリー層１５の上でエッチングを止めるウェハー内分布による歩留まり低下や、フリー層１５へのダメージが予想される。また、２種の反強磁性層、すなわちバイアス膜を構成する反強磁性層５５とＧＭＲ膜１４を構成する反強磁性層をお互い直交方向に熱処理・着磁する必要がある。そのため、２種の反強磁性層に明確なブロッキング温度の差を温度分散まで含めてつける必要がある。その結果、膜質の問題、また着磁不十分の問題によりバルクハウゼンノイズなど製造歩留まりを低下させる可能性がある。
【００１２】
また、通電領域の正確な規定を行うには、上電極、ＧＭＲ膜が一括でパターニングされることが位置ずれ防止の観点から望ましい。しかしながら、その脇にバイアス膜を設置するとバイアス膜からの漏洩磁界によりＧＭＲ膜のフリー層のバイアス膜近傍は強くバイアスされ透磁率を低減させてしまい、実効的なトラック幅を減少させてしまう。通電領域とバイアス膜との間隔をフォトリソグラフィーを用いて加工すると、数十ｎｍの位置や形状制御が困難で加工歩留まりを低下させてしまうため、最初の加工マスクを残したまま、バイアス膜プロセスを続行し、バイアス膜間隔を通電領域よりセルフアライメントにて広げることが望ましい。したがって、ＧＭＲ膜を構成するフリー層のエッジの感度を維持したまま、加工歩留まりが高い素子構造およびプロセスが望まれていた。
【００１３】
【発明が解決しようとする課題】
従来の垂直通電素子においては、特開２０００−２２８００２号公報に示されるように、バイアス膜として高抵抗ハードマグネットを使用し、さらにその上に絶縁膜を形成してセンス電流のリークを防止する構造が提案されている。また、磁気抵抗効果素子においてハードマグネットからなるバイアス膜との接触部付近では、スピンバルブ膜を構成するフリー層の磁化が強いバイアスを受けて透磁率が極端に低下することが指摘されている。そのため、通電領域をハードマグネットバイアス膜からある程度離したところに集中させる構造か、もしくは磁気抵抗効果膜とバイアス膜を接触させる場合は反強磁性体など漏れ磁界が出ない材料によってバイアス膜を形成することが望ましい。この方式においては磁気抵抗効果膜のエッジからある距離離した部分へ通電させる電極を形成するプロセスが問題となる。
【００１４】
特開２００１−３１２８０３号公報では、バイアス膜との結合による磁気的に劣化した部分を避けて、バイアス膜からある距離離れたところにアライメント無しで一方の通電領域を形成するプロセス・構造が開示されている。しかしながら、レジストを収縮させた後に形成する絶縁膜のリフトオフ性、その穴に電極膜を埋め込むことのボイドの発生により、加工歩留まりの劣化が予想される。
【００１５】
特開２００１−２２９５１５号公報には、バイアス膜として反強磁性層と磁性層とを積層させて形成することが開示されている。この公知文献に開示されているように従来のアバッテド・ジャンクションプロセスを用いる利点があるが、通常のアバッテド・ジャンクションプロセスを利用する場合、後からリフトオフで形成する膜は、レジストマスクの壁になる部分に成膜されるため、特にＧＭＲ膜との界面で結晶欠陥が増えることが予想される。したがって、特にＧＭＲ膜との接合界面付近の反強磁性層の膜質が劣化し、積層する磁性膜との交換結合さらに、ＧＭＲ膜と接した場合の交換バイアスにプロセス上の困難性がある。また、２種の反強磁性層、すなわちバイアス膜を構成する反強磁性層と、ＧＭＲ膜を構成する反強磁性層をお互い直交方向に熱処理・着磁する必要がある。そのため、２種の反強磁性層に明確なブロッキング温度の差を温度分散まで含めてつける必要がある。その結果、膜質の問題、また着磁不十分の問題によりバルクハウゼンノイズなど製造歩留まりを低下させる可能性がある。
【００１６】
通電領域の正確な規定を行うには、上電極、ＧＭＲ膜が一括でパターニングされることが位置ずれ防止の観点から望ましい。しかしながら、その脇にバイアス膜を設置するとバイアス膜からの漏洩磁界によりＧＭＲ膜のフリー層のバイアス膜近傍は強くバイアスされ透磁率を低減させてしまい、実効的なトラック幅を減少させてしまう。通電領域とバイアス膜との間隔をフォトリソグラフィーを用いて加工すると、数十ｎｍの位置や形状制御が困難で加工歩留まりを低下させてしまうため、最初の加工マスクを残したまま、バイアス膜間隔を通電領域より広げることが望ましい。
【００１７】
したがって、ＧＭＲ膜のフリー層エッジの感度を維持したまますなわち出力特性が良好で、かつ加工歩留まりが高い素子構造およびプロセスが望まれていた。
【００１８】
本発明は、上記事情を考慮してなされたものであって、出力特性が良好でかつ加工歩留まりの高い磁気抵抗効果素子およびその製造方法を提供することを目的とする。
【００１９】
【発明が解決するための手段】
本発明の一態様による磁気抵抗効果素子は、磁化の方向が実質的に一方に固着された磁化固着層と、磁化の方向が外部磁界の向きに応じて変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に設けられた非磁性層とを有する磁気抵抗効果膜と、トラック幅方向に離間して配置され、前記磁気抵抗効果膜にバイアス磁界を印加するよう設けられ、硬磁性材料を含む一対のバイアス膜と、前記磁気抵抗効果膜と前記バイアス膜とを隔てるよう設けられた一対の軟磁性膜と、
前記磁気抵抗効果膜の膜面に対してほぼ垂直な方向にセンス電流を供給可能な一対の電極とを備えることを特徴とする。
【００２０】
なお、前記磁化自由層のトラック幅方向の端部には前記軟磁性膜を介して前記バイアス膜が存在するように構成しても良い。
【００２１】
なお、前記磁気抵抗効果膜の前記電極との接触面と交わる端面は、少なくとも一方の前記電極の前記接触面と交わる端面と整合しているように構成しても良い。
【００２２】
なお、前記磁気抵抗効果膜と前記軟磁性膜との間には高抵抗層が介在するように構成しても良い。
【００２３】
なお、前記一対の電極の少なくとも一方は、実質的にシールドを兼ねているように構成しても良い。
【００２４】
また、本発明の磁気抵抗効果素子の製造方法は、磁化の方向が実質的に一方に固着された磁化固着層と、磁化の方向が外部磁界の向きに応じて変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に設けられた非磁性層とを有する磁気抵抗効果膜を形成する工程と、前記磁気抵抗効果膜上にマスクを形成し、前記磁気抵抗効果膜をパターニングする工程と、前記マスクを残したまま、軟磁性膜および硬磁性材料を含むバイアス膜を順次成膜する工程とを備えることを特徴とする。
【００２５】
なお、前記磁気抵抗効果膜を形成する工程の前に電極を形成する工程を備え、前記磁気抵抗効果膜をパターニングする工程で前記電極の少なくとも一部をパターニングするように構成しても良い。
【００２６】
【発明の実施の形態】
以下に、本発明の実施形態を、図面を参照して説明する。
【００２７】
（第１実施形態）
本発明の第１実施形態による磁気抵抗効果素子を、図１乃至図３を参照して説明する。図１乃至図３は、第１実施形態による磁気抵抗効果素子を製造する製造工程を示す工程断面図である。
【００２８】
まず、図１（ａ）に示すように、下部シールド４上に、下部シールド４と軟磁性膜間の磁気的結合を分断する磁気的結合分断層としてTaからなる層５を１０ｎｍ、下電極膜１０、ＧＭＲ膜１４、上電極膜１６を順次形成する。下電極膜１０は、Cuを２０ｎｍ形成した構成となっている。また上電極１６は、下からTaを３ｎｍ、Cuを２０ｎｍ、Taを５ｎｍ積層した構成となっている。ＧＭＲ膜１４は、外部からの所定の信号磁界の向きに応じて磁化の向きが動く磁化自由層（以下、フリー層ともいう）と、非磁性層を介して上記磁化自由層に積層形成され上記所定の信号磁界の中でも実質的に磁化の向きが変わらない磁化固着層と、を備えている。そして、このＧＭＲ膜１４は、
上から、Ta5/CoFe1/Cu1/CoFe1/Cu1/ CoFe1/Cu2/CoFe1/Ru1/CoFe1/PtMn23/Ta5
を順次積層した構成となっている。すなわち、Ta5からなるキャップ層、CoFe1/Cu1/CoFe1/Cu1/ CoFe1からなる磁化自由層、Cu2からなる非磁性層、CoFe1/Ru1/CoFe1からなる磁化固着層、この磁化固着層の磁化を固定するPtMn23からなる反強磁性層、およびTa5からなる下地層を上から順次積層した構成となっている。なお、元素記号の後の数字は膜厚（ｎｍ）を示す。
【００２９】
次に、この上にフォトレジストもしくはＥＢ(Electron Beam)レジストを用いて図１（ｂ）に示すように、Ｔ型形状のレジストマスク２０を形成した。レジストマスク２０の幅は０．１５μｍとした。
【００３０】
次に、図１（ｃ）に示すように、このレジストマスク越しにイオンミリングにて上電極膜１６、ＧＭＲ膜１４、下電極膜１０を一括でパターニングを行う。イオンミリングを下シールド４の表面まで行わず少なくとも下電極密着層の一部を残すことで、後から形成する軟磁性膜２４と下シールド４との交換結合による磁気的一体化を防ぎ、ハードバイアス膜による軟磁性膜への磁区制御ができるようにする。
【００３１】
次に、図２（ａ）に示すように、レジストマスク２０を残置した状態で、膜厚が５０ｎｍのアモルファスCoZrNbからなる軟磁性膜２４、膜厚が１００ｎｍのCoPtからなるハードバイアス膜２８、膜厚が２０ｎｍのアルミナからなる絶縁膜３２を順次積層する。膜形成はスパッタ法を用いた。その後、図２（ｂ）に示すように、レジストマスク２０を有機溶剤にてリフトオフする。
【００３２】
このようなプロセスを経ることで、ＧＭＲ膜１４を上下電極１０，１６で挟み、軟磁性膜２４を挟んでＧＭＲ膜１４を構成するフリー層１５の脇にハードバイアス膜２８が形成される。このプロセスを用いることで、ＧＭＲ膜１４を構成するフリー層１５の位置での、ＧＭＲ膜１４とハードバイアス膜２８との距離（図２（ｂ）の中央の矢印で示す位置）は、約３０ｎｍであった。
【００３３】
次に、図３に示すように、上シールド膜３６を形成することで、上下シールドに挟まれた再生ヘッドが得られる。
【００３４】
以上説明したように、本実施形態においては、少なくとも上電極１６とＧＭＲ膜１４を同一マスク２０でパターニング形成することで、通電領域はＧＭＲ膜１４の全面を網羅し局所的に通電が起こらない領域を生じない。更に、軟磁性膜２４とハードバイアス膜２８が積層されることで、ハードバイアス膜２８からの漏れ磁界により強くバイアスされる領域は、軟磁性膜２４に限定される。このため軟磁性膜２４を介して接続されるＧＭＲ膜１４のフリー層１５には低透磁率領域が存在せず、上下電極１０、１６から流入するセンス電流は能動領域に効率的に流れることなり、高効率（高出力）な素子を得ることができる。また、軟磁性膜２４およびハードバイアス膜２８は、上下電極１０、１６形成と同一のマスク２０を用いてパターニングされるため上下電極１０、１６およびＧＭＲ膜１４のパターンに対しても位置ずれを生じない。またＧＭＲ膜１４のフリー層１５に対して、ハードバイアス膜２８は水平横位置に来ることで確実な縦バイアスが印加され、またフリー層１５とハードバイアス膜２８間の距離は軟磁性膜２４の膜厚で制御されるため、ナノメートルのオーダーで距離制御が可能となる。また、マスク２０の影の影響でＧＭＲ膜１４の近傍の軟磁性膜２４の軟磁性が劣化しても、ハードバイアス膜２８で固められるため問題にならない。このため、ハードバイアス膜２８は漏れ磁界の影響から局所的な劣化により磁区を形成し、磁気抵抗効果素子がバルクハウゼンノイズを出力するには至らない。また、バイアス膜２８に硬磁性材料（例えばCoPt）を用いたことにより、従来の場合と異なり、２種類のブロッキング温度を持つ反強磁性膜の直交化が不必要となり、バイアスポイントの設定歩留まりが向上する。さらに電極１０、１６の脇に磁性膜２４が形成されることでプロセス中の電極腐食を防ぐことができ歩留まりを向上する。
【００３５】
その結果、加工歩留まりよく、出力特性が良好な垂直通電型ＧＭＲ素子を得ることができる。ただし、図示したように、ハードバイアス膜２８と軟磁性膜２４が直接接し交換結合する場合、積層状態での保磁力が低下しやすいため、ハードバイアス膜２８の磁化量を大きくする必要がある。
【００３６】
なお、本実施形態においては、軟磁性膜２４としてアモルファスCoZrNb（以下、ＣＺＮとも云う）を用いた。軟磁性膜２４にＣＺＮを用いる利点は、ＣＺＮの抵抗率が約１５０μΩｃｍ以上と高抵抗なことであり、高抵抗の軟磁性膜２４を設けることでＣＰＰ型ＧＭＲ膜１４から脇にセンス電流がリークすることを低減することができる。また、ＣＺＮからなる軟磁性膜２４上には硬磁性材料のCoPtからなるハードバイアス膜２８が設けられるため、ハードバイアス膜２８が特性良好に成長する特徴がある。したがって、バイアス能力不足によるバルクハウセンノイズ等による素子不良を抑制し得る。また、高抵抗軟磁性膜であるCoAl-O、CoFeB-Oなどのグラニュラー合金磁性膜も、センス電流がリークすることを低減させる効果がある。
【００３７】
また、図２６乃至図３２に示す従来の磁気抵抗効果素子においては、上電極１６の脇に磁性膜が形成されていない。このため、電極１６の幅が０．１μｍ近傍まで狭くなった場合、電極１５の脇を他材料によりカバーされるまで長い時間曝される。このため、電極１６またはＧＭＲ膜１４を構成しているCuなどの良導体は腐食に弱いので、腐食による電極劣化で通電領域の制限を受けることになる。
【００３８】
本実施形態の磁気抵抗効果素子においては、上電極１６の脇にアモルファスCoZrNbからなる軟磁性膜２４が形成されているので、腐食による劣化を防ぎ、安定した通電領域を確保することができる。なお、例えば、NiFe、アモルファスCoZrNbなどのような表面に不導体皮膜を形成する材料がわずかでもカバーしていれば、その部分からの腐食による劣化を防ぎ、安定した通電領域を確保することが可能となる。
【００３９】
また、下電極１０および上電極１６と、ＧＭＲ膜１４との接触部分の接触抵抗による発熱を逃がすため、接触部分の脇をNiFeやアモルファスCoZrNb、CoPtハードマグネットのような、熱伝導性の良い材料を設置しておくことが熱設計の点で望ましい。本実施形態による磁気抵抗効果素子においては、下電極１０および上電極１６と、ＧＭＲ膜１４との接触部分の脇には、熱伝導性の良いアモルファスCoZrNbからなる軟磁性膜２４が形成されているため、センス電流が多く流せて大きな出力を得ることができる。
【００４０】
（第１実施形態の変形例）
なお、ＣＰＰ型ＧＭＲ膜１４から軟磁性膜２４へのセンス電流リークを抑制するため、図４に示す第１実施形態の第１変形例のように、更にアルミナからなる絶縁膜２２を軟磁性膜２４の下に形成した構成としても良い。図４に示す第１変形例おいては、膜厚が５ｎｍのアルミナからなる絶縁膜２２を軟磁性膜２４の形成前にスパッタ法で形成した。ＣＰＰ型ＧＭＲ膜１４の斜面フリー層１５の位置で約３ｎｍの膜厚（水平方向で）であった。
【００４１】
その後、第１実施形態と同様に、ハードバイアス膜２８、上シールド３６など形成する。約３ｎｍのアルミナ膜２２によりセンス電流リークは抑制することができた。一般に、ＣＰＰ型ＧＭＲ膜１４内に極薄の酸化層を導入した場合、垂直方向の抵抗値は導入しない場合に比べて１桁抵抗がアップする。この場合には、図４に示す第１変形例ように、ＣＰＰ型ＧＭＲ膜１４や電極１０，１６と軟磁性膜２４との界面に数ｎｍレベルの極薄の絶縁膜２２を入れるが、抵抗率が１０００μΩｃｍと極めて高いCoFeB-OやCoAl-Oなどのようなグラニュラー合金磁性膜を適用することで、センス電流のリークを抑制することができた。また、軟磁性膜２４とＣＰＰ型ＧＭＲ膜１４の界面の絶縁膜２２はアルミナ酸化物のみに限らず、酸素ＲＩＥや酸素アッシャーなどプラズマ酸化でも効果があり、またＤＬＣ(Diamond like carbon)のような高抵抗アモルファス炭素膜やAlNのような高熱伝導性の絶縁膜でも２〜３ｎｍ形成することで効果があった。なお、この第１変形例においては、絶縁膜２２は薄いので、下電極１０および上電極１６と、ＧＭＲ膜１４との接触部分の脇には、熱伝導性の良いアモルファスCoZrNbからなる軟磁性膜２４が直接接触するように形成されていなくとも、接触部分の接触抵抗による発熱を逃がすことが可能となり、センス電流が多く流せて大きな出力を得ることができる。
【００４２】
また、図４に示す第１変形例では、CoPtからなるハードバイアス膜２８上に、絶縁を目的としたアルミナ膜を形成しているが、CoPt膜にSiO2を混ぜて抵抗を高めたり、ガンマヘマタイトのような鉄酸化物系バード材料を適用することで、上シールド３６から下シールド４へのセンス電流リークを抑制することができる。その場合、上シールド３６と直接交換結合することでハードバイアス膜２８の保磁力が低下することを防ぐ目的で、図５に示す第１実施形態の第２変形例ように、上シールド３６とハードバイアス膜２８との間に非磁性導体膜３４を形成しても良い。
【００４３】
なお、第１実施形態の第１および第２変形例も第１実施形態と同様に、出力特性が良好でかつ加工歩留まりを高くすることができる。
【００４４】
なお、本実施形態においては、磁気抵抗効果膜としてＣＰＰ型のＧＭＲ膜について述べたが、ＴＭＲ(Tunneling Magneto-Resistance effect)膜を用いても同様の効果を得ることができる。
【００４５】
（第２実施形態）
次に、本発明の第２実施形態による磁気抵抗効果素子を図６および図７を参照して説明する。この第２実施形態の磁気抵抗効果素子は、第１実施形態の磁気抵抗効果素子において、ＣＰＰ型ＧＭＲ膜１４を構成するフリー層１５と、ハードバイアス膜２８との間の距離をさらに短くした構成となっている。この第２実施形態による磁気抵抗効果素子の製造工程を図６および図７に示す。
【００４６】
この第２実施形態の磁気抵抗効果素子を製造する場合、図６（ａ）に示すように、軟磁性膜２４を第１実施形態と同じプロセスで形成した後、イオンミリングを行う。イオンビーム入射角度は膜面に垂直の方向から約８０度の角度で入射して、図６（ｂ）に示すように、主にＣＰＰ型ＧＭＲ膜１４の側部に形成された軟磁性膜２４をエッチングすることで薄くする。
【００４７】
次に、図７（ａ）に示すように、ハードバイアス膜２８を形成し、その後、レジストマスク２０をリフトオフする（図７（ｂ）参照）。これにより、ＣＰＰ型ＧＭＲ膜１４を構成するフリー層１５の位置の脇にある軟磁性膜２４の膜厚を第１実施形態に比べて減少させることができ、ハードバイアス膜２８とフリー層１５間の距離を短くすることができる。
【００４８】
この第２実施形態も第１実施形態と同様に、出力特性が良好でかつ加工歩留まりを高くすることができる。
【００４９】
なお、図６（ｂ）でイオンミリングをＣＰＰ型ＧＭＲ素子の左右で非対称となるように行った場合、例えば、左側からのミリング時間が右側からのミリング時間よりも長い場合、ＣＰＰ型ＧＭＲ膜１４を構成するフリー層１５とハードバイアス膜２８と間の距離は左が短く、右が長い、非対称形状とすることができる。
【００５０】
（第２実施形態の変形例）
また、ＣＰＰ型ＧＭＲ膜１４においてフリー層１５が下電極１０に近い場合、図６（ａ）に示すように、通常のプロセスでソフト膜を形成し、その後、図８（ａ）に示す、第２実施形態の第１変形例のように、イオンビームにより主に低部（平面部）に形成された軟磁性膜２４を取り除く。続いて、図８（ｂ）に示すように、ハードバイアス膜２８を形成しリフトオフを行う。このようにすることで、ＣＰＰ型ＧＭＲ膜１４を構成するフリー層１５が任意の位置にあっても、ハードバイアス膜２８とフリー層１５との間の距離を制御することができる。
【００５１】
以上に示したようなイオンミリングを用いて軟磁性膜２４の形状を膜形成後にトリミングすることで任意の形状の軟磁性膜２４を得ることができる。また、軟磁性膜２４の形成方法をイオンビームスパッタ法のようなさらに成長粒子の指向性が高いような膜形成方法などと組み合わせることでさらに任意の形状の軟磁性膜２４を得ることができる。上記のように、イオンビームで軟磁性膜形状をトリミングすることで、ハードバイアス膜２８を積層させた場合の積層状態での保磁力低下を防ぐことができる。
【００５２】
また、イオンビームによるトリミングは軟磁性膜２４だけではなく、ハードバイアス膜２８にも行うことで、更なる安定な縦バイアスをＣＰＰ型ＧＭＲ膜１４のフリー層１５に印加することができる。例えば、図７（ａ）に示す状態から、ハードバイアス膜２８の形状をトリミングするために図９（ａ）に示すようにイオンビーム照射を行う。図９（ａ）においてはイオンビーム照射により削られた、ハードバイアス膜２８、軟磁性膜２４、および上電極１６の部分を破線で示す。こうすることにより、ハードバイアス膜２８はＣＰＰ型ＧＭＲ膜１４のエッジから後退する。これにより、ＣＰＰ型ＧＭＲ膜１４のエッジの軟磁性膜２４の硬磁性化をさらに抑制し、その結果、ＣＰＰ型ＧＭＲ膜１４のパターンエッジ近傍のフリー層１５の透磁率がさらに向上することで、素子の単位センス電流あたりの出力が向上する。
【００５３】
その後、図９（ｂ）に示すように、アルミナ絶縁膜３２を最表面に形成した後、レジストマスク２０をリフトオフする。こうすることで、さらに上に重ねられるリードおよびシールドからのセンス電流がハードバイアス膜２８や軟磁性膜２４に分流することによる出力の低下を防ぐことができる。
【００５４】
また、図１０に示すように、軟磁性膜２４とＣＰＰ型ＧＭＲ膜１４との界面にアルミナなど高抵抗層を挟みこむことで、ＣＰＰ型ＧＭＲ膜１４から軟磁性膜２４へのセンス電流の分流を防ぐことができる。
【００５５】
なお、ハードバイアス膜２８がCoPt-SiO2の混合膜であったり、軟磁性膜２４もグラニュラー合金磁性膜などで抵抗がＣＰＰ型ＧＭＲ膜１４に比べて十分大きい場合、図１１（ａ）に示すように、ハードバイアス膜２８まで形成した後、リフトオフし、その後イオンビームを全面に照射する。ＣＰＰ型ＧＭＲ膜１４近傍のハードバイアス膜２８は、マスクの影響でもともと膜厚が薄いためを全面イオンミリングの結果、図１１（ｂ）に示すように部分的にトリミングされることとなる。図１１（ｂ）においては、トリミングされた部分を破線で示している。この図１１（ｂ）に示すように、硬磁性バイアス膜２８がエッジから離れる形状の場合、ＣＰＰ型ＧＭＲ膜１４の近傍の膜質劣化部分が除去されている。このため、硬磁性バイアス膜２８の代わりに、バイアス膜として反強磁性膜を用いても、エッジ部分の膜質劣化を防止することができる。
【００５６】
図９（ａ）の場合と同様に、ＣＰＰ型ＧＭＲ膜１４のエッジからハードバイアス膜２８を離すことで、ＣＰＰ型ＧＭＲ膜１４のフリー層１５の透磁率の更なる向上が図られ、その結果単位センス電流あたりの出力向上が得られる。
【００５７】
なお、図９（ａ）および図１１（ｂ）ともハードバイアス膜２８が、軟磁性膜２４上より物理的に除去されている状態を示したが、軟磁性膜２４上に薄く残っても、その結果、軟磁性膜２４の磁気特性に影響を及ぼさなければ問題ない。
【００５８】
更に、ハードバイアス膜２８を軟磁性膜２４上から除去する方法として、レジスト形状の工夫がある。形状をT字型とせず、図３３（ａ）に示すような連続的なテーパー形状にすることで、軟磁性膜２４、ハードバイアス膜２８はレジスト２０ａの底部側壁に連続的に形成される。先に形成した軟磁性膜２４の側壁膜厚分、ハードバイアス膜２８は離れることとなる。これを図３３（ｂ）に示すようにリフトオフすることで、図１１（ｂ）と同様な形状が得られる。なお、図３３（ａ）ではリフトオフのし易さから逆テーパー形状を示したが、垂直テーパーや正テーパー形状でも作製は可能である。
【００５９】
（第３実施形態）
次に、本発明の第３実施形態による磁気抵抗効果素子を、図１２を参照して説明する。図１２は、第３実施形態の磁気抵抗効果素子を製造する製造工程を示す工程断面図である。
【００６０】
まず、第１実施形態で説明した、レジストマスク２０を用いてイオンミリングにて上電極１０、ＧＭＲ膜１４、および下電極膜１６を一括でパターニングする工程まで第１実施形態と同様の工程を行う。すなわち、下部シールド（図示せず）上に、下電極膜１０、ＧＭＲ膜１４、および上電極膜１６を順次形成する。下電極膜１０、ＧＭＲ膜１４、およびは上電極膜１６は、それぞれ第１実施形態の場合と同じ構成となっている。その後、上電極膜１６上にフォトレジストもしくはＥＢレジストを用いてＴ型形状のマスク２０を形成する。レジストマスク２０の幅は０．１５μｍとした。続いて、このレジストマスク２０越しにイオンミリングにて上電極１０、ＧＭＲ膜１４、および下電極膜１６を一括でパターニングを行う。
【００６１】
次に、レジストマスク２０を残置した状態で、アモルファスCoZrNbからなる軟磁性膜２４を５０ｎｍを形成した（図１２（ａ）参照）。この状態で、イオンミリングをかけて平坦部の軟磁性膜２４を全面的に除去する（図１２(ａ)参照）。このときのイオンビーム入射角度は基板垂直方向から２０度の角度であった。この場合、レジストマスク２０の影および先に形成された軟磁性膜２４の影の影響で平坦部の軟磁性膜２４が除去された時点でＣＰＰ型ＧＭＲ膜１４の側部に軟磁性膜２４が約３０ｎｍ(水平方向)残存していた。更に、この後に、硬磁性材料であるCoPtからなるハードバイアス膜２８を約５０ｎｍ形成する（図１２（ｂ）参照）。このようにすることで、軟磁性膜２４がハードバイアス膜２８下から除去され、軟磁性膜２４とハードバイアス膜２８が交換結合することで生じるハードバイアス膜２８の保磁力低下の問題点が解決する。その結果、より膜厚の薄いハードバイアス膜２８を設定することができ、縦バイアスの最適設計により厳密な実効トラック幅（能動領域）が制御でき、高再生出力の素子を歩留まり良く得ることができる。
【００６２】
さらに第１実施形態と同様に上シールド（図示せず）を形成することで、再生ヘッドが構成される。
【００６３】
この第３実施形態も第１実施形態と同様に、出力特性が良好でかつ加工歩留まりを高くすることができる。
【００６４】
（第３実施形態の変形例）
なお、図１３に第３実施形態の変形例を示す。この変形例は、第３実施形態において、軟磁性膜２４と、CoPtからなるハードバイアス膜２８との間に約５ｎｍのアモルファスＣＺＮからなる膜２６を挿入した構成となっている。このように磁性下地膜２６を薄膜で挿入することで、より薄膜厚にてCoPt膜の磁気特性を良好にすることができ、結果的により厳密な実効トラック幅制御につながる。
【００６５】
なお、バードバイアス膜２８の下地膜としてCrなどを適用することも、より高特性なバイアス膜２８を低膜厚で得ることができる。しかし、軟磁性膜２４との結合は交換結合とならないため、バルクハウゼンノイズを除去するにはより厚めのCoPt膜が必要となる。もっとも安定動作上望ましいのは、ハードバイアス膜２８、軟磁性膜２４、ＣＰＰ型ＧＭＲ膜１４のフリー層１５が交換結合で結合されていることである。
【００６６】
（第４実施形態）
次に、本発明の第４実施形態による磁気抵抗効果素子を、図１４を参照して説明する。図１４は、第４実施形態による磁気抵抗効果素子の構成を示す断面図である。
【００６７】
第１乃至第３の実施形態においては、下電極１０は上電極１６およびＣＰＰ型ＧＭＲ膜１４と同じマスク２０でパターニングされていた。しかし、図１４に示す本実施形態のように、パターニングがＧＭＲ膜１４までしか行わず、下電極膜１０がパターニングされない場合でも、上電極１６の脇に軟磁性膜２４が接続することで、ＣＰＰ型ＧＭＲ膜１４全体が能動領域となりセンス電流のすべてが無駄なく感度領域に投入されることとなる。
【００６８】
この第４実施形態も第１実施形態と同様に、出力特性が良好でかつ加工歩留まりを高くすることができる。
【００６９】
（第４実施形態の変形例）
特に図１５に示す第４実施形態の第１変形例のように下電極膜１０を構成する上層部１０ａおよび下層部１０ｂのうち上層部１０ａのみがパターニングされている場合では、パターニングがわずかな量でも必ずセンス電流は全量ＣＰＰ型ＧＭＲ膜１４を通過する。下電極１０が少しでもＣＰＰ型ＧＭＲ膜１４と同じ面積でパターニングされていることは、ＣＰＰ型ＧＭＲ膜１４を通過するセンス電流が膜内を均一に通過する効果がある。これにより部分的に電流密度が上昇することによる部分的温度上昇を防ぎ、さらにＧＭＲ膜１４のエッジのほうが再生感度に低いなどＧＭＲ膜１４内部に再生感度分布がある場合では出力安定化の点で効果がある。これは下電極に限らず上電極でも同様である。
【００７０】
しかしながら、下電極１０下層部１０ｂまでをすべて加工する場合、加工時間がその分長くなるため、加工途中にマスク形状が徐々に変化して所望のＧＭＲ膜１４の形状が得られにくくなる可能性があり、これは素子のトラック幅や出力に影響を及ぼす。作成の観点では、下電極１０の表面でＣＰＰ型ＧＭＲ膜１４のパターニングを止める場合、どうしてもエッチングエンドではＧＭＲ膜１４のすそ引きの問題がありＧＭＲ膜１４の大きさの厳密な制御が困難になる。したがって、少し下電極１０に食い込ませるのが作成上安定して形成できる。また、下電極１０をすべて加工する場合、加工時間が長くなるためエッチング深さのウエハー内、ウエハー間分布が劣化したり、加工途中にマスク形状が徐々に変化して所望のＧＭＲ膜１４の形状が得られにくくなる可能性ある。したがって、図１５に示す第４実施形態の変形例では、第１実施形態と同様な構造で、約１０ｎｍ下電極１０を削りこんだ断面を示している。上層１０ａ、下層１０ｂが同一材料でも機能的な問題は生じないが、この削り込み量を制御するため、たとえば削り込む上層１０ａをミリングレートの早いCu１０ｎｍで、残すほうの下層１０ｂをミリングレートの遅いTiやMoW合金１０ｎｍで形成すれば、さらに安定した加工精度が得られる。また、上層１０ａは全てがエッチングされきらず、一部が下層１０ｂ上に残存しても下層１０ｂの一部まで加工が進んで問題ない。更に、下シールド４と軟磁性層２４との間の磁気結合力を分離する磁気結合力分離層と下層１０ｂを兼用しても良い。
【００７１】
なお、図１６に示す第４実施形態の第２変形例では、軟磁性膜２４の成膜に先立ち膜厚が５ｎｍのアルミナからなる絶縁膜２２を形成した。これにより、ＧＭＲ膜１４から軟磁性膜２４へのセンス電流の分流を抑制し、さらなる出力向上が見込まれる。この効果は絶縁膜２２をアルミナで形成する場合に限らず、窒化アルミ、酸化けい素、窒化けい素など一般的な酸化物、窒化物で形成しても同様の効果がある。しかし、ＧＭＲ膜１４内に含有される酸素との反応を防ぐために組成上安定した状態の酸化物や窒化物であること、さらにはＧＭＲ膜１４に構成される金属酸化物よりも強い共有結合を有する酸化物や窒化物であることが望ましい。
【００７２】
図１４乃至図１６においては、一括でパターニングされる領域に上下電極１０、１６の双方もしくは片方が含まれていたが、電極１０、１６のパターニングを省くことも出来る。図１７に示す第４実施形態の第３変形例においては、上電極１６および下電極１０はパターニングされておらず、ＧＭＲ膜１４の上下開口部と接するように構成されている。このようにすることでさらにパターニング深さを少なくすることができ、その結果、ＧＭＲ膜１４のパターンのより厳密な形状制御が可能となり、より狭トラックへの対応が可能となる。
【００７３】
また、Cuなどの腐蝕されやすい電極材料がプロセス中に側壁をさらされることも無くなるので腐蝕による歩留まり低下も防ぐことができる。上下の電極（リード）１０、１６は非磁性体であるため上下のギャップに相当する。このため、ギャップ長設計に従った厚みで形成されることになる。リード構成としてはCuやAuのような良導体が望ましいが、上下のシールド層４、３６との付着強度も考慮して、その上下もしくは一方にTiやTaなどの金属層を挿入することも可能である。
【００７４】
また、ハードバイアス膜２８による漏れ磁界が上シールド３６に流入し、上シールドの透磁率を低下させないため、図１７に示すようにＣＰＰ型のＧＭＲ膜１４と上シールド３６との間の距離よりも、アルミナ３２が付加されたハードバイアス膜２８と上シールド３６との間の距離が大であることが好ましい。
【００７５】
シールドを構成する材料たとえばパーマロイ（NiFe合金）は導体であるため上下リードを兼ねることができる。図１８に示す第４実施形態の第４変形例においては、上シールド膜３６が上電極を兼ねた構成となっている。また、図１９に示す第５変形例においては、下シールド膜４が下電極を兼ねた構成となっており、図２０に示す第６変形例においては、上下シールド膜３６、４がそれぞれ上下電極を兼ねた構成となっている。シールドとリードを兼ねることにより、ギャップ長をさらに小さくすることができ、その結果、線記録密度を向上させることができる。また、付着強度の理由からシールドとの界面にTaやTiなどの金属を挿入することも可能である。
【００７６】
（第５実施形態）
次に、本発明の第５実施形態による磁気抵抗効果素子を、図２１乃至図２３を参照して説明する。第１乃至第４実施形態においては、上電極１６上のエッジ部分にはハードバイアス膜２８や絶縁膜３２は懸かっていない。しかしながら、実際にＴ型のレジストマスク２０を用いて形成すると、図２１（ａ）に示すように、レジストマスク２０の庇の下にハードバイアス膜２８や絶縁膜３２は回り込む。その状態で、レジストマスク２０をリフトオフすると、図２１（ｂ）に示すように絶縁膜３２のエッジ部（図中、矢印）は上電極１６の上に懸かる。さらに、第１実施形態で説明したプロセスを継続すると、図２１（ｃ）に示す再生ヘッドが得られる。
【００７７】
この図２１（ｃ）に示す構成は、第１実施形態の図５に示す上電極１６のエッジを絶縁膜３２やハードバイアス膜２８が被覆した状態である。上電極１６のエッジが被覆された状態で、非磁性導体膜３４が形成されることで、上シールド３６より供給される電流は、一旦、被覆部分で絞られ、その後上電極１６で広がりフリー層１５へ達する。上電極１６の膜厚が、被覆されている幅と同じ程度であれば、センス電流の狭窄は問題ないが、被覆幅が上電極１６の膜厚よりも大きいと、狭窄された電流分布の影響をうけてＧＭＲ膜１４へセンス電流が到達する。
【００７８】
この場合、フリー層１５までの間に、高抵抗層を設けることによりセンス電流を均一に分布させることができる。例えば、図２２に示すように、上電極１６を上層１６ａと下層１６ｂの２層構造とし、上層１６ａを高抵抗とする。一般にセンス電流は高抵抗層内では広がろうとする性質があるため、非磁性導電膜３４から狭窄されて流入したセンス電流は上層１６ａ内で広がる。また、その下の本来電極材料として用いられる低抵抗材料からなる下層１６ｂでは電流は垂直に流れようとする。したがって、高抵抗膜１６ａで電流分布を改善し、低抵抗膜１６ｂでＧＭＲ膜１４にほぼ垂直に流入することにより、ＧＭＲ膜１４の幅で規定されるトラック幅にて再生信号を得ることができる。すなわち、正確なトラック幅規定に効果がある。高抵抗層１６ａに関しては、ＧＭＲ膜１４の平均的電気伝導率よりも高い伝導率な材料であることが望ましい。具体的な実施形態として、上電極１６の上層１６ａを膜厚が１０ｎｍのTa、下層１６ｂを膜厚が１０ｎｍのCuで形成した場合、片側３０ｎｍの上電極１６に狭窄部があっても影響を受けなかった（上電極幅：８０ｎｍ）。高抵抗層１６ａは上層、下層どちらに挿入されても同じ効果を有する。
【００７９】
わずかに上電極１６上に膜がオーバーラップすることは、上電極１６のエッジでシールド間距離が変化することを意味する一方、不連続点がなくなり丸みを帯びることも意味する。シールド間距離に影響を及ぼさない程度（ギャップ長の１０％以下）に上電極１６のエッジに丸みを持たせることで、電極エッジの不連続点が上シールドにコピーされそこで磁区が発生することを抑制する。
【００８０】
また記録密度が２００Gbpsiクラスとなるとギャップ長も約７０ｎｍ程度に狭くなるため、上シールド（上電極を兼ねる）と下シールド（下電極を兼ねる）間でセンス電流の短絡を起こしやすい。そのため導体であるハードバイアス膜２８や軟磁性膜２４等は必要最小限の１μｍ程度残して、後は、図２３に示すようにアルミナなどの絶縁膜３３にて置き換えてしまうことは、短絡防止（信頼性向上）の目的で効果がある。
【００８１】
この第５実施形態も第１実施形態と同様に、出力特性が良好でかつ加工歩留まりを高くすることができる。
【００８２】
（第６実施形態）
次に、本発明の第６実施形態による磁気抵抗効果素子を、図２４を参照して説明する。図２４は、第６実施形態による磁気抵抗効果素子の構成を示す断面図である。この実施形態の磁気抵抗効果素子は、以下のように形成される。
【００８３】
下シールド膜４上に膜厚が７ｎｍのTaからなる下電極膜１０、膜厚が４０ｎｍのＧＭＲ膜１４、膜厚が７ｎｍのTaからなる上電極膜１６を順次積層した後、第１実施形態で示したＴ型のレジストマスク（図示せず）を用いて、下シールド膜４の一部を、上電極１６、ＧＭＲ膜１４、下電極１０と一括のパターニングプロセスで削りこむ。その後、下シールド膜４と後述の軟磁性膜２４との交換結合を分断するアルミナからなる非磁性の絶縁膜２２を約３ｎｍ形成する。続いて軟磁性膜２４を３０ｎｍ、ハードバイアス膜２８を８０ｎｍ、アルミナからなる絶縁膜３２を１５ｎｍを形成した後、上記レジストマスクを除去し、その後、下層がTiからなる５ｎｍ/上層がCuからなる５ｎｍの２積構造の導体膜３４を形成する。さらにこの導体膜３４上に上シールド膜３６を形成する。
【００８４】
本実施形態のように、一括で下シールド膜４まで削り込むことで狭いギャップ内にＧＭＲ膜１４を置き、他のバイアスに関与する部分は下シールド膜４にも入り込ませ、全て上シールド膜３６に段差が可及的に生じないようにした。このような構造にすることで、上シールド膜３６の段差が小さくなりシールドへの磁区発生にともなうノイズ発生を抑制することができる。さらに、一括で削り込むため、全てアライメントずれがなく形成でき歩留まりが向上する。このように、下シールド膜４まで削り込む場合、ハードバイアス膜２８が交換結合する軟磁性体を軟磁性膜２４のみに限定するため、下シールド膜４と軟磁性膜２４との界面に、非磁性膜２２を挿入するか、もしくは、下シールド膜４の表面を酸化または窒化して非磁性化する必要がある。非磁性膜２２の挿入がない場合、軟磁性膜２４は下シールド膜４と交換結合し、その磁化体積を増し、これにより、ハードバイアス膜２８の保磁力が低下してバイアス膜として機能しない可能性がある。従来のセンス電流をＧＭＲ膜面水平に流す、ＣＩＰ型磁気抵抗効果素子の場合、下シールド膜４と電極およびバイアス膜との絶縁性の問題は、ＧＭＲ膜１４の素子抵抗高さによる耐圧要求の高さから、この構造の実現には問題点があったが、ＣＰＰ構造では、素子抵抗が低く耐圧要求が低いためこの構造が実現でき、上シールドの信頼性が向上し、ヘッドのノイズが低下する。
【００８５】
この第６実施形態も第１実施形態と同様に、出力特性が良好でかつ加工歩留まりを高くすることができる。
【００８６】
（第６実施形態の変形例）
さらに、第６実施形態の構造から、軟磁性膜２４やハードバイアス膜２８の膜厚を制御することにより、図２５に示す第６実施形態の変形例のように、上シールド膜３６がＧＭＲ膜１４を構成するフリー層１５の水平方向の脇に存在するようにすることができる。このようにフリー層１５の脇にシールド膜３６が存在することにより、トラック幅方向（図２５に示す矢印方向）についてもシールド効果をもたせることができ、その結果、隣接トラックからのノイズの除去に効果がある。特に、垂直磁気記録媒体では同じ向きの信号がトラック幅方向に並んだ場合、面内磁気記録媒体に比べて強い外乱信号が再生素子に流入する。この変形例の構造は垂直磁気記録における外乱の除去に効果がある。また、上部シールド膜３６が完全にフリー層１５の脇に懸からずとも外乱抑制には効果が認められる。
【００８７】
【発明の効果】
以上述べたように、本発明によれば、出力特性が良好でかつ加工歩留まりの高い磁気抵抗効果素子を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による磁気抵抗効果素子の製造工程を示す断面図。
【図２】本発明の第１実施形態による磁気抵抗効果素子の製造工程を示す断面図。
【図３】本発明の第１実施形態による磁気抵抗効果素子の製造工程を示す断面図。
【図４】本発明の第１実施形態の第１変形例による磁気抵抗効果素子の構成を示す断面図。
【図５】本発明の第１実施形態の第２変形例による磁気抵抗効果素子の構成を示す断面図。
【図６】本発明の第２実施形態による磁気抵抗効果素子の製造工程を示す断面図。
【図７】本発明の第２実施形態による磁気抵抗効果素子の製造工程を示す断面図。
【図８】第２実施形態の第１変形例による磁気抵抗効果素子の製造工程を示す断面図。
【図９】第２実施形態の第２変形例による磁気抵抗効果素子の製造工程を示す断面図。
【図１０】第２実施形態の第３変形例による磁気抵抗効果素子の構成を示す断面図。
【図１１】第２実施形態の第４変形例による磁気抵抗効果素子の製造工程を示す断面図。
【図１２】本発明の第３実施形態による磁気抵抗効果素子の製造工程を示す断面図。
【図１３】第３実施形態の変形例による磁気抵抗効果素子の構成を示す断面図。
【図１４】本発明の第４実施形態による磁気抵抗効果素子の構成を示す断面図。
【図１５】第４実施形態の第１変形例による磁気抵抗効果素子の構成を示す断面図。
【図１６】第４実施形態の第２変形例による磁気抵抗効果素子の構成を示す断面図。
【図１７】第４実施形態の第３変形例による磁気抵抗効果素子の構成を示す断面図。
【図１８】第４実施形態の第４変形例による磁気抵抗効果素子の構成を示す断面図。
【図１９】第４実施形態の第５変形例による磁気抵抗効果素子の構成を示す断面図。
【図２０】第４実施形態の第６変形例による磁気抵抗効果素子の構成を示す断面図。
【図２１】本発明の第５実施形態による磁気抵抗効果素子の概略の製造工程を示す断面図。
【図２２】本発明の第５実施形態による磁気抵抗効果素子の構成を示す断面図。
【図２３】第５実施形態の変形例による磁気抵抗効果素子の構成を示す断面図。
【図２４】本発明の第６実施形態による磁気抵抗効果素子の構成を示す断面図。
【図２５】第６実施形態の変形例による磁気抵抗効果素子の構成を示す断面図。
【図２６】第１の従来例による磁気抵抗効果素子の構成を示す断面図。
【図２７】第２の従来例による磁気抵抗効果素子の構成を示す断面図。
【図２８】第３の従来例による磁気抵抗効果素子の構成を示す断面図。
【図２９】第４の従来例による磁気抵抗効果素子の構成を示す断面図。
【図３０】第５の従来例による磁気抵抗効果素子の構成を示す断面図。
【図３１】第６の従来例による磁気抵抗効果素子の構成を示す断面図。
【図３２】第７の従来例による磁気抵抗効果素子の構成を示す断面図。
【図３３】第２実施形態の第４変形例による磁気抵抗効果素子の製造工程を示す断面図。
【符号の説明】
４ 下シールド
１０ 下電極膜
１４ ＧＭＲ膜
１５ フリー層
１６ 上電極膜
１６ａ 高抵抗層
１６ｂ 低抵抗層
２０ レジストマスク
２２ 非磁性絶縁膜
２４ 軟磁性膜
２６ 磁性下地膜
２８ ハードバイアス膜
３２ 絶縁膜
３３ 絶縁膜
３４ 非磁性導電膜
３６ 上シールド膜
【発明の属する技術分野】
本発明は、磁気抵抗効果素子およびその製造方法に関する。
【０００２】
【従来技術】
近年、ハードディスクドライブにおける磁気記録密度は急激に上昇し、それに伴い、要求される単位トラック幅当たりの再生出力も急激に上昇している。１インチ平方当たり１００Gビット（１００Gbpsi）の時代には、トラック幅あたりの再生出力は１０ｍＶ以上ときわめて高くなることが予想される。この高出力要求に対して、ＴＭＲ（Tunneling Magneto-resistance）素子や垂直通電型巨大磁気抵抗効果素子（以下、ＣＰＰ(Current Perpendicular to Plane)型ＧＭＲ素子ともいう）など膜積層界面に垂直にセンス電流を流す再生素子が提案されている。
【０００３】
これら垂直通電方式の再生素子へのセンス電流供給は素子の上下に電極をとる構成となっている。このため、上記再生素子においては、通電領域を規定することでトラック幅方向の感度規定が行われる。しかし、高磁気記録密度化に伴い媒体上の磁化が小さくなるため、再生素子によって通電規定される領域は、２００Gbpsiクラスの記録密度においては約１００ｎｍと予想される。
【０００４】
一方、再生素子の製造方法は面内通電方式(以下、ＣＩＰ（Current In Plane)ともいう）の時代から、そのプロセス簡便性の理由でアバッテド・ジャンクション (Abutted Junction)プロセスが使用されている。垂直通電方式再生素子となってもそのプロセス簡便性に変わりないためアバッテド・ジャンクションプロセスが採用されている。面内通電方式の素子におけるアバッテド・ジャンクションプロセスとは、磁気抵抗効果膜のパターニングマスクをパターニング後もそのまま残してその上からバイアス膜および電極膜を成膜し、最後にパターニングマスクを除去するものを指す。
【０００５】
特開２０００−２２８００２号公報に開示された垂直通電方式の再生素子においては、図２６に示すように、巨大磁気抵抗効果膜（以下、ＧＭＲ膜ともいう）１４の上下にＧＭＲ膜１４と電気的に接続される上電極１６および下電極１０が設けられ、さらに、ＧＭＲ膜１４を構成する磁化自由層（以下、フリー層ともいう）の端部に磁化をバイアスするバイアス膜として高抵抗ハードマグネット５０が使用されている。また、センス電流のリークを防止するために、バイアス膜５０上に絶縁膜（図示せず）が形成されている。また、上下電極１６，１０に接続するように、上下シールド３６，４が設けられている。この従来の再生素子においては、再生素子を構成するＧＭＲ膜１４の、ハードマグネットからなるバイアス膜５０との接触部付近では、スピンバルブ膜のフリー層の磁化が強いバイアスを受けて透磁率が極端に低下することが指摘されている。すなわち、ＧＭＲ膜の、バイアス膜５０側の端部は不感領域となる。
【０００６】
このため、特願２００１−８８４４８号では、図２７に示すように、ＧＭＲ膜１４の通電領域をハードマグネットからなるバイアス膜５０からある距離（図中、ＯＬ）、離したところに集中させる構造が開示されており、この構造か、もしくはバイアス膜５０をＧＭＲ膜１４に接触させる場合に反強磁性体など漏れ磁界が出ない材料によってバイアス膜５０を形成することが望ましい。
【０００７】
前者の方式においては、ＧＭＲ膜１４のエッジからある距離、離した部分へ通電させるためのプロセスが問題となる。たとえば図２８に示すように、ＧＭＲ膜１４のエッジからバイアス膜５０まで、ある距離ＯＬだけ離すように設計されている場合、下電極１０と上電極１６とのアライメント精度が、σを標準偏差としたとき、３σの範囲内でＡ（ｎｍ）で、下電極１０とＧＭＲ膜１４とのアライメント精度がＢ（ｎｍ）のプロセスで形成できるとすると、下電極１０にバイアス用ハードマグネット５０および上電極１６を合わせ込むと、全体での実効アライメントＡＬｅｆｆは、ＡＬｅｆｆ＝(Ａ2+Ｂ2)1/2と表される。例えば、Ａ＝３０ｎｍ、Ｂ＝３０ｎｍとすると、ＡＬｅｆｆ＝４２ｎｍとなり、ＯＬの設計が５０ｎｍの設計だと、３σ分布ではバイアス膜５０のエッジからＣ＝８ｎｍしか上電極１６のエッジが離れていない素子が出来上がる。このため、不感応領域にセンス電流が流れることとなり、センス電流が無為に発熱として消費され素子温度を上昇させてしまう。
【０００８】
特開２００１−３１２８０３号公報では、図２９に示すように、バイアス膜５２からある距離離して上電極１６を設置する構成が、また図３０に示すように、ＧＭＲ膜１４と下電極１０が一体で形成され、その両脇をバイアス膜５２で押さえ、バイアス膜５２からある距離離したところに上電極１６が形成される構成が開示されている。
【０００９】
しかしながら、図２９および図３０に示す構成においては、ＧＭＲ膜１４にセンス電流が注入された後、ＧＭＲ膜１４内で広がる。このことは、垂直通電方式（ＣＰＰ）による抵抗成分のみならず、ＣＩＰ(Current In Plane)成分による抵抗変化が同時に発生することとなり、正確な媒体信号再生が難しくなる。したがって、上下電極間でセンス電流が拡散しないような構成となることが望ましい。また、上記特開２００１−３１２８０３号公報に開示された製造工程は、バイアス膜５２との結合による磁気的に劣化した部分を避けて、バイアス膜からある距離離れたところにアライメント無しで一方の通電領域を形成するプロセスである。しかしながら、レジストを収縮させた後に形成する絶縁膜のリフトオフ性、その穴に電極膜を埋め込むことのボイドの発生により、加工歩留まりの劣化が予想される。
【００１０】
また、特開２００１−２２９５１５号公報に開示された再生素子においては、図３１に示すように、バイアス膜として反強磁性層５５と磁性層２４とを積層させて形成し、磁性層２４をＧＭＲ膜１４のフリー層１５に接続することが開示されている。また、上記特開２００１−２２９５１５号公報には、図３２に示すように、磁性層２４を設ける代わりに、ＧＭＲ膜１４のフリー層１５を反強磁性層５５の下側に延在させる構成が開示されている。なお、上電極１６と反強磁性層５５とは絶縁膜６０によって絶縁される構成となっている。
【００１１】
これらの構成の再生素子においては、従来のアバッテド・ジャンクションプロセスを用いることが可能となる利点があるが、通常のアバッテド・ジャンクションプロセスを利用する場合、後からリフトオフで形成する膜（図３１の反強磁性層５５、磁性層２４、図３２の反強磁性層５５）は、レジストマスクの壁になる部分に成膜されるため、特にＧＭＲ膜１４との界面で結晶欠陥が増えることが予想される。したがって、特にＧＭＲ膜１４との接合界面付近の反強磁性層５５の膜質が劣化し、積層する磁性層２４との交換結合さらに、ＧＭＲ膜１４と接した場合の交換バイアス膜の形成プロセス上に困難性がある。特に、図３２に示す構造では、フリー層１５の上でエッチングを止めるウェハー内分布による歩留まり低下や、フリー層１５へのダメージが予想される。また、２種の反強磁性層、すなわちバイアス膜を構成する反強磁性層５５とＧＭＲ膜１４を構成する反強磁性層をお互い直交方向に熱処理・着磁する必要がある。そのため、２種の反強磁性層に明確なブロッキング温度の差を温度分散まで含めてつける必要がある。その結果、膜質の問題、また着磁不十分の問題によりバルクハウゼンノイズなど製造歩留まりを低下させる可能性がある。
【００１２】
また、通電領域の正確な規定を行うには、上電極、ＧＭＲ膜が一括でパターニングされることが位置ずれ防止の観点から望ましい。しかしながら、その脇にバイアス膜を設置するとバイアス膜からの漏洩磁界によりＧＭＲ膜のフリー層のバイアス膜近傍は強くバイアスされ透磁率を低減させてしまい、実効的なトラック幅を減少させてしまう。通電領域とバイアス膜との間隔をフォトリソグラフィーを用いて加工すると、数十ｎｍの位置や形状制御が困難で加工歩留まりを低下させてしまうため、最初の加工マスクを残したまま、バイアス膜プロセスを続行し、バイアス膜間隔を通電領域よりセルフアライメントにて広げることが望ましい。したがって、ＧＭＲ膜を構成するフリー層のエッジの感度を維持したまま、加工歩留まりが高い素子構造およびプロセスが望まれていた。
【００１３】
【発明が解決しようとする課題】
従来の垂直通電素子においては、特開２０００−２２８００２号公報に示されるように、バイアス膜として高抵抗ハードマグネットを使用し、さらにその上に絶縁膜を形成してセンス電流のリークを防止する構造が提案されている。また、磁気抵抗効果素子においてハードマグネットからなるバイアス膜との接触部付近では、スピンバルブ膜を構成するフリー層の磁化が強いバイアスを受けて透磁率が極端に低下することが指摘されている。そのため、通電領域をハードマグネットバイアス膜からある程度離したところに集中させる構造か、もしくは磁気抵抗効果膜とバイアス膜を接触させる場合は反強磁性体など漏れ磁界が出ない材料によってバイアス膜を形成することが望ましい。この方式においては磁気抵抗効果膜のエッジからある距離離した部分へ通電させる電極を形成するプロセスが問題となる。
【００１４】
特開２００１−３１２８０３号公報では、バイアス膜との結合による磁気的に劣化した部分を避けて、バイアス膜からある距離離れたところにアライメント無しで一方の通電領域を形成するプロセス・構造が開示されている。しかしながら、レジストを収縮させた後に形成する絶縁膜のリフトオフ性、その穴に電極膜を埋め込むことのボイドの発生により、加工歩留まりの劣化が予想される。
【００１５】
特開２００１−２２９５１５号公報には、バイアス膜として反強磁性層と磁性層とを積層させて形成することが開示されている。この公知文献に開示されているように従来のアバッテド・ジャンクションプロセスを用いる利点があるが、通常のアバッテド・ジャンクションプロセスを利用する場合、後からリフトオフで形成する膜は、レジストマスクの壁になる部分に成膜されるため、特にＧＭＲ膜との界面で結晶欠陥が増えることが予想される。したがって、特にＧＭＲ膜との接合界面付近の反強磁性層の膜質が劣化し、積層する磁性膜との交換結合さらに、ＧＭＲ膜と接した場合の交換バイアスにプロセス上の困難性がある。また、２種の反強磁性層、すなわちバイアス膜を構成する反強磁性層と、ＧＭＲ膜を構成する反強磁性層をお互い直交方向に熱処理・着磁する必要がある。そのため、２種の反強磁性層に明確なブロッキング温度の差を温度分散まで含めてつける必要がある。その結果、膜質の問題、また着磁不十分の問題によりバルクハウゼンノイズなど製造歩留まりを低下させる可能性がある。
【００１６】
通電領域の正確な規定を行うには、上電極、ＧＭＲ膜が一括でパターニングされることが位置ずれ防止の観点から望ましい。しかしながら、その脇にバイアス膜を設置するとバイアス膜からの漏洩磁界によりＧＭＲ膜のフリー層のバイアス膜近傍は強くバイアスされ透磁率を低減させてしまい、実効的なトラック幅を減少させてしまう。通電領域とバイアス膜との間隔をフォトリソグラフィーを用いて加工すると、数十ｎｍの位置や形状制御が困難で加工歩留まりを低下させてしまうため、最初の加工マスクを残したまま、バイアス膜間隔を通電領域より広げることが望ましい。
【００１７】
したがって、ＧＭＲ膜のフリー層エッジの感度を維持したまますなわち出力特性が良好で、かつ加工歩留まりが高い素子構造およびプロセスが望まれていた。
【００１８】
本発明は、上記事情を考慮してなされたものであって、出力特性が良好でかつ加工歩留まりの高い磁気抵抗効果素子およびその製造方法を提供することを目的とする。
【００１９】
【発明が解決するための手段】
本発明の一態様による磁気抵抗効果素子は、磁化の方向が実質的に一方に固着された磁化固着層と、磁化の方向が外部磁界の向きに応じて変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に設けられた非磁性層とを有する磁気抵抗効果膜と、トラック幅方向に離間して配置され、前記磁気抵抗効果膜にバイアス磁界を印加するよう設けられ、硬磁性材料を含む一対のバイアス膜と、前記磁気抵抗効果膜と前記バイアス膜とを隔てるよう設けられた一対の軟磁性膜と、
前記磁気抵抗効果膜の膜面に対してほぼ垂直な方向にセンス電流を供給可能な一対の電極とを備えることを特徴とする。
【００２０】
なお、前記磁化自由層のトラック幅方向の端部には前記軟磁性膜を介して前記バイアス膜が存在するように構成しても良い。
【００２１】
なお、前記磁気抵抗効果膜の前記電極との接触面と交わる端面は、少なくとも一方の前記電極の前記接触面と交わる端面と整合しているように構成しても良い。
【００２２】
なお、前記磁気抵抗効果膜と前記軟磁性膜との間には高抵抗層が介在するように構成しても良い。
【００２３】
なお、前記一対の電極の少なくとも一方は、実質的にシールドを兼ねているように構成しても良い。
【００２４】
また、本発明の磁気抵抗効果素子の製造方法は、磁化の方向が実質的に一方に固着された磁化固着層と、磁化の方向が外部磁界の向きに応じて変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に設けられた非磁性層とを有する磁気抵抗効果膜を形成する工程と、前記磁気抵抗効果膜上にマスクを形成し、前記磁気抵抗効果膜をパターニングする工程と、前記マスクを残したまま、軟磁性膜および硬磁性材料を含むバイアス膜を順次成膜する工程とを備えることを特徴とする。
【００２５】
なお、前記磁気抵抗効果膜を形成する工程の前に電極を形成する工程を備え、前記磁気抵抗効果膜をパターニングする工程で前記電極の少なくとも一部をパターニングするように構成しても良い。
【００２６】
【発明の実施の形態】
以下に、本発明の実施形態を、図面を参照して説明する。
【００２７】
（第１実施形態）
本発明の第１実施形態による磁気抵抗効果素子を、図１乃至図３を参照して説明する。図１乃至図３は、第１実施形態による磁気抵抗効果素子を製造する製造工程を示す工程断面図である。
【００２８】
まず、図１（ａ）に示すように、下部シールド４上に、下部シールド４と軟磁性膜間の磁気的結合を分断する磁気的結合分断層としてTaからなる層５を１０ｎｍ、下電極膜１０、ＧＭＲ膜１４、上電極膜１６を順次形成する。下電極膜１０は、Cuを２０ｎｍ形成した構成となっている。また上電極１６は、下からTaを３ｎｍ、Cuを２０ｎｍ、Taを５ｎｍ積層した構成となっている。ＧＭＲ膜１４は、外部からの所定の信号磁界の向きに応じて磁化の向きが動く磁化自由層（以下、フリー層ともいう）と、非磁性層を介して上記磁化自由層に積層形成され上記所定の信号磁界の中でも実質的に磁化の向きが変わらない磁化固着層と、を備えている。そして、このＧＭＲ膜１４は、
上から、Ta5/CoFe1/Cu1/CoFe1/Cu1/ CoFe1/Cu2/CoFe1/Ru1/CoFe1/PtMn23/Ta5
を順次積層した構成となっている。すなわち、Ta5からなるキャップ層、CoFe1/Cu1/CoFe1/Cu1/ CoFe1からなる磁化自由層、Cu2からなる非磁性層、CoFe1/Ru1/CoFe1からなる磁化固着層、この磁化固着層の磁化を固定するPtMn23からなる反強磁性層、およびTa5からなる下地層を上から順次積層した構成となっている。なお、元素記号の後の数字は膜厚（ｎｍ）を示す。
【００２９】
次に、この上にフォトレジストもしくはＥＢ(Electron Beam)レジストを用いて図１（ｂ）に示すように、Ｔ型形状のレジストマスク２０を形成した。レジストマスク２０の幅は０．１５μｍとした。
【００３０】
次に、図１（ｃ）に示すように、このレジストマスク越しにイオンミリングにて上電極膜１６、ＧＭＲ膜１４、下電極膜１０を一括でパターニングを行う。イオンミリングを下シールド４の表面まで行わず少なくとも下電極密着層の一部を残すことで、後から形成する軟磁性膜２４と下シールド４との交換結合による磁気的一体化を防ぎ、ハードバイアス膜による軟磁性膜への磁区制御ができるようにする。
【００３１】
次に、図２（ａ）に示すように、レジストマスク２０を残置した状態で、膜厚が５０ｎｍのアモルファスCoZrNbからなる軟磁性膜２４、膜厚が１００ｎｍのCoPtからなるハードバイアス膜２８、膜厚が２０ｎｍのアルミナからなる絶縁膜３２を順次積層する。膜形成はスパッタ法を用いた。その後、図２（ｂ）に示すように、レジストマスク２０を有機溶剤にてリフトオフする。
【００３２】
このようなプロセスを経ることで、ＧＭＲ膜１４を上下電極１０，１６で挟み、軟磁性膜２４を挟んでＧＭＲ膜１４を構成するフリー層１５の脇にハードバイアス膜２８が形成される。このプロセスを用いることで、ＧＭＲ膜１４を構成するフリー層１５の位置での、ＧＭＲ膜１４とハードバイアス膜２８との距離（図２（ｂ）の中央の矢印で示す位置）は、約３０ｎｍであった。
【００３３】
次に、図３に示すように、上シールド膜３６を形成することで、上下シールドに挟まれた再生ヘッドが得られる。
【００３４】
以上説明したように、本実施形態においては、少なくとも上電極１６とＧＭＲ膜１４を同一マスク２０でパターニング形成することで、通電領域はＧＭＲ膜１４の全面を網羅し局所的に通電が起こらない領域を生じない。更に、軟磁性膜２４とハードバイアス膜２８が積層されることで、ハードバイアス膜２８からの漏れ磁界により強くバイアスされる領域は、軟磁性膜２４に限定される。このため軟磁性膜２４を介して接続されるＧＭＲ膜１４のフリー層１５には低透磁率領域が存在せず、上下電極１０、１６から流入するセンス電流は能動領域に効率的に流れることなり、高効率（高出力）な素子を得ることができる。また、軟磁性膜２４およびハードバイアス膜２８は、上下電極１０、１６形成と同一のマスク２０を用いてパターニングされるため上下電極１０、１６およびＧＭＲ膜１４のパターンに対しても位置ずれを生じない。またＧＭＲ膜１４のフリー層１５に対して、ハードバイアス膜２８は水平横位置に来ることで確実な縦バイアスが印加され、またフリー層１５とハードバイアス膜２８間の距離は軟磁性膜２４の膜厚で制御されるため、ナノメートルのオーダーで距離制御が可能となる。また、マスク２０の影の影響でＧＭＲ膜１４の近傍の軟磁性膜２４の軟磁性が劣化しても、ハードバイアス膜２８で固められるため問題にならない。このため、ハードバイアス膜２８は漏れ磁界の影響から局所的な劣化により磁区を形成し、磁気抵抗効果素子がバルクハウゼンノイズを出力するには至らない。また、バイアス膜２８に硬磁性材料（例えばCoPt）を用いたことにより、従来の場合と異なり、２種類のブロッキング温度を持つ反強磁性膜の直交化が不必要となり、バイアスポイントの設定歩留まりが向上する。さらに電極１０、１６の脇に磁性膜２４が形成されることでプロセス中の電極腐食を防ぐことができ歩留まりを向上する。
【００３５】
その結果、加工歩留まりよく、出力特性が良好な垂直通電型ＧＭＲ素子を得ることができる。ただし、図示したように、ハードバイアス膜２８と軟磁性膜２４が直接接し交換結合する場合、積層状態での保磁力が低下しやすいため、ハードバイアス膜２８の磁化量を大きくする必要がある。
【００３６】
なお、本実施形態においては、軟磁性膜２４としてアモルファスCoZrNb（以下、ＣＺＮとも云う）を用いた。軟磁性膜２４にＣＺＮを用いる利点は、ＣＺＮの抵抗率が約１５０μΩｃｍ以上と高抵抗なことであり、高抵抗の軟磁性膜２４を設けることでＣＰＰ型ＧＭＲ膜１４から脇にセンス電流がリークすることを低減することができる。また、ＣＺＮからなる軟磁性膜２４上には硬磁性材料のCoPtからなるハードバイアス膜２８が設けられるため、ハードバイアス膜２８が特性良好に成長する特徴がある。したがって、バイアス能力不足によるバルクハウセンノイズ等による素子不良を抑制し得る。また、高抵抗軟磁性膜であるCoAl-O、CoFeB-Oなどのグラニュラー合金磁性膜も、センス電流がリークすることを低減させる効果がある。
【００３７】
また、図２６乃至図３２に示す従来の磁気抵抗効果素子においては、上電極１６の脇に磁性膜が形成されていない。このため、電極１６の幅が０．１μｍ近傍まで狭くなった場合、電極１５の脇を他材料によりカバーされるまで長い時間曝される。このため、電極１６またはＧＭＲ膜１４を構成しているCuなどの良導体は腐食に弱いので、腐食による電極劣化で通電領域の制限を受けることになる。
【００３８】
本実施形態の磁気抵抗効果素子においては、上電極１６の脇にアモルファスCoZrNbからなる軟磁性膜２４が形成されているので、腐食による劣化を防ぎ、安定した通電領域を確保することができる。なお、例えば、NiFe、アモルファスCoZrNbなどのような表面に不導体皮膜を形成する材料がわずかでもカバーしていれば、その部分からの腐食による劣化を防ぎ、安定した通電領域を確保することが可能となる。
【００３９】
また、下電極１０および上電極１６と、ＧＭＲ膜１４との接触部分の接触抵抗による発熱を逃がすため、接触部分の脇をNiFeやアモルファスCoZrNb、CoPtハードマグネットのような、熱伝導性の良い材料を設置しておくことが熱設計の点で望ましい。本実施形態による磁気抵抗効果素子においては、下電極１０および上電極１６と、ＧＭＲ膜１４との接触部分の脇には、熱伝導性の良いアモルファスCoZrNbからなる軟磁性膜２４が形成されているため、センス電流が多く流せて大きな出力を得ることができる。
【００４０】
（第１実施形態の変形例）
なお、ＣＰＰ型ＧＭＲ膜１４から軟磁性膜２４へのセンス電流リークを抑制するため、図４に示す第１実施形態の第１変形例のように、更にアルミナからなる絶縁膜２２を軟磁性膜２４の下に形成した構成としても良い。図４に示す第１変形例おいては、膜厚が５ｎｍのアルミナからなる絶縁膜２２を軟磁性膜２４の形成前にスパッタ法で形成した。ＣＰＰ型ＧＭＲ膜１４の斜面フリー層１５の位置で約３ｎｍの膜厚（水平方向で）であった。
【００４１】
その後、第１実施形態と同様に、ハードバイアス膜２８、上シールド３６など形成する。約３ｎｍのアルミナ膜２２によりセンス電流リークは抑制することができた。一般に、ＣＰＰ型ＧＭＲ膜１４内に極薄の酸化層を導入した場合、垂直方向の抵抗値は導入しない場合に比べて１桁抵抗がアップする。この場合には、図４に示す第１変形例ように、ＣＰＰ型ＧＭＲ膜１４や電極１０，１６と軟磁性膜２４との界面に数ｎｍレベルの極薄の絶縁膜２２を入れるが、抵抗率が１０００μΩｃｍと極めて高いCoFeB-OやCoAl-Oなどのようなグラニュラー合金磁性膜を適用することで、センス電流のリークを抑制することができた。また、軟磁性膜２４とＣＰＰ型ＧＭＲ膜１４の界面の絶縁膜２２はアルミナ酸化物のみに限らず、酸素ＲＩＥや酸素アッシャーなどプラズマ酸化でも効果があり、またＤＬＣ(Diamond like carbon)のような高抵抗アモルファス炭素膜やAlNのような高熱伝導性の絶縁膜でも２〜３ｎｍ形成することで効果があった。なお、この第１変形例においては、絶縁膜２２は薄いので、下電極１０および上電極１６と、ＧＭＲ膜１４との接触部分の脇には、熱伝導性の良いアモルファスCoZrNbからなる軟磁性膜２４が直接接触するように形成されていなくとも、接触部分の接触抵抗による発熱を逃がすことが可能となり、センス電流が多く流せて大きな出力を得ることができる。
【００４２】
また、図４に示す第１変形例では、CoPtからなるハードバイアス膜２８上に、絶縁を目的としたアルミナ膜を形成しているが、CoPt膜にSiO2を混ぜて抵抗を高めたり、ガンマヘマタイトのような鉄酸化物系バード材料を適用することで、上シールド３６から下シールド４へのセンス電流リークを抑制することができる。その場合、上シールド３６と直接交換結合することでハードバイアス膜２８の保磁力が低下することを防ぐ目的で、図５に示す第１実施形態の第２変形例ように、上シールド３６とハードバイアス膜２８との間に非磁性導体膜３４を形成しても良い。
【００４３】
なお、第１実施形態の第１および第２変形例も第１実施形態と同様に、出力特性が良好でかつ加工歩留まりを高くすることができる。
【００４４】
なお、本実施形態においては、磁気抵抗効果膜としてＣＰＰ型のＧＭＲ膜について述べたが、ＴＭＲ(Tunneling Magneto-Resistance effect)膜を用いても同様の効果を得ることができる。
【００４５】
（第２実施形態）
次に、本発明の第２実施形態による磁気抵抗効果素子を図６および図７を参照して説明する。この第２実施形態の磁気抵抗効果素子は、第１実施形態の磁気抵抗効果素子において、ＣＰＰ型ＧＭＲ膜１４を構成するフリー層１５と、ハードバイアス膜２８との間の距離をさらに短くした構成となっている。この第２実施形態による磁気抵抗効果素子の製造工程を図６および図７に示す。
【００４６】
この第２実施形態の磁気抵抗効果素子を製造する場合、図６（ａ）に示すように、軟磁性膜２４を第１実施形態と同じプロセスで形成した後、イオンミリングを行う。イオンビーム入射角度は膜面に垂直の方向から約８０度の角度で入射して、図６（ｂ）に示すように、主にＣＰＰ型ＧＭＲ膜１４の側部に形成された軟磁性膜２４をエッチングすることで薄くする。
【００４７】
次に、図７（ａ）に示すように、ハードバイアス膜２８を形成し、その後、レジストマスク２０をリフトオフする（図７（ｂ）参照）。これにより、ＣＰＰ型ＧＭＲ膜１４を構成するフリー層１５の位置の脇にある軟磁性膜２４の膜厚を第１実施形態に比べて減少させることができ、ハードバイアス膜２８とフリー層１５間の距離を短くすることができる。
【００４８】
この第２実施形態も第１実施形態と同様に、出力特性が良好でかつ加工歩留まりを高くすることができる。
【００４９】
なお、図６（ｂ）でイオンミリングをＣＰＰ型ＧＭＲ素子の左右で非対称となるように行った場合、例えば、左側からのミリング時間が右側からのミリング時間よりも長い場合、ＣＰＰ型ＧＭＲ膜１４を構成するフリー層１５とハードバイアス膜２８と間の距離は左が短く、右が長い、非対称形状とすることができる。
【００５０】
（第２実施形態の変形例）
また、ＣＰＰ型ＧＭＲ膜１４においてフリー層１５が下電極１０に近い場合、図６（ａ）に示すように、通常のプロセスでソフト膜を形成し、その後、図８（ａ）に示す、第２実施形態の第１変形例のように、イオンビームにより主に低部（平面部）に形成された軟磁性膜２４を取り除く。続いて、図８（ｂ）に示すように、ハードバイアス膜２８を形成しリフトオフを行う。このようにすることで、ＣＰＰ型ＧＭＲ膜１４を構成するフリー層１５が任意の位置にあっても、ハードバイアス膜２８とフリー層１５との間の距離を制御することができる。
【００５１】
以上に示したようなイオンミリングを用いて軟磁性膜２４の形状を膜形成後にトリミングすることで任意の形状の軟磁性膜２４を得ることができる。また、軟磁性膜２４の形成方法をイオンビームスパッタ法のようなさらに成長粒子の指向性が高いような膜形成方法などと組み合わせることでさらに任意の形状の軟磁性膜２４を得ることができる。上記のように、イオンビームで軟磁性膜形状をトリミングすることで、ハードバイアス膜２８を積層させた場合の積層状態での保磁力低下を防ぐことができる。
【００５２】
また、イオンビームによるトリミングは軟磁性膜２４だけではなく、ハードバイアス膜２８にも行うことで、更なる安定な縦バイアスをＣＰＰ型ＧＭＲ膜１４のフリー層１５に印加することができる。例えば、図７（ａ）に示す状態から、ハードバイアス膜２８の形状をトリミングするために図９（ａ）に示すようにイオンビーム照射を行う。図９（ａ）においてはイオンビーム照射により削られた、ハードバイアス膜２８、軟磁性膜２４、および上電極１６の部分を破線で示す。こうすることにより、ハードバイアス膜２８はＣＰＰ型ＧＭＲ膜１４のエッジから後退する。これにより、ＣＰＰ型ＧＭＲ膜１４のエッジの軟磁性膜２４の硬磁性化をさらに抑制し、その結果、ＣＰＰ型ＧＭＲ膜１４のパターンエッジ近傍のフリー層１５の透磁率がさらに向上することで、素子の単位センス電流あたりの出力が向上する。
【００５３】
その後、図９（ｂ）に示すように、アルミナ絶縁膜３２を最表面に形成した後、レジストマスク２０をリフトオフする。こうすることで、さらに上に重ねられるリードおよびシールドからのセンス電流がハードバイアス膜２８や軟磁性膜２４に分流することによる出力の低下を防ぐことができる。
【００５４】
また、図１０に示すように、軟磁性膜２４とＣＰＰ型ＧＭＲ膜１４との界面にアルミナなど高抵抗層を挟みこむことで、ＣＰＰ型ＧＭＲ膜１４から軟磁性膜２４へのセンス電流の分流を防ぐことができる。
【００５５】
なお、ハードバイアス膜２８がCoPt-SiO2の混合膜であったり、軟磁性膜２４もグラニュラー合金磁性膜などで抵抗がＣＰＰ型ＧＭＲ膜１４に比べて十分大きい場合、図１１（ａ）に示すように、ハードバイアス膜２８まで形成した後、リフトオフし、その後イオンビームを全面に照射する。ＣＰＰ型ＧＭＲ膜１４近傍のハードバイアス膜２８は、マスクの影響でもともと膜厚が薄いためを全面イオンミリングの結果、図１１（ｂ）に示すように部分的にトリミングされることとなる。図１１（ｂ）においては、トリミングされた部分を破線で示している。この図１１（ｂ）に示すように、硬磁性バイアス膜２８がエッジから離れる形状の場合、ＣＰＰ型ＧＭＲ膜１４の近傍の膜質劣化部分が除去されている。このため、硬磁性バイアス膜２８の代わりに、バイアス膜として反強磁性膜を用いても、エッジ部分の膜質劣化を防止することができる。
【００５６】
図９（ａ）の場合と同様に、ＣＰＰ型ＧＭＲ膜１４のエッジからハードバイアス膜２８を離すことで、ＣＰＰ型ＧＭＲ膜１４のフリー層１５の透磁率の更なる向上が図られ、その結果単位センス電流あたりの出力向上が得られる。
【００５７】
なお、図９（ａ）および図１１（ｂ）ともハードバイアス膜２８が、軟磁性膜２４上より物理的に除去されている状態を示したが、軟磁性膜２４上に薄く残っても、その結果、軟磁性膜２４の磁気特性に影響を及ぼさなければ問題ない。
【００５８】
更に、ハードバイアス膜２８を軟磁性膜２４上から除去する方法として、レジスト形状の工夫がある。形状をT字型とせず、図３３（ａ）に示すような連続的なテーパー形状にすることで、軟磁性膜２４、ハードバイアス膜２８はレジスト２０ａの底部側壁に連続的に形成される。先に形成した軟磁性膜２４の側壁膜厚分、ハードバイアス膜２８は離れることとなる。これを図３３（ｂ）に示すようにリフトオフすることで、図１１（ｂ）と同様な形状が得られる。なお、図３３（ａ）ではリフトオフのし易さから逆テーパー形状を示したが、垂直テーパーや正テーパー形状でも作製は可能である。
【００５９】
（第３実施形態）
次に、本発明の第３実施形態による磁気抵抗効果素子を、図１２を参照して説明する。図１２は、第３実施形態の磁気抵抗効果素子を製造する製造工程を示す工程断面図である。
【００６０】
まず、第１実施形態で説明した、レジストマスク２０を用いてイオンミリングにて上電極１０、ＧＭＲ膜１４、および下電極膜１６を一括でパターニングする工程まで第１実施形態と同様の工程を行う。すなわち、下部シールド（図示せず）上に、下電極膜１０、ＧＭＲ膜１４、および上電極膜１６を順次形成する。下電極膜１０、ＧＭＲ膜１４、およびは上電極膜１６は、それぞれ第１実施形態の場合と同じ構成となっている。その後、上電極膜１６上にフォトレジストもしくはＥＢレジストを用いてＴ型形状のマスク２０を形成する。レジストマスク２０の幅は０．１５μｍとした。続いて、このレジストマスク２０越しにイオンミリングにて上電極１０、ＧＭＲ膜１４、および下電極膜１６を一括でパターニングを行う。
【００６１】
次に、レジストマスク２０を残置した状態で、アモルファスCoZrNbからなる軟磁性膜２４を５０ｎｍを形成した（図１２（ａ）参照）。この状態で、イオンミリングをかけて平坦部の軟磁性膜２４を全面的に除去する（図１２(ａ)参照）。このときのイオンビーム入射角度は基板垂直方向から２０度の角度であった。この場合、レジストマスク２０の影および先に形成された軟磁性膜２４の影の影響で平坦部の軟磁性膜２４が除去された時点でＣＰＰ型ＧＭＲ膜１４の側部に軟磁性膜２４が約３０ｎｍ(水平方向)残存していた。更に、この後に、硬磁性材料であるCoPtからなるハードバイアス膜２８を約５０ｎｍ形成する（図１２（ｂ）参照）。このようにすることで、軟磁性膜２４がハードバイアス膜２８下から除去され、軟磁性膜２４とハードバイアス膜２８が交換結合することで生じるハードバイアス膜２８の保磁力低下の問題点が解決する。その結果、より膜厚の薄いハードバイアス膜２８を設定することができ、縦バイアスの最適設計により厳密な実効トラック幅（能動領域）が制御でき、高再生出力の素子を歩留まり良く得ることができる。
【００６２】
さらに第１実施形態と同様に上シールド（図示せず）を形成することで、再生ヘッドが構成される。
【００６３】
この第３実施形態も第１実施形態と同様に、出力特性が良好でかつ加工歩留まりを高くすることができる。
【００６４】
（第３実施形態の変形例）
なお、図１３に第３実施形態の変形例を示す。この変形例は、第３実施形態において、軟磁性膜２４と、CoPtからなるハードバイアス膜２８との間に約５ｎｍのアモルファスＣＺＮからなる膜２６を挿入した構成となっている。このように磁性下地膜２６を薄膜で挿入することで、より薄膜厚にてCoPt膜の磁気特性を良好にすることができ、結果的により厳密な実効トラック幅制御につながる。
【００６５】
なお、バードバイアス膜２８の下地膜としてCrなどを適用することも、より高特性なバイアス膜２８を低膜厚で得ることができる。しかし、軟磁性膜２４との結合は交換結合とならないため、バルクハウゼンノイズを除去するにはより厚めのCoPt膜が必要となる。もっとも安定動作上望ましいのは、ハードバイアス膜２８、軟磁性膜２４、ＣＰＰ型ＧＭＲ膜１４のフリー層１５が交換結合で結合されていることである。
【００６６】
（第４実施形態）
次に、本発明の第４実施形態による磁気抵抗効果素子を、図１４を参照して説明する。図１４は、第４実施形態による磁気抵抗効果素子の構成を示す断面図である。
【００６７】
第１乃至第３の実施形態においては、下電極１０は上電極１６およびＣＰＰ型ＧＭＲ膜１４と同じマスク２０でパターニングされていた。しかし、図１４に示す本実施形態のように、パターニングがＧＭＲ膜１４までしか行わず、下電極膜１０がパターニングされない場合でも、上電極１６の脇に軟磁性膜２４が接続することで、ＣＰＰ型ＧＭＲ膜１４全体が能動領域となりセンス電流のすべてが無駄なく感度領域に投入されることとなる。
【００６８】
この第４実施形態も第１実施形態と同様に、出力特性が良好でかつ加工歩留まりを高くすることができる。
【００６９】
（第４実施形態の変形例）
特に図１５に示す第４実施形態の第１変形例のように下電極膜１０を構成する上層部１０ａおよび下層部１０ｂのうち上層部１０ａのみがパターニングされている場合では、パターニングがわずかな量でも必ずセンス電流は全量ＣＰＰ型ＧＭＲ膜１４を通過する。下電極１０が少しでもＣＰＰ型ＧＭＲ膜１４と同じ面積でパターニングされていることは、ＣＰＰ型ＧＭＲ膜１４を通過するセンス電流が膜内を均一に通過する効果がある。これにより部分的に電流密度が上昇することによる部分的温度上昇を防ぎ、さらにＧＭＲ膜１４のエッジのほうが再生感度に低いなどＧＭＲ膜１４内部に再生感度分布がある場合では出力安定化の点で効果がある。これは下電極に限らず上電極でも同様である。
【００７０】
しかしながら、下電極１０下層部１０ｂまでをすべて加工する場合、加工時間がその分長くなるため、加工途中にマスク形状が徐々に変化して所望のＧＭＲ膜１４の形状が得られにくくなる可能性があり、これは素子のトラック幅や出力に影響を及ぼす。作成の観点では、下電極１０の表面でＣＰＰ型ＧＭＲ膜１４のパターニングを止める場合、どうしてもエッチングエンドではＧＭＲ膜１４のすそ引きの問題がありＧＭＲ膜１４の大きさの厳密な制御が困難になる。したがって、少し下電極１０に食い込ませるのが作成上安定して形成できる。また、下電極１０をすべて加工する場合、加工時間が長くなるためエッチング深さのウエハー内、ウエハー間分布が劣化したり、加工途中にマスク形状が徐々に変化して所望のＧＭＲ膜１４の形状が得られにくくなる可能性ある。したがって、図１５に示す第４実施形態の変形例では、第１実施形態と同様な構造で、約１０ｎｍ下電極１０を削りこんだ断面を示している。上層１０ａ、下層１０ｂが同一材料でも機能的な問題は生じないが、この削り込み量を制御するため、たとえば削り込む上層１０ａをミリングレートの早いCu１０ｎｍで、残すほうの下層１０ｂをミリングレートの遅いTiやMoW合金１０ｎｍで形成すれば、さらに安定した加工精度が得られる。また、上層１０ａは全てがエッチングされきらず、一部が下層１０ｂ上に残存しても下層１０ｂの一部まで加工が進んで問題ない。更に、下シールド４と軟磁性層２４との間の磁気結合力を分離する磁気結合力分離層と下層１０ｂを兼用しても良い。
【００７１】
なお、図１６に示す第４実施形態の第２変形例では、軟磁性膜２４の成膜に先立ち膜厚が５ｎｍのアルミナからなる絶縁膜２２を形成した。これにより、ＧＭＲ膜１４から軟磁性膜２４へのセンス電流の分流を抑制し、さらなる出力向上が見込まれる。この効果は絶縁膜２２をアルミナで形成する場合に限らず、窒化アルミ、酸化けい素、窒化けい素など一般的な酸化物、窒化物で形成しても同様の効果がある。しかし、ＧＭＲ膜１４内に含有される酸素との反応を防ぐために組成上安定した状態の酸化物や窒化物であること、さらにはＧＭＲ膜１４に構成される金属酸化物よりも強い共有結合を有する酸化物や窒化物であることが望ましい。
【００７２】
図１４乃至図１６においては、一括でパターニングされる領域に上下電極１０、１６の双方もしくは片方が含まれていたが、電極１０、１６のパターニングを省くことも出来る。図１７に示す第４実施形態の第３変形例においては、上電極１６および下電極１０はパターニングされておらず、ＧＭＲ膜１４の上下開口部と接するように構成されている。このようにすることでさらにパターニング深さを少なくすることができ、その結果、ＧＭＲ膜１４のパターンのより厳密な形状制御が可能となり、より狭トラックへの対応が可能となる。
【００７３】
また、Cuなどの腐蝕されやすい電極材料がプロセス中に側壁をさらされることも無くなるので腐蝕による歩留まり低下も防ぐことができる。上下の電極（リード）１０、１６は非磁性体であるため上下のギャップに相当する。このため、ギャップ長設計に従った厚みで形成されることになる。リード構成としてはCuやAuのような良導体が望ましいが、上下のシールド層４、３６との付着強度も考慮して、その上下もしくは一方にTiやTaなどの金属層を挿入することも可能である。
【００７４】
また、ハードバイアス膜２８による漏れ磁界が上シールド３６に流入し、上シールドの透磁率を低下させないため、図１７に示すようにＣＰＰ型のＧＭＲ膜１４と上シールド３６との間の距離よりも、アルミナ３２が付加されたハードバイアス膜２８と上シールド３６との間の距離が大であることが好ましい。
【００７５】
シールドを構成する材料たとえばパーマロイ（NiFe合金）は導体であるため上下リードを兼ねることができる。図１８に示す第４実施形態の第４変形例においては、上シールド膜３６が上電極を兼ねた構成となっている。また、図１９に示す第５変形例においては、下シールド膜４が下電極を兼ねた構成となっており、図２０に示す第６変形例においては、上下シールド膜３６、４がそれぞれ上下電極を兼ねた構成となっている。シールドとリードを兼ねることにより、ギャップ長をさらに小さくすることができ、その結果、線記録密度を向上させることができる。また、付着強度の理由からシールドとの界面にTaやTiなどの金属を挿入することも可能である。
【００７６】
（第５実施形態）
次に、本発明の第５実施形態による磁気抵抗効果素子を、図２１乃至図２３を参照して説明する。第１乃至第４実施形態においては、上電極１６上のエッジ部分にはハードバイアス膜２８や絶縁膜３２は懸かっていない。しかしながら、実際にＴ型のレジストマスク２０を用いて形成すると、図２１（ａ）に示すように、レジストマスク２０の庇の下にハードバイアス膜２８や絶縁膜３２は回り込む。その状態で、レジストマスク２０をリフトオフすると、図２１（ｂ）に示すように絶縁膜３２のエッジ部（図中、矢印）は上電極１６の上に懸かる。さらに、第１実施形態で説明したプロセスを継続すると、図２１（ｃ）に示す再生ヘッドが得られる。
【００７７】
この図２１（ｃ）に示す構成は、第１実施形態の図５に示す上電極１６のエッジを絶縁膜３２やハードバイアス膜２８が被覆した状態である。上電極１６のエッジが被覆された状態で、非磁性導体膜３４が形成されることで、上シールド３６より供給される電流は、一旦、被覆部分で絞られ、その後上電極１６で広がりフリー層１５へ達する。上電極１６の膜厚が、被覆されている幅と同じ程度であれば、センス電流の狭窄は問題ないが、被覆幅が上電極１６の膜厚よりも大きいと、狭窄された電流分布の影響をうけてＧＭＲ膜１４へセンス電流が到達する。
【００７８】
この場合、フリー層１５までの間に、高抵抗層を設けることによりセンス電流を均一に分布させることができる。例えば、図２２に示すように、上電極１６を上層１６ａと下層１６ｂの２層構造とし、上層１６ａを高抵抗とする。一般にセンス電流は高抵抗層内では広がろうとする性質があるため、非磁性導電膜３４から狭窄されて流入したセンス電流は上層１６ａ内で広がる。また、その下の本来電極材料として用いられる低抵抗材料からなる下層１６ｂでは電流は垂直に流れようとする。したがって、高抵抗膜１６ａで電流分布を改善し、低抵抗膜１６ｂでＧＭＲ膜１４にほぼ垂直に流入することにより、ＧＭＲ膜１４の幅で規定されるトラック幅にて再生信号を得ることができる。すなわち、正確なトラック幅規定に効果がある。高抵抗層１６ａに関しては、ＧＭＲ膜１４の平均的電気伝導率よりも高い伝導率な材料であることが望ましい。具体的な実施形態として、上電極１６の上層１６ａを膜厚が１０ｎｍのTa、下層１６ｂを膜厚が１０ｎｍのCuで形成した場合、片側３０ｎｍの上電極１６に狭窄部があっても影響を受けなかった（上電極幅：８０ｎｍ）。高抵抗層１６ａは上層、下層どちらに挿入されても同じ効果を有する。
【００７９】
わずかに上電極１６上に膜がオーバーラップすることは、上電極１６のエッジでシールド間距離が変化することを意味する一方、不連続点がなくなり丸みを帯びることも意味する。シールド間距離に影響を及ぼさない程度（ギャップ長の１０％以下）に上電極１６のエッジに丸みを持たせることで、電極エッジの不連続点が上シールドにコピーされそこで磁区が発生することを抑制する。
【００８０】
また記録密度が２００Gbpsiクラスとなるとギャップ長も約７０ｎｍ程度に狭くなるため、上シールド（上電極を兼ねる）と下シールド（下電極を兼ねる）間でセンス電流の短絡を起こしやすい。そのため導体であるハードバイアス膜２８や軟磁性膜２４等は必要最小限の１μｍ程度残して、後は、図２３に示すようにアルミナなどの絶縁膜３３にて置き換えてしまうことは、短絡防止（信頼性向上）の目的で効果がある。
【００８１】
この第５実施形態も第１実施形態と同様に、出力特性が良好でかつ加工歩留まりを高くすることができる。
【００８２】
（第６実施形態）
次に、本発明の第６実施形態による磁気抵抗効果素子を、図２４を参照して説明する。図２４は、第６実施形態による磁気抵抗効果素子の構成を示す断面図である。この実施形態の磁気抵抗効果素子は、以下のように形成される。
【００８３】
下シールド膜４上に膜厚が７ｎｍのTaからなる下電極膜１０、膜厚が４０ｎｍのＧＭＲ膜１４、膜厚が７ｎｍのTaからなる上電極膜１６を順次積層した後、第１実施形態で示したＴ型のレジストマスク（図示せず）を用いて、下シールド膜４の一部を、上電極１６、ＧＭＲ膜１４、下電極１０と一括のパターニングプロセスで削りこむ。その後、下シールド膜４と後述の軟磁性膜２４との交換結合を分断するアルミナからなる非磁性の絶縁膜２２を約３ｎｍ形成する。続いて軟磁性膜２４を３０ｎｍ、ハードバイアス膜２８を８０ｎｍ、アルミナからなる絶縁膜３２を１５ｎｍを形成した後、上記レジストマスクを除去し、その後、下層がTiからなる５ｎｍ/上層がCuからなる５ｎｍの２積構造の導体膜３４を形成する。さらにこの導体膜３４上に上シールド膜３６を形成する。
【００８４】
本実施形態のように、一括で下シールド膜４まで削り込むことで狭いギャップ内にＧＭＲ膜１４を置き、他のバイアスに関与する部分は下シールド膜４にも入り込ませ、全て上シールド膜３６に段差が可及的に生じないようにした。このような構造にすることで、上シールド膜３６の段差が小さくなりシールドへの磁区発生にともなうノイズ発生を抑制することができる。さらに、一括で削り込むため、全てアライメントずれがなく形成でき歩留まりが向上する。このように、下シールド膜４まで削り込む場合、ハードバイアス膜２８が交換結合する軟磁性体を軟磁性膜２４のみに限定するため、下シールド膜４と軟磁性膜２４との界面に、非磁性膜２２を挿入するか、もしくは、下シールド膜４の表面を酸化または窒化して非磁性化する必要がある。非磁性膜２２の挿入がない場合、軟磁性膜２４は下シールド膜４と交換結合し、その磁化体積を増し、これにより、ハードバイアス膜２８の保磁力が低下してバイアス膜として機能しない可能性がある。従来のセンス電流をＧＭＲ膜面水平に流す、ＣＩＰ型磁気抵抗効果素子の場合、下シールド膜４と電極およびバイアス膜との絶縁性の問題は、ＧＭＲ膜１４の素子抵抗高さによる耐圧要求の高さから、この構造の実現には問題点があったが、ＣＰＰ構造では、素子抵抗が低く耐圧要求が低いためこの構造が実現でき、上シールドの信頼性が向上し、ヘッドのノイズが低下する。
【００８５】
この第６実施形態も第１実施形態と同様に、出力特性が良好でかつ加工歩留まりを高くすることができる。
【００８６】
（第６実施形態の変形例）
さらに、第６実施形態の構造から、軟磁性膜２４やハードバイアス膜２８の膜厚を制御することにより、図２５に示す第６実施形態の変形例のように、上シールド膜３６がＧＭＲ膜１４を構成するフリー層１５の水平方向の脇に存在するようにすることができる。このようにフリー層１５の脇にシールド膜３６が存在することにより、トラック幅方向（図２５に示す矢印方向）についてもシールド効果をもたせることができ、その結果、隣接トラックからのノイズの除去に効果がある。特に、垂直磁気記録媒体では同じ向きの信号がトラック幅方向に並んだ場合、面内磁気記録媒体に比べて強い外乱信号が再生素子に流入する。この変形例の構造は垂直磁気記録における外乱の除去に効果がある。また、上部シールド膜３６が完全にフリー層１５の脇に懸からずとも外乱抑制には効果が認められる。
【００８７】
【発明の効果】
以上述べたように、本発明によれば、出力特性が良好でかつ加工歩留まりの高い磁気抵抗効果素子を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による磁気抵抗効果素子の製造工程を示す断面図。
【図２】本発明の第１実施形態による磁気抵抗効果素子の製造工程を示す断面図。
【図３】本発明の第１実施形態による磁気抵抗効果素子の製造工程を示す断面図。
【図４】本発明の第１実施形態の第１変形例による磁気抵抗効果素子の構成を示す断面図。
【図５】本発明の第１実施形態の第２変形例による磁気抵抗効果素子の構成を示す断面図。
【図６】本発明の第２実施形態による磁気抵抗効果素子の製造工程を示す断面図。
【図７】本発明の第２実施形態による磁気抵抗効果素子の製造工程を示す断面図。
【図８】第２実施形態の第１変形例による磁気抵抗効果素子の製造工程を示す断面図。
【図９】第２実施形態の第２変形例による磁気抵抗効果素子の製造工程を示す断面図。
【図１０】第２実施形態の第３変形例による磁気抵抗効果素子の構成を示す断面図。
【図１１】第２実施形態の第４変形例による磁気抵抗効果素子の製造工程を示す断面図。
【図１２】本発明の第３実施形態による磁気抵抗効果素子の製造工程を示す断面図。
【図１３】第３実施形態の変形例による磁気抵抗効果素子の構成を示す断面図。
【図１４】本発明の第４実施形態による磁気抵抗効果素子の構成を示す断面図。
【図１５】第４実施形態の第１変形例による磁気抵抗効果素子の構成を示す断面図。
【図１６】第４実施形態の第２変形例による磁気抵抗効果素子の構成を示す断面図。
【図１７】第４実施形態の第３変形例による磁気抵抗効果素子の構成を示す断面図。
【図１８】第４実施形態の第４変形例による磁気抵抗効果素子の構成を示す断面図。
【図１９】第４実施形態の第５変形例による磁気抵抗効果素子の構成を示す断面図。
【図２０】第４実施形態の第６変形例による磁気抵抗効果素子の構成を示す断面図。
【図２１】本発明の第５実施形態による磁気抵抗効果素子の概略の製造工程を示す断面図。
【図２２】本発明の第５実施形態による磁気抵抗効果素子の構成を示す断面図。
【図２３】第５実施形態の変形例による磁気抵抗効果素子の構成を示す断面図。
【図２４】本発明の第６実施形態による磁気抵抗効果素子の構成を示す断面図。
【図２５】第６実施形態の変形例による磁気抵抗効果素子の構成を示す断面図。
【図２６】第１の従来例による磁気抵抗効果素子の構成を示す断面図。
【図２７】第２の従来例による磁気抵抗効果素子の構成を示す断面図。
【図２８】第３の従来例による磁気抵抗効果素子の構成を示す断面図。
【図２９】第４の従来例による磁気抵抗効果素子の構成を示す断面図。
【図３０】第５の従来例による磁気抵抗効果素子の構成を示す断面図。
【図３１】第６の従来例による磁気抵抗効果素子の構成を示す断面図。
【図３２】第７の従来例による磁気抵抗効果素子の構成を示す断面図。
【図３３】第２実施形態の第４変形例による磁気抵抗効果素子の製造工程を示す断面図。
【符号の説明】
４ 下シールド
１０ 下電極膜
１４ ＧＭＲ膜
１５ フリー層
１６ 上電極膜
１６ａ 高抵抗層
１６ｂ 低抵抗層
２０ レジストマスク
２２ 非磁性絶縁膜
２４ 軟磁性膜
２６ 磁性下地膜
２８ ハードバイアス膜
３２ 絶縁膜
３３ 絶縁膜
３４ 非磁性導電膜
３６ 上シールド膜
Claims (7)
- 磁化の方向が実質的に一方に固着された磁化固着層と、磁化の方向が外部磁界の向きに応じて変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に設けられた非磁性層とを有する磁気抵抗効果膜と、
トラック幅方向に離間して配置され、前記磁気抵抗効果膜にバイアス磁界を印加するよう設けられ、硬磁性材料を含む一対のバイアス膜と、
前記磁気抵抗効果膜と前記バイアス膜とを隔てるよう設けられた一対の軟磁性膜と、
前記磁気抵抗効果膜の膜面に対してほぼ垂直な方向にセンス電流を供給可能な一対の電極と
を備え、前記軟磁性膜は前記磁気抵抗効果膜の側面に接触するように設けられていることを特徴とする磁気抵抗効果素子。 - 前記軟磁性膜はアモルファス膜であることを特徴とする請求項１記載の磁気抵抗効果素子。
- 前記軟磁性膜はグラニュラー膜であることを特徴とする請求項１記載の磁気抵抗効果素子。
- 磁化の方向が実質的に一方に固着された磁化固着層と、磁化の方向が外部磁界の向きに応じて変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に設けられた非磁性層とを有する磁気抵抗効果膜と、
トラック幅方向に離間して配置され、前記磁気抵抗効果膜にバイアス磁界を印加するよう設けられ、硬磁性材料を含む一対のバイアス膜と、
前記磁気抵抗効果膜と前記バイアス膜とを隔てるよう設けられた一対の軟磁性膜と、
前記磁気抵抗効果膜の側面と前記軟磁性膜との間に設けられた厚さが約２ｎｍ以上、約５ｎｍ以下の非磁性絶縁膜と、
前記磁気抵抗効果膜の膜面に対してほぼ垂直な方向にセンス電流を供給可能な一対の電極と
を備えることを特徴とする磁気抵抗効果素子。 - 前記一対の電極の前記磁気抵抗効果膜と反対側に設けられた一対のシールドと、前記一対のシールドの一方と前記軟磁性膜との間に設けられた非磁性膜とを備えたことを特徴とする請求項１乃至４のいずれかに記載の磁気抵抗効果素子。
- 電極を形成する工程と、
磁化の方向が実質的に一方に固着された磁化固着層と、磁化の方向が外部磁界の向きに応じて変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に設けられた非磁性層とを有する磁気抵抗効果膜を前記電極上に形成する工程と、
前記磁気抵抗効果膜上にマスクを形成し、前記磁気抵抗効果膜をパターニングするとともに前記電極の少なくとも一部をパターニングする工程と、
前記マスクを残したまま、軟磁性膜および硬磁性材料を含むバイアス膜を順次成膜する工程と、
前記マスクを残したまま、イオンビーム照射を行い、前記バイアス膜を前記磁気抵抗効果膜のエッジから後退させる工程と
を備えることを特徴とする磁気抵抗効果素子の製造方法。 - 前記バイアス膜を形成する前に、イオンミリングを用いて前記軟磁性膜をパターニングする工程を備えたことを特徴とする請求項６記載の磁気抵抗効果素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089682A JP3638565B2 (ja) | 2002-03-27 | 2002-03-27 | 磁気抵抗効果素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089682A JP3638565B2 (ja) | 2002-03-27 | 2002-03-27 | 磁気抵抗効果素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003283002A JP2003283002A (ja) | 2003-10-03 |
| JP3638565B2 true JP3638565B2 (ja) | 2005-04-13 |
Family
ID=29235205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002089682A Expired - Fee Related JP3638565B2 (ja) | 2002-03-27 | 2002-03-27 | 磁気抵抗効果素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3638565B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086275A (ja) | 2004-09-15 | 2006-03-30 | Tdk Corp | 磁気抵抗効果素子、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、およびハードディスク装置 |
| US7843668B2 (en) | 2007-12-27 | 2010-11-30 | Tdk Corporation | Magnetoresistive element including two ferromagnetic layers |
-
2002
- 2002-03-27 JP JP2002089682A patent/JP3638565B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003283002A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3583079B2 (ja) | 磁気抵抗効果素子、磁気ヘッド、磁気再生装置及び磁気記憶装置 | |
| KR100243822B1 (ko) | 자기 저항 변환기 및 그 제조 방법 | |
| JP3583649B2 (ja) | 薄膜磁気ヘッドおよびその製造方法ならびに磁気抵抗効果装置 | |
| JP2007042245A (ja) | 磁気ヘッド及びその製造方法、並びにそれを搭載した磁気記録再生装置 | |
| JP3635504B2 (ja) | 磁気抵抗効果ヘッドとその製造方法及び磁気記録装置 | |
| JP4596753B2 (ja) | 磁気ヘッドおよび磁気記録再生装置 | |
| US6929959B2 (en) | Manufacturing method of CPP type magnetic sensor having current-squeezing path | |
| US6718623B2 (en) | Magnetoresistive device and method of manufacturing same, and thin-film magnetic head and method of manufacturing same | |
| JP3638565B2 (ja) | 磁気抵抗効果素子およびその製造方法 | |
| JP2004355669A (ja) | 磁気記録ヘッド及びその製造方法 | |
| US7652855B2 (en) | Magnetic sensor with extended free layer and overlaid leads | |
| US6842314B2 (en) | Magnetoresistive device and method of manufacturing same, and thin-film magnetic head and method of manufacturing same | |
| JP2008085185A (ja) | 磁気抵抗効果素子、その製造方法、および磁気記憶装置 | |
| US6433969B1 (en) | Compound magnetoresistive head and method for manufacturing same | |
| JP2003060264A (ja) | 磁気検出素子及びその製造方法 | |
| JPH08293108A (ja) | 薄膜磁気ヘッド | |
| JP2002109707A (ja) | ヨーク型磁気再生ヘッドおよびその製造方法ならびに磁気ディスク装置 | |
| JPH11232616A (ja) | 磁気抵抗効果型ヘッド及びその製造方法 | |
| JP2000057526A (ja) | 磁気抵抗効果型感磁素子及び磁気抵抗効果型磁気ヘッド並びにそれらの製造方法 | |
| JPH09180130A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JP2008010745A (ja) | 磁気抵抗効果素子、その製造方法、および磁気記憶装置 | |
| JP2001043516A (ja) | 磁気抵抗効果ヘッドの製造方法と磁気抵抗効果ヘッド及びそれを用いた磁気ディスク装置 | |
| JP2009070451A (ja) | 磁気ヘッド及びこれを備えた磁気ディスク装置、並びに磁気ヘッドの製造方法 | |
| JPH1049832A (ja) | 磁気抵抗効果型読み取り変換器 | |
| US20050168877A1 (en) | Magnetoresistive head |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050111 |
|
| LAPS | Cancellation because of no payment of annual fees |