JP3635548B2 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP3635548B2
JP3635548B2 JP15030296A JP15030296A JP3635548B2 JP 3635548 B2 JP3635548 B2 JP 3635548B2 JP 15030296 A JP15030296 A JP 15030296A JP 15030296 A JP15030296 A JP 15030296A JP 3635548 B2 JP3635548 B2 JP 3635548B2
Authority
JP
Japan
Prior art keywords
solder
region
wetted
circuit board
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15030296A
Other languages
English (en)
Other versions
JPH09312465A (ja
Inventor
正夫 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP15030296A priority Critical patent/JP3635548B2/ja
Publication of JPH09312465A publication Critical patent/JPH09312465A/ja
Application granted granted Critical
Publication of JP3635548B2 publication Critical patent/JP3635548B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子部品等の実装に使用される回路基板及びその製造方法に係り、特に、半田付け工程の際の熱により劣化してマイグレーションの原因となるレジスト被膜を用いることなく、半田の濡れ広がりをランド部等に限定できるようにした回路基板及びその製造方法に関する。
【0002】
【従来の技術】
従来、リフロー工程等に供される回路基板の表面には、半田付け工程に先立って、レジスト被膜等と称されるエポキシ樹脂の被膜が被着されている。このレジスト被膜には、回路パターン上のランド部に整合するようにして、開口が形成されており、これにより開口部から露出するランド部等に半田を乗せて加熱溶融させた場合に、半田が必要以上に濡れ広がらないように配慮されている。すなわち、このレジスト被膜の機能は、半田の濡れ広がりを上記開口部内に限定すると共に、回路パターン上の配線部分同士を導電性異物が短絡させることを防止するものである。
【0003】
【発明が解決しようとする課題】
しかしながら、このような従来のレジスト被膜付きの回路基板にあっては、半田付け工程の高温に晒されてレジスト被膜が変質すると、その耐湿性が劣化してレジスト被膜と基板との界面に水分が侵入してマイグレーションを発生し、回路基板の寿命を低下させるという問題がある。また、レジストが高温にさらされて電気絶縁性や誘導損失が変化し、回路機能が損なわれる問題もあった。殊に、鉛による環境汚染対策として昨今注目されてている鉛フリー半田合金の溶融温度は、現行の鉛系半田合金のそれに比べてさらに20〜30度程も高いため、上記の問題は一層顕著であると考えられる。尚、『マイグレーション』とは、基板とレジスト被膜との界面に水分が侵入したり、レジスト被膜中に膨潤したりして、配線間の電位差が銅リードのアノード溶解、カソードでの沈積を生じさせて回路動作不良を招来する現象である。
【0004】
この発明は、従来のレジスト被膜付き回路基板における以上の問題点に鑑みてなされたものであり、その目的とするところは、半田の必要以上の濡れ広がり、並びに、異物による配線同士の短絡を確実に防止すると共に、マイグレーション発生のおそれを回避して長寿命化を達成した回路基板及びその製造方法を提供することにある。
【0005】
【課題を解決するための手段】
上記の課題を解決するための本発明は、回路パターンを有するレジストなし基板であって、前記回路パターンには半田で濡らす予定の領域と半田で濡らさない予定の領域とが設定されており、前記半田で濡らさない予定の領域の表面は強制酸化処理が施されていることを特徴とする回路基板である。
【0006】
ここで、『回路パターン』とは、ランド部分と配線部分との双方を含む意味である。
【0007】
また、『レジストなし基板』とは、基板上にレジスト被膜を有しない基板の意味である。
【0008】
また、『半田で濡らす予定の領域』とは、回路部品の電極部(リード、端子ピン等)が接触するランド部分やパワートランジスタの電流等が流れる高電流配線部分の意味である。
【0009】
また、『半田で濡らさない予定の領域』とは、上記以外の配線部分等の意味である。
【0010】
さらに、『強制酸化処理』とは、常温にて自然に酸化される程度のものを排除する意味であり、またフラックスによっても濡れ性を回復されない程度に強く酸化することを意味する。
【0011】
そして、この発明によれば、半田付けに際して半田が必要以上に濡れ広がることがなく、また配線間の短絡も防止される。さらに、レジスト被膜が存在しないため、マイグレーション発生のおそれもない。加えて、強制酸化膜の厚さはレジスト被膜のそれよりも薄いため、基板表面の段差も小さくなり、スクリーン印刷技術により半田ペーストを供給する際に精度がでやすい。また、半田が溶融合体するときも、段差がないために容易である。
【0012】
この発明において、前記半田で濡らす予定の領域には耐酸化性の金属被膜が形成されていてもよい。
【0013】
ここで、『耐酸化性』とは、酸素の拡散を阻害・抑制する、の意味である。
【0014】
また、『金属被膜』とは、導電性を保持するの意味である。
【0015】
そして、この発明によれば、そのまま放置しても半田で濡らす予定の部分が
酸化されにくく、半田の濡れ性が確保される。
【0016】
この発明においては、前記耐酸化性の金属被膜の材料は金であってもよい。
【0017】
そして、この発明によれば、金は認識しやすいので、半田を配置する際の目印として機能する。
【0018】
この発明においては、前記半田で濡らす予定の領域の表面若しくは前記耐酸化性の金属被膜の表面には半田がプレコートされていてもよい。
【0019】
ここで、『半田』とは、リフロー方式あるいはフロー方式の使用半田をすべて含み、フラックスの有無も問わない。リフロー方式の場合には、フラックス入りの半田ペーストが使用されるであろう。
【0020】
また、『プレコート』とは、回路部品の接合工程に先立ってコートされるの意味である。
【0021】
また、『領域の表面』とは、表面の全体、表面の一部、表面を僅かにはみ出している場合のいずれをも含むの意味である。半田が必要以上にも濡れ広がらないのであるから、半田の位置にはさほど注意を払う必要はない。
【0022】
そして、この発明によれば、前記の効果に加え、部品接合工程に直ちに供することができる。
【0023】
別の一面から見た本発明は、回路パターンを有するレジストなし基板を用意するステップと、前記レジストなし基板上の回路パターンのうち、半田で濡らす予定の領域の表面を還元剤で覆うステップと、前記半田で濡らす予定の領域の表面を還元剤で覆われたレジストなし基板を加熱処理するステップとを有し、かつ前記加熱処理するステップは、還元剤で覆われた半田で濡らす予定の領域と還元剤で覆われていないそれ以外の領域とを、第1の温度(T1)にて一緒に加熱することにより、半田で濡らす予定の領域については酸化濃度を緩やかに低下させる一方、それ以外の領域については酸化濃度を緩やかに上昇させる第1の加熱ステップと、還元剤で覆われた半田で濡らす予定の領域と還元剤で覆われていないそれ以外の領域とを、第1の温度(T1)よりも高い第2の温度(T2)にて一緒に加熱することにより、半田で濡らす予定の領域についは酸化濃度を当初の自然酸化状態以下の酸化濃度状態に維持する一方、それ以外の領域については酸化濃度をさらに上昇させる第2の加熱ステップと、を含んでいる。
【0024】
ここで、『還元剤』とは、加熱によっても酸化されにくくするための化学物質であり、具体的には、例えば臭素等のハロゲンを含む活性剤、通常のフラックス剤、しょ糖等を含む厚膜ペースト印刷材又は厚膜ペースト転写材等を挙げることができる。
【0025】
また、『加熱処理』とは、基板全体を加熱雰囲気中で加熱する場合のほか、赤外線の照射により加熱する場合や、誘導加熱により加熱する場合などのあらゆる加熱方法が含まれる。
【0026】
そして、この発明によれば、半田で濡らす予定の領域の表面に酸化膜が生成されることを排除しつつ、半田で濡らさない予定の領域の表面を強制的に酸化させることができる。そのため、両領域間における酸化の度合いに大差をつけることができる。
【0027】
この発明においては、前記強制的に酸化させるステップに続いて、前記半田で濡らす予定の領域の表面に半田をプレコートするステップを具備していてもよい。
【0028】
この発明によれば、前記の効果に加え、部品接合工程に直ちに供することができる。
【0029】
別の一面から見た本発明は、回路パターンを有するレジストなし基板を用意するステップと、前記レジストなし基板上の回路パターンのうち、半田で濡らさない予定の領域の表面に酸化剤を塗布するステップと、前記酸化剤を塗布されたレジストなし基板を放置することにより、専ら前記酸化剤の作用により、前記半田で濡らさない予定の領域の表面を強制的に酸化させるステップと、を具備することを特徴とする回路基板の製造方法である。
【0030】
ここで、『酸化剤』とは、パターン材料である銅箔等を酸化させる作用を有する化学物質である。
【0031】
また、『専ら前記酸化剤の作用により』とは、高温加熱による強制酸化等を排除する意味である。
【0032】
さらに、『予定の領域の表面』とは、少なくとも濡らさない予定の領域の表面の全面にの意味であり、濡らす予定の領域にはみ出さない限り、表面領域から基板面にはみ出してもよいの意味である。
【0033】
そして、この発明によれば、半田で濡らさない予定の領域の表面を強制的に酸化させることができ、しかも高温雰囲気中に基板を晒すことによる基板の損傷がない。
【0034】
この発明においては、前記強制的に酸化させるステップに続いて、前記レジストなし基板上の回路パターンのうち、半田で濡らす予定の領域の表面に半田をプレコートするステップを具備していてもよい。
【0035】
そして、この発明によれば、前記の効果に加え、部品接合工程に直ちに供することができる。
【0036】
別の一面から見た本発明は、回路パターンを有するレジストなし基板を用意するステップと、前記レジストなし基板上の回路パターンのうち、半田で濡らす予定の領域の表面に耐酸化性金属の被膜を形成するステップと、前記半田で濡らす予定の領域の表面を耐酸化性金属の被膜で覆われたレジストなし基板を加熱処理することにより前記回路パターンのうち半田で濡らさない予定の領域の表面を強制的に酸化させるステップと、を具備することを特徴とする回路基板の製造方法である。
【0037】
ここで、『金属被膜の形成』は、様々な方法で可能であり、例えばマスクを用いた真空蒸着やスパッタリング等を採用することができる。
【0038】
そして、この発明によれば、半田で濡らす予定の領域の表面に酸化膜が生成されることを排除しつつ、半田で濡らさない予定の領域の表面を強制的に酸化させることができる。特に、加熱により酸化膜の形成を短時間で行える。
【0039】
この発明においては、前記強制的に酸化させるステップに続いて、前記半田で濡らす予定の領域の前記被膜の表面に半田をプレコートするステップを具備していてもよい。
【0040】
そして、この発明によれば、前記の効果に加え、部品接合工程に直ちに供することができる。
【0041】
【発明の実施の形態】
以下、この発明の好ましい実施の形態につき、添付図面を参照して詳細に説明する。
【0042】
前述の如く、回路基板上のランド部等における必要以上の半田濡れ広がりの防止、及び配線部分における異物による短絡防止の対策として、エポキシ樹脂などからなるレジスト被膜を採用すると、それが半田付け工程における熱により変質して吸湿性を帯び、マイグレーションが発生して回路基板の寿命を低下させる虞がある。
【0043】
そこで、この発明では、上述の問題をレジスト被膜ではなくて、回路パターンを構成する銅箔の表面を適宜に強制酸化して酸化銅の被膜を形成することにより解決する。すなわち、本発明の回路基板1は、図1に示されるように、回路パターン(ランド部2や配線部3,4を総称している)を表面に有するレジストなし基板(いわゆるエッチング上がりの基板)を主体とするものであって、その回路パターンを構成する銅箔の上には、図中白抜き部分として描かれる半田で濡らす予定の領域(A)と図中ハッチングにて描かれる半田で濡らさない予定の領域(B)とが設定されており、その内で半田で濡らさない予定の領域(B)の表面には、強制酸化処理が施されていることを特徴とするものである。図示の例にあっては、半田で濡らす予定の領域(A)としては、ランド部分2及びトランジスタなどへ通電する高電流配線部分3が描かれており、また半田で濡らさない予定の領域としては、その他の通常電流が流れる配線部分4が描かれているが、これはあくまでも一例にすぎないものである。また、強制酸化処理とは、自然酸化との対比において使用された語であり、また半田付けの際にフラックスの還元力によっても濡れ性を回復しない程度の強さに(酸素リッチに)酸化されていることを意味している。そして、このような回路基板1であれば、酸化銅の被膜が存在する領域では溶融半田ははじいてしまうため、ランド部分2や高電流配線部分3にて加熱溶融された半田の濡れ広がりは、それらの領域(A)内に限定されてしまい、それを越えて必要以上にぬ濡れ広がることがない。加えて、酸化銅の被膜は半田付けの熱に晒されても吸湿性を帯びることはないから、レジスト被膜を使用した場合のように、マイグレーションを発生して回路基板の寿命を低下させることもない。
【0044】
本発明の回路基板は、具体的には、半田付けプロセスの内容に応じた様々な形態にて実用に供される。最も基本的な形態は、例えば図2(a)に示されるものであり、レジストなし基板5上に形成された回路パターンを構成する銅箔5aのうち、半田で濡らさない予定の配線部分7の表面については、強制酸化処理により形成された酸化銅被膜8が存在し、他方半田で濡らす予定のランド部分6については酸化銅被膜のない銅箔むき出しの状態とされている。この形態の回路基板は、リフロー工程やフロー工程を問わず、任意の半田付けプロセスに供することができる。これに対して、リフロー工程に適した形態は、例えば図2(b)に示されるものであり、表面がむき出しとされたランド部分6の上には、半田ペースト9がプレコートされた状態となっている。この形態によれば、そのまま直ちに部品搭載工程に移行できることに加え、プレコートされた半田ペースト9がランド部分6の表面の自然酸化を妨げる作用を発揮する。一方、銅箔むき出しとされたランド部分6の表面酸化を妨げるための別の形態は、例えば図3(a)に示されるものであり、表面がむき出しとされたランド部分6の表面には、耐酸化性の金属被膜として金(Au)が蒸着等の手法により被着されている。この形態によれば、長時間放置されたとしてもランド部分が自然酸化され難く、加えて金は識別が容易であるため、回路パターン上において酸化処理が施された部分と酸化処理されていない部分とを容易に識別させることができる。この場合にも、リフロー工程に適した形態としては、図3(b)に示されるものを挙げることができ、ランド部分6の表面に被着された金の上には、半田ペースト11がプレコートされている。この形態によれば、そのまま直ちに部品搭載工程に移行できることに加え、ランド部分6に被着された金10がランド部分6の表面の自然酸化を妨げる作用を発揮する。
【0045】
本発明にかかる回路基板の製造方法としては、図4及び図5に示される熱間酸化方式と図6に示される冷間酸化方式とが考えられる。熱間酸化方式の場合には、先ず、回路基板12の表面に形成された回路パターン13のうちで、半田で濡らす予定の領域であるランド部分14の表面に還元剤15を常温下において塗布する。尚、16は半田で濡らさない予定の領域である配線部分である。ここで、還元剤15としては、臭素(Br)等のハロゲン、しょ糖等を含む厚膜ペースト印刷材、厚膜ペースト転写材等を用いることができる。
【0046】
次いで、還元剤15が塗布された回路基板12は、図4(b)に示されるように、酸化工程へと送られ、ここで図5に示される温度プロファイルに従って加熱処理が行われる。すなわち、常温下にあるランド部分14の表面は自然酸化状態にあるが、時刻t1において有酸素雰囲気中にて加熱を開始し、温度T1の状態を時刻t2まで継続すると、還元剤15の作用によりランド部分14を構成する銅箔表面の酸化濃度は緩やかに低下を開始し、ある値にて平衡状態に達する。これに対して、配線部分16を構成する銅箔表面の酸化濃度は逆に緩やかに上昇を開始し、温度T1の状態での加熱を時刻t2まで継続すると、時刻t2においてその酸化濃度はある値まで上昇する。次いで、時刻t2においてさらに温度を上げ、その後、温度T2の状態を継続すると、還元剤の作用は徐々に消失するため、ランド部分14を構成する銅箔表面の酸素濃度はある値を境として逆に緩やかに上昇を開始し、時刻t3において当初の自然酸化状態に戻る。これに対して、配線部分16を構成する銅箔表面の酸化濃度は、時刻t2以降も温度に比例した速度でなおも急激に増加してゆく。そのため、時刻t3以前の時点にて加熱処理を停止すれば、ランド部分14の表面の酸素濃度は通常のフラックスにて接合が可能な低い値に維持されているのに対して、配線部分16の表面の酸素濃度はフラックスや活性剤にては接合が不能な高い値となるため、両者間には酸化濃度において大きな差が生じ、これにより溶融半田の濡れ広がりはランド部分15のみに限定され、レジスト被膜などが存在せずとも、半田が配線部分16にまで濡れ広がることがなくなるのである。尚、17は配線部分16の表面に強制酸化処理にて形成された酸化銅被膜である。
【0047】
次いで、酸化処理が終了した回路基板12は、図4(c)に示される洗浄工程へと送られ、ここで表面に付着した還元剤15が洗浄除去されて、本発明の回路基板の基本形態が完成する。以後、前述したように、半田付けプロセスに応じてこの回路基板は種々の形態に処理される。
【0048】
すなわち、長期保存に際してランド部分14が酸化しないように配慮する場合には、図4(d)に示されるように、真空蒸着或いはスパッタリング等の手法により、ランド部分14の表面には約0.1ミクロン程度の厚さに耐酸化性金属の被膜として金18が被着される。
【0049】
また、リフロー工程に供される場合には、図4(e)に示されるように、ランド部分14の上に被着された金18のうえには半田ペースト19がスクリーン印刷技術等により塗布される。
【0050】
一方、直ちにリフロー工程に供される場合には、図4(c)に示される洗浄工程に続いて、図4(f)に示される印刷工程に送られ、スクリーン印刷技術を用いて半田ペースト20の塗布が行われる。尚、この際に、酸化銅被膜17は従前のレジスト被膜のように回路基板上に大きな段差を生じないたいため、印刷性が向上して半田ペースト配置精度が改善され、マイクロソルダリングによる微細部品の実装に好適なものとなる。
【0051】
次に、冷間酸化方式の場合には、図6(a)に示されるように、先ず、回路基板12の表面に形成された回路パターン13のうちで、半田で濡らさない予定の領域である配線部分16の表面に酸化剤21を常温下において塗布する。尚、14は半田で濡らす予定の領域であるランド部分である。ここで、酸化剤21としては、過酸化水素、過酸化金属塩(過マンガン酸カリウム等)、酸素を吸蔵した金属粉(Fe酸化粉等)をヴィークル混合した印刷剤等を適宜に用いることができる。
【0052】
次いで、酸化剤21が塗布された回路基板12は、図6(b)に示されるように、常温放置工程へと送られ、ここで常温下において専ら酸化剤21の作用により酸化処理が進められる。以後の処理は、図5(c)〜図5(f)に示される熱間酸化処理における場合と同様である。
【0053】
そして、この冷間酸化方式によれば、酸化処理が常温下で行われることから、酸化処理の熱で基板にストレスを与えることがない。
【0054】
【発明の効果】
以上の説明から明らかなように、本発明によれば、半田の必要以上の濡れ広がり、並びに、異物による配線同士の短絡を確実に防止すると共に、レジスト被膜を使用しないことから、マイグレーション発生のおそれを回避して、回路基板の長寿命化を達成できる。
【図面の簡単な説明】
【図1】本発明にかかる回路基板の模式的な斜視図である。
【図2】本発明にかかる回路基板の種々の形態を示す断面図である。
【図3】本発明にかかる回路基板の種々の形態を示す断面図である。
【図4】本発明にかかる回路基板の熱間酸化方式による製造方法の一例を示す工程図である。
【図5】熱間酸化工程における温度プロファイルと銅箔中の酸素濃度との関係を示すグラフである。
【図6】本発明にかかる回路基板の冷間酸化方式による製造方法の一例を示す工程図である。
【符号の説明】
1 回路基板
2 ランド部分
3 高電流配線部分
4 配線部分
5 回路基板
5a 回路パターン
6 ランド部分
7 配線部分
8 酸化銅被膜
9 半田ペースト
10 金
11 半田ペースト
12 回路基板
13 回路パターン
14 ランド部分
15 還元剤
16 配線部分
17 酸化銅被膜
18 金
19 半田ペースト
20 半田ペースト
21 酸化剤
A 半田で濡らさない予定の領域
B 半田で濡らす予定の領域

Claims (2)

  1. 回路パターンを有するレジストなし基板を用意するステップと、
    前記レジストなし基板上の回路パターンのうち、半田で濡らす予定の領域の表面を還元剤で覆うステップと、
    前記半田で濡らす予定の領域の表面を還元剤で覆われたレジストなし基板を加熱処理するステップとを有し、かつ
    前記加熱処理するステップは、
    還元剤で覆われた半田で濡らす予定の領域と還元剤で覆われていないそれ以外の領域とを、第1の温度(T1)にて一緒に加熱することにより、半田で濡らす予定の領域については酸化濃度を緩やかに低下させる一方、それ以外の領域については酸化濃度を緩やかに上昇させる第1の加熱ステップと、
    還元剤で覆われた半田で濡らす予定の領域と還元剤で覆われていないそれ以外の領域とを、第1の温度(T1)よりも高い第2の温度(T2)にて一緒に加熱することにより、半田で濡らす予定の領域についは酸化濃度を当初の自然酸化状態以下の酸化濃度状態に維持する一方、それ以外の領域については酸化濃度をさらに上昇させる第2の加熱ステップと、
    を含むことを特徴とする回路基板の製造方法。
  2. 前記半田で濡らす予定の領域表面に半田をプレコートするステップを具備することを特徴とする請求項2に記載の回路基板の製造方法。
JP15030296A 1996-05-21 1996-05-21 回路基板の製造方法 Expired - Fee Related JP3635548B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15030296A JP3635548B2 (ja) 1996-05-21 1996-05-21 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15030296A JP3635548B2 (ja) 1996-05-21 1996-05-21 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH09312465A JPH09312465A (ja) 1997-12-02
JP3635548B2 true JP3635548B2 (ja) 2005-04-06

Family

ID=15494042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15030296A Expired - Fee Related JP3635548B2 (ja) 1996-05-21 1996-05-21 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP3635548B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160500A (ja) * 2011-01-31 2012-08-23 Sony Corp 回路基板、半導体部品、半導体装置、回路基板の製造方法、半導体部品の製造方法及び半導体装置の製造方法
JP2013093538A (ja) * 2011-10-04 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
JPH09312465A (ja) 1997-12-02

Similar Documents

Publication Publication Date Title
US4016050A (en) Conduction system for thin film and hybrid integrated circuits
TW200934329A (en) Surface treatment process for circuit board
JP2000114301A (ja) 半田バンプの形成方法および半田バンプの実装方法
US4829553A (en) Chip type component
JPS6255706B2 (ja)
JP3635548B2 (ja) 回路基板の製造方法
US5780931A (en) Surface mounting semiconductor device and semiconductor mounting component
JP2872181B2 (ja) 印刷配線板の表面処理方法
JP2002289652A (ja) 半導体装置用テープキャリアおよびその製造方法
JP4109860B2 (ja) 実装構造体の製造方法、及び半導体装置の製造方法
JP3146768B2 (ja) 電子部品の実装方法
JPH06216298A (ja) リードフレームおよびその製造方法
JP2809298B2 (ja) 表面実装用基板を用いた半導体装置
JPS61158663A (ja) バツテリ−の取付方法
JPH04206480A (ja) 表面回路付印刷配線板における表面実装用端子
JP2007059506A (ja) 予備はんだ付き配線基板
JPH0451585A (ja) 窒化アルミニウム配線基板
JP3267280B2 (ja) 電子印字装置
JPH09191174A (ja) プリント配線板及びその製造方法並びにプリント配線板への電子部品の実装構造体
JPH0444291A (ja) 厚膜導体回路基板の製造方法
JPH0669635A (ja) プリント配線板の製造方法
JPH01112721A (ja) 電子部品のリード線取付方法
JP2000008016A (ja) 導電性接着剤および電子部品の実装方法
JPH04142037A (ja) 導体欠損部の修正方法
JPH0671133B2 (ja) プリント配線板における半田層の形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040416

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041015

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041222

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees