JPH0444291A - 厚膜導体回路基板の製造方法 - Google Patents
厚膜導体回路基板の製造方法Info
- Publication number
- JPH0444291A JPH0444291A JP14879390A JP14879390A JPH0444291A JP H0444291 A JPH0444291 A JP H0444291A JP 14879390 A JP14879390 A JP 14879390A JP 14879390 A JP14879390 A JP 14879390A JP H0444291 A JPH0444291 A JP H0444291A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- film conductor
- plate
- resist
- electrolysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 title claims abstract description 6
- 238000005868 electrolysis reaction Methods 0.000 claims abstract description 20
- 239000008151 electrolyte solution Substances 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052802 copper Inorganic materials 0.000 abstract description 12
- 239000010949 copper Substances 0.000 abstract description 12
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 abstract description 2
- 229910001431 copper ion Inorganic materials 0.000 abstract description 2
- 239000000243 solution Substances 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract 1
- 239000003792 electrolyte Substances 0.000 description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910000365 copper sulfate Inorganic materials 0.000 description 4
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- -1 chlorine ions Chemical class 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- DOBRDRYODQBAMW-UHFFFAOYSA-N copper(i) cyanide Chemical compound [Cu+].N#[C-] DOBRDRYODQBAMW-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、大電流用あるいは放熱用の厚膜導体パターン
を有する回路基板の製造方法に関するものである。
を有する回路基板の製造方法に関するものである。
通常の回路基板は導体パターンが厚さ数１０μｌ程度の
銅箔よりなるものであるが、大電流用あるいは放熱用の
厚膜導体回路基板は、導体パターンが厚さ０．１〜１．
０ａｍ程度の銅板で構成されている。
銅箔よりなるものであるが、大電流用あるいは放熱用の
厚膜導体回路基板は、導体パターンが厚さ０．１〜１．
０ａｍ程度の銅板で構成されている。
従来、このような厚膜導体回路基板は、通常の回路基板
と同様、エツチング法により製造されている。この方法
は、絶縁基板と厚さ０．１〜１．０ｍｍ程度の厚膜導体
板（銅板）とを張り合わせ、厚膜導体板の表面に得よう
とする厚膜導体パターンのとおりにエツチングレジスト
を被覆し、これをエツチングして、厚膜導体板のレジス
トが被覆されていない領域を溶去することにより、厚膜
導体パターンを形成するものである。
と同様、エツチング法により製造されている。この方法
は、絶縁基板と厚さ０．１〜１．０ｍｍ程度の厚膜導体
板（銅板）とを張り合わせ、厚膜導体板の表面に得よう
とする厚膜導体パターンのとおりにエツチングレジスト
を被覆し、これをエツチングして、厚膜導体板のレジス
トが被覆されていない領域を溶去することにより、厚膜
導体パターンを形成するものである。
しかしエツチング法により厚膜導体回路基板を製造する
と、導体厚が厚いため、エツチングに時間がかかり、ま
たエツチング液の管理も難しくなり、コスト高になる欠
点がある。
と、導体厚が厚いため、エツチングに時間がかかり、ま
たエツチング液の管理も難しくなり、コスト高になる欠
点がある。
本発明は、上記のような従来技術のｍ１ｉｔを解決した
厚膜導体回路基板の製造方法を提供するもので、その構
成は、絶縁基板と張り合わされた厚膜導体板の表面に、
得ようとする厚膜導体パターンのとおりに絶縁性レジス
トを被覆した後、厚膜導体板を陽極として電解液中で電
気分解を行い、これにより厚膜導体板のレジストが被覆
されていない領域を溶去し、その後、その領域の残存導
体層を、エツチング、切削、研削等の電気分解以外の手
段により除去することを特徴とする。
厚膜導体回路基板の製造方法を提供するもので、その構
成は、絶縁基板と張り合わされた厚膜導体板の表面に、
得ようとする厚膜導体パターンのとおりに絶縁性レジス
トを被覆した後、厚膜導体板を陽極として電解液中で電
気分解を行い、これにより厚膜導体板のレジストが被覆
されていない領域を溶去し、その後、その領域の残存導
体層を、エツチング、切削、研削等の電気分解以外の手
段により除去することを特徴とする。
本発明は、厚膜導体板の不用部分を除去するのに電気分
解法を採用したものである。電気分解法は電気的エネル
ギーを加えて化学反応を起こさせるので、エツチング法
より効率よく厚膜導体板の不用部分を溶去できる。しか
し電気分解の終りの頃になると厚膜導体パターンが離れ
島のようになり、通電不能ないしは電流が流れ難くなる
部分ができてくるため、電気分解では溶去できない導体
層が薄く残る。このため電気分解のあとで残存導体層を
エツチング等により除去することとしたものである。
解法を採用したものである。電気分解法は電気的エネル
ギーを加えて化学反応を起こさせるので、エツチング法
より効率よく厚膜導体板の不用部分を溶去できる。しか
し電気分解の終りの頃になると厚膜導体パターンが離れ
島のようになり、通電不能ないしは電流が流れ難くなる
部分ができてくるため、電気分解では溶去できない導体
層が薄く残る。このため電気分解のあとで残存導体層を
エツチング等により除去することとしたものである。
以下、本発明の実施例を図面を参照して詳細に説明する
。
。
図−１は本発明の一実施例を示す。この実施例ではまず
、絶縁基板１１の両面に例えば厚さ０．３市の銅板より
なる厚膜導体板１２を張り合わせ、この厚膜導体板１２
の表面に、感光レジストの塗布、露光、現像、エツチン
グにより、得ようとする厚膜導体パターンのとおりに絶
縁性レジスト１３を被覆する。ここまでの工程は従来と
全く同じである。
、絶縁基板１１の両面に例えば厚さ０．３市の銅板より
なる厚膜導体板１２を張り合わせ、この厚膜導体板１２
の表面に、感光レジストの塗布、露光、現像、エツチン
グにより、得ようとする厚膜導体パターンのとおりに絶
縁性レジスト１３を被覆する。ここまでの工程は従来と
全く同じである。
次にレジスト１３を被覆した板を電解液１４に浸漬し、
その中で陰極用の銅板１５と対向させ、この状態で厚膜
導体板１２を陽極とし、銅板１５を陰極として電気分解
を行う。すると電解反応により厚膜導体板１２のレジス
ト１３が被覆されていない領域が銅イオンとなって溶解
し、陰極銅板１５に銅の析出が起こる。電気分解を進め
ていくと、図−２のようにレジスト１３が被覆されてい
ない領域だけが溶解し、レジスト１３が被覆されている
領域は厚膜導体パターン１２ａとして残る。
その中で陰極用の銅板１５と対向させ、この状態で厚膜
導体板１２を陽極とし、銅板１５を陰極として電気分解
を行う。すると電解反応により厚膜導体板１２のレジス
ト１３が被覆されていない領域が銅イオンとなって溶解
し、陰極銅板１５に銅の析出が起こる。電気分解を進め
ていくと、図−２のようにレジスト１３が被覆されてい
ない領域だけが溶解し、レジスト１３が被覆されている
領域は厚膜導体パターン１２ａとして残る。
電気分解が最終段階になると、厚膜導体パターン１２ａ
が離れ島のようになり、通電できない領域ができてくる
。このたｔ電気分解は残存導体層１２ｂの厚さが１８〜
３５μｍＪＪ下になったところで停止し、その後、残存
導体層１２ｂをエツチングにより除去する。残存導体層
１２ｂはきわめて薄く、かつそれ以外の領域にはすでに
レジスト１３が被覆されているため、エツチングにより
短時間で容易に溶去することができる。また残存導体層
１２ｂは厚膜導体パターン１２ａが単純な形である場合
は切削や研削などによって除去することもできる。
が離れ島のようになり、通電できない領域ができてくる
。このたｔ電気分解は残存導体層１２ｂの厚さが１８〜
３５μｍＪＪ下になったところで停止し、その後、残存
導体層１２ｂをエツチングにより除去する。残存導体層
１２ｂはきわめて薄く、かつそれ以外の領域にはすでに
レジスト１３が被覆されているため、エツチングにより
短時間で容易に溶去することができる。また残存導体層
１２ｂは厚膜導体パターン１２ａが単純な形である場合
は切削や研削などによって除去することもできる。
厚膜導体板１２が銅板である場合は、電解液１４には、
硫酸銅電解液、シアン化銅電解液、ビロリン酸銅電解液
などを使用することができる。硫酸銅電解液の組成と電
解条件の一例を表−１に示す。
硫酸銅電解液、シアン化銅電解液、ビロリン酸銅電解液
などを使用することができる。硫酸銅電解液の組成と電
解条件の一例を表−１に示す。
一般に硫酸銅濃度が高いほど高電流密度で電気分解がで
きるが、硫酸銅の溶解度には限度がある。
きるが、硫酸銅の溶解度には限度がある。
硫酸は陽極銅の溶解を助け、電解液の導電性を向上させ
る。微量の塩素イオンは陽極銅の不動態化を防止し、均
一溶解を助ける。溶解速度を高めるには、陽極電流密度
を高くし、硫酸の量を多杓にするとよい。
る。微量の塩素イオンは陽極銅の不動態化を防止し、均
一溶解を助ける。溶解速度を高めるには、陽極電流密度
を高くし、硫酸の量を多杓にするとよい。
以上の実施例では厚膜導体パターンが銅の場合を示した
が、厚膜導体パターンにはアルミや鉄など他の金属を使
用することもできる。
が、厚膜導体パターンにはアルミや鉄など他の金属を使
用することもできる。
以上説すしたように本発明によれば、厚膜導体板の不用
部分を電気分解により溶去して厚膜導体パターンを形成
するようにしたので、厚膜導体パターンを短時間で効率
よく形成することができ、厚膜導体回路基板の製造コス
トを低減することができる。
部分を電気分解により溶去して厚膜導体パターンを形成
するようにしたので、厚膜導体パターンを短時間で効率
よく形成することができ、厚膜導体回路基板の製造コス
トを低減することができる。
【図面の簡単な説明】
図−１は本発明に係る厚膜導体回路基板の製造方法の一
実施例を示す説明図、図−２は同製造方法における電気
分解後、エツチング前の張り合わせ板の状態を示す断面
図である。 １１：絶縁基板 １２：厚膜導体板 １３：絶縁性レジスト １４：電解液 １５：陰極銅板 １２ａ：厚膜導体パターン１２ｂ＝残
存導体層
実施例を示す説明図、図−２は同製造方法における電気
分解後、エツチング前の張り合わせ板の状態を示す断面
図である。 １１：絶縁基板 １２：厚膜導体板 １３：絶縁性レジスト １４：電解液 １５：陰極銅板 １２ａ：厚膜導体パターン１２ｂ＝残
存導体層
Claims (1)
- １．絶縁基板と張り合わされた厚膜導体板の表面に、得
ようとする厚膜導体パターンのとおりに絶縁性レジスト
を被覆した後、厚膜導体板を陽極として電解液中で電気
分解を行い、これにより厚膜導体板のレジストが被覆さ
れていない領域を溶去し、その後、その領域の残存導体
層を、エッチング、切削、研削等の電気分解以外の手段
により除去することを特徴とする厚膜導体回路基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14879390A JPH0444291A (ja) | 1990-06-08 | 1990-06-08 | 厚膜導体回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14879390A JPH0444291A (ja) | 1990-06-08 | 1990-06-08 | 厚膜導体回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0444291A true JPH0444291A (ja) | 1992-02-14 |
Family
ID=15460826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14879390A Pending JPH0444291A (ja) | 1990-06-08 | 1990-06-08 | 厚膜導体回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0444291A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002022916A1 (en) * | 2000-09-18 | 2002-03-21 | Obducat Aktiebolag | Method of etching, as well as frame element, mask and prefabricated substrate element for use in such etching |
| US6656341B2 (en) | 2000-09-18 | 2003-12-02 | Obducat Aktiebolag | Method of etching, as well as frame element, mask and prefabricated substrate element for use in such etching |
-
1990
- 1990-06-08 JP JP14879390A patent/JPH0444291A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002022916A1 (en) * | 2000-09-18 | 2002-03-21 | Obducat Aktiebolag | Method of etching, as well as frame element, mask and prefabricated substrate element for use in such etching |
| US6656341B2 (en) | 2000-09-18 | 2003-12-02 | Obducat Aktiebolag | Method of etching, as well as frame element, mask and prefabricated substrate element for use in such etching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| HU208715B (en) | Method for forming printed circuits with selectively etchable metal layers, as well as method for final forming pattern of high definition | |
| KR20020042658A (ko) | 캐리어박 부착 복합동박과, 저항회로를 구비한 프린트배선판의 제조방법 및 저항회로를 구비한 프린트 배선판 | |
| JPH06318783A (ja) | 多層回路基板の製造方法 | |
| US4678545A (en) | Printed circuit board fine line plating | |
| JPH0512878B2 (ja) | ||
| US3314869A (en) | Method of manufacturing multilayer microcircuitry including electropolishing to smooth film conductors | |
| JP3075484B2 (ja) | プリント配線板の製造方法 | |
| JPH04100294A (ja) | プリント配線板の製造方法 | |
| JPH0444291A (ja) | 厚膜導体回路基板の製造方法 | |
| GB2080630A (en) | Printed circuit panels | |
| JPH04356937A (ja) | 誘電体基板上の導体間の電流誘起電気化学的デンドライト形成を防止するための組成及びコーティング | |
| JP2009272571A (ja) | プリント配線基板及びその製造方法 | |
| CN110519917B (zh) | 一种通孔的制造方法 | |
| JP3475962B2 (ja) | プリント回路板の製造方法 | |
| JPH0469838B2 (ja) | ||
| JPH02122690A (ja) | プリント配線板の製造方法 | |
| JPH0481877B2 (ja) | ||
| JPH0125388B2 (ja) | ||
| KR100364543B1 (ko) | 표시소자의 금속 전극 제조방법 | |
| JPS61216386A (ja) | フレキシブルプリント配線板の製造方法 | |
| JPS6312193A (ja) | 電気回路形成方法 | |
| JP2002212782A (ja) | 電気メッキ構造及び当該電気メッキ構造を有する配線基板 | |
| JPH02246294A (ja) | プリント基板の半田めっき方法 | |
| JPS6214229B2 (ja) | ||
| JPS6312192A (ja) | 電気回路形成方法 |