JP3632188B2 - 容量性負荷の駆動回路 - Google Patents
容量性負荷の駆動回路 Download PDFInfo
- Publication number
- JP3632188B2 JP3632188B2 JP2000173993A JP2000173993A JP3632188B2 JP 3632188 B2 JP3632188 B2 JP 3632188B2 JP 2000173993 A JP2000173993 A JP 2000173993A JP 2000173993 A JP2000173993 A JP 2000173993A JP 3632188 B2 JP3632188 B2 JP 3632188B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- capacitive load
- output terminal
- drive
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、EL素子等の容量性負荷の複数個を選択的に駆動する容量性負荷の駆動回路に関するものである。
【0002】
【従来の技術】
従来、EL素子の等の容量性負荷を複数個駆動する容量性負荷の駆動回路としては、例えば、図4に示すようなものがある。これはEL素子E1、E2の駆動に適する電圧を発生する高電圧供給部31と、高電圧供給部31の電圧をEL素子E1、E2に選択的に出力する出力部32と、出力部32を駆動する駆動信号を発生する駆動信号発生部33と、EL素子E1、E2の内、駆動すべきものを選択する選択信号を発生し、駆動信号発生部33を制御する選択部34とからなる。
【0003】
出力部32は、同構成のインバータIVA、IVB、共通インバータIVCからなり、インバータIVA、IVB、共通インバータIVCは、それぞれにPチャネルMOSトランジスタP1とNチャネルMOSトランジスタN1との互いのドレインを接続してそれぞれの出力端子A、B、Cとし、PチャネルMOSトランジスタP1のソースを高電圧供給回路1の出力端子CHVに接続し、NチャネルMOSトランジスタN1のソースを端子VSS(0V)に接続してある。インバータIVA、IVB、共通インバータIVCのそれぞれのPチャネルMOSトランジスタP1はレベルシフタLSによりレベルシフトされた駆動信号によりオン、オフされ、NチャネルMOSトランジスタN1は駆動信号によりオン、オフされ、高電圧供給部31の発生する電圧をそれぞれの出力端子A、B、Cから駆動電圧として出力する。PチャネルMOSトランジスタP1とNチャネルMOSトランジスタN1にはそれぞれ寄生ダイオードD1、D2が存在する。
【0004】
EL素子E1の一方の極を出力端子Aに接続し、他方の極を出力端子Cに接続してEL素子E1に対するHブリッジ回路を形成し、EL素子E2の一方の極を出力端子Bに接続し、他方の極を共通出力端子C(以下、共通出力端子Cという。)に接続してEL素子E2に対するHブリッジ回路を形成してある。
【0005】
このような回路構成を用いた第1の駆動方式では、選択信号によって選ばれていないEL素子の共通出力端子ではない方の出力端子をハイインピーダンス状態にすることによって共通出力端子に出力信号が出力されても容量性カップリング効果が働き選択されていないEL素子は充放電がなされないという駆動方式である。
【0006】
図4の駆動回路の動作を図5の波形図をもって説明する。
【0007】
スタンバイ状態が解除された時点で共通出力端子Cは駆動電圧Cを発生する。以後、この位相を正相とする。選択部34よりの選択信号EAによってEL素子E1が点灯と指示されると、出力端子Aは共通出力端子Cに対して逆相の駆動電圧Aを発生する。これによって、EL素子E1は充放電が行われ、点灯する。一方、EL素子選択信号EBによってEL素子E2が消灯と指示されたときは、出力端子Bはハイインピーダンス状態となりEL素子が容量性負荷であるために共通出力端子Cの電位の変動分だけ出力端子Bもその電位B’が変動し、EL素子E2に充放電されなくなり消灯する。
【0008】
また、出力端子Aおよび出力端子Bの駆動電圧を共に共通出力端子Cのそれに対して逆相とすることで2枚のEL素子が同時に点灯し、出力端子Aおよび出力端子Bを共にハイインピーダンス状態か、高電圧供給部またはIVC電源をオフにする事で2枚のEL素子の消灯が可能となる。
【0009】
また、第2の駆動方式として、点灯する場合には選択されたEL素子の共通出力端子ではない方の出力端子に共通出力端子の駆動電圧に対し逆相となる駆動電圧を出力し、消灯する場合には選択されたEL素子の共通出力端子ではない方の出力端子に共通出力端子の駆動電圧に対し正相となる駆動電圧を発生するという方式もある。
【0010】
【発明が解決しようとする課題】
従来の第1の駆動方式では、図5に示すように駆動電圧A、B、Cに対して非同期で外部から入力される選択信号EA、EBをそのまま駆動電圧の切換のための信号として扱うため、容量性負荷に電荷がたまった状態で駆動電圧が切り替えられる、もしくは駆動電圧が止まる状態になってしまう確率が高い。このため、容量性負荷に電荷がたまった状態ではつぎに共通出力端子に駆動電圧が掛かった時に、ハイインピーダンス状態であるはずのHブリッジ回路の出力端子の寄生ダイオードに電荷が流れ込む、もしくは引き込んでしまうという現象が起こってしまう。例えば、図5のタイミングtにEL素子E1およびEL素子E2の同時点灯からEL素子E2の1枚点灯に切り替わった時(2枚同時点灯時から1枚駆動点灯に変化した時)EL素子E1の両端に出力端子Aを正として高電圧供給部の電圧Vaが掛かっていたとしたら、共通出力端子Cの駆動電圧が次にVaに変化した時にEL素子の容量性カップリングによって出力端子Aの電位Aは2×Vaとなってしまい、EL素子E1の両極間の電位差は高電圧供給部の発生する電圧Vaよりも大きな値になるため寄生ダイオードに電流が流れてしまう。EL素子E1に残っていた電圧の極性が逆でも同じ様にEL素子E1の両極間の電位差は−2×Vaとなる為、同じ様に寄生ダイオードに電流が流れる。
【0011】
このため、1度だけは不要な充放電が行われてしまい、EL素子などでは、選択されていないはずのEL素子が光ってしまうなどの問題を有していた。
【0012】
また、第2の駆動方式では消灯しているELランプの両極に印加される駆動電圧は同相であるが、出力端子のドライブ力の違いや、タイミングの僅かなズレなどによって僅かに光ってしまうという問題点を有していた。
【0013】
そこで本発明は、容量性負荷の駆動停止時には容量性負荷の駆動電圧を供給する出力端子をハイインピーダンスとする駆動方式において、出力端子の寄生ダイオードなどに電荷が流れて不要な容量性負荷の駆動、例えば、EL素子の点灯を防ぐことを目的とするものである。
【0014】
【課題を解決するための手段】
上記目的を達成するために、本発明では、駆動電圧に対して非同期で発生する選択信号に応じて容量性負荷別の出力端子をハイインピーダンス状態とする際に、そのタイミングを容量性負荷の両極間の電位差がなくなるタイミングに同期させるための同期部を設けている。
【0015】
【発明の実施の形態】
本発明の容量性負荷の駆動回路では、複数の容量性負荷の一方の極を共通に接続する共通出力端子と、上記容量性負荷の他方の極を接続する上記容量性負荷毎の個別出力端子とを備え、上記複数の容量性負荷の内、駆動すべき容量性負荷を選択する選択信号に応じて上記共通出力端子に特定周波数の共通駆動電圧を発生し、駆動すべき容量性負荷に対応する個別出力端子に上記共通駆動電圧と逆相の駆動電圧を発生し、駆動させない容量性負荷に対応する個別出力端子をハイインピーダンス状態とする出力部と、上記個別出力端子をハイインピーダンス状態とするタイミングを上記容量性負荷の両極間の電位差がなくなるタイミングに同期させる同期部とを設けてある。
【0016】
また、本発明の容量性負荷の駆動回路では、出力端子を複数の容量性負荷の一方の極を共通に接続する共通出力端子とした上記複数の容量性負荷に共通したインバータと、出力端子を上記容量性負荷の他方の極を接続する個別出力端子とした上記容量性負荷毎のインバータと、駆動すべき容量性負荷を選択する選択信号を発生する選択部と、特定周波数のクロック信号を発生するクロック信号発生部と、上記クロック信号に基づき互いに逆相となる第1駆動信号および第2駆動信号を発生し、上記第1駆動信号を上記共通インバータに出力してこれを駆動し、上記選択信号に基づき上記複数の容量性負荷の内、駆動すべき容量性負荷に対応するインバータに上記第2駆動信号を出力してこれを駆動するとともに、駆動させない容量性負荷に対応するインバータに停止信号を出力してその個別出力端子をハイインピーダンス状態とする駆動信号発生部とを備え、上記共通出力端子に上記特定周波数の共通駆動電圧を発生し、駆動すべき容量性負荷に対応する個別出力端子に上記共通駆動電圧と逆相となる駆動電圧を発生し、駆動させない容量性負荷に対応する個別出力端子をハイインピーダンス状態として上記複数の容量性負荷を選択的に駆動する容量性負荷の駆動回路であって、上記選択部は上記クロック信号に基づき上記容量性負荷の両極間の電位差がなくなるタイミングに同期した上記選択信号を発生させる同期部を有し、上記容量性負荷の両極間の電位差がなくなるタイミングに同期して駆動を停止させる容量性負荷に対応する上記個別出力端子をハイインピーダンス状態とする構成である。
【0017】
また、上記選択信号は上記クロック信号に同期して上記容量性負荷のそれぞれに対応すべく複数発生され、上記駆動信号発生部は上記クロック信号に同期して上記第1駆動信号および第2駆動信号を発生し、上記選択信号の発生している間当該選択信号に対応する上記容量性負荷に対応する上記インバータに上記第2駆動信号を出力し、上記選択信号が途絶えたときに上記第2駆動信号に代わり上記停止信号を出力するものであることが好ましい。
【0018】
また、上記容量性負荷はEL素子であることも好ましい。
【0019】
【実施例】
次に本発明の容量性負荷の駆動回路の詳細について図1に示す第一実施例にそって説明する。本例では、容量性負荷としてEL素子を用いており、図1はEL素子の駆動回路である。図4に示した符号と同一の符号は同様の構成要素を示してある。
【0020】
同図において、高電圧供給部1は、図示しないが、直流電源2にコイルを断続的に接続してコイルをチョッパ駆動してサージパルスを発生させ、このサージパルスをダイオードを介してコンデンサに印加してコンデンサを充電することにより、直流電源2の電源電圧をEL素子E1、E2の駆動に適する数百Vまで昇圧して出力するものである。
【0021】
出力部3は、同構成のインバータIVA、IVB、共通インバータIVCからなり、インバータIVA、IVB、共通インバータIVCは、それぞれにPチャネルMOSトランジスタP1とNチャネルMOSトランジスタN1との互いのドレインを接続してそれぞれの出力端子A、B、Cとし、PチャネルMOSトランジスタP1のソースを高電圧供給回路1の出力端子CHVに接続し、NチャネルMOSトランジスタN1のソースを端子VSS(0V)に接続してある。PチャネルMOSトランジスタP1とNチャネルMOSトランジスタN1にはそれぞれ寄生ダイオードD1、D2が存在する。
【0022】
インバータIVA、IVB、共通インバータIVCのそれぞれのPチャネルMOSトランジスタP1はレベルシフタLSによりレベルシフトされた駆動信号によりオン、オフされ、NチャネルMOSトランジスタN1は駆動信号によりオン、オフされ、高電圧供給部31の発生する電圧をそれぞれの出力端子A、B、Cから駆動電圧として出力する。
【0023】
EL素子E1の一方の極を出力端子Aに接続し、他方の極を出力端子Cに接続してEL素子E1に対するHブリッジ回路を形成し、EL素子E2の一方の極を出力端子Bに接続し、他方の極を出力端子C(以下、共通出力端子Cという。)に接続してEL素子E2に対するHブリッジ回路を形成してある。EL素子E1、E2の点灯時では出力端子A、Bの駆動電圧は共通出力端子Cのそれと逆相とし、EL素子E1、E2の両極に双方向に駆動電圧を印加して両極駆動する。なお、本例では2つのEL素子を駆動する駆動回路としているが、本発明はこれに限るものではなく、3つ目以降のEL素子に個別のインバータを追加して3つ以上のEL素子を駆動するものとしても良い。
【0024】
デコーダ5は点灯すべきEL素子を選択するものであり、例えば、直流電源2に接続された切換えスイッチS1、S2のオン、オフ状態に応じて点灯すべきEL素子を選択する第1選択信号EA、EBを発生する。
【0025】
クロック信号発生部6は、インバータIVA、IVB、共通インバータIVCの駆動信号を発生させるためのクロック信号を発生する。
【0026】
同期部7は、第1選択信号EA、EBとクロック信号とを受け、クロック信号に同期した第2選択信号EA’、EB’を発生する。
【0027】
駆動信号発生部4はクロック信号発生部6の発生するクロック信号をインバータIVA、IVBの駆動信号として端子Dr1、Dr2から出力し、クロック信号と逆相となる信号を共通インバータIVCの駆動信号として端子Dr3から出力する。また、各インバータの出力端子をハイインピーダンスとする際は、端子Dr1、Dr2、Dr3の内ハイインピーダンスとするインバータに対応した端子を“L”に保持し、そのNチャネルMOSトランジスタN1をオフとするとともに、端子Dr4、Dr5、Dr6の内ハイインピーダンスとするインバータに対応した端子を“H”に保持してそのインバータのPチャネルMOSトランジスタP1をオフとする。駆動信号発生部4は、第2選択信号EA’、EB’を受けている間、点灯すべきEL素子に対応するインバータに駆動信号を与えてEL素子に駆動電圧を印加し、消灯すべきEL素子に対応するインバータの出力端子をハイインピーダンスとするものである。これにより、消灯すべきEL素子に電荷が蓄積されていないタイミングに出力端子をハイインピーダンス状態とするため、従来のように共通出力端子に駆動電圧が印加された際にEL素子に電荷が蓄積された状態で容量性カップリングが起こることによってEL素子の両極間の電圧が駆動電圧より大きくなるということがなく、寄生ダイオードに電流が流れてEL素子が不要に発光することをなくしている。
【0028】
次に本例の動作について図2のタイミングチャートを参照しながら説明する。ここでは、まず、切換えスイッチS1、S2の両方がオフのときはスタンバイモードに入ることとし、次に、点灯状態をスタンバイモードからELランプE1のみの点灯状態とし、次にEL素子E1、E2の同時点灯状態とし、次にEL素子E2のみの点灯状態とすることとして説明する。
【0029】
タイミングT0において切換えスイッチS1をオンとすると、デコーダ5は同期部7にEL素子E1が選択されたことを示す第1選択信号EAを出力する。同期部7は、電源投入後の最初の第1選択信号EAについては無条件に第2選択信号EA’として駆動信号発生部4に出力する。スタンバイモードから抜けたこの瞬間に共通出力端子Cから高電圧供給部1の発生する高電圧がクロック信号発生部6の周波数で駆動電圧Cとして出力され、点灯が選択されているEL素子E1の出力端子Aには共通出力端子Cの駆動電圧と逆相の駆動電圧が発生し、EL素子E1の両極に双方向に高電圧が印加され、EL素子E1が点灯する。消灯とされるEL素子E2に対する出力端子Bはハイインピーダンス状態とされる。このとき、出力端子Bの電位B’は容量性カップリングが働き、共通出力端子Cの電位変動分だけ変動するため、EL素子E2の充放電は行われず、EL素子E2は消灯される。
【0030】
次に、タイミングT1において切換えスイッチS2をオンとすると、デコーダ5は同期部7にEL素子E2が選択されたことを示す第1選択信号EBを出力する。同期部7は第1選択信号EBを受けると、共通出力端子Cの駆動電圧Cと出力端子Aの駆動電圧Aとが0VとなるタイミングT2に第2選択信号EB’とする。すなわち、第1選択信号EBを受けると、次のクロック信号の立上がりに同期して第2選択信号EB’を立ち上げるのである。これを受けて駆動信号発生部4はクロック信号を駆動信号としてインバータIVBに出力し、出力端子Bには共通出力端子Cの駆動電圧と逆相の駆動電圧が発生し、EL素子E2の両極に双方向に高電圧が印加され、EL素子E2が点灯する。これによりEL素子E1、E2がともに点灯する。タイミングT2は、図3に示すEL素子の両極間の電位差波形がゼロクロス点を示すタイミングである。同図では、便宜上共通出力端子Cの電位を正としてある。すなわち、正側は共通出力端子Cが接地(端子VSS)と高電圧供給部1の出力端子CHVとに交互に接続されることにより、接地電位(0V)と出力端子CHVの電位CHVとの間で振れ、負側は出力端子A(または出力端子B)が接地と出力端子CHVとに交互に接続されることにより、接地電位と電位CHVとの間で振れ、これらを合成して同図に示すようなEL素子の両極間の電位差波形が得られる。
【0031】
次にタイミングT3において切換えスイッチS1をオフとすると、デコーダ5は第1選択信号EAの発生を停止する。同期部7は、第1選択信号EAの立下がりを受けて共通出力端子Cの駆動電圧Cと出力端子Aの駆動電圧Aとが次に0Vとなるタイミング、すなわち、次にEL素子の両極間の電位差波形がゼロクロス点を示すタイミングT4に第2選択信号EA’を立ち下げる。すなわち、第1選択信号EAの立下がりを受けて次のクロック信号の立上がりに同期して第2選択信号EA’を立ち下げる。これを受けて駆動信号発生部4はインバータIVAへの駆動信号の供給を停止し、端子Dr3を“H”に保持し、出力端子Aをハイインピーダンス状態とする。これにより、EL素子1が消灯され、EL素子E2が単独で点灯される。なお、切換えスイッチS2をオフとすると同様の動作により、EL素子E2が消灯される。
【0032】
共通出力端子Cの駆動電圧Cと出力端子Aの駆動電圧Aとが次に0Vとなるタイミング、すなわち、次にEL素子の両極間の電位差波形がゼロクロス点を示すタイミングT4では、EL素子E1の放電は完了し、EL素子E1に電荷が蓄積されていない。このタイミングに出力端子Aをハイインピーダンス状態とするため、従来のように共通出力端子Cに駆動電圧が印加された際にEL素子に電荷が蓄積された状態で容量性カップリングが働くことによって、出力端子Aに与えられる駆動電圧よりも高い電圧もしくは接地電位よりも低い電圧が掛かり、この過大電圧によって寄生ダイオードに電流が流れることがない。このような電流によってEL素子E1が不要に発光することがなく、また、過大電圧によってインバータIVAが破壊されることもない。
【0033】
上記一実施例では容量性負荷としてEL素子を例に述べたが、本発明はEL素子に限らず、他の容量性負荷、例えば圧電振動子の駆動回路にも応用可能である。
【0034】
上記一実施例では第2選択信号EA’、EB’を共通出力端子C、出力端子A(およびまたは出力端子B)の電圧がともに0Vとなるタイミングに同期させているが、容量性負荷の両極間の電位差がなくなるタイミングに同期させればよい。
【0035】
【発明の効果】
本発明の構成によれば、ハイインピーダンスとされる出力端子に通常与えられる駆動電圧よりも高い電圧あるいは接地電位よりも低い電圧が掛かることがないため、出力部の破壊を防止することができる。これとともに、容量性負荷が不要に駆動されることがなく、容量性負荷の駆動状態の安定化が図れる。例えば、EL素子であれば不要な点灯を生じることなく消灯を保つことができる。
【図面の簡単な説明】
【図1】本発明の一実施例の容量性負荷の駆動回路の構成を説明するためのブロック図。
【図2】図1の容量性負荷の駆動回路の動作説明のためのタイミングチャート。
【図3】図1の容量性負荷であるEL素子の両極間の電位差を示す波形図。
【図4】従来の容量性負荷の駆動回路の構成を説明するためのブロック図。
【図5】図4の容量性負荷の駆動回路の動作説明のための波形図。
【符号の説明】
E1、E2 EL素子(容量性負荷)
3 出力部
4 駆動信号発生部
5 デコーダ(選択部)
6 クロック信号発生部
7 同期部(選択部)
IVA、IVB インバータ
S1、S2 切換えスイッチ(選択部)
Claims (4)
- 複数の容量性負荷の一方の極を共通に接続する共通出力端子と上記容量性負荷の他方の極を接続する上記容量性負荷毎の個別出力端子とを備え、
特定周波数を持つクロック信号と、上記容量性負荷を選択し該クロック信号と非同期な第1の選択信号とが入力され、該クロック信号に同期した上記容量性負荷を選択する第2の選択信号を出力する同期部と、
上記第2の選択信号に基づき、上記クロック信号を駆動信号として出力する駆動信号発生部と、
上記駆動信号に応じて、上記共通出力端子に上記特定周波数の共通駆動電圧を発生し、当該駆動すべき容量性負荷に対応する個別出力端子に上記共通駆動電圧と逆相の駆動電圧を発生し、駆動させない容量性負荷に対応する個別出力端子をハイインピーダンス状態とする出力部とを有することを特徴とする容量性負荷の駆動回路。 - 出力端子を複数の容量性負荷の一方の極を共通に接続する共通出力端子とした上記複数の容量性負荷に共通した第1のインバータと、
出力端子を上記容量性負荷の他方の極を接続する個別出力端子とした上記容量性負荷毎の第2のインバータと、
特定周波数のクロック信号を発生するクロック信号発生部と、
駆動すべき容量性負荷を選択するための、上記クロック信号と非同期な第1の選択信号を発生する選択部と、
上記クロック信号と上記第1の選択信号とが入力され、該クロック信号に同期した上記容量性負荷を選択するための第2の選択信号を出力する同期部と、
上記第2の選択信号応じ、上記クロック信号に基づいた互いに逆相となる第1駆動信号および第2駆動信号を発生し、上記第1駆動信号を上記第1のインバータに出力してこれを駆動し、上記第2の選択信号に基づき上記複数の容量性負荷の内、駆動すべき容量性負荷に対応する上記第2のインバータに上記第2駆動信号を出力してこれを駆動するとともに、駆動させない容量性負荷に対応するインバータに停止信号を出力してその個別出力端子をハイインピーダンス状態とする駆動信号発生部とを備えることを特徴とする容量性負荷の駆動回路。 - 上記第2の選択信号は上記クロック信号に同期して上記容量性負荷のそれぞれに対応すべく複数発生され、上記駆動信号発生部は上記クロック信号に同期して上記第1駆動信号および第2駆動信号を発生し、上記第2の選択信号の発生している間当該第2の選択信号に対応する容量性負荷に対応する上記第2のインバータに上記第2駆動信号を出力し、上記第2の選択信号が途絶えたときに上記第2駆動信号に代わり上記停止信号を出力するものであることを特徴とする請求項2に記載の容量性負荷の駆動回路。
- 上記容量性負荷はEL素子であることを特徴とする請求項1乃至3のいずれかに記載の容量性負荷の駆動回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000173993A JP3632188B2 (ja) | 2000-06-09 | 2000-06-09 | 容量性負荷の駆動回路 |
US09/878,102 US6380690B1 (en) | 2000-06-09 | 2001-06-08 | Capacitive load drive circuit |
KR10-2001-0031935A KR100404030B1 (ko) | 2000-06-09 | 2001-06-08 | 용량성 부하의 구동 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000173993A JP3632188B2 (ja) | 2000-06-09 | 2000-06-09 | 容量性負荷の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001358566A JP2001358566A (ja) | 2001-12-26 |
JP3632188B2 true JP3632188B2 (ja) | 2005-03-23 |
Family
ID=18676119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000173993A Expired - Fee Related JP3632188B2 (ja) | 2000-06-09 | 2000-06-09 | 容量性負荷の駆動回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6380690B1 (ja) |
JP (1) | JP3632188B2 (ja) |
KR (1) | KR100404030B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7049756B2 (en) * | 2002-01-28 | 2006-05-23 | Sharp Kabushiki Kaisha | Capacitive load driving circuit, capacitive load driving method, and apparatus using the same |
JP4299497B2 (ja) * | 2002-05-16 | 2009-07-22 | 日立プラズマディスプレイ株式会社 | 駆動回路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4859911A (en) * | 1987-02-13 | 1989-08-22 | International Business Machines Corporation | Power supply for electroluminescent panel |
NL8800015A (nl) * | 1988-01-06 | 1989-08-01 | Philips Nv | Elektrische inrichting voor het ontsteken en voeden van een gasontladingslamp. |
US5144203A (en) * | 1989-04-26 | 1992-09-01 | Nec Corporation | Circuit for driving an electric field luminous lamp |
-
2000
- 2000-06-09 JP JP2000173993A patent/JP3632188B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-08 KR KR10-2001-0031935A patent/KR100404030B1/ko active IP Right Grant
- 2001-06-08 US US09/878,102 patent/US6380690B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6380690B1 (en) | 2002-04-30 |
KR20010111035A (ko) | 2001-12-15 |
JP2001358566A (ja) | 2001-12-26 |
KR100404030B1 (ko) | 2003-11-03 |
US20020047563A1 (en) | 2002-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100524985B1 (ko) | 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법 | |
US8718225B2 (en) | Shift register | |
US8923472B2 (en) | Flip flop, shift register, driver circuit, and display device | |
JP3150127B2 (ja) | 昇圧回路 | |
US20020196070A1 (en) | Booster circuit | |
KR20060006845A (ko) | 전류 감지 양방향 스위치 및 플라즈마 디스플레이 드라이버회로 | |
JP2001292563A (ja) | チャージポンプ回路 | |
KR20010070204A (ko) | 고속승압회로 | |
JP3632188B2 (ja) | 容量性負荷の駆動回路 | |
US8072257B2 (en) | Charge pump-type voltage booster circuit and semiconductor integrated circuit device | |
JP4376385B2 (ja) | 発光素子駆動回路 | |
JP3422928B2 (ja) | チャージポンプ式駆動回路 | |
US8373623B2 (en) | Automatic high voltage gate driver IC (HVIC) for PDP | |
JPH1062746A (ja) | 液晶駆動方法および液晶駆動回路 | |
EP0899989B1 (en) | Method and apparatus for driving an electroluminescent lamp | |
EP0899988B1 (en) | Electroluminescent lamp driver circuit with signal tracking | |
JPH02137254A (ja) | 基板電位検知回路 | |
JP3067719B2 (ja) | 低消費電力出力回路 | |
US5646463A (en) | Synchronization control for interrelated DC voltage/battery polarity switching circuits | |
JP2002091575A (ja) | 定電圧出力装置 | |
JP2004040487A (ja) | クロック発振回路 | |
JP2004127077A (ja) | バイアス電位発生回路 | |
JP2002044935A (ja) | チヤージポンプ回路 | |
JP2522230B2 (ja) | 電源制御回路 | |
JPH1152916A (ja) | 液晶表示装置の駆動電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041210 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |