JP2002044935A - チヤージポンプ回路 - Google Patents
チヤージポンプ回路Info
- Publication number
- JP2002044935A JP2002044935A JP2000221800A JP2000221800A JP2002044935A JP 2002044935 A JP2002044935 A JP 2002044935A JP 2000221800 A JP2000221800 A JP 2000221800A JP 2000221800 A JP2000221800 A JP 2000221800A JP 2002044935 A JP2002044935 A JP 2002044935A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- pump circuit
- capacitor
- voltage
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】クロックＣＬによりＮＯＴ回路Ｎ１，Ｎ２、レ
ベルシフタＬＳ等を経て生成される互いに逆位相のクロ
ックφ，φ’Ｂ（Ｂはバー）で図外のＭＯＳトランジス
タスイッチをゲート駆動して開閉し、直流入力電源Ｖｉ
ｎによって充電されたコンデンサＣ１１の電荷をコンデ
ンサＣ２１に転送することを繰り返すことで、Ｃ２１に
本例では入力電圧Ｖｉｎの−１倍の出力電圧Ｖｏｕｔ１
を生成して外部負荷へ供給するチヤージポンプ回路ＣＰ
１の負荷電流増加のためにＣ２１等の容量を増してもＶ
ｏｕｔ１の立上がり遅れを防ぐ。 【解決手段】チヤージポンプ回路ＣＰ１とは別に、コン
デンサ容量Ｃ１２，Ｃ２２が小さくてすむチャージポン
プ回路ＣＰ２を設けてその出力電圧Ｖｏｕｔ２を素早く
生成させ、チャージポンプ回路ＣＰ１，ＣＰ２のＭＯＳ
トランジスタのゲート駆動に用いることでＣＰ１のＭＯ
Ｓスイッチのオン抵抗も速く減少しコンデンサの充電を
早める。
ベルシフタＬＳ等を経て生成される互いに逆位相のクロ
ックφ，φ’Ｂ（Ｂはバー）で図外のＭＯＳトランジス
タスイッチをゲート駆動して開閉し、直流入力電源Ｖｉ
ｎによって充電されたコンデンサＣ１１の電荷をコンデ
ンサＣ２１に転送することを繰り返すことで、Ｃ２１に
本例では入力電圧Ｖｉｎの−１倍の出力電圧Ｖｏｕｔ１
を生成して外部負荷へ供給するチヤージポンプ回路ＣＰ
１の負荷電流増加のためにＣ２１等の容量を増してもＶ
ｏｕｔ１の立上がり遅れを防ぐ。 【解決手段】チヤージポンプ回路ＣＰ１とは別に、コン
デンサ容量Ｃ１２，Ｃ２２が小さくてすむチャージポン
プ回路ＣＰ２を設けてその出力電圧Ｖｏｕｔ２を素早く
生成させ、チャージポンプ回路ＣＰ１，ＣＰ２のＭＯＳ
トランジスタのゲート駆動に用いることでＣＰ１のＭＯ
Ｓスイッチのオン抵抗も速く減少しコンデンサの充電を
早める。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路な
どに組み込まれるチヤージポンプ回路、即ちＭＯＳトラ
ンジスタからなるスイッチを介して入力電源電圧により
コンデンサを充電してその充電電荷を他のコンデンサに
転送する動作を繰り返すことにより、入力電源電圧のほ
ぼ整数倍で、且つ入力電源電圧とは異なる電圧の出力を
得て外部の負荷に供給する回路に関するもので、特に出
力負荷電流の増加に応じてコンデンサ容量を増加して
も、出力電圧の立上がり時間の遅れを防ぎ得るようにし
たチヤージポンプ回路に関する。なお以下各図において
同一の符号は同一もしくは相当部分を示す。
どに組み込まれるチヤージポンプ回路、即ちＭＯＳトラ
ンジスタからなるスイッチを介して入力電源電圧により
コンデンサを充電してその充電電荷を他のコンデンサに
転送する動作を繰り返すことにより、入力電源電圧のほ
ぼ整数倍で、且つ入力電源電圧とは異なる電圧の出力を
得て外部の負荷に供給する回路に関するもので、特に出
力負荷電流の増加に応じてコンデンサ容量を増加して
も、出力電圧の立上がり時間の遅れを防ぎ得るようにし
たチヤージポンプ回路に関する。なお以下各図において
同一の符号は同一もしくは相当部分を示す。
【０００２】
【従来の技術】図５はチャージポンプ回路の一例の概念
図である。同図においてＶｉｎは外部の直流電源からこ
のチャージポンプ回路へ供給される入力電圧、Ｖｏｕｔ
はこのチャージポンプ回路から外部の負荷へ供給される
出力電圧である。またＳＷ１，ＳＷ４とＳＷ２，ＳＷ３
とは、それぞれ互いに逆位相のクロック信号ΦとΦＢ
（但しΦＢのＢは信号Φの反転を示すバーを意味するも
のとする）を制御信号として開閉される半導体スイッ
チ、Ｃ１，Ｃ２はこれらの半導体スイッチＳＷ１〜ＳＷ
４によって電荷の転送が行われるコンデンサである。
図である。同図においてＶｉｎは外部の直流電源からこ
のチャージポンプ回路へ供給される入力電圧、Ｖｏｕｔ
はこのチャージポンプ回路から外部の負荷へ供給される
出力電圧である。またＳＷ１，ＳＷ４とＳＷ２，ＳＷ３
とは、それぞれ互いに逆位相のクロック信号ΦとΦＢ
（但しΦＢのＢは信号Φの反転を示すバーを意味するも
のとする）を制御信号として開閉される半導体スイッ
チ、Ｃ１，Ｃ２はこれらの半導体スイッチＳＷ１〜ＳＷ
４によって電荷の転送が行われるコンデンサである。
【０００３】図５の回路の動作を述べると、クロック信
号Φが有効な（Ｈとする）フェーズではクロック信号Φ
Ｂは無効（Ｌ）であり、スイッチＳＷ１，ＳＷ４がオ
ン、ＳＷ２，ＳＷ３がオフとなり、コンデンサＣ１が入
力電圧ＶｉｎによりスイッチＳＷ１側を正極として充電
される。次にクロック信号ΦＢが有効な（Ｈの）フェー
ズではクロック信号Φは無効（Ｌ）であり、スイッチＳ
Ｗ１，ＳＷ４がオフ、ＳＷ２，ＳＷ３がオンとなって、
クロック信号Φの有効フェーズで溜まったコンデンサＣ
１の電荷がスイッチＳＷ２側（従ってグランドＧＮＤ
側）を正極としてコンデンサＣ２にＣｌ，Ｃ２の容量比
に応じて分配される。
号Φが有効な（Ｈとする）フェーズではクロック信号Φ
Ｂは無効（Ｌ）であり、スイッチＳＷ１，ＳＷ４がオ
ン、ＳＷ２，ＳＷ３がオフとなり、コンデンサＣ１が入
力電圧ＶｉｎによりスイッチＳＷ１側を正極として充電
される。次にクロック信号ΦＢが有効な（Ｈの）フェー
ズではクロック信号Φは無効（Ｌ）であり、スイッチＳ
Ｗ１，ＳＷ４がオフ、ＳＷ２，ＳＷ３がオンとなって、
クロック信号Φの有効フェーズで溜まったコンデンサＣ
１の電荷がスイッチＳＷ２側（従ってグランドＧＮＤ
側）を正極としてコンデンサＣ２にＣｌ，Ｃ２の容量比
に応じて分配される。
【０００４】この動作を繰り返すことでコンデンサＣ２
の両端電圧としての出力電圧Ｖｏｕｔは、入力電圧Ｖｉ
ｎのマイナス１倍の電圧に収束して行く。図８はスイッ
チＳＷ１〜ＳＷ４のこのような開閉動作が開始されたの
ち、出力電圧Ｖｏｕｔが立上がって収束する様子の例
を、クロック信号Φと共に示す。図４はチャージポンプ
回路の別の例の概念図である。同図の回路の動作を述べ
ると、クロック信号Φの有効なフェーズでは、スイッチ
ＳＷ１，ＳＷ４がオン、ＳＷ２，ＳＷ３がオフとなり、
コンデンサＣ１が入力電圧ＶｉｎによりＳＷ１側を正極
として充電される。
の両端電圧としての出力電圧Ｖｏｕｔは、入力電圧Ｖｉ
ｎのマイナス１倍の電圧に収束して行く。図８はスイッ
チＳＷ１〜ＳＷ４のこのような開閉動作が開始されたの
ち、出力電圧Ｖｏｕｔが立上がって収束する様子の例
を、クロック信号Φと共に示す。図４はチャージポンプ
回路の別の例の概念図である。同図の回路の動作を述べ
ると、クロック信号Φの有効なフェーズでは、スイッチ
ＳＷ１，ＳＷ４がオン、ＳＷ２，ＳＷ３がオフとなり、
コンデンサＣ１が入力電圧ＶｉｎによりＳＷ１側を正極
として充電される。
【０００５】次にクロック信号ΦＢの有効なフェーズで
は、スイッチＳＷ１，ＳＷ４がオフ、ＳＷ２，ＳＷ３が
オンとなって、コンデンサＣ２には入力電圧Ｖｉｎとコ
ンデンサＣ１の電圧が加わる形で印加され、このとき直
列となったコンデンサＣ１，Ｃ２の入力電圧Ｖｉｎによ
る充電動作と、クロック信号Φの有効なフェーズで溜ま
ったコンデンサＣ１の電荷がコンデンサＣ２にＣｌ，Ｃ
２の容量比に応じて分配される動作とが行われ、コンデ
ンサＣ２にはスイッチＳＷ３側を正極とする充電が行わ
れる。
は、スイッチＳＷ１，ＳＷ４がオフ、ＳＷ２，ＳＷ３が
オンとなって、コンデンサＣ２には入力電圧Ｖｉｎとコ
ンデンサＣ１の電圧が加わる形で印加され、このとき直
列となったコンデンサＣ１，Ｃ２の入力電圧Ｖｉｎによ
る充電動作と、クロック信号Φの有効なフェーズで溜ま
ったコンデンサＣ１の電荷がコンデンサＣ２にＣｌ，Ｃ
２の容量比に応じて分配される動作とが行われ、コンデ
ンサＣ２にはスイッチＳＷ３側を正極とする充電が行わ
れる。
【０００６】この動作を繰り返すことでコンデンサＣ２
の両端電圧としての出力電圧Ｖｏｕｔは、入力電圧Ｖｉ
ｎの２倍の電圧に収束して行く。チャージポンプ回路と
してはこの他にも、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ
の他の整数倍となるものが考えられる。この種のチャー
ジポンプ回路は半導体スイッチとしてＭＯＳトランジス
タを用いた場合、その電圧降下が小さいので特に入力電
圧Ｖｉｎとは異なる低電圧の電源を簡単に作るのに利用
される。
の両端電圧としての出力電圧Ｖｏｕｔは、入力電圧Ｖｉ
ｎの２倍の電圧に収束して行く。チャージポンプ回路と
してはこの他にも、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ
の他の整数倍となるものが考えられる。この種のチャー
ジポンプ回路は半導体スイッチとしてＭＯＳトランジス
タを用いた場合、その電圧降下が小さいので特に入力電
圧Ｖｉｎとは異なる低電圧の電源を簡単に作るのに利用
される。
【０００７】図６は図５の概念図を具体的な回路にした
図である。図６のチャージポンプ回路ＣＰにおいて、１
と２はそれぞれ図５のスイッチＳＷ１とＳＷ２に対応す
るスイッチトランジスタとしてのＰｃｈＭＯＳＦＥＴと
ＮｃｈＭＯＳＦＥＴであり、図６の３と４はそれぞれ図
５のスイッチＳＷ３とＳＷ４に対応するスイッチトラン
ジスタとしてのＮｃｈＭＯＳＦＥＴである。
図である。図６のチャージポンプ回路ＣＰにおいて、１
と２はそれぞれ図５のスイッチＳＷ１とＳＷ２に対応す
るスイッチトランジスタとしてのＰｃｈＭＯＳＦＥＴと
ＮｃｈＭＯＳＦＥＴであり、図６の３と４はそれぞれ図
５のスイッチＳＷ３とＳＷ４に対応するスイッチトラン
ジスタとしてのＮｃｈＭＯＳＦＥＴである。
【０００８】図６にはφとφ’Ｂ（Ｂはバーを意味す
る）の２つのクロック信号が記入されているが、φと
φ’Ｂは位相が互いに反転したクロック信号で、φ’Ｂ
はロジック電圧（つまり入力電圧Ｖｉｎ）の振幅を持
ち、φは図７で後述するように（入力電圧Ｖｉｎ）−
（出力電圧Ｖｏｕｔ）の振幅を持つクロック信号であ
る。（尚、φ’Ｂをφと同じ振幅にする例もある）。
る）の２つのクロック信号が記入されているが、φと
φ’Ｂは位相が互いに反転したクロック信号で、φ’Ｂ
はロジック電圧（つまり入力電圧Ｖｉｎ）の振幅を持
ち、φは図７で後述するように（入力電圧Ｖｉｎ）−
（出力電圧Ｖｏｕｔ）の振幅を持つクロック信号であ
る。（尚、φ’Ｂをφと同じ振幅にする例もある）。
【０００９】図６ではＮＯＴ回路７，８は、（入力電圧
Ｖｉｎ）−（出力電圧Ｖｏｕｔ）を電源入力とし、（入
力電圧Ｖｉｎ）−（出力電圧Ｖｏｕｔ）の振幅を持つク
ロック信号φを順次縦続して反転しており、ＭＯＳトラ
ンジスタスイッチ３と４はそれぞれＮＯＴ回路７と８の
出力信号、従って電圧（Ｖｉｎ−Ｖｏｕｔ）の振幅を持
つ駆動信号によって開閉される。
Ｖｉｎ）−（出力電圧Ｖｏｕｔ）を電源入力とし、（入
力電圧Ｖｉｎ）−（出力電圧Ｖｏｕｔ）の振幅を持つク
ロック信号φを順次縦続して反転しており、ＭＯＳトラ
ンジスタスイッチ３と４はそれぞれＮＯＴ回路７と８の
出力信号、従って電圧（Ｖｉｎ−Ｖｏｕｔ）の振幅を持
つ駆動信号によって開閉される。
【００１０】なお、ＭＯＳトランジスタスイッチ４の基
板に接続されたＮｃｈＭＯＳＦＥＴ５と６は、ＭＯＳス
イッチ４がオンする場合とオフする場合とで、ＭＯＳス
イッチ４の主電極間の電圧が反転するため、ＭＯＳスイ
ッチ４の基板電位を、ＭＯＳスイッチ４のグランドＧＮ
Ｄ側と非グランドＧＮＤ側の主電極の電位に切り替える
役割を持つ。
板に接続されたＮｃｈＭＯＳＦＥＴ５と６は、ＭＯＳス
イッチ４がオンする場合とオフする場合とで、ＭＯＳス
イッチ４の主電極間の電圧が反転するため、ＭＯＳスイ
ッチ４の基板電位を、ＭＯＳスイッチ４のグランドＧＮ
Ｄ側と非グランドＧＮＤ側の主電極の電位に切り替える
役割を持つ。
【００１１】即ち、ＭＯＳスイッチ４のオン（３のオ
フ）時、従ってＮＯＴ回路８の出力がＨ（つまり端子Ｖ
ｉｎの電位）で、ＮＯＴ回路７の出力がＬ（つまり端子
Ｖｏｕｔの電位）の時にはトランジスタ５がオフ、６が
オンとなってＭＯＳスイッチ４の基板電位をグランドＧ
ＮＤの電位とする。また、ＭＯＳスイッチ４のオフ（３
のオン）時、従ってＮＯＴ回路８の出力がＬ（つまり端
子Ｖｏｕｔの電位）で、ＮＯＴ回路７の出力がＨ（つま
り端子Ｖｉｎの電位）の時にはトランジスタ５がオン、
６がオフとなってＭＯＳスイッチ４の基板電位をその非
グランドＧＮＤ側主電極の電位とすることで、ＭＯＳス
イッチ４の機能を維持する。
フ）時、従ってＮＯＴ回路８の出力がＨ（つまり端子Ｖ
ｉｎの電位）で、ＮＯＴ回路７の出力がＬ（つまり端子
Ｖｏｕｔの電位）の時にはトランジスタ５がオフ、６が
オンとなってＭＯＳスイッチ４の基板電位をグランドＧ
ＮＤの電位とする。また、ＭＯＳスイッチ４のオフ（３
のオン）時、従ってＮＯＴ回路８の出力がＬ（つまり端
子Ｖｏｕｔの電位）で、ＮＯＴ回路７の出力がＨ（つま
り端子Ｖｉｎの電位）の時にはトランジスタ５がオン、
６がオフとなってＭＯＳスイッチ４の基板電位をその非
グランドＧＮＤ側主電極の電位とすることで、ＭＯＳス
イッチ４の機能を維持する。
【００１２】図７は図６のチャージポンプ回路ＣＰを用
いた従来の電源回路の例を示す。但し図７のチャージポ
ンプ回路ＣＰには図６のコンデンサＣ１とＣ２が外付の
形で示されている。図７においては、縦続接続のＮＯＴ
回路Ｎ１とＮ２がクロック信号ＣＬを入力して、互いに
位相が反転したロジック電圧（つまり入力電圧Ｖｉｎ）
の振幅のクロック信号Ｎ１ａとＮ２ａを生成し、レベル
シフタＬＳへの入力とすると同時にクロック信号Ｎ１ａ
を図６に記したクロック信号φ’Ｂとする。
いた従来の電源回路の例を示す。但し図７のチャージポ
ンプ回路ＣＰには図６のコンデンサＣ１とＣ２が外付の
形で示されている。図７においては、縦続接続のＮＯＴ
回路Ｎ１とＮ２がクロック信号ＣＬを入力して、互いに
位相が反転したロジック電圧（つまり入力電圧Ｖｉｎ）
の振幅のクロック信号Ｎ１ａとＮ２ａを生成し、レベル
シフタＬＳへの入力とすると同時にクロック信号Ｎ１ａ
を図６に記したクロック信号φ’Ｂとする。
【００１３】また、レベルシフタＬＳはさらに入力電圧
Ｖｉｎと出力電圧Ｖｏｕｔを入力し、図６で述べた電圧
（Ｖｉｎ−Ｖｏｕｔ）の振幅を持つクロック信号φを生
成する。
Ｖｉｎと出力電圧Ｖｏｕｔを入力し、図６で述べた電圧
（Ｖｉｎ−Ｖｏｕｔ）の振幅を持つクロック信号φを生
成する。
【００１４】
【発明が解決しようとする課題】図５のスイッチＳＷ１
〜ＳＷ４が開閉動作を続ける定常状態において、クロッ
ク信号Φの１周期（Ｔとする）毎に、コンデンサＣ１，
Ｃ２（容量を一般にＣとする）が入力電源Ｖｉｎ側から
受取り、負荷側へ転送する電荷は、コンデンサＣ１の電
荷転送毎の電圧変化分（充電後電圧−放電後電圧）をΔ
Ｖとすると、Ｃ・ΔＶであり、この電荷は負荷電流をＩ
とすると、周期Ｔの期間に負荷側に流れる電荷Ｉ・Ｔに
対応する。ここで、電圧変化分ΔＶは一定の許容レベル
に納める必要があるから、Ｉ∝Ｃ／Ｔ と考えることが
できる。
〜ＳＷ４が開閉動作を続ける定常状態において、クロッ
ク信号Φの１周期（Ｔとする）毎に、コンデンサＣ１，
Ｃ２（容量を一般にＣとする）が入力電源Ｖｉｎ側から
受取り、負荷側へ転送する電荷は、コンデンサＣ１の電
荷転送毎の電圧変化分（充電後電圧−放電後電圧）をΔ
Ｖとすると、Ｃ・ΔＶであり、この電荷は負荷電流をＩ
とすると、周期Ｔの期間に負荷側に流れる電荷Ｉ・Ｔに
対応する。ここで、電圧変化分ΔＶは一定の許容レベル
に納める必要があるから、Ｉ∝Ｃ／Ｔ と考えることが
できる。
【００１５】従って、負荷電流Ｉを大きくするために
は、クロック周期（換言すれば電荷転送周期）Ｔを小さ
くするかコンデンサ容量Ｃを大きくする必要があるが、
現実には後者の方法がとられる。また、スイッチＳＷ１
〜ＳＷ４自身はＭＯＳトランジスタなどで構成されるた
め実際的な半導体のサイズからして有限な抵抗値を持
つ。この抵抗をＲとすると、スイッチＳＷ１〜ＳＷ４を
介するコンデンサＣの充電時間は時定数τ＝Ｃ・Ｒに比
例するので実用的な電圧を得るにはτ＝Ｃ・Ｒ＜＜Ｔに
設定する必要がある。
は、クロック周期（換言すれば電荷転送周期）Ｔを小さ
くするかコンデンサ容量Ｃを大きくする必要があるが、
現実には後者の方法がとられる。また、スイッチＳＷ１
〜ＳＷ４自身はＭＯＳトランジスタなどで構成されるた
め実際的な半導体のサイズからして有限な抵抗値を持
つ。この抵抗をＲとすると、スイッチＳＷ１〜ＳＷ４を
介するコンデンサＣの充電時間は時定数τ＝Ｃ・Ｒに比
例するので実用的な電圧を得るにはτ＝Ｃ・Ｒ＜＜Ｔに
設定する必要がある。
【００１６】ところで、負荷電流Ｉを増やすためにコン
デンサ容量Ｃを増やすと、τ＜＜Ｔの条件が崩れてくる
ので、チャージポンプ回路が起動して後、出力電圧Ｖｏ
ｕｔが規定電圧に達するまでの立上がり時間が長くなっ
てくる。この様子を図９に示す。例えばコンデンサ容量
Ｃが１倍の出力電圧Ｖｏｕｔの立上がりカーブａに対し
て、コンデンサ容量Ｃが２倍の立上がりカーブｂの場
合、図のように時間△ｔ分、立上がり時間が増大する。
デンサ容量Ｃを増やすと、τ＜＜Ｔの条件が崩れてくる
ので、チャージポンプ回路が起動して後、出力電圧Ｖｏ
ｕｔが規定電圧に達するまでの立上がり時間が長くなっ
てくる。この様子を図９に示す。例えばコンデンサ容量
Ｃが１倍の出力電圧Ｖｏｕｔの立上がりカーブａに対し
て、コンデンサ容量Ｃが２倍の立上がりカーブｂの場
合、図のように時間△ｔ分、立上がり時間が増大する。
【００１７】チャージポンプ回路を内蔵するＩＣの低消
費電力化の一方法として、チャージポンプ回路を必要な
時だけ起動し、間欠的に用いる方法がある。この時、間
題となるのは起動時間が掛かることである。また、上記
したことから明白なように原理的に電流をとる用途では
コンデンサ容量Ｃを大きくする必要があり、そのため立
上がり時間がより長くなるという問題がある。
費電力化の一方法として、チャージポンプ回路を必要な
時だけ起動し、間欠的に用いる方法がある。この時、間
題となるのは起動時間が掛かることである。また、上記
したことから明白なように原理的に電流をとる用途では
コンデンサ容量Ｃを大きくする必要があり、そのため立
上がり時間がより長くなるという問題がある。
【００１８】本発明は、この問題を解消し、コンデンサ
容量を増加しても立上がり時間を短くすることができる
チャージポンプ回路を提供することを目的とする。
容量を増加しても立上がり時間を短くすることができる
チャージポンプ回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】前記の課題を解決するた
めに請求項１のチャージポンプ回路は、少なくとも直流
入力電源（Ｖｉｎ）によって充電されたコンデンサ（Ｃ
１１，Ｃ１２など）の電荷をＭＯＳトランジスタからな
る複数のスイッチ（ＭＯＳトランジスタ１１〜４１、１
２〜４２など）を介して他のコンデンサ（Ｃ２１，Ｃ２
２など）に転送することを周期的に繰り返すことによ
り、出力段を形成するコンデンサ（Ｃ２１，Ｃ２２な
ど）の両端に入力電源の電圧のほぼ整数倍で、且つ入力
電源の電圧とは異なる（−１倍、２倍などの）電圧を生
成して出力電源（Ｖｏｕｔ１，Ｖｏｕｔ２）とする回路
としての、第１、第２のチヤージポンプ回路（ＣＰ１、
ＣＰ２）を備え、第１のチヤージポンプ回路の出力電源
（Ｖｏｕｔ１）が外部の負荷に供給され、第２のチヤー
ジポンプ回路の出力電源（Ｖｏｕｔ２）が前記第１及び
第２のチヤージポンプ回路内の前記スイッチの少なくと
も所定のいずれか（３１，３２、４１，４２など）のゲ
ートの駆動に用いられるようにする。
めに請求項１のチャージポンプ回路は、少なくとも直流
入力電源（Ｖｉｎ）によって充電されたコンデンサ（Ｃ
１１，Ｃ１２など）の電荷をＭＯＳトランジスタからな
る複数のスイッチ（ＭＯＳトランジスタ１１〜４１、１
２〜４２など）を介して他のコンデンサ（Ｃ２１，Ｃ２
２など）に転送することを周期的に繰り返すことによ
り、出力段を形成するコンデンサ（Ｃ２１，Ｃ２２な
ど）の両端に入力電源の電圧のほぼ整数倍で、且つ入力
電源の電圧とは異なる（−１倍、２倍などの）電圧を生
成して出力電源（Ｖｏｕｔ１，Ｖｏｕｔ２）とする回路
としての、第１、第２のチヤージポンプ回路（ＣＰ１、
ＣＰ２）を備え、第１のチヤージポンプ回路の出力電源
（Ｖｏｕｔ１）が外部の負荷に供給され、第２のチヤー
ジポンプ回路の出力電源（Ｖｏｕｔ２）が前記第１及び
第２のチヤージポンプ回路内の前記スイッチの少なくと
も所定のいずれか（３１，３２、４１，４２など）のゲ
ートの駆動に用いられるようにする。
【００２０】また請求項２のチヤージポンプ回路では、
請求項１に記載のチヤージポンプ回路において、前記第
２のチヤージポンプ回路の出力段のコンデンサを、駆動
対象のＭＯＳトランジスタのゲートに寄生する容量とす
る。また請求項３のチヤージポンプ回路は、請求項１ま
たは２に記載のチヤージポンプ回路において、半導体集
積回路の少なくとも一部を構成するようにする。
請求項１に記載のチヤージポンプ回路において、前記第
２のチヤージポンプ回路の出力段のコンデンサを、駆動
対象のＭＯＳトランジスタのゲートに寄生する容量とす
る。また請求項３のチヤージポンプ回路は、請求項１ま
たは２に記載のチヤージポンプ回路において、半導体集
積回路の少なくとも一部を構成するようにする。
【００２１】本発明の作用は次の如くである。即ち、外
部負荷への出力電圧Ｖｏｕｔ１を生成する第１のチャー
ジポンプ回路ＣＰ１とは独立に、小容量のコンデンサを
用いて構成できる第２のチャージポンプ回路ＣＰ２を設
け、これを素早く立上げることで、チャージポンプ回路
ＣＰ２に生成される出力電圧Ｖｏｕｔ２をチャージポン
プ回路ＣＰ１のＭＯＳトランジスタのゲート駆動に用い
るようにし、これにより、このＭＯＳスイッチトランジ
スタのオン抵抗を速く低下させ、外部負荷へ大きな負荷
電流を供給するためにチャージポンプ回路ＣＰ１のコン
デンサ容量を大きくしても、チャージポンプ回路ＣＰ１
の立上がり時間を早め得るようにするものである。
部負荷への出力電圧Ｖｏｕｔ１を生成する第１のチャー
ジポンプ回路ＣＰ１とは独立に、小容量のコンデンサを
用いて構成できる第２のチャージポンプ回路ＣＰ２を設
け、これを素早く立上げることで、チャージポンプ回路
ＣＰ２に生成される出力電圧Ｖｏｕｔ２をチャージポン
プ回路ＣＰ１のＭＯＳトランジスタのゲート駆動に用い
るようにし、これにより、このＭＯＳスイッチトランジ
スタのオン抵抗を速く低下させ、外部負荷へ大きな負荷
電流を供給するためにチャージポンプ回路ＣＰ１のコン
デンサ容量を大きくしても、チャージポンプ回路ＣＰ１
の立上がり時間を早め得るようにするものである。
【００２２】
【発明の実施の形態】予め本発明の原理を説明する。チ
ャージポンプ回路の立上がり時間を短縮するためにコン
デンサ容量の充電時間を定めるＭＯＳスイッチトランジ
スタの抵抗に着目すると、ＭＯＳトランジスタのオン抵
抗Ｒｏｎは、ＭＯＳトランジスタのゲート・ソース間電
圧をＶGS、同じくしきい値電圧をＶｔｈ、同じくドレイ
ン・ソース間電圧をＶDSとすると、次式（１）で表さ
れ、式（１）はさらに次式（１Ａ）で近似することがで
きる。
ャージポンプ回路の立上がり時間を短縮するためにコン
デンサ容量の充電時間を定めるＭＯＳスイッチトランジ
スタの抵抗に着目すると、ＭＯＳトランジスタのオン抵
抗Ｒｏｎは、ＭＯＳトランジスタのゲート・ソース間電
圧をＶGS、同じくしきい値電圧をＶｔｈ、同じくドレイ
ン・ソース間電圧をＶDSとすると、次式（１）で表さ
れ、式（１）はさらに次式（１Ａ）で近似することがで
きる。
【００２３】
【数１】 Ｒｏｎ＝１／Ｋ（ＶGS−Ｖｔｈ−ＶDS／２） ・・・（１） ≒１／Ｋ・ＶGS ・・・（１Ａ） 但し、Ｋは定数である。
【００２４】式（１Ａ）から、ＭＯＳスイッチトランジ
スタのオン抵抗Ｒｏｎを小さくするには、換言すればコ
ンデンサ容量の充電時間を短縮し、チャージポンプ回路
の立上がり時間を短縮するためにはＭＯＳスイッチトラ
ンジスタのゲート・ソース間電圧ＶGSを充分大きくすれ
ばよいことがわかる。このような観点で図６，図７の従
来回路を見ると、ＭＯＳスイッチトランジスタ１，２，
４のオン時のゲート・ソース間電圧ＶGSは入力電圧Ｖｉ
ｎに等しく一定であるが、ＭＯＳスイッチトランジスタ
３のオン時のゲート・ソース間電圧Ｖ GSは（入力電圧Ｖ
ｉｎ）−（出力電圧Ｖｏｕｔ）の振幅を持つ。
スタのオン抵抗Ｒｏｎを小さくするには、換言すればコ
ンデンサ容量の充電時間を短縮し、チャージポンプ回路
の立上がり時間を短縮するためにはＭＯＳスイッチトラ
ンジスタのゲート・ソース間電圧ＶGSを充分大きくすれ
ばよいことがわかる。このような観点で図６，図７の従
来回路を見ると、ＭＯＳスイッチトランジスタ１，２，
４のオン時のゲート・ソース間電圧ＶGSは入力電圧Ｖｉ
ｎに等しく一定であるが、ＭＯＳスイッチトランジスタ
３のオン時のゲート・ソース間電圧Ｖ GSは（入力電圧Ｖ
ｉｎ）−（出力電圧Ｖｏｕｔ）の振幅を持つ。
【００２５】注）ＭＯＳスイッチトランジスタ４のオン
時のゲート駆動信号の振幅は（入力電圧Ｖｉｎ）−（出
力電圧Ｖｏｕｔ）であるが、ゲート駆動信号の電位は入
力電圧Ｖｉｎのレベルであり、ＭＯＳトランジスタ４の
ソースがグランドＧＮＤの電位であるため、実質のゲー
ト・ソース間電圧ＶGSは電圧Ｖｉｎとなる。このゲート
電圧ＶGS＝（入力電圧Ｖｉｎ）−（出力電圧Ｖｏｕｔ）
が十分に上がってくる前はＭＯＳトランジスタ３のオン
抵抗Ｒｏｎは充分小さくはならず、従ってその充電時定
数Ｃ・Ｒｏｎも小さくはなく、チャージポンプ回路の立
上がり時間も長くなってしまう。
時のゲート駆動信号の振幅は（入力電圧Ｖｉｎ）−（出
力電圧Ｖｏｕｔ）であるが、ゲート駆動信号の電位は入
力電圧Ｖｉｎのレベルであり、ＭＯＳトランジスタ４の
ソースがグランドＧＮＤの電位であるため、実質のゲー
ト・ソース間電圧ＶGSは電圧Ｖｉｎとなる。このゲート
電圧ＶGS＝（入力電圧Ｖｉｎ）−（出力電圧Ｖｏｕｔ）
が十分に上がってくる前はＭＯＳトランジスタ３のオン
抵抗Ｒｏｎは充分小さくはならず、従ってその充電時定
数Ｃ・Ｒｏｎも小さくはなく、チャージポンプ回路の立
上がり時間も長くなってしまう。
【００２６】そこで本発明では、外部負荷への出力電圧
Ｖｏｕｔ１を生成するチャージポンプ回路ＣＰ１とは独
立に、チャージポンプ回路ＣＰ１のＭＯＳトランジスタ
のゲート駆動のための出力電圧Ｖｏｕｔ２を生成するよ
うな、従って駆動負荷が小さいことから使用するコンデ
ンサの容量が小さくてすむ、チャージポンプ回路ＣＰ２
を設けてこれを素早く立上げるようにする。
Ｖｏｕｔ１を生成するチャージポンプ回路ＣＰ１とは独
立に、チャージポンプ回路ＣＰ１のＭＯＳトランジスタ
のゲート駆動のための出力電圧Ｖｏｕｔ２を生成するよ
うな、従って駆動負荷が小さいことから使用するコンデ
ンサの容量が小さくてすむ、チャージポンプ回路ＣＰ２
を設けてこれを素早く立上げるようにする。
【００２７】図１は本発明の一実施例としてのチャージ
ポンプ回路を用いた電源回路の構成を示す。同図におい
ては、図６のチャージポンプ回路ＣＰに対応する２つの
チャージポンプ回路ＣＰ１とＣＰ２が設けられている。
図１において、外部の負荷へ電流を供給する本来のチャ
ージポンプ回路はＣＰ１でその出力電圧はＶｏｕｔ１で
あり、チャージポンプ回路ＣＰ２の出力電圧Ｖｏｕｔ２
はチャージポンプ回路ＣＰ１およびＣＰ２のＭＯＳスイ
ッチトランジスタのゲート駆動のみに用いられる。
ポンプ回路を用いた電源回路の構成を示す。同図におい
ては、図６のチャージポンプ回路ＣＰに対応する２つの
チャージポンプ回路ＣＰ１とＣＰ２が設けられている。
図１において、外部の負荷へ電流を供給する本来のチャ
ージポンプ回路はＣＰ１でその出力電圧はＶｏｕｔ１で
あり、チャージポンプ回路ＣＰ２の出力電圧Ｖｏｕｔ２
はチャージポンプ回路ＣＰ１およびＣＰ２のＭＯＳスイ
ッチトランジスタのゲート駆動のみに用いられる。
【００２８】チャージポンプ回路ＣＰ２とＣＰ１の内部
の構成はそれぞれ図２と図３に示される。ここで図２の
１２，２２，・・・８２の各手段は、それぞれ図６の
１，２，・・・８の各手段に対応しており、また図２の
コンデンサＣ１２，Ｃ２２はそれぞれ図６のコンデンサ
Ｃ１，Ｃ２に対応している。同様に図３の１１，２１，
・・・８１の各手段は、それぞれ図６の１，２，・・・
８の各手段に対応しており、また図３のコンデンサＣ１
１，Ｃ２１はそれぞれ図６のコンデンサＣ１，Ｃ２に対
応している。
の構成はそれぞれ図２と図３に示される。ここで図２の
１２，２２，・・・８２の各手段は、それぞれ図６の
１，２，・・・８の各手段に対応しており、また図２の
コンデンサＣ１２，Ｃ２２はそれぞれ図６のコンデンサ
Ｃ１，Ｃ２に対応している。同様に図３の１１，２１，
・・・８１の各手段は、それぞれ図６の１，２，・・・
８の各手段に対応しており、また図３のコンデンサＣ１
１，Ｃ２１はそれぞれ図６のコンデンサＣ１，Ｃ２に対
応している。
【００２９】但し図１では、図２と図３のコンデンサＣ
１２，Ｃ２２とＣ１１，Ｃ２１がそれぞれチャージポン
プ回路ＣＰ２とＣＰ１の外付コンデンサの形で示されて
いる。チャージポンプ回路ＣＰ１とＣＰ２へ供給される
クロック信号のうちφ’Ｂは、図７と同様にＮＯＴ回路
Ｎ１の出力Ｎ１ａとしてのロジック電圧（つまり入力電
圧Ｖｉｎ）の振幅の信号で、それぞれチャージポンプ回
路ＣＰ１内のＭＯＳトランジスタ１１，２１及びチャー
ジポンプ回路ＣＰ２内のＭＯＳトランジスタ１２，２２
のゲートに与えられる。
１２，Ｃ２２とＣ１１，Ｃ２１がそれぞれチャージポン
プ回路ＣＰ２とＣＰ１の外付コンデンサの形で示されて
いる。チャージポンプ回路ＣＰ１とＣＰ２へ供給される
クロック信号のうちφ’Ｂは、図７と同様にＮＯＴ回路
Ｎ１の出力Ｎ１ａとしてのロジック電圧（つまり入力電
圧Ｖｉｎ）の振幅の信号で、それぞれチャージポンプ回
路ＣＰ１内のＭＯＳトランジスタ１１，２１及びチャー
ジポンプ回路ＣＰ２内のＭＯＳトランジスタ１２，２２
のゲートに与えられる。
【００３０】他方、チャージポンプ回路ＣＰ１とＣＰ２
へ供給されるクロック信号φは、チャージポンプ回路Ｃ
Ｐ２の出力電圧Ｖｏｕｔ２がレベルシフタＬＳに与えら
れることによって、レべルシフタＬＳから（入力電圧Ｖ
ｉｎ）−（出力電圧Ｖｏｕｔ２）の振幅の信号としてそ
れぞれチャージポンプ回路ＣＰ１内のＮＯＴ回路７１と
チャージポンプ回路ＣＰ２内のＮＯＴ回路７２への入力
信号となる。
へ供給されるクロック信号φは、チャージポンプ回路Ｃ
Ｐ２の出力電圧Ｖｏｕｔ２がレベルシフタＬＳに与えら
れることによって、レべルシフタＬＳから（入力電圧Ｖ
ｉｎ）−（出力電圧Ｖｏｕｔ２）の振幅の信号としてそ
れぞれチャージポンプ回路ＣＰ１内のＮＯＴ回路７１と
チャージポンプ回路ＣＰ２内のＮＯＴ回路７２への入力
信号となる。
【００３１】また、チャージポンプ回路ＣＰ１内のＮＯ
Ｔ回路７１，８１及びチャージポンプ回路ＣＰ２内のＮ
ＯＴ回路７２，８２は（入力電圧Ｖｉｎ）−（出力電圧
Ｖｏｕｔ２）を電源電圧として入力し、ＮＯＴ回路７
１，８１はそれぞれチャージポンプ回路ＣＰ１内のＭＯ
Ｓトランジスタ３１，４１，５１，６１のゲートを駆動
する電圧（Ｖｉｎ−Ｖｏｕｔ２）の振幅の信号を生成
し、同様にＮＯＴ回路７２，８２はそれぞれチャージポ
ンプ回路ＣＰ２内のＭＯＳトランジスタ３２，４２，５
２，６２のゲートを駆動する電圧（Ｖｉｎ−Ｖｏｕｔ
２）の振幅の信号を生成する。
Ｔ回路７１，８１及びチャージポンプ回路ＣＰ２内のＮ
ＯＴ回路７２，８２は（入力電圧Ｖｉｎ）−（出力電圧
Ｖｏｕｔ２）を電源電圧として入力し、ＮＯＴ回路７
１，８１はそれぞれチャージポンプ回路ＣＰ１内のＭＯ
Ｓトランジスタ３１，４１，５１，６１のゲートを駆動
する電圧（Ｖｉｎ−Ｖｏｕｔ２）の振幅の信号を生成
し、同様にＮＯＴ回路７２，８２はそれぞれチャージポ
ンプ回路ＣＰ２内のＭＯＳトランジスタ３２，４２，５
２，６２のゲートを駆動する電圧（Ｖｉｎ−Ｖｏｕｔ
２）の振幅の信号を生成する。
【００３２】この電圧（Ｖｉｎ−Ｖｏｕｔ２）の振幅の
信号が速く立上がることが望まれる訳であるが、チャー
ジポンプ回路ＣＰ２に使用されるコンデンサＣ１２，Ｃ
２２は、チャージポンプ回路ＣＰ２の最終負荷がチャー
ジポンプ回路ＣＰ１，ＣＰ２及びレベルシフタＬＳ内の
各種のＭＯＳトランジスタのゲートなので、チップ内に
作れる程度の小さな容量ですむ。
信号が速く立上がることが望まれる訳であるが、チャー
ジポンプ回路ＣＰ２に使用されるコンデンサＣ１２，Ｃ
２２は、チャージポンプ回路ＣＰ２の最終負荷がチャー
ジポンプ回路ＣＰ１，ＣＰ２及びレベルシフタＬＳ内の
各種のＭＯＳトランジスタのゲートなので、チップ内に
作れる程度の小さな容量ですむ。
【００３３】特に出力電圧Ｖｏｕｔ２が現れるコンデン
サＣ２２については、この独立のコンデンサＣ２２を省
略し、出力電圧Ｖｏｕｔ２によって駆動される負荷のＭ
ＯＳトランジスタのゲート寄生容量をコンデンサＣ２２
と見做すようにすることもできる。これにより従来回路
に比してチャージポンプ回路ＣＰ２が速く立上がるた
め、チャージポンプ回路ＣＰ１の出力端子Ｖｏｕｔ１か
ら外部負荷へ供給される電流をコンデンサＣ１１，Ｃ２
１の容量を増加することにより増やしても、チャージポ
ンプ回路ＣＰｌの特にＭＯＳスイッチトランジスタ３１
のオン抵抗Ｒｏｎを速やかに低下させることができるの
で、チャージポンプ回路ＣＰｌを従来より早く立上げる
ことができる。
サＣ２２については、この独立のコンデンサＣ２２を省
略し、出力電圧Ｖｏｕｔ２によって駆動される負荷のＭ
ＯＳトランジスタのゲート寄生容量をコンデンサＣ２２
と見做すようにすることもできる。これにより従来回路
に比してチャージポンプ回路ＣＰ２が速く立上がるた
め、チャージポンプ回路ＣＰ１の出力端子Ｖｏｕｔ１か
ら外部負荷へ供給される電流をコンデンサＣ１１，Ｃ２
１の容量を増加することにより増やしても、チャージポ
ンプ回路ＣＰｌの特にＭＯＳスイッチトランジスタ３１
のオン抵抗Ｒｏｎを速やかに低下させることができるの
で、チャージポンプ回路ＣＰｌを従来より早く立上げる
ことができる。
【００３４】
【発明の効果】本発明によれば、外部負荷への出力電圧
Ｖｏｕｔ１を生成する第１のチャージポンプ回路ＣＰ１
とは独立に、小容量のコンデンサで構成できる第２のチ
ャージポンプ回路ＣＰ２を設け、その出力電圧Ｖｏｕｔ
２を素早く生成させてチャージポンプ回路ＣＰ１のＭＯ
Ｓトランジスタのゲート駆動に用いるようにしたので、
チャージポンプ回路ＣＰ１のＭＯＳスイッチトランジス
タのオン抵抗を速やかに低下させることができ、外部負
荷への供給電流を大きくするためにチャージポンプ回路
ＣＰ１のコンデンサ容量を大きくしても、チャージポン
プ回路ＣＰ１の立上がり時間を従来より早めることがで
きる。
Ｖｏｕｔ１を生成する第１のチャージポンプ回路ＣＰ１
とは独立に、小容量のコンデンサで構成できる第２のチ
ャージポンプ回路ＣＰ２を設け、その出力電圧Ｖｏｕｔ
２を素早く生成させてチャージポンプ回路ＣＰ１のＭＯ
Ｓトランジスタのゲート駆動に用いるようにしたので、
チャージポンプ回路ＣＰ１のＭＯＳスイッチトランジス
タのオン抵抗を速やかに低下させることができ、外部負
荷への供給電流を大きくするためにチャージポンプ回路
ＣＰ１のコンデンサ容量を大きくしても、チャージポン
プ回路ＣＰ１の立上がり時間を従来より早めることがで
きる。
【図１】本発明の一実施例としての電源回路の構成を示
すブロック回路図
すブロック回路図
【図２】図１のチャージポンプ回路ＣＰ２の内部の構成
例を示す回路図
例を示す回路図
【図３】図１のチャージポンプ回路ＣＰ１の内部の構成
例を示す回路図
例を示す回路図
【図４】チャージポンプ回路の一例の概念図
【図５】チャージポンプ回路の別の例の概念図
【図６】図５のチャージポンプ回路の従来の具現例を示
す回路図
す回路図
【図７】図６のチャージポンプ回路を用いた従来の電源
回路の構成例を示すブロック回路図
回路の構成例を示すブロック回路図
【図８】チャージポンプ回路のクロックと出力電圧の立
上がりの例を示す波形図
上がりの例を示す波形図
【図９】チャージポンプ回路の負荷容量による出力電圧
の立上がり時間の違いの例を示す波形図
の立上がり時間の違いの例を示す波形図
１１，２１〜６１、１２，２２〜６２ ＭＯＳスイ
ッチトランジスタ ７１，７２，８１，８２ ＮＯＴ回路 Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２ コンデンサ ＣＰ１，ＣＰ１ チャージポ
ンプ回路 Ｎ１，Ｎ２ ＮＯＴ回路 ＬＳ レベルシフ
タ Ｖｉｎ 入力電圧 Ｖｏｕｔ１，Ｖｏｕｔ２ 出力電圧 ＣＬ，φ，φＢ クロック信
号
ッチトランジスタ ７１，７２，８１，８２ ＮＯＴ回路 Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２ コンデンサ ＣＰ１，ＣＰ１ チャージポ
ンプ回路 Ｎ１，Ｎ２ ＮＯＴ回路 ＬＳ レベルシフ
タ Ｖｉｎ 入力電圧 Ｖｏｕｔ１，Ｖｏｕｔ２ 出力電圧 ＣＬ，φ，φＢ クロック信
号
Claims (3)
- 【請求項１】少なくとも直流入力電源によって充電され
たコンデンサの電荷をＭＯＳトランジスタからなる複数
のスイッチを介して他のコンデンサに転送することを周
期的に繰り返すことにより、 出力段を形成するコンデンサの両端に入力電源の電圧の
ほぼ整数倍で、且つ入力電源の電圧とは異なる電圧を生
成して出力電源とする回路としての、第１、第２の２つ
のチヤージポンプ回路を備え、 第１のチヤージポンプ回路の出力電源が外部の負荷に供
給され、第２のチヤージポンプ回路の出力電源が前記第
１及び第２のチヤージポンプ回路内の前記スイッチの少
なくとも所定のいずれかのゲートの駆動に用いられるこ
とを特徴とするチヤージポンプ回路。 - 【請求項２】請求項１に記載のチヤージポンプ回路にお
いて、 前記第２のチヤージポンプ回路の出力段のコンデンサ
を、駆動対象のＭＯＳトランジスタのゲートに寄生する
容量としたことを特徴とするチヤージポンプ回路。 - 【請求項３】請求項１または２に記載のチヤージポンプ
回路において、 半導体集積回路の少なくとも一部を構成することを特徴
とするチヤージポンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000221800A JP2002044935A (ja) | 2000-07-24 | 2000-07-24 | チヤージポンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000221800A JP2002044935A (ja) | 2000-07-24 | 2000-07-24 | チヤージポンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002044935A true JP2002044935A (ja) | 2002-02-08 |
Family
ID=18716140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000221800A Pending JP2002044935A (ja) | 2000-07-24 | 2000-07-24 | チヤージポンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002044935A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012525206A (ja) * | 2009-04-29 | 2012-10-22 | プロテウス バイオメディカル インコーポレイテッド | 移植可能なデバイスのためのリード線のための方法および装置 |
| JP2017076752A (ja) * | 2015-10-16 | 2017-04-20 | 東都興業株式会社 | 二端子定電流制御装置 |
| JP2021071438A (ja) * | 2019-11-01 | 2021-05-06 | 株式会社ミツトヨ | エンコーダ及びエンコーダの検出ヘッド |
-
2000
- 2000-07-24 JP JP2000221800A patent/JP2002044935A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012525206A (ja) * | 2009-04-29 | 2012-10-22 | プロテウス バイオメディカル インコーポレイテッド | 移植可能なデバイスのためのリード線のための方法および装置 |
| JP2017076752A (ja) * | 2015-10-16 | 2017-04-20 | 東都興業株式会社 | 二端子定電流制御装置 |
| JP2021071438A (ja) * | 2019-11-01 | 2021-05-06 | 株式会社ミツトヨ | エンコーダ及びエンコーダの検出ヘッド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7586295B2 (en) | Voltage up-conversion circuit | |
| KR100684244B1 (ko) | 차지 펌프 회로 | |
| US20070159233A1 (en) | Charge pump power supply circuit | |
| US7005912B2 (en) | Simple step-up apparatus including level shift circuits capable of low breakdown voltage | |
| US20090015318A1 (en) | Charge pump drive circuit | |
| JP2000013198A (ja) | ヒステリシスコンパレータ回路、及び波形発生回路 | |
| US10476383B2 (en) | Negative charge pump circuit | |
| JP2815293B2 (ja) | 高効率ｎチャネルチャージポンプ | |
| US20020140466A1 (en) | Output circuit of semiconductor circuit wtih power consumption reduced | |
| US20050012542A1 (en) | Power supply | |
| JP2007068295A (ja) | 半導体装置 | |
| US11356018B2 (en) | Charge pump circuit configured for positive and negative voltage generation | |
| US8072257B2 (en) | Charge pump-type voltage booster circuit and semiconductor integrated circuit device | |
| JP3430155B2 (ja) | 電源昇圧回路 | |
| JP2002044935A (ja) | チヤージポンプ回路 | |
| JPH0428226Y2 (ja) | ||
| JP2001211637A (ja) | チャージポンプ回路 | |
| JP2001016084A (ja) | リセット回路 | |
| US6141229A (en) | Voltage boosting circuit and method thereof | |
| JPH11299227A (ja) | チャージポンプ回路 | |
| JPH07194098A (ja) | 昇圧回路及び昇圧回路用コントローラ | |
| JP2001318111A (ja) | 静電容量測定回路、静電容量比較器、およびバッファ回路 | |
| US20220116039A1 (en) | Quasi-adiabatic logic circuits | |
| KR100218333B1 (ko) | 부트-스트랩프 회로 | |
| JP5112034B2 (ja) | チャージポンプ回路 |