JP2001358566A - 容量性負荷の駆動回路 - Google Patents

容量性負荷の駆動回路

Info

Publication number
JP2001358566A
JP2001358566A JP2000173993A JP2000173993A JP2001358566A JP 2001358566 A JP2001358566 A JP 2001358566A JP 2000173993 A JP2000173993 A JP 2000173993A JP 2000173993 A JP2000173993 A JP 2000173993A JP 2001358566 A JP2001358566 A JP 2001358566A
Authority
JP
Japan
Prior art keywords
output terminal
signal
capacitive load
drive
capacitive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000173993A
Other languages
English (en)
Other versions
JP3632188B2 (ja
Inventor
Yoshiaki Inada
喜昭 稲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Precision Circuits Inc
Original Assignee
Nippon Precision Circuits Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Precision Circuits Inc filed Critical Nippon Precision Circuits Inc
Priority to JP2000173993A priority Critical patent/JP3632188B2/ja
Priority to KR10-2001-0031935A priority patent/KR100404030B1/ko
Priority to US09/878,102 priority patent/US6380690B1/en
Publication of JP2001358566A publication Critical patent/JP2001358566A/ja
Application granted granted Critical
Publication of JP3632188B2 publication Critical patent/JP3632188B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

(57)【要約】 【課題】 容量性負荷の駆動停止時には容量性負荷の駆
動電圧を供給する出力端子をハイインピーダンスとする
駆動方式において、出力端子の寄生ダイオードなどに電
荷が流れて不要な容量性負荷の駆動、例えば、ＥＬ素子
の点灯を防ぐこと。 【解決手段】同期部７は、ＥＬ素子Ｅ１、Ｅ２の共通出
力端子Ｃに駆動電圧を発生させるインバータＩＶＣの駆
動信号の基となるクロック信号に第１選択信号ＥＡ、Ｅ
Ｂを同期させて第２選択信号ＥＡ’、ＥＢ’とし、駆動
信号発生部４はこれに基づいて出力端子Ａ、Ｂをハイイ
ンピーダンス状態とし、このタイミングをＥＬ素子Ｅ１
またはＥ２の両極間の電位差がなくなるタイミングに同
期させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＥＬ素子等の容量
性負荷の複数個を選択的に駆動する容量性負荷の駆動回
路に関するものである。
【０００２】
【従来の技術】従来、ＥＬ素子の等の容量性負荷を複数
個駆動する容量性負荷の駆動回路としては、例えば、図
4に示すようなものがある。これはＥＬ素子Ｅ１、Ｅ２
の駆動に適する電圧を発生する高電圧供給部３１と、高
電圧供給部３１の電圧をＥＬ素子Ｅ１、Ｅ２に選択的に
出力する出力部３２と、出力部３２を駆動する駆動信号
を発生する駆動信号発生部３３と、ＥＬ素子Ｅ１、Ｅ２
の内、駆動すべきものを選択する選択信号を発生し、駆
動信号発生部３３を制御する選択部３４とからなる。
【０００３】出力部３２は、同構成のインバータＩＶ
Ａ、ＩＶＢ、共通インバータＩＶＣからなり、インバー
タＩＶＡ、ＩＶＢ、共通インバータＩＶＣは、それぞれ
にＰチャネルＭＯＳトランジスタＰ１とＮチャネルＭＯ
ＳトランジスタＮ１との互いのドレインを接続してそれ
ぞれの出力端子Ａ、Ｂ、Ｃとし、ＰチャネルＭＯＳトラ
ンジスタＰ１のソースを高電圧供給回路1の出力端子Ｃ
ＨＶに接続し、ＮチャネルＭＯＳトランジスタＮ１のソ
ースを端子ＶＳＳ（０Ｖ）に接続してある。インバータ
ＩＶＡ、ＩＶＢ、共通インバータＩＶＣのそれぞれのＰ
チャネルＭＯＳトランジスタＰ１はレベルシフタＬＳに
よりレベルシフトされた駆動信号によりオン、オフさ
れ、ＮチャネルＭＯＳトランジスタＮ１は駆動信号によ
りオン、オフされ、高電圧供給部３1の発生する電圧を
それぞれの出力端子Ａ、Ｂ、Ｃから駆動電圧として出力
する。ＰチャネルＭＯＳトランジスタＰ１とＮチャネル
ＭＯＳトランジスタＮ１にはそれぞれ寄生ダイオードＤ
１、Ｄ２が存在する。
【０００４】ＥＬ素子Ｅ１の一方の極を出力端子Ａに接
続し、他方の極を出力端子Ｃに接続してＥＬ素子Ｅ１に
対するＨブリッジ回路を形成し、ＥＬ素子Ｅ２の一方の
極を出力端子Ｂに接続し、他方の極を共通出力端子Ｃ
（以下、共通出力端子Ｃという。）に接続してＥＬ素子
Ｅ２に対するＨブリッジ回路を形成してある。
【０００５】このような回路構成を用いた第１の駆動方
式では、選択信号によって選ばれていないＥＬ素子の共
通出力端子ではない方の出力端子をハイインピーダンス
状態にすることによって共通出力端子に出力信号が出力
されても容量性カップリング効果が働き選択されていな
いＥＬ素子は充放電がなされないという駆動方式であ
る。
【０００６】図４の駆動回路の動作を図５の波形図をも
って説明する。
【０００７】スタンバイ状態が解除された時点で共通出
力端子Ｃは駆動電圧Ｃを発生する。以後、この位相を正
相とする。選択部３４よりの選択信号ＥＡによってＥＬ
素子Ｅ１が点灯と指示されると、出力端子Ａは共通出力
端子Ｃに対して逆相の駆動電圧Ａを発生する。これによ
って、ＥＬ素子Ｅ１は充放電が行われ、点灯する。一
方、ＥＬ素子選択信号ＥＢによってＥＬ素子Ｅ２が消灯
と指示されたときは、出力端子Ｂはハイインピーダンス
状態となりＥＬ素子が容量性負荷であるために共通出力
端子Ｃの電位の変動分だけ出力端子Ｂもその電位Ｂ’が
変動し、ＥＬ素子Ｅ２に充放電されなくなり消灯する。
【０００８】また、出力端子Ａおよび出力端子Ｂの駆動
電圧を共に共通出力端子Ｃのそれに対して逆相とするこ
とで２枚のＥＬ素子が同時に点灯し、出力端子Ａおよび
出力端子Ｂを共にハイインピーダンス状態か、高電圧供
給部またはＩＶＣ電源をオフにする事で２枚のＥＬ素子
の消灯が可能となる。
【０００９】また、第２の駆動方式として、点灯する場
合には選択されたＥＬ素子の共通出力端子ではない方の
出力端子に共通出力端子の駆動電圧に対し逆相となる駆
動電圧を出力し、消灯する場合には選択されたＥＬ素子
の共通出力端子ではない方の出力端子に共通出力端子の
駆動電圧に対し正相となる駆動電圧を発生するという方
式もある。
【００１０】
【発明が解決しようとする課題】従来の第１の駆動方式
では、図５に示すように駆動電圧Ａ、Ｂ、Ｃに対して非
同期で外部から入力される選択信号ＥＡ、ＥＢをそのま
ま駆動電圧の切換のための信号として扱うため、容量性
負荷に電荷がたまった状態で駆動電圧が切り替えられ
る、もしくは駆動電圧が止まる状態になってしまう確率
が高い。このため、容量性負荷に電荷がたまった状態で
はつぎに共通出力端子に駆動電圧が掛かった時に、ハイ
インピーダンス状態であるはずのＨブリッジ回路の出力
端子の寄生ダイオードに電荷が流れ込む、もしくは引き
込んでしまうという現象が起こってしまう。例えば、図
５のタイミングｔにＥＬ素子Ｅ１およびＥＬ素子Ｅ２の
同時点灯からＥＬ素子Ｅ２の１枚点灯に切り替わった時
（２枚同時点灯時から１枚駆動点灯に変化した時）ＥＬ
素子Ｅ１の両端に出力端子Ａを正として高電圧供給部の
電圧Ｖaが掛かっていたとしたら、共通出力端子Ｃの駆
動電圧が次にＶａに変化した時にＥＬ素子の容量性カッ
プリングによって出力端子Ａの電位Ａは２×Ｖａとなっ
てしまい、ＥＬ素子Ｅ１の両極間の電位差は高電圧供給
部の発生する電圧Ｖａよりも大きな値になるため寄生ダ
イオードに電流が流れてしまう。ＥＬ素子Ｅ１に残って
いた電圧の極性が逆でも同じ様にＥＬ素子Ｅ１の両極間
の電位差は−２×Ｖａとなる為、同じ様に寄生ダイオー
ドに電流が流れる。
【００１１】このため、１度だけは不要な充放電が行わ
れてしまい、ＥＬ素子などでは、選択されていないはず
のＥＬ素子が光ってしまうなどの問題を有していた。
【００１２】また、第２の駆動方式では消灯しているＥ
Ｌランプの両極に印加される駆動電圧は同相であるが、
出力端子のドライブ力の違いや、タイミングの僅かなズ
レなどによって僅かに光ってしまうという問題点を有し
ていた。
【００１３】そこで本発明は、容量性負荷の駆動停止時
には容量性負荷の駆動電圧を供給する出力端子をハイイ
ンピーダンスとする駆動方式において、出力端子の寄生
ダイオードなどに電荷が流れて不要な容量性負荷の駆
動、例えば、ＥＬ素子の点灯を防ぐことを目的とするも
のである。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、駆動電圧に対して非同期で発生する選
択信号に応じて容量性負荷別の出力端子をハイインピー
ダンス状態とする際に、そのタイミングを容量性負荷の
両極間の電位差がなくなるタイミングに同期させるため
の同期部を設けている。
【００１５】
【発明の実施の形態】本発明の容量性負荷の駆動回路で
は、複数の容量性負荷の一方の極を共通に接続する共通
出力端子と、上記容量性負荷の他方の極を接続する上記
容量性負荷毎の個別出力端子とを備え、上記複数の容量
性負荷の内、駆動すべき容量性負荷を選択する選択信号
に応じて上記共通出力端子に特定周波数の共通駆動電圧
を発生し、駆動すべき容量性負荷に対応する個別出力端
子に上記共通駆動電圧と逆相の駆動電圧を発生し、駆動
させない容量性負荷に対応する個別出力端子をハイイン
ピーダンス状態とする出力部と、上記個別出力端子をハ
イインピーダンス状態とするタイミングを上記容量性負
荷の両極間の電位差がなくなるタイミングに同期させる
同期部とを設けてある。
【００１６】また、本発明の容量性負荷の駆動回路で
は、出力端子を複数の容量性負荷の一方の極を共通に接
続する共通出力端子とした上記複数の容量性負荷に共通
したインバータと、出力端子を上記容量性負荷の他方の
極を接続する個別出力端子とした上記容量性負荷毎のイ
ンバータと、駆動すべき容量性負荷を選択する選択信号
を発生する選択部と、特定周波数のクロック信号を発生
するクロック信号発生部と、上記クロック信号に基づき
互いに逆相となる第１駆動信号および第２駆動信号を発
生し、上記第1駆動信号を上記共通インバータに出力し
てこれを駆動し、上記選択信号に基づき上記複数の容量
性負荷の内、駆動すべき容量性負荷に対応するインバー
タに上記第2駆動信号を出力してこれを駆動するととも
に、駆動させない容量性負荷に対応するインバータに停
止信号を出力してその個別出力端子をハイインピーダン
ス状態とする駆動信号発生部とを備え、上記共通出力端
子に上記特定周波数の共通駆動電圧を発生し、駆動すべ
き容量性負荷に対応する個別出力端子に上記共通駆動電
圧と逆相となる駆動電圧を発生し、駆動させない容量性
負荷に対応する個別出力端子をハイインピーダンス状態
として上記複数の容量性負荷を選択的に駆動する容量性
負荷の駆動回路であって、上記選択部は上記クロック信
号に基づき上記容量性負荷の両極間の電位差がなくなる
タイミングに同期した上記選択信号を発生させる同期部
を有し、上記容量性負荷の両極間の電位差がなくなるタ
イミングに同期して駆動を停止させる容量性負荷に対応
する上記個別出力端子をハイインピーダンス状態とする
構成である。
【００１７】また、上記選択信号は上記クロック信号に
同期して上記容量性負荷のそれぞれに対応すべく複数発
生され、上記駆動信号発生部は上記クロック信号に同期
して上記第１駆動信号および第２駆動信号を発生し、上
記選択信号の発生している間当該選択信号に対応する上
記容量性負荷に対応する上記インバータに上記第２駆動
信号を出力し、上記選択信号が途絶えたときに上記第2
駆動信号に代わり上記停止信号を出力するものであるこ
とが好ましい。
【００１８】また、上記容量性負荷はＥＬ素子であるこ
とも好ましい。
【００１９】
【実施例】次に本発明の容量性負荷の駆動回路の詳細に
ついて図１に示す第一実施例にそって説明する。本例で
は、容量性負荷としてＥＬ素子を用いており、図１はＥ
Ｌ素子の駆動回路である。図４に示した符号と同一の符
号は同様の構成要素を示してある。
【００２０】同図において、高電圧供給部1は、図示し
ないが、直流電源２にコイルを断続的に接続してコイル
をチョッパ駆動してサージパルスを発生させ、このサー
ジパルスをダイオードを介してコンデンサに印加してコ
ンデンサを充電することにより、直流電源２の電源電圧
をＥＬ素子Ｅ１、Ｅ２の駆動に適する数百Ｖまで昇圧し
て出力するものである。
【００２１】出力部３は、同構成のインバータＩＶＡ、
ＩＶＢ、共通インバータＩＶＣからなり、インバータＩ
ＶＡ、ＩＶＢ、共通インバータＩＶＣは、それぞれにＰ
チャネルＭＯＳトランジスタＰ１とＮチャネルＭＯＳト
ランジスタＮ１との互いのドレインを接続してそれぞれ
の出力端子Ａ、Ｂ、Ｃとし、ＰチャネルＭＯＳトランジ
スタＰ１のソースを高電圧供給回路1の出力端子ＣＨＶ
に接続し、ＮチャネルＭＯＳトランジスタＮ１のソース
を端子ＶＳＳ（０Ｖ）に接続してある。ＰチャネルＭＯ
ＳトランジスタＰ１とＮチャネルＭＯＳトランジスタＮ
１にはそれぞれ寄生ダイオードＤ１、Ｄ２が存在する。
【００２２】インバータＩＶＡ、ＩＶＢ、共通インバー
タＩＶＣのそれぞれのＰチャネルＭＯＳトランジスタＰ
１はレベルシフタＬＳによりレベルシフトされた駆動信
号によりオン、オフされ、ＮチャネルＭＯＳトランジス
タＮ１は駆動信号によりオン、オフされ、高電圧供給部
３1の発生する電圧をそれぞれの出力端子Ａ、Ｂ、Ｃか
ら駆動電圧として出力する。
【００２３】ＥＬ素子Ｅ１の一方の極を出力端子Ａに接
続し、他方の極を出力端子Ｃに接続してＥＬ素子Ｅ１に
対するＨブリッジ回路を形成し、ＥＬ素子Ｅ２の一方の
極を出力端子Ｂに接続し、他方の極を出力端子Ｃ（以
下、共通出力端子Ｃという。）に接続してＥＬ素子Ｅ２
に対するＨブリッジ回路を形成してある。ＥＬ素子Ｅ
１、Ｅ２の点灯時では出力端子Ａ、Ｂの駆動電圧は共通
出力端子Ｃのそれと逆相とし、ＥＬ素子Ｅ１、Ｅ２の両
極に双方向に駆動電圧を印加して両極駆動する。なお、
本例では２つのＥＬ素子を駆動する駆動回路としている
が、本発明はこれに限るものではなく、３つ目以降のＥ
Ｌ素子に個別のインバータを追加して３つ以上のＥＬ素
子を駆動するものとしても良い。
【００２４】デコーダ５は点灯すべきＥＬ素子を選択す
るものであり、例えば、直流電源２に接続された切換え
スイッチＳ１、Ｓ２のオン、オフ状態に応じて点灯すべ
きＥＬ素子を選択する第１選択信号ＥＡ、ＥＢを発生す
る。
【００２５】クロック信号発生部６は、インバータＩＶ
Ａ、ＩＶＢ、共通インバータＩＶＣの駆動信号を発生さ
せるためのクロック信号を発生する。
【００２６】同期部７は、第１選択信号ＥＡ、ＥＢとク
ロック信号とを受け、クロック信号に同期した第２選択
信号ＥＡ’、ＥＢ’を発生する。
【００２７】駆動信号発生部４はクロック信号発生部６
の発生するクロック信号をインバータＩＶＡ、ＩＶＢの
駆動信号として端子Ｄｒ１、Ｄｒ２から出力し、クロッ
ク信号と逆相となる信号を共通インバータＩＶＣの駆動
信号として端子Ｄｒ３から出力する。また、各インバー
タの出力端子をハイインピーダンスとする際は、端子Ｄ
ｒ１、Ｄｒ２、Ｄｒ３の内ハイインピーダンスとするイ
ンバータに対応した端子を“Ｌ”に保持し、そのＮチャ
ネルＭＯＳトランジスタＮ１をオフとするとともに、端
子Ｄｒ４、Ｄｒ５、Ｄｒ６の内ハイインピーダンスとす
るインバータに対応した端子を“Ｈ”に保持してそのイ
ンバータのＰチャネルＭＯＳトランジスタＰ１をオフと
する。駆動信号発生部４は、第２選択信号ＥＡ’、Ｅ
Ｂ’を受けている間、点灯すべきＥＬ素子に対応するイ
ンバータに駆動信号を与えてＥＬ素子に駆動電圧を印加
し、消灯すべきＥＬ素子に対応するインバータの出力端
子をハイインピーダンスとするものである。これによ
り、消灯すべきＥＬ素子に電荷が蓄積されていないタイ
ミングに出力端子をハイインピーダンス状態とするた
め、従来のように共通出力端子に駆動電圧が印加された
際にＥＬ素子に電荷が蓄積された状態で容量性カップリ
ングが起こることによってＥＬ素子の両極間の電圧が駆
動電圧より大きくなるということがなく、寄生ダイオー
ドに電流が流れてＥＬ素子が不要に発光することをなく
している。
【００２８】次に本例の動作について図２のタイミング
チャートを参照しながら説明する。ここでは、まず、切
換えスイッチＳ１、Ｓ２の両方がオフのときはスタンバ
イモードに入ることとし、次に、点灯状態をスタンバイ
モードからＥＬランプＥ１のみの点灯状態とし、次にＥ
Ｌ素子Ｅ１、Ｅ２の同時点灯状態とし、次にＥＬ素子Ｅ
２のみの点灯状態とすることとして説明する。
【００２９】タイミングＴ０において切換えスイッチＳ
１をオンとすると、デコーダ５は同期部７にＥＬ素子Ｅ
１が選択されたことを示す第１選択信号ＥＡを出力す
る。同期部７は、電源投入後の最初の第１選択信号ＥＡ
については無条件に第２選択信号ＥＡ’として駆動信号
発生部４に出力する。スタンバイモードから抜けたこの
瞬間に共通出力端子Ｃから高電圧供給部１の発生する高
電圧がクロック信号発生部６の周波数で駆動電圧Ｃとし
て出力され、点灯が選択されているＥＬ素子Ｅ１の出力
端子Ａには共通出力端子Ｃの駆動電圧と逆相の駆動電圧
が発生し、ＥＬ素子Ｅ１の両極に双方向に高電圧が印加
され、ＥＬ素子Ｅ１が点灯する。消灯とされるＥＬ素子
Ｅ２に対する出力端子Ｂはハイインピーダンス状態とさ
れる。このとき、出力端子Ｂの電位Ｂ’は容量性カップ
リングが働き、共通出力端子Ｃの電位変動分だけ変動す
るため、ＥＬ素子Ｅ２の充放電は行われず、ＥＬ素子Ｅ
２は消灯される。
【００３０】次に、タイミングＴ１において切換えスイ
ッチＳ２をオンとすると、デコーダ５は同期部７にＥＬ
素子Ｅ２が選択されたことを示す第１選択信号ＥＢを出
力する。同期部７は第１選択信号ＥＢを受けると、共通
出力端子Ｃの駆動電圧Ｃと出力端子Ａの駆動電圧Ａとが
０ＶとなるタイミングＴ２に第２選択信号ＥＢ’とす
る。すなわち、第１選択信号ＥＢを受けると、次のクロ
ック信号の立上がりに同期して第２選択信号ＥＢ’を立
ち上げるのである。これを受けて駆動信号発生部４はク
ロック信号を駆動信号としてインバータＩＶＢに出力
し、出力端子Ｂには共通出力端子Ｃの駆動電圧と逆相の
駆動電圧が発生し、ＥＬ素子Ｅ２の両極に双方向に高電
圧が印加され、ＥＬ素子Ｅ２が点灯する。これによりＥ
Ｌ素子Ｅ１、Ｅ２がともに点灯する。タイミングＴ２
は、図３に示すＥＬ素子の両極間の電位差波形がゼロク
ロス点を示すタイミングである。同図では、便宜上共通
出力端子Ｃの電位を正としてある。すなわち、正側は共
通出力端子Ｃが接地（端子ＶＳＳ）と高電圧供給部１の
出力端子ＣＨＶとに交互に接続されることにより、接地
電位（０Ｖ）と出力端子ＣＨＶの電位ＣＨＶとの間で振
れ、負側は出力端子Ａ（または出力端子Ｂ）が接地と出
力端子ＣＨＶとに交互に接続されることにより、接地電
位と電位ＣＨＶとの間で振れ、これらを合成して同図に
示すようなＥＬ素子の両極間の電位差波形が得られる。
【００３１】次にタイミングＴ３において切換えスイッ
チＳ１をオフとすると、デコーダ５は第１選択信号ＥＡ
の発生を停止する。同期部７は、第１選択信号ＥＡの立
下がりを受けて共通出力端子Ｃの駆動電圧Ｃと出力端子
Ａの駆動電圧Ａとが次に０Ｖとなるタイミング、すなわ
ち、次にＥＬ素子の両極間の電位差波形がゼロクロス点
を示すタイミングＴ４に第２選択信号ＥＡ’を立ち下げ
る。すなわち、第１選択信号ＥＡの立下がりを受けて次
のクロック信号の立上がりに同期して第２選択信号Ｅ
Ａ’を立ち下げる。これを受けて駆動信号発生部４はイ
ンバータＩＶＡへの駆動信号の供給を停止し、端子Ｄｒ
３を“Ｈ”に保持し、出力端子Ａをハイインピーダンス
状態とする。これにより、ＥＬ素子１が消灯され、ＥＬ
素子Ｅ２が単独で点灯される。なお、切換えスイッチＳ
２をオフとすると同様の動作により、ＥＬ素子Ｅ２が消
灯される。
【００３２】共通出力端子Ｃの駆動電圧Ｃと出力端子Ａ
の駆動電圧Ａとが次に０Ｖとなるタイミング、すなわ
ち、次にＥＬ素子の両極間の電位差波形がゼロクロス点
を示すタイミングＴ４では、ＥＬ素子Ｅ１の放電は完了
し、ＥＬ素子Ｅ１に電荷が蓄積されていない。このタイ
ミングに出力端子Ａをハイインピーダンス状態とするた
め、従来のように共通出力端子Ｃに駆動電圧が印加され
た際にＥＬ素子に電荷が蓄積された状態で容量性カップ
リングが働くことによって、出力端子Ａに与えられる駆
動電圧よりも高い電圧もしくは接地電位よりも低い電圧
が掛かり、この過大電圧によって寄生ダイオードに電流
が流れることがない。このような電流によってＥＬ素子
Ｅ１が不要に発光することがなく、また、過大電圧によ
ってインバータＩＶＡが破壊されることもない。
【００３３】上記一実施例では容量性負荷としてＥＬ素
子を例に述べたが、本発明はＥＬ素子に限らず、他の容
量性負荷、例えば圧電振動子の駆動回路にも応用可能で
ある。
【００３４】上記一実施例では第２選択信号ＥＡ’、Ｅ
Ｂ’を共通出力端子Ｃ、出力端子Ａ（およびまたは出力
端子Ｂ）の電圧がともに０Ｖとなるタイミングに同期さ
せているが、容量性負荷の両極間の電位差がなくなるタ
イミングに同期させればよい。
【００３５】
【発明の効果】本発明の構成によれば、ハイインピーダ
ンスとされる出力端子に通常与えられる駆動電圧よりも
高い電圧あるいは接地電位よりも低い電圧が掛かること
がないため、出力部の破壊を防止することができる。こ
れとともに、容量性負荷が不要に駆動されることがな
く、容量性負荷の駆動状態の安定化が図れる。例えば、
ＥＬ素子であれば不要な点灯を生じることなく消灯を保
つことができる。
【図面の簡単な説明】
【図１】本発明の一実施例の容量性負荷の駆動回路の構
成を説明するためのブロック図。
【図２】図１の容量性負荷の駆動回路の動作説明のため
のタイミングチャート。
【図３】図１の容量性負荷であるＥＬ素子の両極間の電
位差を示す波形図。
【図４】従来の容量性負荷の駆動回路の構成を説明する
ためのブロック図。
【図５】図４の容量性負荷の駆動回路の動作説明のため
の波形図。
【符号の説明】
Ｅ１、Ｅ２ ＥＬ素子（容量性負荷） ３ 出力部 4 駆動信号発生部 ５ デコーダ（選択部） ６ クロック信号発生部 ７ 同期部（選択部） ＩＶＡ、ＩＶＢ インバータ Ｓ１、Ｓ２ 切換えスイッチ（選択部）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｋ 19/00 １０１Ｊ Ｆターム(参考） 3K007 AB17 GA02 5J055 AX21 AX25 AX66 BX04 BX16 BX20 CX12 CX29 DX13 DX14 DX22 DX56 DX60 EY12 EY29 EZ07 EZ20 EZ38 EZ43 GX02 GX04 5J056 AA05 AA39 BB21 CC00 CC03 CC21 DD13 DD29 DD51 DD55 EE11 EE15 FF01 FF06 FF07 FF10 GG12 GG13 KK01

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数の容量性負荷の一方の極を共通に接
    続する共通出力端子と上記容量性負荷の他方の極を接続
    する上記容量性負荷毎の個別出力端子とを備え、上記複
    数の容量性負荷の内、駆動すべき容量性負荷を選択する
    選択信号に応じて上記共通出力端子に特定周波数の共通
    駆動電圧を発生し、当該駆動すべき容量性負荷に対応す
    る個別出力端子に上記共通駆動電圧と逆相の駆動電圧を
    発生し、駆動させない容量性負荷に対応する個別出力端
    子をハイインピーダンス状態とする出力部と、 上記個別出力端子をハイインピーダンス状態とするタイ
    ミングを上記容量性負荷の両極間の電位差がなくなるタ
    イミングに同期させる同期部とを備えることを特徴とす
    る容量性負荷の駆動回路。
  2. 【請求項２】 出力端子を複数の容量性負荷の一方の極
    を共通に接続する共通出力端子とした上記複数の容量性
    負荷に共通したインバータと、 出力端子を上記容量性負荷の他方の極を接続する個別出
    力端子とした上記容量性負荷毎のインバータと、 駆動すべき容量性負荷を選択する選択信号を発生する選
    択部と、特定周波数のクロック信号を発生するクロック
    信号発生部と、 上記クロック信号に基づき互いに逆相となる第１駆動信
    号および第２駆動信号を発生し、上記第1駆動信号を上
    記共通インバータに出力してこれを駆動し、上記選択信
    号に基づき上記複数の容量性負荷の内、駆動すべき容量
    性負荷に対応するインバータに上記第2駆動信号を出力
    してこれを駆動するとともに、駆動させない容量性負荷
    に対応するインバータに停止信号を出力してその個別出
    力端子をハイインピーダンス状態とする駆動信号発生部
    とを備え、 上記共通出力端子に上記特定周波数の共通駆動電圧を発
    生し、 駆動すべき容量性負荷に対応する個別出力端子に上記共
    通駆動電圧と逆相となる駆動電圧を発生し、 駆動させない容量性負荷に対応する個別出力端子をハイ
    インピーダンス状態として上記複数の容量性負荷を選択
    的に駆動し、 上記選択部は上記クロック信号に基づき上記容量性負荷
    の両極間の電位差がなくなるタイミングに同期した上記
    選択信号を発生させる同期部を有し、 上記容量性負荷の両極間の電位差がなくなるタイミング
    に同期して駆動を停止させる容量性負荷に対応する個別
    出力端子をハイインピーダンス状態とすることを特徴と
    する容量性負荷の駆動回路。
  3. 【請求項３】 上記選択信号は上記クロック信号に同期
    して上記容量性負荷のそれぞれに対応すべく複数発生さ
    れ、上記駆動信号発生部は上記クロック信号に同期して
    上記第１駆動信号および第２駆動信号を発生し、上記選
    択信号の発生している間当該選択信号に対応する容量性
    負荷に対応する上記インバータに上記第２駆動信号を出
    力し、上記選択信号が途絶えたときに上記第2駆動信号
    に代わり上記停止信号を出力するものであることを特徴
    とする請求項２に記載の容量性負荷の駆動回路。
  4. 【請求項４】 上記容量性負荷はＥＬ素子であることを
    特徴とする請求項１乃至３のいずれかに記載の容量性負
    荷の駆動回路。
JP2000173993A 2000-06-09 2000-06-09 容量性負荷の駆動回路 Expired - Fee Related JP3632188B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000173993A JP3632188B2 (ja) 2000-06-09 2000-06-09 容量性負荷の駆動回路
KR10-2001-0031935A KR100404030B1 (ko) 2000-06-09 2001-06-08 용량성 부하의 구동 회로
US09/878,102 US6380690B1 (en) 2000-06-09 2001-06-08 Capacitive load drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000173993A JP3632188B2 (ja) 2000-06-09 2000-06-09 容量性負荷の駆動回路

Publications (2)

Publication Number Publication Date
JP2001358566A true JP2001358566A (ja) 2001-12-26
JP3632188B2 JP3632188B2 (ja) 2005-03-23

Family

ID=18676119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000173993A Expired - Fee Related JP3632188B2 (ja) 2000-06-09 2000-06-09 容量性負荷の駆動回路

Country Status (3)

Country Link
US (1) US6380690B1 (ja)
JP (1) JP3632188B2 (ja)
KR (1) KR100404030B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049756B2 (en) * 2002-01-28 2006-05-23 Sharp Kabushiki Kaisha Capacitive load driving circuit, capacitive load driving method, and apparatus using the same
JP4299497B2 (ja) * 2002-05-16 2009-07-22 日立プラズマディスプレイ株式会社 駆動回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859911A (en) * 1987-02-13 1989-08-22 International Business Machines Corporation Power supply for electroluminescent panel
NL8800015A (nl) * 1988-01-06 1989-08-01 Philips Nv Elektrische inrichting voor het ontsteken en voeden van een gasontladingslamp.
US5144203A (en) * 1989-04-26 1992-09-01 Nec Corporation Circuit for driving an electric field luminous lamp

Also Published As

Publication number Publication date
US20020047563A1 (en) 2002-04-25
KR100404030B1 (ko) 2003-11-03
US6380690B1 (en) 2002-04-30
KR20010111035A (ko) 2001-12-15
JP3632188B2 (ja) 2005-03-23

Similar Documents

Publication Publication Date Title
KR100524985B1 (ko) 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법
US8923472B2 (en) Flip flop, shift register, driver circuit, and display device
EP0766221A1 (en) Driving circuit for light emitting element using a switched capacitor circuit
JPH09179525A (ja) 容量性発光素子の駆動方法及び駆動装置
US6816000B2 (en) Booster circuit
JPH0856139A (ja) クロック生成装置
JP2001292563A (ja) チャージポンプ回路
US8068102B2 (en) Drive voltage supply circuit
JP4376385B2 (ja) 発光素子駆動回路
JP7134255B2 (ja) チャージポンプ回路及び半導体装置
JP3632188B2 (ja) 容量性負荷の駆動回路
JP3422928B2 (ja) チャージポンプ式駆動回路
JP2004064963A (ja) 昇圧回路
JP3601901B2 (ja) 昇圧回路
JP3430155B2 (ja) 電源昇圧回路
TW201110098A (en) Gate driver and operating method thereof
JPH02137254A (ja) 基板電位検知回路
KR100386864B1 (ko) 승압 회로
JP3067719B2 (ja) 低消費電力出力回路
JPH0621540A (ja) 発光素子駆動回路
US5646463A (en) Synchronization control for interrelated DC voltage/battery polarity switching circuits
JP2004040487A (ja) クロック発振回路
US20240106434A1 (en) Output buffer circuit, charge pump device, display drive device, and display device
JP5169348B2 (ja) 駆動装置
JP4865367B2 (ja) 半導体集積回路、表示装置、及び電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041210

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees