JP3632085B2 - 計測装置 - Google Patents
計測装置 Download PDFInfo
- Publication number
- JP3632085B2 JP3632085B2 JP2002028297A JP2002028297A JP3632085B2 JP 3632085 B2 JP3632085 B2 JP 3632085B2 JP 2002028297 A JP2002028297 A JP 2002028297A JP 2002028297 A JP2002028297 A JP 2002028297A JP 3632085 B2 JP3632085 B2 JP 3632085B2
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- synchronization
- time
- registration
- interrupt signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing Or Calibration Of Command Recording Devices (AREA)
Description
【発明の属する技術分野】
本発明は、時分割方式の計算機上で、複数の物理量を高い時刻同期精度で計測することが要求される自然科学の測定分野、特に、自然電磁現象の相関計測、記録及び解析に好適な計測装置、方法並びにコンピュータによって実行される計測プログラムに関するものである。
【0002】
【従来の技術】
現在、時分割多元処理環境(マルチタスクOS)で動作する中央処理装置(CPU)を有する計算機を用いることによって、計測とともに通信やデータ処理のような複数の有用な処理が正に同時に処理できるようになっている。その結果、遠隔地からの測定や観測が可能となっている。これら複数の有用な処理は、一般に、専用機又は汎用コンピュータと収録用部品との組合せによって実現される。
【0003】
マルチタスクOSにおいては、CPUは、通信や媒体への記録のように、計測以外の処理(タスク)も行う必要がある。通常のマルチタスクOSの場合、記録媒体への大量のデータの書込みのような高負荷の処理を行っている際には、タスクの切替に数百秒から数秒を要する。このために、CPUが直接同期信号の入力を見張るような処理(ポーリング処理)を行うと、正秒信号を見逃すおそれがあり、十分な時刻精度を維持することができない。
【0004】
マルチタスクOSで時刻同期を確実に行うためには、同期時刻信号を割込み信号線に結線し、(ポーリングではなく)割込みによって引き起こされる特別なタスク(割込みタスク)によって同期処理を行う。割込みタスクの反応時間は、高負荷時でも200マイクロ秒程度である。200マイクロ秒程度の時刻精度は、パーソナルコンピュータのような一般的な装置を用いた廉価なシステムで達成することができる。
【0005】
マルチタスクOSにおいて、時刻精度が保証されるのは、時刻同期信号によって引き起こされた割込みハンドラの内部のみであり、通常の場合、割込みハンドラは、1本の信号線に対して一つしか存在することができない。このために、地磁気撹乱に伴うオーロラ現象や電磁スペクトルのように地球全体の観測点における数十秒程度の絶対精度が要求される種々の相関的な計測を行う場合のように、マルチタスクOS上で時刻同期した複数の計測を行うためには、従来、機器が追加される度にその機器に対応するコードをハンドラの内部に追加する第1の方法、又は別の計算機を用いて同期信号を共有する第2の方法が採用されている。
【0006】
第1の方法の場合、図1aに示すように、同期信号源からの時刻同期信号の発生に起因して割込み処理を開始し(ステップS1)、図示しない装置A及び装置Bを順次起動し(ステップS2,S3)、その後、割込み処理を終了する。それに対して、第2の方法の場合、同期信号源からの時刻同期信号の発生に起因して、図示しない装置A及び装置Bに対する割込み処理をそれぞれ開始し(ステップS11a,S11b)、図示しない装置A及び装置Bをそれぞれ起動し(ステップS12a,S12b)、その後、割込み処理をそれぞれ終了する。
【0007】
【発明が解決しようとする課題】
しかしながら、第1の方法の場合、時刻に対して複数の機器の同期をとっており、規準時刻信号に対して、保証時間内に応答できる処理単位は通常一つである。このように単一の処理系を用いる場合には、通常、機器が追加される度にハンドラの改良が必要となり、拡張性に乏しいという不都合がある。また、第2の方法の場合、機器に応じて同期処理部を作成し、同期信号を共有しているため、計測項目ごとにコンピュータが必要となり、設置コストが嵩むという不都合がある。
【0008】
本発明の目的は、機器が追加される度にハンドラの改良を必要とすることなく、数十ミリ秒程度の絶対精度が要求される種々の相関的な計測を行うことができる、拡張性が高い廉価な計測装置及び方法並びにコンピュータによって実行される計測プログラムを提供することである。
【0009】
【課題を解決するための手段】
本発明による計測装置は、
複数の計測手段と、登録手段と、同期信号を発生する単一の同期手段と、実行制御手段とを具え、これら計測手段、登録手段、同期手段及び実行制御手段がバスによって相互接続された計測装置において、
前記計測手段がそれぞれ割込み信号を有し、前記同期手段が時刻同期割込み信号を有し、前記登録手段が、前記計測手段のそれぞれの初期化の終了後、同期直後に前記計測手段に対して実行すべき命令を、予め設定された形式で予め設定されたメモリ領域にパケットとして登録し、
前記同期手段の前記時刻同期割込み信号が起動すると、予約された前記登録手段のメモリ領域を参照し、パケットを順番に実行し、前記計測手段の動作を開始し、
前記計測手段による計測が終了すると、前記計測手段がそれぞれ、前記割込み信号を発生し、前記計測手段のデータが格納され、次の同期開始に必要なパケットを前記登録手段に再び格納することを特徴とする。
【0010】
本発明によれば、登録手段が、計測手段のそれぞれの初期化の終了後、同期直後に計測手段に対して実行すべき命令を、予め設定された形式で予め設定されたメモリ領域にパケットとして登録し、同期手段の時刻同期割込み信号が起動すると、予約された登録手段のメモリ領域を参照し、パケットを順番に実行し、計測手段の動作を開始し、計測手段による計測が終了すると、計測手段がそれぞれ、割込み信号を発生し、計測手段のデータが格納され、次の同期開始に必要なパケットを登録手段に再び格納する。これによって、単一の同期信号で複数の計測の同期をとることができるので、数十ミリ秒程度の絶対精度が要求される種々の相関的な計測を、機器が追加される度にハンドラの改良を必要とすることなく、高い拡張性かつ廉価に行うことができる。
【0011】
【発明の実施の形態】
本発明による計測装置、方法並びにコンピュータによって実行される計測プログラムの実施の形態を、図面を参照して詳細に説明する。
図2は、本発明による計測装置の実施の形態を示すブロック図であり、図3は、図2に示す実施の形態における動作アルゴリズムを示す図である。
【0012】
本実施の形態における計測装置は、SYNCDACをパーソナルコンピュータに実装したものであり、CPU1と、計測用のADボード2及びDSPボード3と、クロック4と、メモリ5と、これらCPU1、ADボード2、DSPボード3、クロック4及びメモリ5の間を結ぶバス6と、バスコントローラ7とを具える。
【0013】
CPU1は、時分割多次元処理環境(マルチタスクOS)で動作する。ADボード2及びDSPボード3はそれぞれ割込み信号を有し、クロック4は、時刻同期割込み信号を有する。メモリ5は、ADボード2及びDSPボード3のそれぞれの初期化の終了後、同期直後にADボード2及びDSPボード3に対して実行すべき命令を、予め設定された形式で予め設定された領域に登録し、これによって、時刻同期処理に対して汎用性を持たせることができる。なお、本実施の形態では、実行すべき命令を、ポートアドレス及びそのポートに対する命令の列とする。
【0014】
本実施の形態の動作を説明する。
クロック4に対応する割込みハンドラが時刻同期割込み信号によって起動すると、そのハンドラの中では、予め予約されたメモリ領域を参照し、パケットを順番に実行する。これによって、ADボード2及びDSPボード3が動作を開始する。この際のADボード2の実行開始時刻とDSPボード3の実行開始時刻との間のずれは、最大でも数百ナノ秒のオーダである。
【0015】
ADボード2及びDSPボード3による計測が終了すると、ADボード2及びDSPボード3はそれぞれ、割込み信号を発生するために各々のハンドラが起動する。そのハンドラの中では、ADボード2及びDSPボード3のデータを、図示しない必要なメモリに格納し、次の同期開始に必要なパケットをメモリ5に再び登録する。
【0016】
これらの動作を繰り返すことによって、ADボード2及びDSPボード3は、単一の同期割込み信号によって、数百マイクロ秒のオーダの同期精度で同期をとることができる。
【0017】
本発明の一般的な動作を、図4のフローチャートを用いて説明する。
ステップS101において割込み処理が開始されると、計測機器の起動要求を、命令が予め設定されたメモリの領域で探索する(ステップS102)。
【0018】
その後、ステップS103において、起動要求を行っている機器が存在するか否かを判断する。起動要求を行っている機器が存在する場合には、要求元となる機器を判別し(ステップS104)、その機器を起動した(ステップS105)後、ステップS102に戻る。それに対して、起動要求を行っている機器が存在しない場合には、割込み処理を終了する。
【0019】
本発明は、上記実施の形態に限定されるものではなく、幾多の変更及び変形が可能である。
例えば、複数の計測装置については、上記実施の形態以外の任意の種類の物理量に関するものを使用することができ、任意の個数を用いることができる。
【0020】
上記実施の形態では、計測とともに記録を行う場合について説明したが、計測のみを行うこともでき、計測及び記録とともに解析を組み合わせることもできる。また、計測装置によって実行すべき命令を一度登録すると命令の登録が消去されないようにした場合には、上記パケットの再登録は必須でない。
【図面の簡単な説明】
【図1】従来の計測方法のフローチャートである。
【図2】本発明による計測装置の実施の形態を示すブロック図である。
【図3】図2に示す実施の形態における動作アルゴリズムを示す図である。
【図4】図2に示す実施の形態における割込み処理のフローチャートである。
【符号の説明】
1 CPU
2 ADボード
3 DSPボード
4 クロック
5 メモリ
6 バス
7 バスコントローラ
Claims (1)
- 複数の計測手段と、登録手段と、同期信号を発生する単一の同期手段と、実行制御手段とを具え、これら計測手段、登録手段、同期手段及び実行制御手段がバスによって相互接続された計測装置において、
前記計測手段がそれぞれ割込み信号を有し、前記同期手段が時刻同期割込み信号を有し、前記登録手段が、前記計測手段のそれぞれの初期化の終了後、同期直後に前記計測手段に対して実行すべき命令を、予め設定された形式で予め設定されたメモリ領域にパケットとして登録し、
前記同期手段の前記時刻同期割込み信号が起動すると、予約された前記登録手段のメモリ領域を参照し、パケットを順番に実行し、前記計測手段の動作を開始し、
前記計測手段による計測が終了すると、前記計測手段がそれぞれ、前記割込み信号を発生し、前記計測手段のデータが格納され、次の同期開始に必要なパケットを前記登録手段に再び格納することを特徴とする計測装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002028297A JP3632085B2 (ja) | 2002-02-05 | 2002-02-05 | 計測装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002028297A JP3632085B2 (ja) | 2002-02-05 | 2002-02-05 | 計測装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003227739A JP2003227739A (ja) | 2003-08-15 |
JP3632085B2 true JP3632085B2 (ja) | 2005-03-23 |
Family
ID=27749557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002028297A Expired - Lifetime JP3632085B2 (ja) | 2002-02-05 | 2002-02-05 | 計測装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3632085B2 (ja) |
-
2002
- 2002-02-05 JP JP2002028297A patent/JP3632085B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003227739A (ja) | 2003-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6789182B1 (en) | System and method for logging computer event data and physical components of a complex distributed system | |
US6718294B1 (en) | System and method for synchronized control of system simulators with multiple processor cores | |
US6014512A (en) | Method and apparatus for simulation of a multi-processor circuit | |
US7669002B1 (en) | System and method for providing an application with memory access methods | |
JP4901813B2 (ja) | マルチコントローラシステム | |
JP2016110460A (ja) | プログラマブルコントローラ、プログラマブルコントローラの制御方法およびプログラム | |
US20010027387A1 (en) | Debugging supporting apparatus, debugging supporting method and recording medium readable by computer with its programs recorded thereon | |
JP4971679B2 (ja) | プロセッサシステム及びプロセッサシステムの性能測定方法 | |
KR101704751B1 (ko) | 모듈 간의 타이밍 정보를 이용하는 멀티코어 시스템의 시뮬레이터, 및 그 시뮬레이션 방법 | |
JP3632085B2 (ja) | 計測装置 | |
JPH02285215A (ja) | 測定システムの制御方法及び装置 | |
JPH04350737A (ja) | マイクロコンピュータ | |
JP2007188171A (ja) | メモリコントローラ | |
JPH11265297A (ja) | 分散シミュレータシステム | |
JP4497317B2 (ja) | 制御装置の時計同期 | |
KR20070092559A (ko) | 가상 머신에서 스레드 스케줄링을 수행하는 장치 및 그방법 | |
JP2003006173A (ja) | 情報処理装置 | |
JP4349687B2 (ja) | プログラマブル・コントローラ | |
JP2011215751A (ja) | コンピュータシステム及びその余剰コアを用いた通信エミュレート方法 | |
JP2699547B2 (ja) | ユニット・システム | |
JP2731252B2 (ja) | 発電プラントシミュレーション装置およびこの装置用のシミュレーションコード生成装置 | |
JPH05274177A (ja) | リアルタイム・システム・デバッグ装置 | |
JP2023150108A (ja) | インサーキットエミュレータ装置 | |
JP2024074460A (ja) | 半導体チップ、デバッグシステム、および同期方法 | |
JPH04157556A (ja) | 識別番号付与方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040824 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041025 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3632085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |