JP2011215751A

JP2011215751A - コンピュータシステム及びその余剰コアを用いた通信エミュレート方法

Info

Publication number: JP2011215751A
Application number: JP2010081690A
Authority: JP
Inventors: Haruyasu Hayasaka; 晴康早坂
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2010-03-31
Filing date: 2010-03-31
Publication date: 2011-10-27
Anticipated expiration: 2030-03-31
Also published as: JP5459549B2

Abstract

【課題】システムの性能の向上ができ、安価に提供することができるコンピュータシステムを提供する。
【解決手段】コンピュータシステムは、複数のプロセッサコア、主記憶装置、通信インターフェース、ＯＳ、及びＢＩＯＳを有する。ＢＩＯＳの中に、通信インターフェースをエミュレートする通信エミュレート手段を有する。通信エミュレート手段は、複数のＣＰＵコアの内のユーザが使用しないプロセッサコアをＯＳの支配下に置かずにＢＩＯＳが自由に使用できる専用コアとして使用すると共に、主記憶装置の一部を通信インターフェースの代わりの通信領域として使用することにより、通信インターフェースをエミュレートする。
【選択図】図１

Description

本発明は、コンピュータシステム及びその余剰コアを用いた通信エミュレート方法に係り、とくに複数のプロセッサコアを有するサーバ装置等のコンピュータシステムにおける余剰コアによるシステム性能改善方法に関する。

近年のコンピュータシステムでは、ＯＳ（Operation System）は、ＢＩＯＳ（Basic Input/Output System）によって作られたＡＣＰＩ（Advanced Configuration and Power Interlace）情報によって、中央処理装置（ＣＰＵ：Central Processing Unit）、主記憶装置等の使用できるハードウエア（ＨＷ）装置を指定する。

例えば、図４のように複数のＣＰＵコア（プロセッサコア）１０と、主記憶装置２００と、ＡＣＰＩデータ２１が作られるＢＩＯＳ２０と、通信ドライバ３１を有するＯＳ３０とのほか、ＨＷ装置の管理を行うＢＭＣ（Baseboard Management Controller）装置１２０と、ＯＳ２０とＢＭＣ装置１２０との間を通信可能に接続するＢＭＣ通信インターフェース１１０とが搭載されたコンピュータシステムの場合、ＯＳ３０は、ＢＩＯＳ２０によって作られるＡＣＰＩデータ２１によって、ＣＰＵコア１０、主記憶装置２００やＢＭＣ通信インターフェース１１０などのＨＷ装置を設定する（図中の点線で囲んだ部分は、ＯＳ３０の支配下にあるＨＷ装置を示す）。

ここで、ＯＳとＢＭＣの接続を簡単に纏めると、図５（ａ）のようになる。図５（ａ）の例では、ＯＳが持つＢＭＣ通信手段１００と、ＢＭＣ通信インターフェース１１０と、ＢＭＣ１２０と、ＢＭＣ１２０を制御するファームウエア１２１と、ＣＰＵコア、主記憶装置などのＨＷ（ハードウエア）装置１３０とから構成される。

このような構成を有する関連技術のコンピュータシステムにおいて、ＯＳがＨＷ情報を取得するためのＩＰＭＩ（Intelligent Platform Management Interface）通信は、つぎのように動作する。

まず、ＯＳがＢＭＣ通信手段１００を使い、データをＢＭＣ通信インターフェース１１０に書き込む。ＢＭＣ通信手段１００は、ＩＰＭＩドライバ、ＢＭＣ通信インターフェース１１０には、ＫＣＳ（Keyboard Controller Style）インターフェースやＢＴ（one-Block Transfer）インターフェースなどが用いられる。

ＢＭＣ通信インターフェース１１０にデータが書き込まれると、ＢＭＣ装置１２０に割込みが発生、またはＢＭＣ装置１２０が通信インターフェースのステータスを監視して通信を始める。

通信データを受け取ったＢＭＣ装置１２０のファームウエア１２１は、ＢＭＣ通信インターフェース１１０のデータを読み取り、ＨＷ装置１３０からＨＷ情報を取得する。そして、ファームウエア１２１は、ＢＭＣ通信インターフェース１１０にＨＷ情報を書き込む。ＢＭＣ通信手段１００は、ＢＭＣ通信インターフェース１１０にＨＷ情報が書き込まれると、ＢＭＣ通信インターフェース１１０の受信データを受け取り、ＩＰＭＩ通信が終了する。

ＢＭＣ通信手段１００がデータ受信手段としてＢＭＣ通信インターフェース１１０を監視する方法を取っていた場合、ＯＳはその間待たされることとなる。ＢＭＣ通信手段１００がデータ受信手段として割込みを使う場合、受信割込みの発生によってロスが発生する。またサーバ管理ソフトウエア等のＩＰＭＩ通信データを表示するというユーザアプリケーションの処理は、一連の通信の間待たされることとなる。

そこで、このような場合のシステム改善の一例が特許文献１に記載されている。図５（ｂ）で示す関連技術のコンピュータシステムには、ＢＭＣ１２０内にキャッシュメモリ１２２と、ＢＭＣ制御用のファームウエア１２１とが設けられる。

このような構成を有するコンピュータシステムでは、ＨＷ装置１３０のデータを、ＢＭＣ制御用のファームウエア１２１が、同じくＢＭＣ１２０内に設けたキャッシュメモリ１２２にＨＷ情報を溜め込み、ＢＭＣ通信手段１００から通信に対し、速いレスポンスで応答する。

特開２００９−２５１８９４号公報

図５（ａ）に示す関連技術では、ＯＳの標準ドライバによる通信、例えばＢＭＣとのＩＰＭＩのような通信は、低速なインターフェースとＢＭＣファームウエア処理のため、時間が掛かり、システム全体の性能に影響する場合がある。

図５（ｂ）に示す関連技術では、ＢＭＣ１２０内にキャッシュメモリ１２２を追加、またはキャッシュ領域を確保しなければならない。これに伴い、システム全体がより高価になる等の課題がある。

本発明の目的は、上記の課題を解決し、システムの性能の向上ができ、安価に提供することができるコンピュータシステムを提供することにある。

上記目的を達成するため、本発明に係るコンピュータシステムは、複数のプロセッサコア、主記憶装置、通信インターフェース、ＯＳ、及びＢＩＯＳを有し、前記ＢＩＯＳの中に、前記通信インターフェースをエミュレートする通信エミュレート手段を有し、前記通信エミュレート手段は、前記複数のＣＰＵコアの内のユーザが使用しないプロセッサコアを前記ＯＳの支配下に置かずに前記ＢＩＯＳが自由に使用できる専用コアとして使用すると共に、前記主記憶装置の一部を前記通信インターフェースの代わりの通信領域として使用することにより、前記通信インターフェースをエミュレートすることを特徴とする。

また、本発明に係るコンピュータシステムの余剰コアを用いた通信エミュレート方法は、複数のプロセッサコア、主記憶装置、通信インターフェース、ＯＳ、及びＢＩＯＳを有するコンピュータシステムにおいて、前記ＢＩＯＳの中に、前記通信インターフェースをエミュレートする通信エミュレート手段を有し、前記通信エミュレート手段が、前記複数のＣＰＵコアの内のユーザが使用しないプロセッサコアを前記ＯＳの支配下に置かずに前記ＢＩＯＳが自由に使用できる専用コアとして使用すると共に、前記主記憶装置の一部を前記通信インターフェースの代わりの通信領域として使用することにより、前記通信インターフェースをエミュレートすることを特徴とする。

本発明によれば、システムの性能の向上ができ、安価に提供することができるコンピュータシステムを提供することができる。

本発明の第１の実施の形態に係るコンピュータシステムの全体構成を示す概略ブロック図である。本発明の第１の実施の形態に係るコンピュータシステムのＯＳとＢＭＣとの接続に関する構成を示す概略ブロック図である。本発明の第２の実施の形態に係るコンピュータシステムのＯＳとＢＭＣとの接続に関する構成を示す概略ブロック図である。関連技術のコンピュータシステムの全体構成を示す概略ブロック図である。（ａ）及び（ｂ）は、関連技術のコンピュータシステムのＯＳとＢＭＣとの接続に関する構成を示す概略ブロック図である。

次に、本発明に係るコンピュータシステム及びその余剰コアを用いた通信エミュレート方法の実施の形態について、図面を参照して詳細に説明する。

（第１の実施の形態）
次に、本発明の第１の実施の形態の構成について、図面を参照して詳細に説明する。

図１は、本実施の形態に係るコンピュータシステムの全体構成を示す。図１に示すコンピュータシステムは、例えばサーバ装置に適用されるもので、複数のＣＰＵコア（プロセッサコア）１０と、主記憶装置２００と、ＡＣＰＩデータ２１が作られるＢＩＯＳ２０と、通信ドライバ３１を有するＯＳ３０とのほか、ＣＰＵコア１０や主記憶装置２００等のＨＷ装置の管理を行うＢＭＣ（Baseboard Management Controller）装置１２０と、ＯＳ２０とＢＭＣ装置１２０との間を通信可能に接続するＢＭＣ通信インターフェース１１０とが搭載されている。

本実施の形態では、エミュレートモジュール２２は、複数のＣＰＵコア１０の内、ユーザが使用しないＣＰＵコア（余剰ＣＰＵコア又は余剰コア）を、ＯＳ３０の支配下に置かずにＢＩＯＳ２０が自由に使用できる専用ＣＰＵコア１１として使用する（図中の点線で囲んだ部分は、ＯＳ３０の支配下にあるＨＷ装置であり、それ以外の部分はＯＳ３０の支配下にないＨＷ装置を示す）。また、主記憶装置２００の一部を、ＢＭＣ通信インターフェース１１０の代わりの通信領域２１０として使用している。

ユーザが使用しないＣＰＵコア１１は、ユーザにより指定可能となっている。例えば、コンピュータシステムが備える表示装置（非図示）の画面上に表示されるＢＩＯＳ２０のセットアップ画面（非図示）から、該当するＣＰＵコア１１の有効（使用可）／無効（使用不可）状態に関する設定値を無効状態に関する設定値に変更する等のユーザ操作により行なわれる。或いは、ＢＩＯＳ２０との間で設定データのやり取りが可能な管理ユーティリティ等の所定の管理ソフトウエア（非図示）を用いて、上記と同様の該当するＣＰＵコア１１を無効（使用不可）状態にする設定を行い、その設定データをＢＩＯＳ２０へ送りその設定値に反映させる等のユーザ操作により行われる。

ＢＩＯＳ２０の中には、ＢＭＣ通信インターフェース１１０をエミュレートする機能を持つエミュレートモジュール２２が設けられている。

これにより、ユーザによって指定されたＣＰＵコア１１をＯＳ３０に見せずに、そのＣＰＵコア１１のＣＰＵがＢＩＯＳ２０のエミュレートモジュール２２を実行させることにより、ＢＭＣ通信インターフェース１１０をエミュレートする機能を実現することが可能になっている。

図２は、図１に示すコンピュータシステムのＯＳとＢＭＣとの接続に関する要部構成を示す。

図２を参照すると、本実施の形態に係るコンピュータシステムは、ＣＰＵコア１０のＣＰＵによって実行されるＯＳ上の通信ドライバ（図１の通信ドライバ３１に対応する。）を用いたプログラム制御で動作するＢＭＣ通信手段１００と、ＯＳとＢＭＣ装置１２０との間を通信可能に接続するＢＭＣ通信インターフェース１１０と、ＣＰＵコアや主記憶装置２００等のＨＷ装置１３０の管理を行うＢＭＣ装置１２０と、ＣＰＵコアや主記憶装置２００等のＨＷ装置１３０と、主記憶装置２００と、ユーザが使用しないＣＰＵコア１１のＣＰＵによって実行されるＢＩＯＳの中に設けたエミュレートモジュール（図１のエミュレートモジュール２２に対応する。）を用いたプログラム制御で動作する通信エミュレート手段２１０とから構成されている。

主記憶装置２００の一部は、ＢＭＣ通信手段１００がＢＭＣ通信インターフェースとして使う通信エリア２０１と、通信エミュレート手段２１０がＢＭＣ１２０と通信して得たデータを置くキャッシュエリア２０２とを含んでいる。

ＢＩＯＳは、上述したようにユーザから複数のＣＰＵコアの内の一部のＣＰＵコアを使用しない指定がされると、ＡＣＰＩデータとして、そのユーザが使用しないＣＰＵコアを、ＯＳの支配下に置かずにＢＩＯＳが自由に使用できるＣＰＵコアとして設定する。これにより、ユーザが使用しないＣＰＵコアを、ＢＭＣ通信インターフェース１１０をエミュレートする通信エミュレート手段２１０で用いる専用ＣＰＵコアとする。また同じくＡＣＰＩデータとして、主記憶装置２００の一部をＢＭＣ通信インターフェース１１０の代わりの通信領域（図１の通信領域２１０に対応する。）である通信エリア２０１とキャッシュエリア２０２とを設定する。

次に、図２を参照して、本実施の形態の動作について詳細に説明する。

まず、通信エミュレート手段２１０は、ＨＷ装置１３０のデータ取得、例えばＩＰＭＩ通信のセンサーリーディングのようなその時の動作に関係しない通信を、ＢＭＣ通信インターフェース１１０を通して専用ＣＰＵコアで実行してデータをキャッシュエリア２０２に蓄えておく。

次に、ＢＭＣ通信手段１００によって、ＨＷ制御装置のデータを取得するセンサーリーディングが実行されると、ＡＣＰＩによって指定された通信エリア２０１に通信データが書き込まれる。通信エミュレート手段２１０は、通信エリア２０１を監視しており、蓄えていたキャッシュエリア２０２のデータを使って通信を完了させる。

次に、本実施の形態の効果について説明する。

本実施の形態では、通信エミュレート手段２１０が常にセンサーリーディングのデータなどを読み出し、主記憶装置２００に蓄えているため、ＢＭＣ装置１２０がＨＷ装置１３０からデータを取ってくるより早く通信を終わらせることができる。通信が早く終わるため、ドライバの動作時間を短くすることができ、受信のための割込みを使わなくて済むことから、コンピュータシステムとして性能の向上が期待できる。また、サーバ管理ソフトウエアのレスポンスを良くすることができる。

以上の効果は、次の２つに集約される。

第１の効果は、システム性能の向上ができること、サーバ管理ソフトウエアのレスポンスが良くなることにある。その理由は、ドライバによるＢＭＣ通信が早く終わるため、処理時間が短くなるためである。

第２の効果は、安価に提供できることである。その理由は、ユーザの使わないＣＰＵコア１１と主記憶装置２００の一部を使ってエミュレートモジュール２２を動作させているためである。また、ＢＩＯＳ２０以外に変更が必要ないためである。

（第２の実施の形態）
次に、本発明の第２の実施の形態の構成について図面を参照して詳細に説明する。

図３を参照すると、本実施の形態に係るコンピュータシステムは、図２に示す第１の実施の形態の構成、すなわちＢＭＣ通信手段１００、ＢＭＣ通信インターフェース１１０、ＢＭＣ装置１２０、ＨＷ装置１３０、主記憶装置２００、通信エミュレート手段２１０に加え、ＢＭＣ通信専用インターフェース３００から構成される。

本実施の形態によれば、ＢＭＣ通信インターフェースは低速なものが多いため、高速なＢＭＣ通信専用インターフェース３００を用いることによって、大量なデータ通信時のレスポンスの向上や、データを蓄える必要のないＢＭＣ通信を行うことができるようになる。

上記の各実施の形態では、ＢＩＯＳの中に通信インターフェースをエミュレートする機能を持ち、ユーザによって指定されたＣＰＵコアをＯＳに見せずに、通信をエミュレートする機能を実行している。このようにプロセッサの余剰コアによってシステム性能を向上させることができる。

なお、上記の各実施の形態は、ＢＭＣ通信を例にしているが、ＡＣＰＩ、ＳＭＢＩＯＳ（System Management BIOS）のようなＢＩＯＳが制御できる制御全般に適用できる。

また、本発明はＣＰＵコアをユーザが使用しない場合に適用できるが、製品定義として専用コアを設けるといった場合にも適用可能である。

上記の各実施の形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限定されない。

（付記１）複数のプロセッサコア、主記憶装置、通信インターフェース、ＯＳ、及びＢＩＯＳを有し、前記ＢＩＯＳの中に、前記通信インターフェースをエミュレートする通信エミュレート手段を有し、前記通信エミュレート手段は、前記複数のＣＰＵコアの内のユーザが使用しないプロセッサコアを前記ＯＳの支配下に置かずに前記ＢＩＯＳが自由に使用できる専用コアとして使用すると共に、前記主記憶装置の一部を前記通信インターフェースの代わりの通信領域として使用することにより、前記通信インターフェースをエミュレートすることを特徴とするコンピュータシステム。

（付記２）ＢＭＣを更に有し、前記通信インターフェースは、前記ＯＳと前記ＢＭＣとの通信を行うＢＭＣ通信インターフェースであり、前記主記憶装置の一部に、前記ＢＭＣ通信インターフェースとして使う通信エリアと、前記通信エミュレート手段が前記ＢＭＣと通信して得たデータを置くキャッシュエリアとを有することを特徴とする付記１に記載のコンピュータシステム。

（付記３）前記通信インターフェースは、前記ＢＭＣ通信インターフェースよりも高速なＢＭＣ通信専用インターフェースをさらに有することを特徴とする付記２に記載のコンピュータシステム。

（付記４）前記ユーザが使用しないプロセッサコアは、ユーザにより指定可能であることを特徴とする付記１から３のいずれか１項に記載のコンピュータシステム。

（付記５）前記ユーザが使用しないプロセッサコアは、予め設定された専用コアであることを特徴とする付記１から３のいずれか１項に記載のコンピュータシステム。

（付記６）複数のプロセッサコア、主記憶装置、通信インターフェース、ＯＳ、及びＢＩＯＳを有するコンピュータシステムにおいて、前記ＢＩＯＳの中に、前記通信インターフェースをエミュレートする通信エミュレート手段を有し、前記通信エミュレート手段が、前記複数のＣＰＵコアの内のユーザが使用しないプロセッサコアを前記ＯＳの支配下に置かずに前記ＢＩＯＳが自由に使用できる専用コアとして使用すると共に、前記主記憶装置の一部を前記通信インターフェースの代わりの通信領域として使用することにより、前記通信インターフェースをエミュレートすることを特徴とするコンピュータシステムの余剰コアを用いた通信エミュレート方法。

（付記７）前記コンピュータシステムは、ＢＭＣを更に有し、前記通信インターフェースは、前記ＯＳと前記ＢＭＣとの通信を行うＢＭＣ通信インターフェースであり、前記主記憶装置の一部に、前記ＢＭＣ通信インターフェースとして使う通信エリアと、前記通信エミュレート手段が前記ＢＭＣと通信して得たデータを置くキャッシュエリアとを有することを特徴とする付記６に記載のコンピュータシステムの余剰コアを用いた通信エミュレート方法。

（付記８）前記通信インターフェースは、前記ＢＭＣ通信インターフェースよりも高速なＢＭＣ通信専用インターフェースをさらに有することを特徴とする付記７に記載のコンピュータシステムの余剰コアを用いた通信エミュレート方法。

（付記９）前記ユーザが使用しないプロセッサコアは、ユーザにより指定可能であることを特徴とする付記６から８のいずれか１項に記載のコンピュータシステムの余剰コアを用いた通信エミュレート方法。

（付記１０）前記ユーザが使用しないプロセッサコアは、予め設定された専用コアであることを特徴とする付記６から８のいずれか１項に記載のコンピュータシステムの余剰コアを用いた通信エミュレート方法。

以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

以上説明したように、本発明は、複数のプロセッサコアを有するサーバ装置等のコンピュータシステムに利用可能である。

１０ＣＰＵコア
１１ユーザが使用しないＣＰＵコア
３０ＢＩＯＳ
３１ＡＣＰＩデータ
３２エミュレートモジュール
４０ＯＳ
４１通信ドライバ
１００ＢＭＣ通信手段
１１０ＢＭＣ通信インターフェース
１２０ＢＭＣ装置
１３０ＨＷ装置
２００主記憶装置
２０１通信エリア
２０２キャッシュエリア
２１０通信エミュレート手段
３００ＢＭＣ通信専用インターフェース

Claims

複数のプロセッサコア、主記憶装置、通信インターフェース、ＯＳ、及びＢＩＯＳを有し、
前記ＢＩＯＳの中に、前記通信インターフェースをエミュレートする通信エミュレート手段を有し、
前記通信エミュレート手段は、前記複数のＣＰＵコアの内のユーザが使用しないプロセッサコアを前記ＯＳの支配下に置かずに前記ＢＩＯＳが自由に使用できる専用コアとして使用すると共に、前記主記憶装置の一部を前記通信インターフェースの代わりの通信領域として使用することにより、前記通信インターフェースをエミュレートすることを特徴とするコンピュータシステム。
ＢＭＣを更に有し、
前記通信インターフェースは、前記ＯＳと前記ＢＭＣとの通信を行うＢＭＣ通信インターフェースであり、
前記主記憶装置の一部に、
前記ＢＭＣ通信インターフェースとして使う通信エリアと、
前記通信エミュレート手段が前記ＢＭＣと通信して得たデータを置くキャッシュエリアとを有することを特徴とする請求項１に記載のコンピュータシステム。
前記通信インターフェースは、前記ＢＭＣ通信インターフェースよりも高速なＢＭＣ通信専用インターフェースをさらに有することを特徴とする請求項２に記載のコンピュータシステム。
前記ユーザが使用しないプロセッサコアは、ユーザにより指定可能であることを特徴とする請求項１から３のいずれか１項に記載のコンピュータシステム。
前記ユーザが使用しないプロセッサコアは、予め設定された専用コアであることを特徴とする請求項１から３のいずれか１項に記載のコンピュータシステム。
複数のプロセッサコア、主記憶装置、通信インターフェース、ＯＳ、及びＢＩＯＳを有するコンピュータシステムにおいて、
前記ＢＩＯＳの中に、前記通信インターフェースをエミュレートする通信エミュレート手段を有し、
前記通信エミュレート手段が、前記複数のＣＰＵコアの内のユーザが使用しないプロセッサコアを前記ＯＳの支配下に置かずに前記ＢＩＯＳが自由に使用できる専用コアとして使用すると共に、前記主記憶装置の一部を前記通信インターフェースの代わりの通信領域として使用することにより、前記通信インターフェースをエミュレートすることを特徴とするコンピュータシステムの余剰コアを用いた通信エミュレート方法。
前記コンピュータシステムは、ＢＭＣを更に有し、
前記通信インターフェースは、前記ＯＳと前記ＢＭＣとの通信を行うＢＭＣ通信インターフェースであり、
前記主記憶装置の一部に、
前記ＢＭＣ通信インターフェースとして使う通信エリアと、
前記通信エミュレート手段が前記ＢＭＣと通信して得たデータを置くキャッシュエリアとを有することを特徴とする請求項６に記載のコンピュータシステムの余剰コアを用いた通信エミュレート方法。
前記通信インターフェースは、前記ＢＭＣ通信インターフェースよりも高速なＢＭＣ通信専用インターフェースをさらに有することを特徴とする請求項７に記載のコンピュータシステムの余剰コアを用いた通信エミュレート方法。
前記ユーザが使用しないプロセッサコアは、ユーザにより指定可能であることを特徴とする請求項６から８のいずれか１項に記載のコンピュータシステムの余剰コアを用いた通信エミュレート方法。
前記ユーザが使用しないプロセッサコアは、予め設定された専用コアであることを特徴とする請求項６から８のいずれか１項に記載のコンピュータシステムの余剰コアを用いた通信エミュレート方法。