JP5459549B2 - コンピュータシステム及びその余剰コアを用いた通信エミュレート方法 - Google Patents
コンピュータシステム及びその余剰コアを用いた通信エミュレート方法 Download PDFInfo
- Publication number
- JP5459549B2 JP5459549B2 JP2010081690A JP2010081690A JP5459549B2 JP 5459549 B2 JP5459549 B2 JP 5459549B2 JP 2010081690 A JP2010081690 A JP 2010081690A JP 2010081690 A JP2010081690 A JP 2010081690A JP 5459549 B2 JP5459549 B2 JP 5459549B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- bmc
- communication interface
- computer system
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
Description
次に、本発明の第1の実施の形態の構成について、図面を参照して詳細に説明する。
次に、本発明の第2の実施の形態の構成について図面を参照して詳細に説明する。
11 ユーザが使用しないCPUコア
30 BIOS
31 ACPIデータ
32 エミュレートモジュール
40 OS
41 通信ドライバ
100 BMC通信手段
110 BMC通信インターフェース
120 BMC装置
130 HW装置
200 主記憶装置
201 通信エリア
202 キャッシュエリア
210 通信エミュレート手段
300 BMC通信専用インターフェース
Claims (10)
- 複数のプロセッサコア、主記憶装置、通信インターフェース、OS、及びBIOSを有し、
前記BIOSの中に、前記通信インターフェースをエミュレートする通信エミュレート手段を有し、
前記通信エミュレート手段は、前記複数のCPUコアの内のユーザが使用しないプロセッサコアを前記OSの支配下に置かずに前記BIOSが自由に使用できる専用コアとして使用すると共に、前記主記憶装置の一部を前記通信インターフェースの代わりの通信領域として使用することにより、前記通信インターフェースをエミュレートすることを特徴とするコンピュータシステム。 - BMCを更に有し、
前記通信インターフェースは、前記OSと前記BMCとの通信を行うBMC通信インターフェースであり、
前記主記憶装置の一部に、
前記BMC通信インターフェースとして使う通信エリアと、
前記通信エミュレート手段が前記BMCと通信して得たデータを置くキャッシュエリアとを有することを特徴とする請求項1に記載のコンピュータシステム。 - 前記通信インターフェースは、前記BMC通信インターフェースよりも高速なBMC通信専用インターフェースをさらに有することを特徴とする請求項2に記載のコンピュータシステム。
- 前記ユーザが使用しないプロセッサコアは、ユーザにより指定可能であることを特徴とする請求項1から3のいずれか1項に記載のコンピュータシステム。
- 前記ユーザが使用しないプロセッサコアは、予め設定された専用コアであることを特徴とする請求項1から3のいずれか1項に記載のコンピュータシステム。
- 複数のプロセッサコア、主記憶装置、通信インターフェース、OS、及びBIOSを有するコンピュータシステムにおいて、
前記BIOSの中に、前記通信インターフェースをエミュレートする通信エミュレート手段を有し、
前記通信エミュレート手段が、前記複数のCPUコアの内のユーザが使用しないプロセッサコアを前記OSの支配下に置かずに前記BIOSが自由に使用できる専用コアとして使用すると共に、前記主記憶装置の一部を前記通信インターフェースの代わりの通信領域として使用することにより、前記通信インターフェースをエミュレートすることを特徴とするコンピュータシステムの余剰コアを用いた通信エミュレート方法。 - 前記コンピュータシステムは、BMCを更に有し、
前記通信インターフェースは、前記OSと前記BMCとの通信を行うBMC通信インターフェースであり、
前記主記憶装置の一部に、
前記BMC通信インターフェースとして使う通信エリアと、
前記通信エミュレート手段が前記BMCと通信して得たデータを置くキャッシュエリアとを有することを特徴とする請求項6に記載のコンピュータシステムの余剰コアを用いた通信エミュレート方法。 - 前記通信インターフェースは、前記BMC通信インターフェースよりも高速なBMC通信専用インターフェースをさらに有することを特徴とする請求項7に記載のコンピュータシステムの余剰コアを用いた通信エミュレート方法。
- 前記ユーザが使用しないプロセッサコアは、ユーザにより指定可能であることを特徴とする請求項6から8のいずれか1項に記載のコンピュータシステムの余剰コアを用いた通信エミュレート方法。
- 前記ユーザが使用しないプロセッサコアは、予め設定された専用コアであることを特徴とする請求項6から8のいずれか1項に記載のコンピュータシステムの余剰コアを用いた通信エミュレート方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010081690A JP5459549B2 (ja) | 2010-03-31 | 2010-03-31 | コンピュータシステム及びその余剰コアを用いた通信エミュレート方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010081690A JP5459549B2 (ja) | 2010-03-31 | 2010-03-31 | コンピュータシステム及びその余剰コアを用いた通信エミュレート方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011215751A JP2011215751A (ja) | 2011-10-27 |
JP5459549B2 true JP5459549B2 (ja) | 2014-04-02 |
Family
ID=44945428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010081690A Expired - Fee Related JP5459549B2 (ja) | 2010-03-31 | 2010-03-31 | コンピュータシステム及びその余剰コアを用いた通信エミュレート方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5459549B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6148039B2 (ja) * | 2013-03-01 | 2017-06-14 | Necプラットフォームズ株式会社 | 情報処理装置、bmc切り替え方法、bmc切り替えプログラム |
JP2016009455A (ja) * | 2014-06-26 | 2016-01-18 | Necプラットフォームズ株式会社 | システム、センサ監視装置、センサ監視方法、監視対象通知方法およびプログラム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070088988A1 (en) * | 2005-10-14 | 2007-04-19 | Dell Products L.P. | System and method for logging recoverable errors |
JP2009251894A (ja) * | 2008-04-04 | 2009-10-29 | Sony Corp | 情報処理装置、及びファームウェアによる情報管理方法 |
JP5093259B2 (ja) * | 2010-02-10 | 2012-12-12 | 日本電気株式会社 | Biosとbmcとの間の通信パス強化方法、その装置及びそのプログラム |
-
2010
- 2010-03-31 JP JP2010081690A patent/JP5459549B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011215751A (ja) | 2011-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10346156B2 (en) | Single microcontroller based management of multiple compute nodes | |
US4792896A (en) | Storage controller emulator providing transparent resource sharing in a computer system | |
JP2009187368A (ja) | Usbポートの共有制御方法 | |
JP2011100431A (ja) | 仮想マシン制御装置及び仮想マシン制御方法 | |
KR20110130435A (ko) | 메모리 세그먼테이션 및 acpi 기반 컨텍스트 전환을 사용하는 운영 시스템 로딩 | |
CN101876954B (zh) | 一种虚拟机控制系统及其工作方法 | |
US9418181B2 (en) | Simulated input/output devices | |
CN104424122A (zh) | 一种电子设备及内存划分方法 | |
WO2024103829A1 (zh) | 一种端口配置方法、组件及硬盘扩展装置 | |
US8717376B2 (en) | Method for sharing graphics card among multiple operation systems and computer system | |
EP2370897A2 (en) | Composite device emulation | |
US10705993B2 (en) | Programming and controlling compute units in an integrated circuit | |
JP5459549B2 (ja) | コンピュータシステム及びその余剰コアを用いた通信エミュレート方法 | |
US20130151885A1 (en) | Computer management apparatus, computer management system and computer system | |
JP2008282314A (ja) | シミュレータ、シミュレーション方法 | |
CN108701033A (zh) | 客户操作系统唤醒方法、装置、电子设备及可读介质 | |
US20200257545A1 (en) | Simulation device, simulation method, and computer readable medium | |
WO2012143949A2 (en) | Secure digital host controller virtualization | |
CN110008071B (zh) | 一种远程调试装置及方法 | |
CN113326118A (zh) | 基于多核处理器的虚拟化方法、系统、多核处理器和电子设备 | |
CN112306558A (zh) | 处理单元、处理器、处理系统、电子设备和处理方法 | |
CN219162633U (zh) | 计算机设备及计算机系统 | |
CN109992510B (zh) | 一种远程调试装置及方法 | |
CN111338861B (zh) | 基于rss的网卡性能测试方法、装置、设备及存储介质 | |
CN117369938A (zh) | 应用于宿主机和虚拟机之间的数据交互方法及宿主机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5459549 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |