JP6148039B2

JP6148039B2 - 情報処理装置、ｂｍｃ切り替え方法、ｂｍｃ切り替えプログラム

Info

Publication number: JP6148039B2
Application number: JP2013040981A
Authority: JP
Inventors: 齋藤　寿; 寿齋藤
Original assignee: NEC Platforms Ltd
Current assignee: NEC Platforms Ltd
Priority date: 2013-03-01
Filing date: 2013-03-01
Publication date: 2017-06-14
Anticipated expiration: 2033-03-01
Also published as: JP2014170308A

Description

本発明は、情報処理装置、ＢＭＣ切り替え方法、ＢＭＣ切り替えプログラムに関する。

近年のエンタープライズサーバやフォルトトレーラントサーバのような情報処理装置は、様々な故障の耐性が求められている。これらの情報処理装置にＢＭＣ（Base Management Controller）を複数搭載することも、故障耐性を向上させる技術のひとつである。

前述のＢＭＣを搭載した複数の情報処理を多重化した情報処理システムで、システムが稼働中に、ひとつの情報処理装置のＢＭＣの故障が発生した場合、そのＢＭＣを回復させるために情報処理システムのリセットを実行する必要がある。このリセットにより、ＢＭＣは電源制御信号を初期状態へ戻す操作を行うため、異常が無く、電源オンの状態にあった情報処理装置も一旦電源が切断される。このため情報処理システムの可用性が損なわれることになる。

この問題に対して、特許文献１には、専用の故障検出機構を用いて情報処理装置のＢＭＣの故障を検出し、他の情報処理装置のＢＭＣに電源制御を引き継がせ、故障が検出されたＢＭＣをリセットする技術が記載されている。

また、情報処置装置のハードウエアの運用管理をきめ細かく行うには、ＢＭＣと情報処理装置のＯＳ（オペレーティングシステム）との情報交換を十分に行うことが必要である。この、ＢＭＣとＯＳとの情報交換の実現には、非特許文献１に記載している仕様（ＳＭＢＩＯＳ）をＢＩＯＳに適用する方法がある。ＳＭＢＩＯＳは、ＢＩＯＳ内部のデータ構造、データの配置およびその情報のアクセス方法に関する仕様を規定している。このＳＭＢＩＯＳにより、ユーザやアプリケーションが当該情報機器に固有の情報をＢＩＯＳに格納し、またはその情報を利用することが出来る。例えば、ＯＳがＢＭＣにアクセスを行う方法などの情報を格納し、ＯＳがこの情報を読み出してＢＭＣへのアクセスの準備を行う。

更に、前述のＯＳがＢＭＣにアクセスする具体的な方法は、非特許文献２に記載しているＩＰＭＩ仕様を適用したインターフェースを用いることである。ＩＰＭＩ仕様は、情報処理装置の管理ハードウェア（例えばＢＭＣなど）にアクセスするための共通インターフェイスと、メッセージベースのプロトコルを規定している。例えば、情報処理装置のＯＳは、このIPMI Specificationにて規定されているＫＣＳ（Keyboard Controller Style）、ＳＭＩＣ（Server Management Interface Chip）、ＢＴ（Block Transfer）、ＳＳＩＦ（SMBus System Interface）の何れかのインタフェースを利用して情報処理装置内のＢＭＣとコミュニケーションすることで、情報処理装置の状態を把握したり制御したりする。

特開２０１１−０４８５３４号公報

「System Management BIOS(SMBIOS)Reference Specification」[online] 平成２５年２月１日検索インターネット＜http://www.dmtf.org/sites/Default/files/standards/documents/DSP0134v2.5Final.pdf＞「Intelligent Platform Management Interface Specification Second Generation v2.0」[online] 平成２５年２月１日検索インターネット＜http://www.intel.com/design/servers/ipmi/spec.htm＞

特許文献１には、ＢＭＣが一つだけ搭載された複数の情報処理装置を多重化し、複数の情報処理装置間を跨いで、ＢＭＣの故障を検出して、ＢＭＣを切り替える技術が記載されている。しかし、特許文献１には、一つの情報処理装置の中に、二つ以上のＢＭＣを搭載して、これらを切り替える技術は示されていない。このように、現代のほとんどのコンピュータサーバなどの情報処理装置は、一つのＢＭＣを搭載している。（これをＢＭＣ単一装置と称す。）
一方で、一つの情報処理装置に二つ以上のＢＭＣを搭載したＢＭＣ多重化装置（これをＢＭＣ多重化装置と称する）は数少ない。その為、ほとんどのＯＳは、ＢＭＣ多重化装置を想定しておらず、単にＢＭＣを複数個搭載しただけでは、ＯＳがこれらのＢＭＣを管理することは出来ない。

したがって、一つの情報処理装置内にＢＭＣが複数存在させるには、あたかも一つのＢＭＣが動作している様にＯＳに認識させる必要がある。そこで、ＢＭＣを切り替える専用のハードウエアが必要になる。しかしながら、このような専用のハードウエアは、新しい情報処理装置の開発や、情報処理システムの情報処理装置の構成が変更するなどの場合、新たな設計が必要となる。またこのような専用のハードウエアを情報処理装置に組み込むコストも、多大になるという問題がある。

この問題を解決するために、前述のようなＢＭＣを切り替える専用のハードウエアを用いない仕組みが必要であるという課題がある。

本発明の目的は、上記課題を解決する情報処理装置、ＢＭＣ切り替え方法、ＢＭＣ切り替えプログラムを提供することにある。

情報処理装置は、複数のＢＭＣと、前記複数のＢＭＣの存在およびそのアクセス方法を検出して、前記ＢＭＣが多重化されている旨の表示および前記アクセス方法を含む構成情報をメモリ上に作成するＢＩＯＳと、前記構成情報を参照して前記アクセス方法を用いて、前記複数のＢＭＣにアクセスを行うオペレーティングシステムと、を備えている。

ＢＭＣ切り替え方法は、ＢＩＯＳが、複数のＢＭＣの存在およびそのアクセス方法を検出し、前記ＢＭＣが多重化されている旨の表示および前記アクセス方法を含む構成情報をメモリ上に作成し、オペレーティングシステムが、前記構成情報を参照して前記アクセス方法を用いて、前記複数のＢＭＣにアクセスを行う。

ＢＭＣ切り替えプログラムは、ＢＩＯＳが、複数のＢＭＣの存在およびそのアクセス方法を検出し、前記ＢＭＣが多重化されている旨の表示および前記アクセス方法を含めて作成した構成情報を参照して前記アクセス方法を用いて、前記複数のＢＭＣにアクセスする処理をコンピュータに実行させる。

本発明は、切り替えを行う専用のハードウェアを準備せずに、ＢＭＣの切り替えを実現することが出来るという効果を有する。

本発明の第２の実施の形態の情報処理装置１のブロック図である。本発明の第１の実施の形態の情報処理装置１００のブロック図である。本発明の第１の実施の形態の情報処理装置１００のパワーアップ時の処理フロー図である。本発明の第１の実施の形態の情報処理装置１００のＢＭＣ切り替えり替え制御処理フロー図である。

（第１の実施の形態）
図面を参照して、本発明の第１の実施の形態について説明する。図２は本発明の第１の実施の形態の情報処理装置１００を示すブロック図である。

情報処理装置１００は、システムハードウエア１０１、プライマリＢＭＣ１０２−１、セカンダリＢＭＣ１０２−２、ＢＩＯＳ１０４、ＯＳ１０５、を含む。

システムハードウエア１０１は、情報処理装置１００が情報処理を実行するためのハードウエアである。システムハードウエア１０１は、メモリ１０６、ＣＰＵ（Central Processing Unit）、およびＩＯ（Input Output）デバイス等を含むが、ＣＰＵおよびＩＯデバイス等は一般的な装置である為、詳細の説明は省略する。メモリ１０６は、ＳＭＢＩＯＳストラクチャ１０７を含む。ＳＭＢＩＯＳストラクチャ１０７は、ＴＹＰＥ３８ストラクチャ１０８とＴＹＰＥ５０ストラクチャ１０９を含む。

プライマリＢＭＣ１０２−１とセカンダリＢＭＣ１０２−２は、システムハードウエア１０１を管理・制御するコントローラである。そして、何れか一方がマスタＢＭＣとなりシステムハードウエア１０１の管理・制御を行い、他方のＢＭＣはマスタＢＭＣの故障に備えて待機中である。プライマリＢＭＣ１０２−１とセカンダリＢＭＣ１０２−２が共に健全である場合、通常では、プライマリＢＭＣ１０２−１がマスタとなり、セカンダリＢＭＣ１０２−２が待機中となる。そして、プライマリＢＭＣ１０２−１が故障した際、セカンダリＢＭＣ１０２−２がマスタＢＭＣとなる。また、プライマリＢＭＣ１０２−１とセカンダリＢＭＣ１０２−２は、非特許文献２に記載されているＩＰＭＩ機能を有しており、ＯＳ１０５と通信することができる。

ＢＩＯＳ１０４は、システムハードウエア１０１上で動作するファームウェアである。ＢＩＯＳ１０４は、システムハードウエア１０１の初期化を実行すると共に、システムハードウエア１０１とＯＳ１０５とのインターフェースを司る。ＢＩＯＳ１０４は、非特許文献２に記載されているＳＭＢＩＯＳ仕様に規定されている構成情報（ＳＭＢＩＯＳストラクチャ１０７）をメモリ１０６に生成し、ＳＭＢＩＯＳストラクチャ１０７を介してＯＳ１０５にシステムハードウエア１０１の構成情報を知らせる。

ＢＩＯＳ１０４は、ＳＭＢＩＯＳストラクチャ１０７の生成において、ＢＭＣが1つからなるＢＭＣ単一装置である場合、ＴＹＰＥ３８ストラクチャ１０８にプライマリＢＭＣ１０２−１の情報を記述する。一方、ＢＭＣが複数有る情報処理装置１００である場合、待機中の前記ＢＭＣに対して、前述のＴＹＰＥ３８ストラクチャ１０８と同じ書式のストラクチャを、異なるＴＹＰＥ番号で作成する。この場合、例えば、新たにＴＹＰＥ５０ストラクチャ１０９を生成する。そして、ＴＹＰＥ３８ストラクチャ１０８にマスタＢＭＣであるプライマリＢＭＣ１０２−１の情報を記述し、ＴＹＰＥ５０ストラクチャ１０９に待機中のＢＭＣであるセカンダリＢＭＣ１０２−２の情報を記述する。当該ＴＹＰＥ３８ストラクチャ１０８とＴＹＰＥ５０ストラクチャ１０９には、ＯＳ１０５がプライマリＢＭＣ１０２−１とセカンダリＢＭＣ１０２−２にアクセスする手段が記述されている。

ＯＳ１０５は、システムハードウエア１０１上で動作するオペレーティングシステムである。ＯＳ１０５は、ＢＩＯＳ１０４がメモリ１０６に展開したＳＭＢＩＯＳストラクチャ１０７を介して当該情報処理装置１００のハードウェアの構成を把握する。ＯＳ１０５は、ＴＹＰＥ３８ストラクチャ１０８とＴＹＰＥ５０ストラクチャ１０９に記述されているアクセス手段を用いてプライマリＢＭＣ１０２−１とセカンダリＢＭＣ１０２−２との通信を行う。

次に情報処理装置１００の動作を説明する。図３は、本発明に係る情報処理装置１００のシステムパワーアップ時の処理フロー概略の図である。図３の情報処理装置１００のパワーアップ時の処理フローと図２を用いて説明する。

オペレータは、情報処理装置１００を起動させるために、情報処理装置１００をパワーオンさせる。例えば、オペレータが情報処理装置１００のパワーボタンを押下する（Ｓ００１）。パワーボタンの押下により、情報処理装置１００の電源が投入され、システムハードウエア１０１内のＣＰＵ上でＢＩＯＳ１０４が動き出す。ＢＩＯＳ１０４は、先ずシステムハードウエア１０１を初期化する（Ｓ００２）。その後にＢＩＯＳ１０４は、ＳＭＢＩＯＳストラクチャ１０７を生成し、システムハードウエア１０１内のメモリ１０６上に置く（Ｓ００３）。ＢＩＯＳ１０４は、予めＢＩＯＳ内に格納していたＳＭＢＩＯＳストラクチャ１０７を生成する元の情報を読み、ＢＭＣの多重化装置であるか否かを判断する（Ｓ００４）。

ＳＭＢＩＯＳストラクチャ１０７の生成において、ＢＭＣ単一装置である場合（Ｓ００４：ＮＯ）、ＢＩＯＳ１０４は、（Ｓ００７）のステップを実行する。ＳＭＢＩＯＳストラクチャ１０７の生成において、ＢＭＣ多重化装置である場合（Ｓ００４：ＹＥＳ）、ＢＩＯＳ１０４は、ＴＹＰＥ３８ストラクチャ１０８と同一フォーマットで、新たなＴＹＰＥ５０ストラクチャ１０９を生成し、システムハードウエア１０１内のメモリ１０６上に置く（Ｓ００５）。そして、ＢＩＯＳ１０４は、ＴＹＰＥ５０ストラクチャ１０９にスタンバイＢＭＣであるセカンダリＢＭＣ１０２−２の情報を記述する（Ｓ００６）。ＢＩＯＳ１０４は、ＴＹＰＥ３８ストラクチャ１０８に、単一ＢＭＣの情報を記述する（Ｓ００７）。

次に、ＢＩＯＳ１０４は、ＯＳ１０５のブートローダを起動してオペレーティングシステムをブートさせる（Ｓ００８）。ＯＳ１０５は、自身が起動したならば、システムハードウエア１０１内のメモリ１０６に置かれているＳＭＢＩＯＳストラクチャ１０７を参照する（Ｓ００９）。ＯＳ１０５は、ＳＭＢＩＯＳストラクチャ１０７にＴＹＰＥ５０ストラクチャ１０９があるか否かを判定する（Ｓ０１０）。ＴＹＰＥ５０ストラクチャ１０９が定義されていた場合（Ｓ０１０：ＹＥＳ）、ＯＳ１０５は、当該情報処理装置１００はＢＭＣ多重化装置であると判断する（Ｓ０１２）。一方、ＴＹＰＥ５０ストラクチャ１０９が定義されていなかった場合（Ｓ０１０：ＮＯ）、ＯＳ１０５は、当該情報処理装置１００はＢＭＣ単一装置であると判断する（Ｓ０１１）。ＯＳ１０５は、ＳＭＢＩＯＳストラクチャ１０７のＴＹＰＥ３８ストラクチャ１０８に記述されているアクセス方法を利用して、マスタＢＭＣであるプライマリＢＭＣ１０２−１に定期的にアクセスして、ＢＭＣの故障の監視を開始する（Ｓ０１３）。

以上が、本発明に係るシステムパワーアップ時の処理である。

図４は、本発明に係る情報処理装置１００のＢＭＣの切り替え処理フローの概略の図である。図４のＢＭＣ切り替え制御処理フローに従って切り替え制御を説明する。

先ず、情報処理装置１００が運転状態にあるとき、ＯＳ１０５が、ＳＭＢＩＯＳストラクチャ１０７に記載のアクセス方法を用いてプライマリＢＭＣ１０２−１に定期的にリードリクエストを発行する（Ｓ１０１）。稼働中であるプライマリＢＭＣ１０２−１が故障すると、システムハードウエア１０１を経由し、ＯＳ１０５からプライマリＢＭＣ１０２−１に送られるリクエストに対するリプライ（応答）がプライマリＢＭＣ１０２−１から返却されなくなる。その場合、システムハードウエア１０１は異常リプライをＯＳ１０５に返却する。ＯＳ１０５が、稼動中であるプライマリＢＭＣ１０２−１からの応答が正常であるか否かを判定する（Ｓ１０２）。ＯＳ１０５が、正常な応答であると判定した場合（Ｓ１０２：ＹＥＳ）Ｓ１０１に戻り監視を継続する。

次に稼働中であるプライマリＢＭＣ１０２−１に故障が発生した場合、プライマリＢＭＣ１０２−１からＯＳ１０５に対して異常リプライが返却される。ＯＳ１０５が、稼働中であるプライマリＢＭＣ１０２−１からの異常リプライを受信し、正常な応答ではないと判定する（Ｓ１０２：ＮＯ）。ＯＳ１０５が、稼働中であるプライマリＢＭＣ１０２−１からの異常リプライを受信し、プライマリＢＭＣ１０２−１Ｃの故障と判断する（Ｓ１０３）。
ＯＳ１０５が、稼働中であるプライマリＢＭＣ１０２−１へのアクセスを停止する（Ｓ１０４）。ＯＳ１０５が、ＳＭＢＩＯＳストラクチャ１０７に記載のアクセス方法を用いて、待機中であるセカンダリＢＭＣ１０２−２に対して、ＢＭＣの切り替え実施を指示する（Ｓ１０５）。

待機中であるセカンダリＢＭＣ１０２−２が、ＯＳ１０５からＢＭＣ切り替え実施の指示を受けて、自身をマスタＢＭＣに遷移させると共に、システムハードウエア１０１の監視・制御を開始する（Ｓ１０６）。稼動を開始したセカンダリＢＭＣ１０２−２が、ＯＳ１０５に対してＢＭＣ切り替え完了を通知する（Ｓ１０７）。ＯＳ１０５は、稼働中となったセカンダリＢＭＣ１０２−２からＢＭＣ切り替え完了通知を受けると、セカンダリＢＭＣ１０２−２へアクセス再開を通知する（Ｓ１０８）。

以上が、本発明に係るＢＭＣ切り替え制御である。

なお、ＯＳ１０５が行う、情報処理装置１００がＢＭＣ多重化装置であるか否かを判断する処理、プライマリＢＭＣ１０２−１が故障であるか否かの判定および故障と判断する処理、およびプライマリＢＭＣ１０２−１からセカンダリＢＭＣ１０２−２へ切り替えの指示をおこなう処理は、別のプログラム、ファームウエアなどで実行しても良い。

以上の様に、本発明の情報処理装置は、特別なハードウエアを設けずにプライマリＢＭＣ１０２−１からセカンダリＢＭＣ１０２−２へ切り替えることが出来るという効果がある。その理由は、ＢＩＯＳ１０４がＳＭＢＩＯＳストラクチャ１０７に、プライマリＢＭＣ１０２−１の情報を記述したＴＹＰＥ３８ストラクチャ１０８とセカンダリＢＭＣ１０２−２の情報を記述したＴＹＰＥ５０ストラクチャ１０９を作成し、ＯＳ１０５が、各々のストラクチャを読み出すことにより、ＯＳ１０５が情報処理装置１００に複数のＢＭＣが搭載されていることを認識し、プライマリＢＭＣ１０２−１とセカンダリＢＭＣ１０２−２にアクセスするからである。
（第２の実施の形態）
図面を参照して、本発明の第２の実施の形態について説明する。

図１に本発明の情報処理装置１のブロック図を示す。情報処理装置１は、ＯＳ１０５、
ＢＩＯＳ１０４、プライマリＢＭＣ１０２−１、セカンダリＢＭＣ１０２−２、ＳＭＢＩ
ＯＳストラクチャ１０７を含む。

次に動作を説明する。

ＢＩＯＳ１０４が、ＳＭＢＩＯＳストラクチャ１０７を作成する。ＯＳ１０５が、ＳＭＢＩＯＳストラクチャ１０７の情報を用いてプライマリＢＭＣ１０２−１とセカンダリＢＭＣ１０２−２にアクセスを行う。

以上、説明したように、ＯＳ１０５がプライマリＢＭＣ１０２−１とセカンダリＢＭＣ１０２−２が搭載されていることを認識して、アクセスすることが出来る。その理由は、ＢＩＯＳ１０４が、プライマリＢＭＣ１０２−１とセカンダリＢＭＣ１０２−２ＢＭＣにより多重化されている旨の表示および前記アクセス方法を含む情報を記載したＳＭＢＩＯＳストラクチャ１０７を作成するからである。

以上、実施形態（及び実施例）を参照して本顔発明を説明したが、本顔発明は上記実施形態（及び実施例）に限定されるものではない。本顔発明の構成や詳細には、本顔発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

１情報処理装置
１００情報処理装置
１０１システムハードウエア
１０２−１プライマリＢＭＣ
１０２−２セカンダリＢＭＣ
１０４ＢＩＯＳ
１０５ＯＳ
１０６メモリ
１０７ＳＭＢＩＯＳストラクチャ
１０８ＴＹＰＥ３８ストラクチャ
１０９ＴＹＰＥ５０ストラクチャ

Claims

複数のＢＭＣと、
前記複数のＢＭＣの存在およびそのアクセス方法を検出して、前記ＢＭＣが多重化されているか否かを示し前記アクセス方法を含む構成情報を、メモリ上に作成するＢＩＯＳと、
前記構成情報を参照して、前記アクセス方法を用いて前記複数のＢＭＣにアクセスを行い、前記ＢＭＣが多重化されている場合に、稼働する前記ＢＭＣの切り替えを制御する、オペレーティングシステムと、
を備えた情報処理装置。
前記ＢＩＯＳは、前記複数のＢＭＣのうち一台を稼働中、他を待機中に設定し、前記オペレーティングシステムから指示をうけて、稼働中の前記ＢＭＣを待機中に、待機中の一台の前記ＢＭＣを稼動中に状態遷移させる切り替えを実行し、
前記オペレーティングシステムは、前記アクセス方法を用いて、稼働中の前記ＢＭＣの故障を検出して、前記切り替えの実行を指示する、請求項１の情報処理装置。
前記ＢＩＯＳは、稼働中の前記ＢＭＣに対して、ＳＭＢＩＯＳ仕様に準拠したＴＹＰＥ３８のストラクチャを作成し、待機中の前記ＢＭＣに対して、前記ＴＹＰＥ３８と同じ書式のストラクチャを異なるＴＹＰＥ番号で作成して、前記構成情報に包含させる、請求項２の情報処理装置。
ＢＩＯＳが、複数のＢＭＣの存在およびそのアクセス方法を検出し、前記ＢＭＣが多重化されているか否かを示し前記アクセス方法を含む構成情報を、メモリ上に作成し、
オペレーティングシステムが、前記構成情報を参照して、前記アクセス方法を用いて前記複数のＢＭＣにアクセスを行い、前記ＢＭＣが多重化されている場合に、稼働する前記ＢＭＣの切り替えを制御する、ＢＭＣ切り替え方法。
前記ＢＩＯＳが、前記複数のＢＭＣのうち一台を稼働中、他を待機中に設定し、前記オペレーティングシステムから指示をうけて、稼働中の前記ＢＭＣを待機中に、待機中の一台の前記ＢＭＣを稼動中に状態遷移させる切り替えを実行し、
前記オペレーティングシステムが、前記アクセス方法を用いて、稼働中の前記ＢＭＣの故障を検出して、前記切り替えの実行を指示する、請求項４のＢＭＣ切り替え方法。
前記ＢＩＯＳが、稼働中の前記ＢＭＣに対して、ＳＭＢＩＯＳ仕様に準拠したＴＹＰＥ３８のストラクチャを作成し、待機中の前記ＢＭＣに対して、前記ＴＹＰＥ３８と同じ書式のストラクチャを異なるＴＹＰＥ番号で作成して、前記構成情報に包含させる、請求項５のＢＭＣ切り替え方法。
複数のＢＭＣの存在およびそのアクセス方法を検出したＢＩＯＳにより作成された、前記ＢＭＣが多重化されているか否かを示し前記アクセス方法を含む構成情報を、参照して、前記アクセス方法を用いて前記複数のＢＭＣにアクセスを行い、前記ＢＭＣが多重化されている場合に、稼働する前記ＢＭＣの切り替えを制御する処理を、コンピュータに実行させるＢＭＣ切り替えプログラム。
前記ＢＩＯＳは、前記複数のＢＭＣのうち一台を稼働中、他を待機中に設定し、前記オペレーティングシステムから指示をうけて、稼働中の前記ＢＭＣを待機中に、待機中の一台の前記ＢＭＣを稼動中に状態遷移させる切り替えを実行し、
前記ＢＭＣ切り替えプログラムは、前記コンピュータに、前記アクセス方法を用いて、稼働中の前記ＢＭＣの故障を検出して、前記切り替えを制御する処理を、実行させる、
請求項７のＢＭＣ切り替えプログラム。