JP6148039B2 - 情報処理装置、bmc切り替え方法、bmc切り替えプログラム - Google Patents

情報処理装置、bmc切り替え方法、bmc切り替えプログラム Download PDF

Info

Publication number
JP6148039B2
JP6148039B2 JP2013040981A JP2013040981A JP6148039B2 JP 6148039 B2 JP6148039 B2 JP 6148039B2 JP 2013040981 A JP2013040981 A JP 2013040981A JP 2013040981 A JP2013040981 A JP 2013040981A JP 6148039 B2 JP6148039 B2 JP 6148039B2
Authority
JP
Japan
Prior art keywords
bmc
switching
information processing
bios
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013040981A
Other languages
English (en)
Other versions
JP2014170308A (ja
Inventor
齋藤 寿
寿 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2013040981A priority Critical patent/JP6148039B2/ja
Publication of JP2014170308A publication Critical patent/JP2014170308A/ja
Application granted granted Critical
Publication of JP6148039B2 publication Critical patent/JP6148039B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Description

本発明は、情報処理装置、BMC切り替え方法、BMC切り替えプログラムに関する。
近年のエンタープライズサーバやフォルトトレーラントサーバのような情報処理装置は、様々な故障の耐性が求められている。これらの情報処理装置にBMC(Base Management Controller)を複数搭載することも、故障耐性を向上させる技術のひとつである。
前述のBMCを搭載した複数の情報処理を多重化した情報処理システムで、システムが稼働中に、ひとつの情報処理装置のBMCの故障が発生した場合、そのBMCを回復させるために情報処理システムのリセットを実行する必要がある。このリセットにより、BMCは電源制御信号を初期状態へ戻す操作を行うため、異常が無く、電源オンの状態にあった情報処理装置も一旦電源が切断される。このため情報処理システムの可用性が損なわれることになる。
この問題に対して、特許文献1には、専用の故障検出機構を用いて情報処理装置のBMCの故障を検出し、他の情報処理装置のBMCに電源制御を引き継がせ、故障が検出されたBMCをリセットする技術が記載されている。
また、情報処置装置のハードウエアの運用管理をきめ細かく行うには、BMCと情報処理装置のOS(オペレーティングシステム)との情報交換を十分に行うことが必要である。この、BMCとOSとの情報交換の実現には、非特許文献1に記載している仕様(SMBIOS)をBIOSに適用する方法がある。SMBIOSは、BIOS内部のデータ構造、データの配置およびその情報のアクセス方法に関する仕様を規定している。このSMBIOSにより、ユーザやアプリケーションが当該情報機器に固有の情報をBIOSに格納し、またはその情報を利用することが出来る。例えば、OSがBMCにアクセスを行う方法などの情報を格納し、OSがこの情報を読み出してBMCへのアクセスの準備を行う。
更に、前述のOSがBMCにアクセスする具体的な方法は、非特許文献2に記載しているIPMI仕様を適用したインターフェースを用いることである。IPMI仕様は、情報処理装置の管理ハードウェア(例えばBMCなど)にアクセスするための共通インターフェイスと、メッセージベースのプロトコルを規定している。例えば、情報処理装置のOSは、このIPMI Specificationにて規定されているKCS(Keyboard Controller Style)、SMIC(Server Management Interface Chip)、BT(Block Transfer)、SSIF(SMBus System Interface)の何れかのインタフェースを利用して情報処理装置内のBMCとコミュニケーションすることで、情報処理装置の状態を把握したり制御したりする。
特開2011−048534号公報
「System Management BIOS(SMBIOS)Reference Specification」[online] 平成25年2月1日検索インターネット<http://www.dmtf.org/sites/Default/files/standards/documents/DSP0134v2.5Final.pdf> 「Intelligent Platform Management Interface Specification Second Generation v2.0」[online] 平成25年2月1日検索インターネット<http://www.intel.com/design/servers/ipmi/spec.htm>
特許文献1には、BMCが一つだけ搭載された複数の情報処理装置を多重化し、複数の情報処理装置間を跨いで、BMCの故障を検出して、BMCを切り替える技術が記載されている。しかし、特許文献1には、一つの情報処理装置の中に、二つ以上のBMCを搭載して、これらを切り替える技術は示されていない。このように、現代のほとんどのコンピュータサーバなどの情報処理装置は、一つのBMCを搭載している。(これをBMC単一装置と称す。)
一方で、一つの情報処理装置に二つ以上のBMCを搭載したBMC多重化装置(これをBMC多重化装置と称する)は数少ない。その為、ほとんどのOSは、BMC多重化装置を想定しておらず、単にBMCを複数個搭載しただけでは、OSがこれらのBMCを管理することは出来ない。
したがって、一つの情報処理装置内にBMCが複数存在させるには、あたかも一つのBMCが動作している様にOSに認識させる必要がある。そこで、BMCを切り替える専用のハードウエアが必要になる。しかしながら、このような専用のハードウエアは、新しい情報処理装置の開発や、情報処理システムの情報処理装置の構成が変更するなどの場合、新たな設計が必要となる。またこのような専用のハードウエアを情報処理装置に組み込むコストも、多大になるという問題がある。
この問題を解決するために、前述のようなBMCを切り替える専用のハードウエアを用いない仕組みが必要であるという課題がある。
本発明の目的は、上記課題を解決する情報処理装置、BMC切り替え方法、BMC切り替えプログラムを提供することにある。
情報処理装置は、複数のBMCと、前記複数のBMCの存在およびそのアクセス方法を検出して、前記BMCが多重化されている旨の表示および前記アクセス方法を含む構成情報をメモリ上に作成するBIOSと、前記構成情報を参照して前記アクセス方法を用いて、前記複数のBMCにアクセスを行うオペレーティングシステムと、を備えている。
BMC切り替え方法は、BIOSが、複数のBMCの存在およびそのアクセス方法を検出し、前記BMCが多重化されている旨の表示および前記アクセス方法を含む構成情報をメモリ上に作成し、オペレーティングシステムが、前記構成情報を参照して前記アクセス方法を用いて、前記複数のBMCにアクセスを行う。
BMC切り替えプログラムは、BIOSが、複数のBMCの存在およびそのアクセス方法を検出し、前記BMCが多重化されている旨の表示および前記アクセス方法を含めて作成した構成情報を参照して前記アクセス方法を用いて、前記複数のBMCにアクセスする処理をコンピュータに実行させる。
本発明は、切り替えを行う専用のハードウェアを準備せずに、BMCの切り替えを実現することが出来るという効果を有する。
本発明の第2の実施の形態の情報処理装置1のブロック図である。 本発明の第1の実施の形態の情報処理装置100のブロック図である。 本発明の第1の実施の形態の情報処理装置100のパワーアップ時の処理フロー図である。 本発明の第1の実施の形態の情報処理装置100のBMC切り替えり替え制御処理フロー図である。
(第1の実施の形態)
図面を参照して、本発明の第1の実施の形態について説明する。図2は本発明の第1の実施の形態の情報処理装置100を示すブロック図である。
情報処理装置100は、システムハードウエア101、プライマリBMC102−1、セカンダリBMC102−2、BIOS104、OS105、を含む。
システムハードウエア101は、情報処理装置100が情報処理を実行するためのハードウエアである。システムハードウエア101は、メモリ106、CPU(Central Processing Unit)、およびIO(Input Output)デバイス等を含むが、CPUおよびIOデバイス等は一般的な装置である為、詳細の説明は省略する。メモリ106は、SMBIOSストラクチャ107を含む。SMBIOSストラクチャ107は、TYPE38ストラクチャ108とTYPE50ストラクチャ109を含む。
プライマリBMC102−1とセカンダリBMC102−2は、システムハードウエア101を管理・制御するコントローラである。そして、何れか一方がマスタBMCとなりシステムハードウエア101の管理・制御を行い、他方のBMCはマスタBMCの故障に備えて待機中である。プライマリBMC102−1とセカンダリBMC102−2が共に健全である場合、通常では、プライマリBMC102−1がマスタとなり、セカンダリBMC102−2が待機中となる。そして、プライマリBMC102−1が故障した際、セカンダリBMC102−2がマスタBMCとなる。また、プライマリBMC102−1とセカンダリBMC102−2は、非特許文献2に記載されているIPMI機能を有しており、OS105と通信することができる。
BIOS104は、システムハードウエア101上で動作するファームウェアである。BIOS104は、システムハードウエア101の初期化を実行すると共に、システムハードウエア101とOS105とのインターフェースを司る。BIOS104は、非特許文献2に記載されているSMBIOS仕様に規定されている構成情報(SMBIOSストラクチャ107)をメモリ106に生成し、SMBIOSストラクチャ107を介してOS105にシステムハードウエア101の構成情報を知らせる。
BIOS104は、SMBIOSストラクチャ107の生成において、BMCが1つからなるBMC単一装置である場合、TYPE38ストラクチャ108にプライマリBMC102−1の情報を記述する。一方、BMCが複数有る情報処理装置100である場合、待機中の前記BMCに対して、前述のTYPE38ストラクチャ108と同じ書式のストラクチャを、異なるTYPE番号で作成する。この場合、例えば、新たにTYPE50ストラクチャ109を生成する。そして、TYPE38ストラクチャ108にマスタBMCであるプライマリBMC102−1の情報を記述し、TYPE50ストラクチャ109に待機中のBMCであるセカンダリBMC102−2の情報を記述する。当該TYPE38ストラクチャ108とTYPE50ストラクチャ109には、OS105がプライマリBMC102−1とセカンダリBMC102−2にアクセスする手段が記述されている。
OS105は、システムハードウエア101上で動作するオペレーティングシステムである。OS105は、BIOS104がメモリ106に展開したSMBIOSストラクチャ107を介して当該情報処理装置100のハードウェアの構成を把握する。OS105は、TYPE38ストラクチャ108とTYPE50ストラクチャ109に記述されているアクセス手段を用いてプライマリBMC102−1とセカンダリBMC102−2との通信を行う。
次に情報処理装置100の動作を説明する。図3は、本発明に係る情報処理装置100のシステムパワーアップ時の処理フロー概略の図である。図3の情報処理装置100のパワーアップ時の処理フローと図2を用いて説明する。
オペレータは、情報処理装置100を起動させるために、情報処理装置100をパワーオンさせる。例えば、オペレータが情報処理装置100のパワーボタンを押下する(S001)。パワーボタンの押下により、情報処理装置100の電源が投入され、システムハードウエア101内のCPU上でBIOS104が動き出す。BIOS104は、先ずシステムハードウエア101を初期化する(S002)。その後にBIOS104は、SMBIOSストラクチャ107を生成し、システムハードウエア101内のメモリ106上に置く(S003)。BIOS104は、予めBIOS内に格納していたSMBIOSストラクチャ107を生成する元の情報を読み、BMCの多重化装置であるか否かを判断する(S004)。
SMBIOSストラクチャ107の生成において、BMC単一装置である場合(S004:NO)、BIOS104は、(S007)のステップを実行する。SMBIOSストラクチャ107の生成において、BMC多重化装置である場合(S004:YES)、BIOS104は、TYPE38ストラクチャ108と同一フォーマットで、新たなTYPE50ストラクチャ109を生成し、システムハードウエア101内のメモリ106上に置く(S005)。そして、BIOS104は、TYPE50ストラクチャ109にスタンバイBMCであるセカンダリBMC102−2の情報を記述する(S006)。BIOS104は、TYPE38ストラクチャ108に、単一BMCの情報を記述する(S007)。
次に、BIOS104は、OS105のブートローダを起動してオペレーティングシステムをブートさせる(S008)。OS105は、自身が起動したならば、システムハードウエア101内のメモリ106に置かれているSMBIOSストラクチャ107を参照する(S009)。OS105は、SMBIOSストラクチャ107にTYPE50ストラクチャ109があるか否かを判定する(S010)。TYPE50ストラクチャ109が定義されていた場合(S010:YES)、OS105は、当該情報処理装置100はBMC多重化装置であると判断する(S012)。一方、TYPE50ストラクチャ109が定義されていなかった場合(S010:NO)、OS105は、当該情報処理装置100はBMC単一装置であると判断する(S011)。OS105は、SMBIOSストラクチャ107のTYPE38ストラクチャ108に記述されているアクセス方法を利用して、マスタBMCであるプライマリBMC102−1に定期的にアクセスして、BMCの故障の監視を開始する(S013)。
以上が、本発明に係るシステムパワーアップ時の処理である。
図4は、本発明に係る情報処理装置100のBMCの切り替え処理フローの概略の図である。図4のBMC切り替え制御処理フローに従って切り替え制御を説明する。
先ず、情報処理装置100が運転状態にあるとき、OS105が、SMBIOSストラクチャ107に記載のアクセス方法を用いてプライマリBMC102−1に定期的にリードリクエストを発行する(S101)。稼働中であるプライマリBMC102−1が故障すると、システムハードウエア101を経由し、OS105からプライマリBMC102−1に送られるリクエストに対するリプライ(応答)がプライマリBMC102−1から返却されなくなる。その場合、システムハードウエア101は異常リプライをOS105に返却する。OS105が、稼動中であるプライマリBMC102−1からの応答が正常であるか否かを判定する(S102)。OS105が、正常な応答であると判定した場合(S102:YES)S101に戻り監視を継続する。
次に稼働中であるプライマリBMC102−1に故障が発生した場合、プライマリBMC102−1からOS105に対して異常リプライが返却される。OS105が、稼働中であるプライマリBMC102−1からの異常リプライを受信し、正常な応答ではないと判定する(S102:NO)。OS105が、稼働中であるプライマリBMC102−1からの異常リプライを受信し、プライマリBMC102−1Cの故障と判断する(S103)。
OS105が、稼働中であるプライマリBMC102−1へのアクセスを停止する(S104)。OS105が、SMBIOSストラクチャ107に記載のアクセス方法を用いて、待機中であるセカンダリBMC102−2に対して、BMCの切り替え実施を指示する(S105)。
待機中であるセカンダリBMC102−2が、OS105からBMC切り替え実施の指示を受けて、自身をマスタBMCに遷移させると共に、システムハードウエア101の監視・制御を開始する(S106)。稼動を開始したセカンダリBMC102−2が、OS105に対してBMC切り替え完了を通知する(S107)。OS105は、稼働中となったセカンダリBMC102−2からBMC切り替え完了通知を受けると、セカンダリBMC102−2へアクセス再開を通知する(S108)。
以上が、本発明に係るBMC切り替え制御である。
なお、OS105が行う、情報処理装置100がBMC多重化装置であるか否かを判断する処理、プライマリBMC102−1が故障であるか否かの判定および故障と判断する処理、およびプライマリBMC102−1からセカンダリBMC102−2へ切り替えの指示をおこなう処理は、別のプログラム、ファームウエアなどで実行しても良い。
以上の様に、本発明の情報処理装置は、特別なハードウエアを設けずにプライマリBMC102−1からセカンダリBMC102−2へ切り替えることが出来るという効果がある。その理由は、BIOS104がSMBIOSストラクチャ107に、プライマリBMC102−1の情報を記述したTYPE38ストラクチャ108とセカンダリBMC102−2の情報を記述したTYPE50ストラクチャ109を作成し、OS105が、各々のストラクチャを読み出すことにより、OS105が情報処理装置100に複数のBMCが搭載されていることを認識し、プライマリBMC102−1とセカンダリBMC102−2にアクセスするからである。
(第2の実施の形態)
図面を参照して、本発明の第2の実施の形態について説明する。
図1に本発明の情報処理装置1のブロック図を示す。情報処理装置1は、OS105、
BIOS104、プライマリBMC102−1、セカンダリBMC102−2、SMBI
OSストラクチャ107を含む。
次に動作を説明する。
BIOS104が、SMBIOSストラクチャ107を作成する。OS105が、SMBIOSストラクチャ107の情報を用いてプライマリBMC102−1とセカンダリBMC102−2にアクセスを行う。
以上、説明したように、OS105がプライマリBMC102−1とセカンダリBMC102−2が搭載されていることを認識して、アクセスすることが出来る。その理由は、BIOS104が、プライマリBMC102−1とセカンダリBMC102−2BMCにより多重化されている旨の表示および前記アクセス方法を含む情報を記載したSMBIOSストラクチャ107を作成するからである。
以上、実施形態(及び実施例)を参照して本顔発明を説明したが、本顔発明は上記実施形態(及び実施例)に限定されるものではない。本顔発明の構成や詳細には、本顔発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
1 情報処理装置
100 情報処理装置
101 システムハードウエア
102−1 プライマリBMC
102−2 セカンダリBMC
104 BIOS
105 OS
106 メモリ
107 SMBIOSストラクチャ
108 TYPE38ストラクチャ
109 TYPE50ストラクチャ

Claims (8)

  1. 複数のBMCと、
    前記複数のBMCの存在およびそのアクセス方法を検出して、前記BMCが多重化されているか否かを示し前記アクセス方法を含む構成情報をメモリ上に作成するBIOSと、
    前記構成情報を参照して前記アクセス方法を用いて前記複数のBMCにアクセスを行い、前記BMCが多重化されている場合に、稼働する前記BMCの切り替えを制御する、オペレーティングシステムと、
    を備えた情報処理装置。
  2. 前記BIOSは、前記複数のBMCのうち一台を稼働中、他を待機中に設定し、前記オペレーティングシステムから指示をうけて、稼働中の前記BMCを待機中に、待機中の一台の前記BMCを稼動中に状態遷移させる切り替えを実行し、
    前記オペレーティングシステムは、前記アクセス方法を用いて、稼働中の前記BMCの故障を検出して、前記切り替えの実行を指示する、請求項1の情報処理装置。
  3. 前記BIOSは、稼働中の前記BMCに対して、SMBIOS仕様に準拠したTYPE38のストラクチャを作成し、待機中の前記BMCに対して、前記TYPE38と同じ書式のストラクチャを異なるTYPE番号で作成して、前記構成情報に包含させる、請求項2の情報処理装置。
  4. BIOSが、複数のBMCの存在およびそのアクセス方法を検出し、前記BMCが多重化されているか否かを示し前記アクセス方法を含む構成情報をメモリ上に作成し、
    オペレーティングシステムが、前記構成情報を参照して前記アクセス方法を用いて前記複数のBMCにアクセスを行い、前記BMCが多重化されている場合に、稼働する前記BMCの切り替えを制御する、BMC切り替え方法。
  5. 前記BIOSが、前記複数のBMCのうち一台を稼働中、他を待機中に設定し、前記オペレーティングシステムから指示をうけて、稼働中の前記BMCを待機中に、待機中の一台の前記BMCを稼動中に状態遷移させる切り替えを実行し、
    前記オペレーティングシステムが、前記アクセス方法を用いて、稼働中の前記BMCの故障を検出して、前記切り替えの実行を指示する、請求項4のBMC切り替え方法。
  6. 前記BIOSが、稼働中の前記BMCに対して、SMBIOS仕様に準拠したTYPE38のストラクチャを作成し、待機中の前記BMCに対して、前記TYPE38と同じ書式のストラクチャを異なるTYPE番号で作成して、前記構成情報に包含させる、請求項5のBMC切り替え方法。
  7. 数のBMCの存在およびそのアクセス方法を検出したBIOSにより作成された、前記BMCが多重化されているか否かを示し前記アクセス方法を含構成情報を、参照して、前記アクセス方法を用いて前記複数のBMCにアクセスを行い、前記BMCが多重化されている場合に、稼働する前記BMCの切り替えを制御する処理をコンピュータに実行させるBMC切り替えプログラム。
  8. 前記BIOS、前記複数のBMCのうち一台を稼働中、他を待機中に設定し、前記オペレーティングシステムから指示をうけて、稼働中の前記BMCを待機中に、待機中の一台の前記BMCを稼動中に状態遷移させる切り替えを実行し、
    前記BMC切り替えプログラムは、前記コンピュータに、前記アクセス方法を用いて、稼働中の前記BMCの故障を検出して、前記切り替えを制御する処理を実行させる
    請求項7のBMC切り替えプログラム。
JP2013040981A 2013-03-01 2013-03-01 情報処理装置、bmc切り替え方法、bmc切り替えプログラム Active JP6148039B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013040981A JP6148039B2 (ja) 2013-03-01 2013-03-01 情報処理装置、bmc切り替え方法、bmc切り替えプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013040981A JP6148039B2 (ja) 2013-03-01 2013-03-01 情報処理装置、bmc切り替え方法、bmc切り替えプログラム

Publications (2)

Publication Number Publication Date
JP2014170308A JP2014170308A (ja) 2014-09-18
JP6148039B2 true JP6148039B2 (ja) 2017-06-14

Family

ID=51692678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013040981A Active JP6148039B2 (ja) 2013-03-01 2013-03-01 情報処理装置、bmc切り替え方法、bmc切り替えプログラム

Country Status (1)

Country Link
JP (1) JP6148039B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106155716A (zh) * 2015-03-30 2016-11-23 联想(北京)有限公司 Bios的配置保存方法和配置保存装置
CN109766221A (zh) * 2019-01-09 2019-05-17 郑州云海信息技术有限公司 一种bmc镜像切换方法与装置
KR102411260B1 (ko) * 2020-11-06 2022-06-21 한국전자기술연구원 러기드 환경에서 관리 모듈간 데이터 이중화 처리 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000148525A (ja) * 1998-11-18 2000-05-30 Hitachi Ltd サービスプロセッサ二重化システムの現用系負荷軽減方法
US7058703B2 (en) * 2002-03-08 2006-06-06 Intel Corporation System management controller (SMC) negotiation protocol for determining the operational mode of SMCs
JP2006178557A (ja) * 2004-12-21 2006-07-06 Nec Corp コンピュータシステム及びエラー処理方法
JP2008225567A (ja) * 2007-03-08 2008-09-25 Nec Computertechno Ltd 情報処理システム
US20090125901A1 (en) * 2007-11-13 2009-05-14 Swanson Robert C Providing virtualization of a server management controller
JP5509730B2 (ja) * 2009-08-26 2014-06-04 日本電気株式会社 フォールトトレラントコンピュータ及び電源制御方法
JP5093259B2 (ja) * 2010-02-10 2012-12-12 日本電気株式会社 Biosとbmcとの間の通信パス強化方法、その装置及びそのプログラム
US20110202685A1 (en) * 2010-02-16 2011-08-18 Narayanan Subramaniam System and Method for Communication Between an Information Handling System and Management Controller Through a Shared LOM
JP5459549B2 (ja) * 2010-03-31 2014-04-02 日本電気株式会社 コンピュータシステム及びその余剰コアを用いた通信エミュレート方法
JP2011253408A (ja) * 2010-06-03 2011-12-15 Nec Corp サーバシステム及びそのbios復旧方法
US8412816B2 (en) * 2010-12-17 2013-04-02 Dell Products L.P. Native bi-directional communication for hardware management
JP5445572B2 (ja) * 2011-12-16 2014-03-19 日本電気株式会社 コンピュータシステム、待機電力削減方法、及びプログラム
JP2013196272A (ja) * 2012-03-19 2013-09-30 Nec Corp フォールトトレラントサーバ、フォールトトレラントサーバの動作方法、及びbmc

Also Published As

Publication number Publication date
JP2014170308A (ja) 2014-09-18

Similar Documents

Publication Publication Date Title
US11895016B2 (en) Methods and apparatus to configure and manage network resources for use in network-based computing
US8856776B2 (en) Updating firmware without disrupting service
US8862928B2 (en) Techniques for achieving high availability with multi-tenant storage when a partial fault occurs or when more than two complete faults occur
US9912535B2 (en) System and method of performing high availability configuration and validation of virtual desktop infrastructure (VDI)
JP5637873B2 (ja) 計算機システムおよびpciカードのhba識別子引き継ぎ方式
US20170031620A1 (en) Node interconnection apparatus, resource control node, and server system
US20080043769A1 (en) Clustering system and system management architecture thereof
US9235484B2 (en) Cluster system
US20200034178A1 (en) Virtualization agnostic orchestration in a virtual computing system
CA2912746C (en) Management of computer systems by using a hierarchy of autonomic management elements
CN101938368A (zh) 刀片服务器系统中的虚拟机管理器和虚拟机处理方法
TW201339969A (zh) 資料中心伺服器開機管理方法及系統
JP2009265805A (ja) フェイルオーバ方法、プログラム、フェイルオーバ装置およびフェイルオーバシステム
EP4013015A1 (en) Detection and remediation of virtual environment performance issues
EP2360614B1 (en) Information processing device and hardware setting method for said information processing device
JP2009140194A (ja) 障害回復環境の設定方法
EP3739446B1 (en) Method and system for communication channels to management controller
JP6148039B2 (ja) 情報処理装置、bmc切り替え方法、bmc切り替えプログラム
JP5056504B2 (ja) 制御装置、情報処理システム、情報処理システムの制御方法および情報処理システムの制御プログラム
US9912534B2 (en) Computer system, method for starting a server computer, server computer, management station, and use
JP5531487B2 (ja) サーバシステム及びサーバシステムの管理方法
US11748176B2 (en) Event message management in hyper-converged infrastructure environment
JP2011086316A (ja) 引継方法、計算機システム及び管理サーバ
CN107423113B (zh) 一种管理虚拟设备的方法、带外管理设备及备用虚拟设备
JP6269673B2 (ja) 情報処理装置、i/oシステム、及び、i/o制御方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20140901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170518

R150 Certificate of patent or registration of utility model

Ref document number: 6148039

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150