JP3618973B2 - 半導体装置及び光検出装置の製造方法 - Google Patents
半導体装置及び光検出装置の製造方法 Download PDFInfo
- Publication number
- JP3618973B2 JP3618973B2 JP26862897A JP26862897A JP3618973B2 JP 3618973 B2 JP3618973 B2 JP 3618973B2 JP 26862897 A JP26862897 A JP 26862897A JP 26862897 A JP26862897 A JP 26862897A JP 3618973 B2 JP3618973 B2 JP 3618973B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- manufacturing
- cut
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 84
- 238000000034 method Methods 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000005520 cutting process Methods 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims 2
- 230000005855 radiation Effects 0.000 description 18
- 239000010410 layer Substances 0.000 description 15
- 238000003384 imaging method Methods 0.000 description 10
- 238000003491 array Methods 0.000 description 9
- 239000011521 glass Substances 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000005355 lead glass Substances 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Measurement Of Radiation (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Dicing (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体基板を平面的に貼り合わせて製造する大面積の半導体装置の製造方法に関し、特に、ファクシミリ、デジタル複写機、スキャナーなどに利用される１次元及び２次元の画像読み取り装置、更には、Ｘ線やγ線などの放射線を蛍光板により可視光等に変換し、この変換光を読み取る光検出装置の製造方法に関する。
【０００２】
【従来の技術】
従来、センサーアレーの光電変換半導体材料としては、非晶質シリコン（以下ａ−Ｓｉ膜と略記）が利用されており、これは、特に、大面積ガラス基板に容易に形成することが可能であること、更に、光電変換材料としてでなく、スイッチＴＦＴの半導体材料としても用いることが出来るため、光電変換素子の半導体層とスイッチＴＦＴの半導体層とを同時に形成できることなどから、センサーアレー半導体材料として広く利用されている。
【０００３】
ここで、代表的ａ−Ｓｉな膜を用いたセンサーアレーの例として、ＰＩＮ型光電変換素子と、制御部の一部として構成されるスイッチＴＦＴとして、逆スタガー型ＴＦＴを組み合わせたセンサーアレーについて説明する。
【０００４】
図１２は、このようなセンサーアレーの模式的平面図を示す。同図において、１０１はＰＩＮ型光センサー、１０２はスイッチＴＦＴ、１０３はデーターライン、１０４はゲートライン、１０５はバイアスラインである。各画素はセンサー部とスイッチＴＦＴ部より構成され、光センサーはスイッチＴＦＴに接続され、各スイッチＴＦＴはデーターライン１０３に接続されている。
【０００５】
また、図１３は、図１２に示した１画素の模式的断面図を示す。図中、１０１はＰＩＮ型光センサー部、１０２はスイッチＴＦＴ部である。２０１はガラス基板、２０２はＣｒゲート電極、２０３はＳｉＮゲート絶縁膜、２０４はｉ型ａ−Ｓｉ膜、２０５はＳｉＮチャネル保護膜、２０６はｎ＋型ａ−Ｓｉ膜、２０７はＡｌ Ｓ−Ｄ電極、２１０，２１１，２１２はそれぞれｐ型、ｉ型、ｎ型ａ−Ｓｉ膜、２０８はＣｒ電極、２０９はＩＴＯ電極、２１３はＳｉＮ層間絶縁膜、２１４は保護膜である。
【０００６】
次に、上述のセンサーアレー基板を用いた光検出装置の一例として、放射線撮像装置について概説する。装置構成を表す模式的断面図を図１４に示す。
【０００７】
図１４に示すように、放射線撮像装置は、センサーアレー３０１、及び、センサーアレーを保持し、且つ、放射線遮蔽基板としての基台３０８と、それぞれを接続する接着剤３０９と、そのセンサーアレーに感度のある変換光へ放射線を光変換するための蛍光体３０２と、そのセンサーアレーより得られた電気信号を処理するための処理回路基板３０３とＩＣ３０７と、その処理回路基板とセンサーアレーとの接続のためのフレキシブル配線３０４とから構成されており、各部品は、放射線撮像装置の外枠になるフレーム３０５により固定されている。放射線は方向３１０より入射する。この様な構造により、大面積で且つ軽量、薄型の放射線撮像装置を実現している。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の様な光検出装置は、更なる低価格化、高性能化、そして、より一層の大面積化が要求されているにも関わらず、様々な問題があり、実現されていない。以下にその問題点を述べる。
【０００９】
第１には、更なる大面積化、特に、４００ｍｍ□を超える大面積化を実現するためには、大型基板サイズに適合する大型設備、及び、各装置、搬送の自動化が必要となり、価格の上昇を引き起こす；
第２には、本来、２次元センサーアレー基板を作成する場合、基板サイズの大型化に従い歩留りの低下が加速され、価格上昇を引き起こす；
第３には、大面積化に伴い、特性の均一性が低下し、パネル内での特性分布による品質の低下となる；
等の大面積化に伴う課題があり、低価格で高品位な大面積光検出装置の実現が困難な状況である。
【００１０】
［発明の目的］
本発明の目的は、大型基板サイズに適合する製造設備があまり必要でなく、価格の上昇を引き起こさず、大面積化に伴う歩留まりの低下や、特性の均一性が低下しない、低価格で高品位な大面積光検出装置を実現することにある。
【００１１】
【課題を解決するための手段】
本発明は、半導体素子が形成される複数の基板を切り出し、該切り出した複数の基板を平面的に貼り合わせて構成する半導体装置の製造方法において、前記貼り合わせ時に隣接する基板どうしが対向する端面はフルカットにより切断し、前記対向側以外の端面はハーフカットにより不要部との間に溝切りを行なう工程と、前記各半導体基板のフルカットした端面を対向させて貼り合わせる工程と、を有することを特徴とする。
また、本発明は、半導体素子が形成される複数の基板の少なくとも１辺どうしを近接配置させて構成された半導体装置であって、少なくとも前記基板どうしが対向する側の端面が平面とされ、該各基板の他の端面の少なくともひとつは、ハーフカット部を有することを特徴とする。
【００１２】
また、光電変換素子とスイッチとから構成される画素が複数配列された複数のセンサーアレー基板と、該複数のセンサーアレー基板を貼り合わせ保持する基台とから構成される光検出装置の製造方法において、
前記センサーアレー基板の切り出し時に、前記貼り合わせた場合に隣接する前記センサーアレー基板どうしの対向側は、フルカットにより概ね垂直に切断して不要部を切り離し、前記対向側以外の端面は、ハーフカットにより不要部との間に溝切りを行うだけで該不要部を残す工程と、
前記残された不要部を持ってハンドリングする工程と、
前記不要部を折って取り外す工程と、
前記各センサーアレー基板のフルカットした側を対向させて貼り合わせる工程と、を有することを特徴とする光検出装置の製造方法を上記手段とするものである。
【００１３】
また、前記光検出装置は、４枚のセンサーアレー基板を平面的に貼り合わせて構成されたことを特徴とする光検出装置の製造方法でもある。
【００１４】
また、前記ハーフカットの溝部における基板の残り厚みは、０．２ｍｍから０．３ｍｍであることを特徴とする光検出装置の製造方法でもある。
【００１５】
また、前記センサーアレー基板上に、蛍光板を具備する工程を有することを特徴とする光検出装置の製造方法でもある。
【００１６】
すなわち、本発明は、複数のセンサーアレー基板を、基準となる基台に貼り合わせることにより、低価格、高品位な大面積化を達成するものである。
【００１７】
この時、センサーアレー基板は、所定のサイズに切断され、その切断方法は、隣接するセンサーアレー基板との対向側は、フルカットにより概ね垂直に切断し、不要部を切り離し、また、対向側以外の端面は、ハーフカットにより不要部との間に溝状の切り込みを行い、然る後に、不要部を溝部から折り、取り外し、然る後に、基台に貼り合わせることにより、高性能、低価格な光検出装置を実現するものである。
【００１８】
［作用］
本発明によれば、複数の半導体基板を切り出し、該切り出した複数の半導体基板を平面的に貼り合わせて大面積パネルを構成する半導体装置の製造方法が有利となる。
【００１９】
本発明によれば、切り出した半導体基板に、ハーフカットした不要部を残しておくことにより、不要部を持ってハンドリングすることが可能となる。このため、静電気等により基板上の素子を傷付けることなくハンドリングすることが容易にでき、例えば、スライス後の洗浄が容易に出来るなどの利点がある。
【００２０】
また、不要部はハーフカットされているため、その後、不要部を折って、取り去ることも容易にできる。
【００２１】
また、ハーフカット部の、ある程度の強度と折り易さを考慮すると、残す厚みＲは、０．２ｍｍから０．３ｍｍが最良の厚みであることが確認されている。
【００２２】
また、本発明によれば、各基板を貼り合わせた場合に、フルカット部をつなぎ合わせ部分とすることにより、センサーアレー間の隙間を最小限度に抑えることが可能となり、また、ハーフカット部は貼り合わせパネルの外周部となるため、画像上、外形寸法上、問題のない範囲に作製可能である。
【００２３】
更に、同一の大面積基板内に、基板内に複数のセンサーアレーを作成し、分割可能とすることにより、各分割パネル内のオープン・ショートといった不良確率を低減することが可能となり、その結果、貼り合わせ後の総合的な歩留りを向上させることが可能となる。
【００２４】
【実施例】
［実施例１］
第１の実施例では、４枚のセンサーアレー基板をつなぎ合わせた４００ｍｍ□を超える大面積光検出装置について説明する。
【００２５】
センサーアレー基板は、ガラス基板上に作成されたＰＩＮ型光センサー部とスイッチＴＦＴ部、データーライン、ゲートライン、バイアスラインより構成されている。光センサーはスイッチＴＦＴに接続され、スイッチＴＦＴはデーターラインに接続されている。
【００２６】
次に、本センサーアレー基板の切断方法、及び、その実装方法について述べる。本実施例では、３００ｍｍ×２５０ｍｍのガラス基板上に２１５ｍｍ□センサーアレーを作成した後の作成方法について述べる。
【００２７】
図１は、センサーアレー基板の模式的平面図である。図中、１は画素領域、２は配線引き出し部、３はフルカット部のスライスライン、４はハーフカット部のスライスライン、５は不要部である。
【００２８】
第１工程では、スライサー（Ｋ＆Ｓ製）にダイヤモンドブレード（ノリタケ製）を用いてセンサーアレー基板を切断する。
【００２９】
先ず、フルカットのスライスライン３に沿って切断し、概ね垂直となる様切断する。次に、ハーフカットのスライスライン４に沿って溝切りを行う。
【００３０】
図２（ａ）に、図１のＡ−Ａ部のフルカット部、及び、図２（ｂ）に、図１のＢ−Ｂ部のハーフカット部の模式的断面図を示す。フルカット部のテーパー幅、すなわち、上部カット幅Ｗ１ と下部カット幅Ｗ２ の差Ｗ２ −Ｗ１ は、平均１．５μｍ、標準偏差３．５μｍ程度である。この時、順テーパー方向が＋、逆テーパー方向が−である。また、ハーフカット部の溝部の残り厚みＲは、０．２ｍｍとした。
【００３１】
図３に、フルカット後のセンサーアレー基板の模式的平面図を示す。不要部５をハンドリングすることが可能であることから、スライス後の洗浄が容易に出来る利点がある。
【００３２】
その後、不要部５を折り、取り去る。この様に、ある程度の強度と折り易さを考慮すると、ハーフカット部の残りＲは、０．２ｍｍから０．３ｍｍが最良な厚みであることが確認できている。
【００３３】
第２工程では、図４に示すように、センサーアレー基板に異方性導伝フィルムを仮接続し、その後、フレキシブル配線３０４を圧着し、シリコーン樹脂で封止する。フレキシブル配線３０４を処理回路基板にはんだ接着する。
【００３４】
第３工程では、複数のセンサーアレー基板を基台に貼り合わせる。図５（ａ）に模式的平面図を示す。図中、Ａ−Ａ部の模式的断面図を図５（ｂ）に示す。同図において明らかな様に、フルカット部が、各基板のつなぎ合わせ部分になり、センサーアレー間の隙間を最小限度に抑えることが可能となる。また、ハーフカット部は、貼り合わせパネルの周辺であり、画像上、また、外形寸法上問題のない範囲に作成されている。
【００３５】
この様に、複数のセンサーアレーを貼り合わせて作成された光検出装置は、基板サイズ以上の大面積化でも従来の設備で作成可能となり、また、歩留りは、単一の４００ｍｍ□を超える基板のみで作成した歩留りに比べて、格段に改良された。即ち、センサーアレー基板を４分割したために、各パネル内の不良率が低下したことによる。その結果、低価格な光検出装置が実現可能となった。
【００３６】
［実施例２］
本実施例では、低価格なセンサーアレーとして、光電変換素子とスイッチＴＦＴとの膜構成が同一であるため、製造プロセスが簡略であるセンサーアレーを取上げ、このようなセンサーアレー基板４枚を実施例１と同様に貼り合わせた放射線撮像装置について説明する。
【００３７】
図６に本実施例の画素の平面図を示す。図中、１１はＭＩＳ型光電変換素子部、１２はスイッチＴＦＴ部である。また、図７に模式的断面図を示す。構成としては、ガラス基板２０上に、第１の電極層２３、絶縁層２４、光電変換半導体層２５、該半導体層へのキャリア注入阻止層２６、第２の電極層２８とから構成されるＭＩＳ型光電変換素子１１と、また、第１の電極層２２、絶縁層２４、半導体層２５、該半導体層へのオーミックコンタクト層２６、第２の電極層２９とから構成されるスイッチＴＦＴ１２とから構成され、同一で、かつ、簡略化された製造方法が可能な低価格のセンサーアレーである。
【００３８】
以下に、本センサーアレー基板の切断方法、及び、その実装方法について述べる。本実施例においても、３００ｍｍ×２５０ｍｍのガラス基板を用い、同一基板上に１００ｍｍ□センサーアレーを４パネル作成した後の作成方法について述べる。
【００３９】
第１工程では、エキシマレーザー（ＫｒＦ）を用いてセンサーアレー基板を切断する。センサーアレー基板の模式的平面図を図８に示す。図中、１は画素領域、２は配線引き出し部、３はフルカット部のスライスライン、４はハーフカット部のスライスライン、５は不要部である。
【００４０】
先ず、フルカットのスライスライン３に沿って切断し、概ね垂直となる様に切断する。次に、ハーフカットのスライスライン４に沿って溝切りを行う。
【００４１】
図９（ａ）、及び図９（ｂ）に、それぞれ図１のＡ−Ａ部であるフルカット部、及び、図８のＢ−Ｂ部であるハーフカット部の模式的断面図を示す。また、ハーフカット部の溝部の残り厚みＲは０．２ｍｍとした。
【００４２】
以下、実施例１と同様に不要部５をハンドリングし、洗浄等を行う。
【００４３】
その後、不要部を折り、取り去る。
【００４４】
第２工程では、センサーアレー基板に異方性導伝フィルムを仮接続し、その後、フレキシブル配線を圧着し、シリコーン樹脂で封止する。フレキシブル配線を処理回路基板にはんだ接着する。
【００４５】
第３工程では、複数のセンサーアレー基板を、実施例１と同様にして、基台に貼り合わせ、放射線入射方向側に蛍光体をエポキシ樹脂で貼り合わせる。
【００４６】
第４工程では、放射線撮像装置のフレームに実装されたセンサーアレー基板を取り付ける。図１０に模式的断面図を示す。同図において、複数のセンサーアレー３０１は基台３０８に接着剤３０９により簡便に固定されており、そのセンサーアレーに感度のある変換光へ放射線を光変換するための蛍光体３０２と、そのセンサーアレーより得られた電気信号を処理するための処理回路基板３０３と処理回路基板上等のＩＣ３０７、その処理回路基板とセンサーアレーとの接続のためのフレキシブル配線３０４とから構成されており、各部品は、放射線撮像装置の外枠になるフレーム３０５により固定されている。放射線は方向３１０より入射する。この様な構造により、軽量、薄型の放射線撮像装置を実現している。
【００４７】
また、模式的斜視図を図１１に示す。この様に、同一ガラス基板内に複数のセンサーアレーを作成し、その後、分割、貼り合わせることにより、同一基板サイズで一度に作成する方法に比べて、総合的な歩留りが上昇し、低価格化が実現可能となる。
【００４８】
【発明の効果】
以上説明した様に、本発明によれば、ハーフカットにより残しておいた不要部をハンドリングすることが出来るため、取り扱いが容易となり、静電気等によるパネル破損が低減するといった利点もある。
【００４９】
また、ハーフカットにより残しておいた不要部は、後で、ハーフカット部に沿って折り曲げて、取り除くことが容易にできる。
【００５０】
また、光電変換素子とスイッチとから構成されるセンサーアレーが形成されている基板の切断時に、フルカットとハーフカットを使い分けることにより、複数のセンサーアレー基板を、基台上に貼り合わせた場合に、フルカット部がつなぎ合わせ部分になるようにすることにより、センサーアレー間の隙間を最小限度に抑えることが可能となる。また、ハーフカット部は貼り合わせパネルの外周部となるため、画像上、外形寸法上、問題のない範囲に作製可能であり、大面積化と、パネル歩留りの上昇による低価格化が実現できる。
【００５１】
更に、同一基板内に複数のセンサーアレーを作成し、分割することにより、１パネル内のオープン・ショートといった不良確率を低減することが可能となり、その結果、総合的な歩留りを向上させることが可能となる。
【００５２】
また、本発明は、貼り合わせにより大面積基板を作製する半導体装置の全てに適用可能なことは明白であり、同様の効果を得ることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施例のセンサーアレー基板の模式的平面図である。
【図２】（ａ）は本発明の第１の実施例のＡ−Ａ部のフルカット断面図、（ｂ）は本発明の第１の実施例のＢ−Ｂ部のハーフカット断面図である。
【図３】本発明の第１の実施例の切断後センサーアレー基板の模式的平面図である。
【図４】本発明の第１の実施例の実装されたセンサーアレー基板の模式的平面図である。
【図５】本発明の第１の実施例のセンサーアレー基板の貼り合わせ後の模式的平面図（ａ）、及び模式的断面図（ｂ）である。
【図６】本発明の第２の実施例のセンサーアレー画素部の模式的平面図である。
【図７】本発明の第２の実施例のセンサーアレー画素部の模式的断面図である。
【図８】本発明の第２の実施例のセンサーアレー基板の模式的平面図である。
【図９】（ａ）は本発明の第２の実施例のＡ−Ａ部のフルカット部断面図、（ｂ）は本発明の第２の実施例のＢ−Ｂ部のハーフカット部断面図である。
【図１０】本発明の第２の実施例の放射線撮像装置の模式的断面図である。
【図１１】本発明の第２の実施例の模式的斜視図である。
【図１２】従来の光センサーアレーの模式的平面図である。
【図１３】従来の光センサーアレーの模式的断面図である。
【図１４】従来の放射線撮像装置の模式的断面図である。
【符号の説明】
１ 画素領域
２ 配線引き出し部
３ フルカットライン
４ ハーフカットライン
５ 不要部
１１ ＭＩＳ型光センサー
１２ スイッチＴＦＴ
２０ 鉛ガラス基板
２２ スイッチＴＦＴゲート電極
２３ ＭＩＳ型センサー下部電極
２４ 絶縁膜
２５ 真性半導体層
２６ ｎ＋型半導体層
２８ ＭＩＳ型光センサー上部電極
２９ スイッチＴＦＴソース・ドレイン電極
３１ 保護膜
１０１ ＰＩＮ型光センサー
１０２ スイッチＴＦＴ
１０３ データーライン
１０４ ゲートライン
１０５ バイアスライン
３０１ センサーアレー基板
３０２ 蛍光体
３０３ 処理回路基板
３０４ フレキシブル配線
３０５ フレーム
３０７ ＩＣ
３０８ 基台
３０９ 接着剤
３１０ 放射線入射方向
【発明の属する技術分野】
本発明は、複数の半導体基板を平面的に貼り合わせて製造する大面積の半導体装置の製造方法に関し、特に、ファクシミリ、デジタル複写機、スキャナーなどに利用される１次元及び２次元の画像読み取り装置、更には、Ｘ線やγ線などの放射線を蛍光板により可視光等に変換し、この変換光を読み取る光検出装置の製造方法に関する。
【０００２】
【従来の技術】
従来、センサーアレーの光電変換半導体材料としては、非晶質シリコン（以下ａ−Ｓｉ膜と略記）が利用されており、これは、特に、大面積ガラス基板に容易に形成することが可能であること、更に、光電変換材料としてでなく、スイッチＴＦＴの半導体材料としても用いることが出来るため、光電変換素子の半導体層とスイッチＴＦＴの半導体層とを同時に形成できることなどから、センサーアレー半導体材料として広く利用されている。
【０００３】
ここで、代表的ａ−Ｓｉな膜を用いたセンサーアレーの例として、ＰＩＮ型光電変換素子と、制御部の一部として構成されるスイッチＴＦＴとして、逆スタガー型ＴＦＴを組み合わせたセンサーアレーについて説明する。
【０００４】
図１２は、このようなセンサーアレーの模式的平面図を示す。同図において、１０１はＰＩＮ型光センサー、１０２はスイッチＴＦＴ、１０３はデーターライン、１０４はゲートライン、１０５はバイアスラインである。各画素はセンサー部とスイッチＴＦＴ部より構成され、光センサーはスイッチＴＦＴに接続され、各スイッチＴＦＴはデーターライン１０３に接続されている。
【０００５】
また、図１３は、図１２に示した１画素の模式的断面図を示す。図中、１０１はＰＩＮ型光センサー部、１０２はスイッチＴＦＴ部である。２０１はガラス基板、２０２はＣｒゲート電極、２０３はＳｉＮゲート絶縁膜、２０４はｉ型ａ−Ｓｉ膜、２０５はＳｉＮチャネル保護膜、２０６はｎ＋型ａ−Ｓｉ膜、２０７はＡｌ Ｓ−Ｄ電極、２１０，２１１，２１２はそれぞれｐ型、ｉ型、ｎ型ａ−Ｓｉ膜、２０８はＣｒ電極、２０９はＩＴＯ電極、２１３はＳｉＮ層間絶縁膜、２１４は保護膜である。
【０００６】
次に、上述のセンサーアレー基板を用いた光検出装置の一例として、放射線撮像装置について概説する。装置構成を表す模式的断面図を図１４に示す。
【０００７】
図１４に示すように、放射線撮像装置は、センサーアレー３０１、及び、センサーアレーを保持し、且つ、放射線遮蔽基板としての基台３０８と、それぞれを接続する接着剤３０９と、そのセンサーアレーに感度のある変換光へ放射線を光変換するための蛍光体３０２と、そのセンサーアレーより得られた電気信号を処理するための処理回路基板３０３とＩＣ３０７と、その処理回路基板とセンサーアレーとの接続のためのフレキシブル配線３０４とから構成されており、各部品は、放射線撮像装置の外枠になるフレーム３０５により固定されている。放射線は方向３１０より入射する。この様な構造により、大面積で且つ軽量、薄型の放射線撮像装置を実現している。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述の様な光検出装置は、更なる低価格化、高性能化、そして、より一層の大面積化が要求されているにも関わらず、様々な問題があり、実現されていない。以下にその問題点を述べる。
【０００９】
第１には、更なる大面積化、特に、４００ｍｍ□を超える大面積化を実現するためには、大型基板サイズに適合する大型設備、及び、各装置、搬送の自動化が必要となり、価格の上昇を引き起こす；
第２には、本来、２次元センサーアレー基板を作成する場合、基板サイズの大型化に従い歩留りの低下が加速され、価格上昇を引き起こす；
第３には、大面積化に伴い、特性の均一性が低下し、パネル内での特性分布による品質の低下となる；
等の大面積化に伴う課題があり、低価格で高品位な大面積光検出装置の実現が困難な状況である。
【００１０】
［発明の目的］
本発明の目的は、大型基板サイズに適合する製造設備があまり必要でなく、価格の上昇を引き起こさず、大面積化に伴う歩留まりの低下や、特性の均一性が低下しない、低価格で高品位な大面積光検出装置を実現することにある。
【００１１】
【課題を解決するための手段】
本発明は、半導体素子が形成される複数の基板を切り出し、該切り出した複数の基板を平面的に貼り合わせて構成する半導体装置の製造方法において、前記貼り合わせ時に隣接する基板どうしが対向する端面はフルカットにより切断し、前記対向側以外の端面はハーフカットにより不要部との間に溝切りを行なう工程と、前記各半導体基板のフルカットした端面を対向させて貼り合わせる工程と、を有することを特徴とする。
また、本発明は、半導体素子が形成される複数の基板の少なくとも１辺どうしを近接配置させて構成された半導体装置であって、少なくとも前記基板どうしが対向する側の端面が平面とされ、該各基板の他の端面の少なくともひとつは、ハーフカット部を有することを特徴とする。
【００１２】
また、光電変換素子とスイッチとから構成される画素が複数配列された複数のセンサーアレー基板と、該複数のセンサーアレー基板を貼り合わせ保持する基台とから構成される光検出装置の製造方法において、
前記センサーアレー基板の切り出し時に、前記貼り合わせた場合に隣接する前記センサーアレー基板どうしの対向側は、フルカットにより概ね垂直に切断して不要部を切り離し、前記対向側以外の端面は、ハーフカットにより不要部との間に溝切りを行うだけで該不要部を残す工程と、
前記残された不要部を持ってハンドリングする工程と、
前記不要部を折って取り外す工程と、
前記各センサーアレー基板のフルカットした側を対向させて貼り合わせる工程と、を有することを特徴とする光検出装置の製造方法を上記手段とするものである。
【００１３】
また、前記光検出装置は、４枚のセンサーアレー基板を平面的に貼り合わせて構成されたことを特徴とする光検出装置の製造方法でもある。
【００１４】
また、前記ハーフカットの溝部における基板の残り厚みは、０．２ｍｍから０．３ｍｍであることを特徴とする光検出装置の製造方法でもある。
【００１５】
また、前記センサーアレー基板上に、蛍光板を具備する工程を有することを特徴とする光検出装置の製造方法でもある。
【００１６】
すなわち、本発明は、複数のセンサーアレー基板を、基準となる基台に貼り合わせることにより、低価格、高品位な大面積化を達成するものである。
【００１７】
この時、センサーアレー基板は、所定のサイズに切断され、その切断方法は、隣接するセンサーアレー基板との対向側は、フルカットにより概ね垂直に切断し、不要部を切り離し、また、対向側以外の端面は、ハーフカットにより不要部との間に溝状の切り込みを行い、然る後に、不要部を溝部から折り、取り外し、然る後に、基台に貼り合わせることにより、高性能、低価格な光検出装置を実現するものである。
【００１８】
［作用］
本発明によれば、複数の半導体基板を切り出し、該切り出した複数の半導体基板を平面的に貼り合わせて大面積パネルを構成する半導体装置の製造方法が有利となる。
【００１９】
本発明によれば、切り出した半導体基板に、ハーフカットした不要部を残しておくことにより、不要部を持ってハンドリングすることが可能となる。このため、静電気等により基板上の素子を傷付けることなくハンドリングすることが容易にでき、例えば、スライス後の洗浄が容易に出来るなどの利点がある。
【００２０】
また、不要部はハーフカットされているため、その後、不要部を折って、取り去ることも容易にできる。
【００２１】
また、ハーフカット部の、ある程度の強度と折り易さを考慮すると、残す厚みＲは、０．２ｍｍから０．３ｍｍが最良の厚みであることが確認されている。
【００２２】
また、本発明によれば、各基板を貼り合わせた場合に、フルカット部をつなぎ合わせ部分とすることにより、センサーアレー間の隙間を最小限度に抑えることが可能となり、また、ハーフカット部は貼り合わせパネルの外周部となるため、画像上、外形寸法上、問題のない範囲に作製可能である。
【００２３】
更に、同一の大面積基板内に、基板内に複数のセンサーアレーを作成し、分割可能とすることにより、各分割パネル内のオープン・ショートといった不良確率を低減することが可能となり、その結果、貼り合わせ後の総合的な歩留りを向上させることが可能となる。
【００２４】
【実施例】
［実施例１］
第１の実施例では、４枚のセンサーアレー基板をつなぎ合わせた４００ｍｍ□を超える大面積光検出装置について説明する。
【００２５】
センサーアレー基板は、ガラス基板上に作成されたＰＩＮ型光センサー部とスイッチＴＦＴ部、データーライン、ゲートライン、バイアスラインより構成されている。光センサーはスイッチＴＦＴに接続され、スイッチＴＦＴはデーターラインに接続されている。
【００２６】
次に、本センサーアレー基板の切断方法、及び、その実装方法について述べる。本実施例では、３００ｍｍ×２５０ｍｍのガラス基板上に２１５ｍｍ□センサーアレーを作成した後の作成方法について述べる。
【００２７】
図１は、センサーアレー基板の模式的平面図である。図中、１は画素領域、２は配線引き出し部、３はフルカット部のスライスライン、４はハーフカット部のスライスライン、５は不要部である。
【００２８】
第１工程では、スライサー（Ｋ＆Ｓ製）にダイヤモンドブレード（ノリタケ製）を用いてセンサーアレー基板を切断する。
【００２９】
先ず、フルカットのスライスライン３に沿って切断し、概ね垂直となる様切断する。次に、ハーフカットのスライスライン４に沿って溝切りを行う。
【００３０】
図２（ａ）に、図１のＡ−Ａ部のフルカット部、及び、図２（ｂ）に、図１のＢ−Ｂ部のハーフカット部の模式的断面図を示す。フルカット部のテーパー幅、すなわち、上部カット幅Ｗ１ と下部カット幅Ｗ２ の差Ｗ２ −Ｗ１ は、平均１．５μｍ、標準偏差３．５μｍ程度である。この時、順テーパー方向が＋、逆テーパー方向が−である。また、ハーフカット部の溝部の残り厚みＲは、０．２ｍｍとした。
【００３１】
図３に、フルカット後のセンサーアレー基板の模式的平面図を示す。不要部５をハンドリングすることが可能であることから、スライス後の洗浄が容易に出来る利点がある。
【００３２】
その後、不要部５を折り、取り去る。この様に、ある程度の強度と折り易さを考慮すると、ハーフカット部の残りＲは、０．２ｍｍから０．３ｍｍが最良な厚みであることが確認できている。
【００３３】
第２工程では、図４に示すように、センサーアレー基板に異方性導伝フィルムを仮接続し、その後、フレキシブル配線３０４を圧着し、シリコーン樹脂で封止する。フレキシブル配線３０４を処理回路基板にはんだ接着する。
【００３４】
第３工程では、複数のセンサーアレー基板を基台に貼り合わせる。図５（ａ）に模式的平面図を示す。図中、Ａ−Ａ部の模式的断面図を図５（ｂ）に示す。同図において明らかな様に、フルカット部が、各基板のつなぎ合わせ部分になり、センサーアレー間の隙間を最小限度に抑えることが可能となる。また、ハーフカット部は、貼り合わせパネルの周辺であり、画像上、また、外形寸法上問題のない範囲に作成されている。
【００３５】
この様に、複数のセンサーアレーを貼り合わせて作成された光検出装置は、基板サイズ以上の大面積化でも従来の設備で作成可能となり、また、歩留りは、単一の４００ｍｍ□を超える基板のみで作成した歩留りに比べて、格段に改良された。即ち、センサーアレー基板を４分割したために、各パネル内の不良率が低下したことによる。その結果、低価格な光検出装置が実現可能となった。
【００３６】
［実施例２］
本実施例では、低価格なセンサーアレーとして、光電変換素子とスイッチＴＦＴとの膜構成が同一であるため、製造プロセスが簡略であるセンサーアレーを取上げ、このようなセンサーアレー基板４枚を実施例１と同様に貼り合わせた放射線撮像装置について説明する。
【００３７】
図６に本実施例の画素の平面図を示す。図中、１１はＭＩＳ型光電変換素子部、１２はスイッチＴＦＴ部である。また、図７に模式的断面図を示す。構成としては、ガラス基板２０上に、第１の電極層２３、絶縁層２４、光電変換半導体層２５、該半導体層へのキャリア注入阻止層２６、第２の電極層２８とから構成されるＭＩＳ型光電変換素子１１と、また、第１の電極層２２、絶縁層２４、半導体層２５、該半導体層へのオーミックコンタクト層２６、第２の電極層２９とから構成されるスイッチＴＦＴ１２とから構成され、同一で、かつ、簡略化された製造方法が可能な低価格のセンサーアレーである。
【００３８】
以下に、本センサーアレー基板の切断方法、及び、その実装方法について述べる。本実施例においても、３００ｍｍ×２５０ｍｍのガラス基板を用い、同一基板上に１００ｍｍ□センサーアレーを４パネル作成した後の作成方法について述べる。
【００３９】
第１工程では、エキシマレーザー（ＫｒＦ）を用いてセンサーアレー基板を切断する。センサーアレー基板の模式的平面図を図８に示す。図中、１は画素領域、２は配線引き出し部、３はフルカット部のスライスライン、４はハーフカット部のスライスライン、５は不要部である。
【００４０】
先ず、フルカットのスライスライン３に沿って切断し、概ね垂直となる様に切断する。次に、ハーフカットのスライスライン４に沿って溝切りを行う。
【００４１】
図９（ａ）、及び図９（ｂ）に、それぞれ図１のＡ−Ａ部であるフルカット部、及び、図８のＢ−Ｂ部であるハーフカット部の模式的断面図を示す。また、ハーフカット部の溝部の残り厚みＲは０．２ｍｍとした。
【００４２】
以下、実施例１と同様に不要部５をハンドリングし、洗浄等を行う。
【００４３】
その後、不要部を折り、取り去る。
【００４４】
第２工程では、センサーアレー基板に異方性導伝フィルムを仮接続し、その後、フレキシブル配線を圧着し、シリコーン樹脂で封止する。フレキシブル配線を処理回路基板にはんだ接着する。
【００４５】
第３工程では、複数のセンサーアレー基板を、実施例１と同様にして、基台に貼り合わせ、放射線入射方向側に蛍光体をエポキシ樹脂で貼り合わせる。
【００４６】
第４工程では、放射線撮像装置のフレームに実装されたセンサーアレー基板を取り付ける。図１０に模式的断面図を示す。同図において、複数のセンサーアレー３０１は基台３０８に接着剤３０９により簡便に固定されており、そのセンサーアレーに感度のある変換光へ放射線を光変換するための蛍光体３０２と、そのセンサーアレーより得られた電気信号を処理するための処理回路基板３０３と処理回路基板上等のＩＣ３０７、その処理回路基板とセンサーアレーとの接続のためのフレキシブル配線３０４とから構成されており、各部品は、放射線撮像装置の外枠になるフレーム３０５により固定されている。放射線は方向３１０より入射する。この様な構造により、軽量、薄型の放射線撮像装置を実現している。
【００４７】
また、模式的斜視図を図１１に示す。この様に、同一ガラス基板内に複数のセンサーアレーを作成し、その後、分割、貼り合わせることにより、同一基板サイズで一度に作成する方法に比べて、総合的な歩留りが上昇し、低価格化が実現可能となる。
【００４８】
【発明の効果】
以上説明した様に、本発明によれば、ハーフカットにより残しておいた不要部をハンドリングすることが出来るため、取り扱いが容易となり、静電気等によるパネル破損が低減するといった利点もある。
【００４９】
また、ハーフカットにより残しておいた不要部は、後で、ハーフカット部に沿って折り曲げて、取り除くことが容易にできる。
【００５０】
また、光電変換素子とスイッチとから構成されるセンサーアレーが形成されている基板の切断時に、フルカットとハーフカットを使い分けることにより、複数のセンサーアレー基板を、基台上に貼り合わせた場合に、フルカット部がつなぎ合わせ部分になるようにすることにより、センサーアレー間の隙間を最小限度に抑えることが可能となる。また、ハーフカット部は貼り合わせパネルの外周部となるため、画像上、外形寸法上、問題のない範囲に作製可能であり、大面積化と、パネル歩留りの上昇による低価格化が実現できる。
【００５１】
更に、同一基板内に複数のセンサーアレーを作成し、分割することにより、１パネル内のオープン・ショートといった不良確率を低減することが可能となり、その結果、総合的な歩留りを向上させることが可能となる。
【００５２】
また、本発明は、貼り合わせにより大面積基板を作製する半導体装置の全てに適用可能なことは明白であり、同様の効果を得ることが可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施例のセンサーアレー基板の模式的平面図である。
【図２】（ａ）は本発明の第１の実施例のＡ−Ａ部のフルカット断面図、（ｂ）は本発明の第１の実施例のＢ−Ｂ部のハーフカット断面図である。
【図３】本発明の第１の実施例の切断後センサーアレー基板の模式的平面図である。
【図４】本発明の第１の実施例の実装されたセンサーアレー基板の模式的平面図である。
【図５】本発明の第１の実施例のセンサーアレー基板の貼り合わせ後の模式的平面図（ａ）、及び模式的断面図（ｂ）である。
【図６】本発明の第２の実施例のセンサーアレー画素部の模式的平面図である。
【図７】本発明の第２の実施例のセンサーアレー画素部の模式的断面図である。
【図８】本発明の第２の実施例のセンサーアレー基板の模式的平面図である。
【図９】（ａ）は本発明の第２の実施例のＡ−Ａ部のフルカット部断面図、（ｂ）は本発明の第２の実施例のＢ−Ｂ部のハーフカット部断面図である。
【図１０】本発明の第２の実施例の放射線撮像装置の模式的断面図である。
【図１１】本発明の第２の実施例の模式的斜視図である。
【図１２】従来の光センサーアレーの模式的平面図である。
【図１３】従来の光センサーアレーの模式的断面図である。
【図１４】従来の放射線撮像装置の模式的断面図である。
【符号の説明】
１ 画素領域
２ 配線引き出し部
３ フルカットライン
４ ハーフカットライン
５ 不要部
１１ ＭＩＳ型光センサー
１２ スイッチＴＦＴ
２０ 鉛ガラス基板
２２ スイッチＴＦＴゲート電極
２３ ＭＩＳ型センサー下部電極
２４ 絶縁膜
２５ 真性半導体層
２６ ｎ＋型半導体層
２８ ＭＩＳ型光センサー上部電極
２９ スイッチＴＦＴソース・ドレイン電極
３１ 保護膜
１０１ ＰＩＮ型光センサー
１０２ スイッチＴＦＴ
１０３ データーライン
１０４ ゲートライン
１０５ バイアスライン
３０１ センサーアレー基板
３０２ 蛍光体
３０３ 処理回路基板
３０４ フレキシブル配線
３０５ フレーム
３０７ ＩＣ
３０８ 基台
３０９ 接着剤
３１０ 放射線入射方向
Claims (15)
- 半導体素子が形成される複数の基板を切り出し、該切り出した複数の基板を平面的に貼り合わせて構成する半導体装置の製造方法において、
前記貼り合わせ時に隣接する基板どうしが対向する端面はフルカットにより切断し、前記対向側以外の端面はハーフカットにより不要部との間に溝切りを行なう工程と、
前記各半導体基板のフルカットした端面を対向させて貼り合わせる工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記基板に前記半導体素子として光電変換素子を形成すると共に、当該光電変換素子から電気信号の読み出しを制御するスイッチ素子を形成することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記基板を平面的に４枚貼り合わせることを特徴とする請求項１又は２記載の半導体装置の製造方法。
- 前記ハーフカットの溝部における基板の残り厚みは、０．２ｍｍから０．３ｍｍであることを特徴とする請求項１〜３のいずれか記載の半導体装置の製造方法。
- 前記基板上に、蛍光板を具備する工程を有することを特徴とする請求項２〜４のいずれか記載の半導体装置の製造方法。
- 前記ハーフカットした不要部側のハーフカットラインに沿って基板の一部を除去する工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
- 前記ハーフカットした不要部側のハーフカットラインに沿ってハンドリングを行う工程を含むことを特徴とする請求項１記載の半導体装置の製造方法。
- 前記基板に薄膜トランジスタを形成する工程を含むことを特徴とする請求項１〜７のいずれか記載の半導体装置の製造方法。
- 前記半導体素子は２次元状に形成され、少なくとも前記フルカットしたフルカットラインは当該半導体素子の形成位置に応じて引かれることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記フルカットした端面は、前記基板裏面に対して垂直であることを特徴とする請求項１〜９のいずれか記載の半導体装置の製造方法。
- 半導体素子が形成される複数の基板の少なくとも１辺どうしを近接配置させて構成された半導体装置であって、
少なくとも前記基板どうしが対向する側の端面が平面とされ、該各基板の他の端面の少なくともひとつは、ハーフカット部を有することを特徴とする半導体装置。 - 前記基板に薄膜トランジスタを形成することを特徴とする請求項１０〜１２のいずれか記載の半導体装置。
- 前記半導体素子は光電変換素子であることを特徴とする請求項１１又は１２記載の半導体装置。
- 前記光電変換素子上に波長変換体を有することを特徴とする請求項１３記載の半導体装置。
- 前記基板は共通の基台上に配置されていることを特徴とする請求項１１〜１４のいずれか記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26862897A JP3618973B2 (ja) | 1997-10-01 | 1997-10-01 | 半導体装置及び光検出装置の製造方法 |
| US09/162,726 US6127714A (en) | 1997-10-01 | 1998-09-30 | Method for producing semiconductor device and photodetector device |
| US09/526,185 US6300159B1 (en) | 1997-10-01 | 2000-03-15 | Method for producing semiconductor device and photodetector device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26862897A JP3618973B2 (ja) | 1997-10-01 | 1997-10-01 | 半導体装置及び光検出装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11111912A JPH11111912A (ja) | 1999-04-23 |
| JP3618973B2 true JP3618973B2 (ja) | 2005-02-09 |
Family
ID=17461197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26862897A Expired - Fee Related JP3618973B2 (ja) | 1997-10-01 | 1997-10-01 | 半導体装置及び光検出装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6127714A (ja) |
| JP (1) | JP3618973B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11121783A (ja) * | 1997-10-09 | 1999-04-30 | Canon Inc | 光検出装置およびその製造方法 |
| US6259098B1 (en) * | 1999-05-17 | 2001-07-10 | General Electric Company | Low cost, low resolution interconnect for a solid-state x-ray detector |
| JP2001255377A (ja) * | 2000-03-09 | 2001-09-21 | Shimadzu Corp | 二次元画像検出器 |
| JP4621161B2 (ja) * | 2000-05-08 | 2011-01-26 | キヤノン株式会社 | 半導体装置 |
| JP4532782B2 (ja) * | 2000-07-04 | 2010-08-25 | キヤノン株式会社 | 放射線撮像装置及びシステム |
| AUPR174800A0 (en) * | 2000-11-29 | 2000-12-21 | Australian National University, The | Semiconductor processing |
| JP2002214352A (ja) * | 2001-01-19 | 2002-07-31 | Canon Inc | 放射線画像撮影装置 |
| KR20040068928A (ko) * | 2001-11-29 | 2004-08-02 | 오리진 에너지 솔라 피티와이 리미티드 | 반도체 가공 방법 |
| JP2004311784A (ja) * | 2003-04-08 | 2004-11-04 | Fuji Xerox Co Ltd | 光検出装置、及びその実装方法 |
| JP2004311783A (ja) * | 2003-04-08 | 2004-11-04 | Fuji Xerox Co Ltd | 光検出装置、及びその実装方法 |
| JP3848288B2 (ja) * | 2003-04-25 | 2006-11-22 | キヤノン株式会社 | 放射線画像撮影装置 |
| US7138289B2 (en) * | 2004-07-07 | 2006-11-21 | Jbcr Innovations, Llp | Technique for fabricating multilayer color sensing photodetectors |
| US7317190B2 (en) * | 2004-09-24 | 2008-01-08 | General Electric Company | Radiation absorbing x-ray detector panel support |
| US7866163B2 (en) * | 2004-10-04 | 2011-01-11 | General Electric Company | Radiographic detector docking station with dynamic environmental control |
| US7189972B2 (en) * | 2004-10-04 | 2007-03-13 | General Electric Company | X-ray detector with impact absorbing cover |
| US7046764B1 (en) | 2004-10-04 | 2006-05-16 | General Electric Company | X-ray detector having an accelerometer |
| US7342998B2 (en) * | 2004-11-18 | 2008-03-11 | General Electric Company | X-ray detector quick-connect connection system |
| US7381964B1 (en) | 2004-11-24 | 2008-06-03 | General Electric Company | Method and system of x-ray data calibration |
| US7581885B2 (en) * | 2004-11-24 | 2009-09-01 | General Electric Company | Method and system of aligning x-ray detector for data acquisition |
| US7902512B1 (en) * | 2009-12-04 | 2011-03-08 | Carestream Health, Inc. | Coplanar high fill factor pixel architecture |
| CN102790062B (zh) * | 2012-07-26 | 2016-01-27 | 北京京东方光电科技有限公司 | 一种传感器的制造方法 |
| CN102800750B (zh) * | 2012-07-26 | 2015-07-01 | 北京京东方光电科技有限公司 | 一种传感器的制造方法 |
| US9905607B2 (en) * | 2015-07-28 | 2018-02-27 | General Electric Company | Radiation detector fabrication |
| US11573324B2 (en) * | 2018-11-28 | 2023-02-07 | Texas Instruments Incorporated | Lidar imaging receiver |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5272113A (en) * | 1992-11-12 | 1993-12-21 | Xerox Corporation | Method for minimizing stress between semiconductor chips having a coefficient of thermal expansion different from that of a mounting substrate |
| JPH09152486A (ja) * | 1995-09-28 | 1997-06-10 | Canon Inc | 撮像装置 |
| JP3805031B2 (ja) * | 1995-10-20 | 2006-08-02 | キヤノン株式会社 | 光電変換装置 |
| JP3957803B2 (ja) * | 1996-02-22 | 2007-08-15 | キヤノン株式会社 | 光電変換装置 |
-
1997
- 1997-10-01 JP JP26862897A patent/JP3618973B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-30 US US09/162,726 patent/US6127714A/en not_active Expired - Lifetime
-
2000
- 2000-03-15 US US09/526,185 patent/US6300159B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6127714A (en) | 2000-10-03 |
| JPH11111912A (ja) | 1999-04-23 |
| US6300159B1 (en) | 2001-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3618973B2 (ja) | 半導体装置及び光検出装置の製造方法 | |
| EP0829905B1 (en) | A large area active matrix array | |
| US7560790B2 (en) | Backside-illuminated photodetector | |
| US4622432A (en) | Photoelectric conversion device | |
| TWI394269B (zh) | 電子元件晶圓模組、電子元件晶圓模組之製造方法、電子元件模組及電子資訊裝置 | |
| US7663082B2 (en) | Photoelectric conversion device for reducing radiation noise on large screen sensors | |
| EP1503420A2 (en) | Solid-state imaging device and method for manufacturing the same | |
| JP5198142B2 (ja) | 電子素子モジュールの製造方法 | |
| US8274127B2 (en) | Photodiode array for image pickup device | |
| EP1503421A2 (en) | Solid-state imaging device and method for manufacturing the same | |
| US7768086B2 (en) | Backside-illuminated photodetector | |
| JP3618945B2 (ja) | 基板の切断方法及び基板切断装置 | |
| EP0328011B1 (en) | Photo sensor array and reader | |
| JP5027339B1 (ja) | 撮像装置及び製造方法 | |
| EP0480775A2 (en) | An image sensor and a method of inspecting image sensors | |
| US4659920A (en) | Image sensor arrays with series redundancy | |
| JP2009170551A (ja) | 受光素子アレイ、撮像装置およびそれらの製造方法 | |
| JP2002319669A (ja) | 裏面入射型ホトダイオード及びホトダイオードアレイ | |
| US5438200A (en) | Composite photodetector substrate and method of forming the same | |
| JPH0222872A (ja) | 光センサ装置 | |
| US20100068847A1 (en) | Method for manufacturing an image sensor | |
| KR100673567B1 (ko) | 반도체 수광소자 | |
| CN113474899A (zh) | 光检测装置的制造方法、及光检测装置 | |
| JPS6290986A (ja) | 配列型赤外線検知器 | |
| JPH077175A (ja) | 光結合装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041018 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |