JP3617554B2 - データ処理方法及び装置、並びに画像処理装置 - Google Patents
データ処理方法及び装置、並びに画像処理装置 Download PDFInfo
- Publication number
- JP3617554B2 JP3617554B2 JP14293895A JP14293895A JP3617554B2 JP 3617554 B2 JP3617554 B2 JP 3617554B2 JP 14293895 A JP14293895 A JP 14293895A JP 14293895 A JP14293895 A JP 14293895A JP 3617554 B2 JP3617554 B2 JP 3617554B2
- Authority
- JP
- Japan
- Prior art keywords
- storage means
- data
- program
- image
- interrupt signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
Description
【産業上の利用分野】
本発明は、圧縮して記憶された画像等のデータを伸長して出力するデータ処理方法及び装置、並びに画像処理装置に係り、特に、CPUを効率よく使用することを可能とする技術に関する。
【0002】
【従来の技術】
従来より、テレビゲーム機等に使用される画像処理装置としては、CPUの制御により、CD−ROM等の記憶媒体から背景画とキャラクタ等の動画とについての画像データをビデオRAM等の画像メモリに転送し、画像メモリから適宜画像データを呼び出してビデオ信号として出力する方式の装置が知られている。このような装置においては、1画面毎に、ROMに格納されたゲームプログラム及び操作者が外部から入力する信号に基づき、キャラクタの位置を演算して画像データとすると同時に、画像メモリに展開された背景についての画像データを読み出す。そして、このような画面を連続して切り換えることにより、キャラクタが移動するように見せている。
【0003】
ところで、このような画像処理装置においては、画面上に表示されているキャラクタに対して移動などの処理を行う場合に、そのゲームのシチュエーション毎にCPUに加わる負担が異なっている。すなわち、キャラクタとして簡単な構造のものや1画面で移動させるキャラクタの数が少ない場合には、CPUが次の画面を表示させる処理を短時間で行うことができる。また、移動時に回転などの複雑な計算を必要とする場合に比較して、移動の方向が直線的な場合には、CPUの処理時間も短くなる。そのため、仮にCPUの処理速度のまま画面の切換を行うと、複雑な処理を行う場合と簡単な処理を行う場合とで1画面毎に表示するスピードが異なってしまう。
【0004】
しかし、ゲームの場合、ある特定のキャラクタはそのキャラクタに定められた速度で移動することが求められており、CPUの処理に時間がかかる画面と時間がかからない画面とで表示スピードが違うと、キャラクタの移動スピードが異なってしまい、ゲームとして不自然になったり、はなはだしい場合にはゲームが成立しなくなる。
【0005】
これを防止するため、ラスタースキャンタイプの画像表示手段(CRT)では、垂直同期信号に同期して発生する割込信号(以下、Vブランクインタラプトと呼ぶ)毎に1画面づつ画像表示を切り換えることで、CPUの負担量に関わりなく一定のタイミングで次の画面が表示されるようにしている。すなわち、負担が軽くCPUの処理が済んでしまった場合でも、Vブランクインタラプトの割込があるまでは、次の画面の表示を待つことで、キャラクタの移動速度を一定にしている。
【0006】
なお、このことは、CPUの処理量と画像の表示タイミングとの関係をキャラクタの移動を例にとって説明したが、他の処理の場合でも同様である。
【0007】
このような処理の具体的なフローを、図7(a)及び(b)に示す。また、図4に(a)CPUの処理のタイムチャート及び(b)Vブランクインタラプトの発生タイミングを示す。まず、図7(a)のステップSA1において、CPUは、Vブランクインタラプトが出力されたことを表すVブランクフラグV_FLGに「0」を設定する。次に、ステップSA2において、CPUは、VブランクフラグV_FLGに「1」が設定されているか否かを判断する。この判断結果が「NO」である間、すなわち、Vブランクインタラプトが出力されるまでの間(図4における時刻t1から時刻t2まで)は、このステップSA2の判断を繰り返す。
【0008】
一方、図4に示す時刻t2において、垂直同期信号に応じてVブランクインタラプトが発生すると、図7(b)のステップSB1において、CPUは、VブランクフラグV_FLGに「1」を設定する。これにより、図7(a)のステップSA2における判断結果が「YES」となり、ステップSA3に進む。そして、ステップSA3において、画像メモリから背景及び動画の画像データをそのまま読み出すか、もしくは動画の画像データに回転その他の演算処理を施して、ディスプレイへ転送し、ゲームの処理を実行する。この処理が終了すると、再びステップSA1に戻り、VブランクフラグV_FLGに「0」を設定する(図4における時刻t3)。以降、Vブランクインタラプトが出力されると(時刻t4)、再びゲームの処理を実行する。
【0009】
【発明が解決しようとする課題】
上述した従来の画像処理装置においては、図7(a)に示すように、VブランクフラグV_FLGが立つまで空ループを回り続け、無駄な処理を行うこととなる(ステップSA2)。そして、Vブランクインタラプトが出力されるまで(図4における時刻t3から時刻t4まで)、CPUは待機して次の処理を行うことができず、能力を無駄に費やすこととなっていた。
【0010】
一方、CPUは、上述したように無駄な処理を行う反面、上記画像表示以外の処理も多々必要とされる。例えば、背景画などの画像データや次のステージのプログラムなどが記憶媒体に圧縮された状態で記録されている場合、上述したように、ゲームの進行に従って、これらの圧縮データを順次画像メモリに展開する作業がCPUに要求される。これらの作業は、従来では、上記のようにCPUが1画面ずつ行っている画像処理の間に行われていた。すなわち、CPUは、ある画面の表示が終了し、次のステージに移動してその画面を表示する前に、画像表示とは別処理であるデータの展開などの処理を行っていた。しかし、圧縮データの展開のようにCPUに負担がかかり、処理時間を要する作業が次の画面表示の間に挿入されると、画像表示が円滑に行えなくなったり、ゲームの進行中に画面が一瞬止まるという事態が発生する場合があった。
【0011】
本発明は、このような従来技術の問題点に鑑みて提案されたものであり、その目的は、CPUの能力を無駄に費やすことなく、効率よく圧縮データの展開を実行することができるデータ処理方法及び装置を提供することにある。
【0012】
また、他の目的は、CPUの能力を無駄に費やすことなく、効率よく圧縮データの展開を実行することができる画像処理装置を提供することにある。
【0013】
【課題を解決するための手段】
上記目的を達成するために、請求項1記載の発明は、プログラム記憶手段に格納されたプログラムに基づき、前記プログラム記憶手段に格納された圧縮データをデータ記憶手段に展開し、一定の割込信号のタイミングで、前記データ記憶手段内のデータを出力するデータ処理方法において、前記データ記憶手段内のデータを出力する間に、前記データ記憶手段に展開する圧縮データが格納されている前記プログラム記憶手段上のアドレスと、その圧縮データが展開される前記データ記憶手段上の展開先のアドレスとを登録バッファに登録し、前記データ記憶手段内のデータを出力し終わってから前記割込信号が発生するまでの間に、前記登録バッファに登録された各アドレスに基づいて、前記プログラム記憶手段上の圧縮データを前記データ記憶手段に展開することを特徴としている。
【0014】
請求項2記載の発明は、プログラム及び圧縮データが格納されるプログラム記憶手段と、前記プログラム記憶手段に格納された圧縮データが展開されるデータ記憶手段と、一定のタイミングで割込信号を発生する割込信号発生手段と、前記プログラム記憶手段内の圧縮データを前記データ記憶手段に展開する展開手段と、前記プログラム記憶手段内のプログラムに基づいて各部の制御を行うと共に、前記割込信号のタイミングで、前記データ記憶手段に展開されたデータを出力するCPUとからなるデータ処理装置において、前記データ記憶手段に展開する圧縮データが格納されている前記プログラム記憶手段上のアドレスと、その圧縮データが展開される前記データ記憶手段上の展開先のアドレスとが登録される登録バッファと、前記CPUにより前記データ記憶手段に展開されたデータが出力される間に、前記圧縮データについての各アドレスを前記登録バッファに登録する登録手段とを具備し、前記展開手段は、前記CPUにより前記データ記憶手段に展開されたデータが出力され終わってから前記割込信号が発生するまでの間に、前記登録バッファに登録された各アドレスに基づいて前記プログラム記憶手段上の圧縮データを前記データ記憶手段に展開することを特徴としている。
【0015】
請求項3記載の発明は、図1に示すように、プログラム及び画像の圧縮データが格納されるプログラム記憶手段2と、ディスプレイに表示される画像に対応した画像データを記憶する画像データ記憶手段3と、一定のタイミングで割込信号を発生する割込信号発生手段1と、プログラム記憶手段2内の圧縮データを画像データ記憶手段3に展開する展開手段4と、プログラム記憶手段2内のプログラムに基づいて各部の制御を行うと共に、割込信号のタイミングで、1フレーム毎に画像データ記憶手段2に展開された画像データをディスプレイに表示させるCPU5とからなる画像処理装置において、ディスプレイに表示される画像について、その圧縮データが格納されているプログラム記憶手段2上のアドレスと、その圧縮データが展開される画像データ記憶手段3上の展開先のアドレスとが登録される登録バッファ6と、ディスプレイに1フレーム分の画像が表示される間に、圧縮データについての各アドレスを登録バッファ6に登録する登録手段7とを具備し、展開手段4は、ディスプレイに1フレーム分の画像を表示し終わってから割込信号が発生するまでの間に、登録バッファ6に登録された各アドレスに基づいてプログラム記憶手段2上の圧縮データを画像データ記憶手段3に展開することを特徴としている。
【0016】
【作用】
請求項1及び2記載の発明において、データ記憶手段に展開されたデータは、一定の割込信号のタイミングで出力される。この間、後に出力されるデータについて、その圧縮データが格納されているプログラム記憶手段上のアドレスと、その圧縮データが展開されるデータ記憶手段上の展開先のアドレスとが、登録バッファに登録される。そして、データの出力が終了して次の割込信号が発生するまでの間に、上記登録バッファに登録された各アドレスに基づいて、プログラム記憶手段上の圧縮データがデータ記憶手段に展開される。このため、従来は、割込信号が発生するまでの間にタイミングを合わせるために無駄な処理を行っていたが、本発明では、この時間に圧縮データの展開を行うため、後にこのデータを出力する場合の時間が短縮される。また、CPUの能力を無駄に費やすことなく、有効に利用することができる。
【0017】
請求項3記載の発明において、CPU5により、一定の割込信号のタイミングで、1フレーム分の画像データがディスプレイに表示される。この表示が行われている間、例えば、まだ表示されていない画像、もしくは、ゲーム機等の場合では次に表示されるべきステージの背景画等について、その圧縮データが格納されているプログラム記憶手段2上のアドレスと、その圧縮データが展開される画像データ記憶手段3上の展開先のアドレスとが、登録手段7によって登録バッファ6に登録される。そして、展開手段4により、当該フレームの表示が終了して次の割込信号が発生するまでの間に、上記登録バッファ6に登録された各アドレスに基づいて、プログラム記憶手段2上の圧縮データが画像データ記憶手段3に展開される。そして、例えばゲーム等の場合では、次のステージに移る際に、CPU5によって、この画像データ記憶手段3に展開された画像データがそのまま読み出されて表示される。このため、処理時間の短縮化、及びCPUの有効な使用を実現することができる。
【0018】
【実施例】
以下、本発明による画像処理装置の一実施例について、図面を参照して説明する。
【0019】
(1)実施例の構成
図2は、本発明の一実施例による画像処理装置の構成を示すブロック図である。この図において、10はバスBを介して装置全体を制御するCPUであり、20はゲームプログラム及び圧縮された画像データ等が格納されているROMである。30は、垂直同期信号に応じてVブランクインタラプトを出力する割込信号発生手段である。また、40はディスプレイ50に表示される背景画及び動画の画像データが展開されるVRAMであり、VDP(Video Display Processor )60によって書込み及び読出しが行われる。
【0020】
VDP60は、ROM20に格納されている画像データをVRAM40に展開すると共に、水平同期信号に同期して、VRAM40から画像データを読み出してディスプレイ50に供給する。70は、展開される圧縮データのROM20上のアドレスとVRAM40上の展開先のアドレスとが登録される登録バッファである。CPU10は、上記圧縮データのROM20上のアドレスと展開されるべきVRAM40上のアドレスとを1組とし、それらの組の複数組(n組とする)を一単位として登録バッファ70に登録する。
【0021】
(2)実施例の動作
次に、本実施例による画像処理装置の動作について説明する。図3(a)は、CPU10が実行する処理のメインルーチンを示すフローチャートであり、(b)は、登録バッファ70にデータを登録する登録ルーチンを示すフローチャートである。この図3(b)に示す登録ルーチンは、ゲームプログラムに予めその呼び出しの位置が設定されており、ゲーム処理中の任意の箇所で実行されるようになっている。
【0022】
なお、以下に示すVブランクフラグV_FLGは、ゲームの開始時、もしくは割込信号発生手段30からVブランクインタラプトが出力された時「1」となり、ゲームの処理が終了すると「0」となるフラグである。また、展開中フラグFLGは、登録バッファ70にデータが登録されると「1」となり、登録バッファ70に登録されたデータに関する展開処理が終了すると「0」となるフラグである。
【0023】
<メイン処理>
まず、ゲームの開始時、CPU10はVDP60を制御して、最初のステージにおいてディスプレイ50に表示すべき背景画等の画像データを、ROM20から読み出してVRAM40に転送させる。また、CPU10は、展開中フラグFLGに「0」を設定し(ステップSC1)、VブランクフラグV_FLGに「0」を設定する(ステップSC2)。
【0024】
そして、VブランクフラグV_FLGもしくは展開中フラグFLGの値が「1」となるまで、処理待ち状態となる(ステップSC3〜ステップSC4)。ここで、図4(b)に示す時刻t2において、割込信号発生手段30からVブランクインタラプトが出力されると、同図(c)に示すように、CPU10はVブランクフラグV_FLGに「1」を設定する。これにより、CPU10は1フレーム分のゲームの処理を実行する(ステップSC10)。すなわち、VDP60はCPU10の制御により、水平同期信号に同期して、VRAM40から適宜画像データを呼び出してビデオ信号としてディスプレイ50に出力する。
【0025】
そして、1フレーム分の表示処理が終了すると、CPU10は、図4(c)に示す時刻t3においてVブランクフラグV_FLGに「0」を設定する(ステップSC2)。その後、時刻t4に割込信号発生手段30からVブランクインタラプトが出力されると、同様に次の1フレーム分のゲームの処理を実行する。
【0026】
<登録処理>
一方、上記ゲームの処理中、ゲームプログラムにおいて登録ルーチンの呼び出しが入ると、CPU10は、図3(b)の登録ルーチンを実行する。まず、CPU10は、登録バッファ70に登録可能なエリアがあるか否か判断する(ステップSD1)。そして、登録可能なエリアがある場合は、ゲームプログラムに基づき、ディスプレイ上にまだ表示されていない画像、もしくは、次のステージの表示に必要な画像等の圧縮データについて、そのROM20上のアドレスと展開すべきVRAM40上のアドレスとをn組(nは任意の数)、登録バッファ70に登録する(ステップSD2)。その後、CPU10は、展開中フラグFLGに 「1」を設定して、登録ルーチンを終了する。
【0027】
この登録ルーチンは、ゲームの処理中任意に実行されるが、登録バッファ70に登録可能なエリアがなくなると、登録処理を実行せずに終了する。
【0028】
<ゲームの処理終了後(時刻t3〜t4間)のメイン処理>
次に、図4(c)に示す時刻t3から時刻t4までの間、すなわち、ゲームの処理(ステップSC10)が終了してから次のVブランクインタラプトが出力されるまでの間の処理について説明する。
【0029】
まず、ゲームの処理中に、上述した登録ルーチンの実行により登録バッファ70への登録がなされると、CPU10は、展開中フラグFLGの設定値が「1」であると判断する(ステップSC4)。また、VDP60は登録バッファ70からまだデータを取得しておらず(ステップSC5)、登録バッファ70に登録されたデータについてまだ処理をおこなっていないので(ステップSC6)、CPU10は、VDP60を制御して、登録バッファ70から展開のためのデータを取得させる(ステップSC7)。この場合、VDP60は、連続したアドレスに登録されたデータを所定の単位(例えばn組)で呼び出す。これにより、VDP60は、上記データ、すなわちROM20上のアドレスとVRAM40上のアドレスとに基づき、ROM20内の画像データをVRAM40に展開する(ステップSC8)。
【0030】
そして、VDP60が所定の単位のデータに基づく展開処理を終了すると(ステップSC5)、CPU10は、登録バッファ70上に未処理のデータが残っているか否かを判断する(ステップSC6)。登録バッファ70上にデータが残っている場合は、VDP60に、登録バッファ70から展開のためのデータを取得させる(ステップSC7)。そして、VDP60は、再びVRAM40への画像データの展開を行う(ステップSC8)。
【0031】
また、VDP60が登録バッファ70に登録された全データについて展開処理を終了すると、CPU10は、展開中フラグFLGに「1」を設定する(ステップSC9)。
【0032】
<時刻t4後のメイン処理>
一方、割込信号発生手段30からVブランクインタラプトが出力されると、画像データの展開中と展開処理の終了後とに関わらず、VブランクフラグV_FLGが「1」となり(ステップSC3)、ゲームの処理が実行される(ステップSC10)。そして、このゲームの処理の間に上述した登録ルーチンが実行されると、ゲームの処理の終了後に、同様に画像データの展開処理が行われる(ステップSC8)。また、前回の展開処理の際に展開の途中であった場合、もしくは、登録バッファ70に登録された全データについて処理が終了していない場合は、続きのデータについて処理を行う。例えば、VDP60が取得したn組のデータについて処理がまだ終了していなかった場合は、展開が終了していないと判断して(ステップSC5)、展開処理を続行する(ステップSC8)。
【0033】
<具体例>
次に、上述した本実施例について、具体的な画面を用いて説明する。例えば、あるゲームを構成するステージとして図5に示すステージ1があり、次のステージとして図6に示すステージ2があるものとする。また、ステージ1には背景画BK1が表示され、ステージ2には背景画BK2が表示され、これらのステージにおいて動画であるキャラクタCHRが表示されるものとする。例えば、キャラクタCHRは、ステージ1において、図5(a)に示す左端から同図(b)に示す右端まで移動するものとする。
【0034】
ステージ1において、ゲームの処理(ステップSC10)では、VDP60は、VRAM40の対応する位置から背景画BK1の画像データとキャラクタCHRの画像データとを読み出し、ディスプレイ50に供給する。この時、キャラクタCHRについては、フレーム毎にその移動位置に応じて画像データを読み出す。これにより、ディスプレイ50には、キャラクタCHRが図5(a)に示す位置から同図(b)に示す位置まで移動するように表示される。
【0035】
このステージ1におけるゲームの処理を実行している間、プログラム上の予め決められた位置で上述した登録ルーチンが実行される。すなわち、CPU10は、ゲームプログラムに基づき、次のステージ2において表示する背景画BK2の画像データについて、そのROM20上のアドレスとVRAM40上のアドレスとを登録バッファ70に登録する。そして、ゲームの処理が終了し次のVブランクインタラプトが発生するまでの間(上述した時刻t3から時刻t4までの時間)に、VDP60は、上記背景画BK2の画像データをVRAM40に展開する
(ステップSC8)。
【0036】
次に、ステージ1からステージ2に変わる時、ゲームの処理において、VDP60はVRAM40から、背景画BK2の画像データとキャラクタCHRの画像データを読み出す。この時、VRAM40に背景画BK2についての画像データが全て展開され終わっていない場合は、VDP60は残りの画像データの展開処理を行う。
【0037】
(3)実施例の効果
以上のように、従来は、Vブランクインタラプトが発生するまでの時間(図4における時刻t3から時刻t4までの時間)に無駄な処理を行っていたが、本実施例では、可能な限りROM10に圧縮された画像データの展開を行うようにした。このように、CPUの空き時間を有効に利用して実行時間のかかる圧縮データの展開処理を実行するため、CPUを効率よく使用することができる。また、圧縮データの展開により画面が一時静止することがなく、ゲームの進行を滑らかに行うことが可能となる。
【0038】
更に、ゲームの処理中に登録バッファ70への登録ルーチンを実行するため、圧縮データの展開を行う際は、この登録バッファ70を参照すればよく、展開の処理を効率よく行うことができる。
【0039】
(4)その他の実施例
なお、本実施例では、画像データを展開する処理について示したが、これに限らず、ゲーム等の音楽もしくは効果音のデータをワークRAM等に展開する処理としてもよい。すなわち、1フレーム分のゲームの処理が終了してから次のVブランクインタラプトが発生するまでの間に、次のステージで使用する音楽等のデータをワークRAMに展開しておくようにする。または、ゲームのプログラム自体、もしくは各種テーブル等、CPUがデータとして扱うものについて、同様に登録してもよい。
【0040】
また、本発明は上記実施例に限られるものではなく、テレビゲーム機以外、すなわち、パーソナルコンピュータ等のコンピュータの画像表示装置においても広く使用可能である。
更に、画像表示装置に限らず、一定の割込信号のタイミングでデータを展開して出力するデータ処理装置であれば、同様な効果が得られる。
【0041】
【発明の効果】
以上述べたように、本発明によれば、1フレーム分の画像を表示し終わってから割込信号が発生するまでの時間に、処理時間の長い圧縮データの展開を可能な限り行うようにしたので、CPUを効率よく使用することができると共に、処理時間の短縮化を実現することができる。従って、例えば画像が表示されるまでに画面が一瞬静止してしまうというような事態が極力発生しなくなり、ユーザに不快感を与えることがないという効果がある。
【図面の簡単な説明】
【図1】本発明による画像処理装置の基本構成を示すブロック図である。
【図2】本発明の一実施例による画像処理装置の構成を示すブロック図である。
【図3】同実施例におけるCPU10の動作を説明するフローチャートであり、(a)はメインルーチン、(b)は登録ルーチンを示す図である。
【図4】(a)CPUの動作を説明するためのタイムチャート、及び(b)Vブランクインタラプトの出力タイミングを示す図である。
【図5】同実施例における具体的な画面の例を示す図である。
【図6】同実施例における具体的な画面の例を示す図である。
【図7】従来の画像処理装置のCPUの動作を説明するフローチャートである。
【符号の説明】
10…CPU(CPU5、展開手段4、登録手段7)
20…ROM(プログラム記憶手段2)
30…割込信号発生手段(割込信号発生手段1)
40…VRAM(データ記憶手段、画像データ記憶手段3)
50…ディスプレイ
60…登録バッファ(登録バッファ6)
Claims (4)
- プログラム記憶手段に格納されたプログラムに基づき、前記プログラム記憶手段に格納された圧縮データをデータ記憶手段に展開し、一定の割込信号のタイミングで、前記データ記憶手段内のデータを出力するデータ処理方法において、
前記データ記憶手段内のデータを出力する間に、前記データ記憶手段に展開する圧縮データが格納されている前記プログラム記憶手段上のアドレスと、その圧縮データが展開される前記データ記憶手段上の展開先のアドレスとを登録バッファに登録し、
前記データ記憶手段内のデータを出力し終わってから前記割込信号が発生するまでの間に、前記登録バッファに登録された各アドレスに基づいて、前記プログラム記憶手段上の圧縮データを前記データ記憶手段に展開することを特徴とするデータ処理方法。 - プログラム及び圧縮データが格納されるプログラム記憶手段と、前記プログラム記憶手段に格納された圧縮データが展開されるデータ記憶手段と、一定のタイミングで割込信号を発生する割込信号発生手段と、前記プログラム記憶手段内の圧縮データを前記データ記憶手段に展開する展開手段と、前記プログラム記憶手段内のプログラムに基づいて各部の制御を行うと共に、前記割込信号のタイミングで、前記データ記憶手段に展開されたデータを出力するCPUとからなるデータ処理装置において、
前記データ記憶手段に展開する圧縮データが格納されている前記プログラム記憶手段上のアドレスと、その圧縮データが展開される前記データ記憶手段上の展開先のアドレスとが登録される登録バッファと、前記CPUにより前記データ記憶手段に展開されたデータが出力される間に、前記圧縮データについての各アドレスを前記登録バッファに登録する登録手段とを具備し、
前記展開手段は、
前記CPUにより前記データ記憶手段に展開されたデータが出力され終わってから前記割込信号が発生するまでの間に、前記登録バッファに登録された各アドレスに基づいて前記プログラム記憶手段上の圧縮データを前記データ記憶手段に展開することを特徴とするデータ処理装置。 - プログラム及び画像の圧縮データが格納されるプログラム記憶手段と、ディスプレイに表示される画像に対応した画像データを記憶する画像データ記憶手段と、一定のタイミングで割込信号を発生する割込信号発生手段と、前記プログラム記憶手段内の圧縮データを前記画像データ記憶手段に展開する展開手段と、前記プログラム記憶手段内のプログラムに基づいて各部の制御を行うと共に、前記割込信号のタイミングで、1フレーム毎に前記画像データ記憶手段に展開された画像データをディスプレイに表示させるCPUとからなる画像処理装置において、
前記ディスプレイに表示される画像について、その圧縮データが格納されている前記プログラム記憶手段上のアドレスと、その圧縮データが展開される前記画像データ記憶手段上の展開先のアドレスとが登録される登録バッファと、
前記ディスプレイに1フレーム分の画像が表示される間に、前記圧縮データについての各アドレスを前記登録バッファに登録する登録手段とを具備し、
前記展開手段は、
前記ディスプレイに1フレーム分の画像を表示し終わってから前記割込信号が発生するまでの間に、前記登録バッファに登録された各アドレスに基づいて前記プログラム記憶手段上の圧縮データを前記画像データ記憶手段に展開することを特徴とする画像処理装置。 - プログラム記憶手段に格納されたプログラムに基づき、一定の割込信号のタイミングで画面が表示されるようにCPUの処理が行われ、前記プログラム記憶手段に格納された圧縮データがデータ記憶手段に展開されるデータ処理方法であって、
前記プログラムのゲームの処理中に、前記データ記憶手段に展開する圧縮データが格納されている前記プログラム記憶手段上のアドレスと、その圧縮データが展開される前記データ記憶手段上の展開先のアドレスとを登録バッファに登録し、前記プログラムのゲームの処理終了後、前記割込信号が発生するまでの間に、前記登録バッファに登録された各アドレスに基づいて、前記プログラム記憶手段上の圧縮データを前記データ記憶手段に展開することを特徴とするデータ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14293895A JP3617554B2 (ja) | 1995-06-09 | 1995-06-09 | データ処理方法及び装置、並びに画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14293895A JP3617554B2 (ja) | 1995-06-09 | 1995-06-09 | データ処理方法及び装置、並びに画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08339433A JPH08339433A (ja) | 1996-12-24 |
JP3617554B2 true JP3617554B2 (ja) | 2005-02-09 |
Family
ID=15327143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14293895A Expired - Fee Related JP3617554B2 (ja) | 1995-06-09 | 1995-06-09 | データ処理方法及び装置、並びに画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3617554B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001079263A (ja) * | 1999-09-16 | 2001-03-27 | Sega Corp | ゲーム装置、データ処理方法、及び情報記録媒体 |
-
1995
- 1995-06-09 JP JP14293895A patent/JP3617554B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08339433A (ja) | 1996-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06180653A (ja) | 割り込み処理方法および装置 | |
JP3617554B2 (ja) | データ処理方法及び装置、並びに画像処理装置 | |
US5943061A (en) | Method and apparatus for generating images utilizing a string of draw commands preceded by an offset draw command | |
JP3037220B2 (ja) | グラフィック処理装置およびその処理方法 | |
JP3729187B2 (ja) | 画像表示装置 | |
JPH07311568A (ja) | 画像出力方法および装置 | |
JP2669432B2 (ja) | 画像データ転送装置 | |
JPH10161636A (ja) | グラフィックス表示装置 | |
JP2000353152A (ja) | 図形処理装置 | |
JPH01114988A (ja) | 画像拡大縮小処理方法 | |
JPH03150678A (ja) | グラフィックディスプレイ装置 | |
JPH0465777A (ja) | 画像データ転送方式 | |
JP2003228363A (ja) | パチンコ機の画像表示装置、パチンコ機の画像表示装置に於ける画像表示方法及び画像表示プログラム | |
JPH05258048A (ja) | 画像処理方式 | |
JPH11120340A (ja) | 画像処理装置 | |
JPH02234289A (ja) | パターン情報処理装置及び方法 | |
JPH0962851A (ja) | 印刷装置 | |
JPH04248590A (ja) | データ転送装置 | |
JPH04185472A (ja) | プリンタ装置の高速処理方式 | |
JP2003230658A (ja) | スロットマシーン又はパチスロ機の画像表示装置、スロットマシーン又はパチスロ機の画像表示装置に於ける画像表示方法及び画像表示プログラム | |
JPH10232856A (ja) | 並列処理方式 | |
JPH05204356A (ja) | 画像描画装置 | |
JP2002063571A (ja) | 画像加工装置、画像加工方法、及び媒体 | |
JP2004354747A (ja) | 画像表示装置 | |
JPH06203150A (ja) | 静止画再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041018 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041020 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041102 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |