JPH10232856A - 並列処理方式 - Google Patents

Abstract

(57)【要約】 【課題】 ストール時間を生じること無く、柔軟なスケ
ジューリングを可能とすることによって高速に動作する
ことが可能な並列処理方式を提供すること。 【解決手段】 並列処理装置１００は、第１複合処理ユ
ニット１０と、第２複合処理ユニット２０とを備える。
第１複合処理ユニット１０及び第２複合処理ユニット２
０は、予め処理手順が定められた単体処理ユニットとし
ての第１処理手順１１及び第２処理手順１２と、予め第
１処理手順１１または第２処理手順のいずれを優先的に
選択するかを定義した単体処理ユニット選択順序に従っ
て、前記第１処理手順１１または第２処理手順１２の何
れか一方を選択する第１処理選択手段１３とから構成さ
れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のプロセッサ
により並列処理を実行する並列処理方式に関するもので
ある。

【０００２】

【従来の技術】従来、並列処理によって実行時間を短縮
しようとする方法は多数提案されてきた。

【０００３】例えば、ベクトル演算処理に於ける並列処
理がある。

【０００４】ベクトル演算処理に於いて、例えば、下記
のような制御ループがあった場合を考える。

【０００５】

【数１】

【０００６】この場合に、これを並列処理が可能なよう
に、下記のように分割する。

【０００７】

【数２】

【０００８】分割された前記の各制御ループに対して別
々のプロセッサを割り当て、並列処理を実行することに
よって、実行時間の短縮を実現していた。

【０００９】前記のベクトル演算処理に限らず、並列処
理を行う場合は、並列処理を行う対象となる処理を、互
いの処理結果に依存しない複数の処理ユニットに分割
し、分割後の各処理ユニットを別々のプロセッサで並列
処理することで、実行時間の短縮を実現する方法が提示
されていた。

【００１０】しかしながら、前記の並列処理方式に於い
ては、分割された処理ユニットが互いの処理結果に依存
しないことが前提となっているため、前の処理の結果を
受けて行う処理に於いては、並列処理の効果が得られな
い問題があった。

【００１１】この問題に対し、並列処理に於いてスケジ
ューリングを行うことによって、前の処理の結果を受け
て行う処理についても並列処理の効果が得られる構成の
並列処理方式が従来より提案されている。

【００１２】図１１は、その一例として、２つの処理
Ａ、Ｂをスケジューリングし、並列処理を実行した場合
のタイムチャートを示した図である。

【００１３】ここで、処理Ｂ（ｉ）（ｉ＝１、２、３
…）は、処理Ａ（ｉ）（ｉ＝１、２、３…）の結果に依
存した処理であり、処理Ａ（ｉ）は処理Ｂ（ｉ）の結果
に依存しない処理であるとする（以下同様）。

【００１４】この場合、処理Ｂ（１）は処理Ａ（１）よ
り先に開始することができないが、処理Ａ（２）は処理
Ｂ（１）の処理終了を待つ必要はないため、処理Ａ
（１）の処理終了直後に処理を開始することが可能であ
る。このように、処理Ｂの開始時間について矛盾が生じ
ないようにスケジューリングすることにより、並列処理
による実行時間の短縮が可能となる。

【００１５】図１１（ａ）は、処理Ａの実行時間が処理
Ｂの実行時間よりも長い場合のタイムチャートであり、
図１１（ｂ）は、処理Ｂの実行時間が処理Ａの実行時間
よりも長い場合のタイムチャートを示している。いずれ
の場合も、並列処理を行わない場合よりも全体の実行時
間は明らかに短縮される。

【００１６】

【発明が解決しようとする課題】しかしながら、上述の
例のようにスケジューリングを行って並列処理を実行す
る場合、図１１（ａ）に示す如く、プロセッサ２に、次
の処理が開始可能となる条件が満たされるまで何もでき
ずに停止する（ストールする）時間（以下、ストール時
間と称する）が発生してしまう問題があった。このスト
ール及びストール時間は、プロセッサ資源の一部を遊ば
せ、プロセッサの有する処理能力を十分に発揮させるこ
とができない問題を生じさせていた。

【００１７】尚、図１１の処理Ａ、Ｂが、オペレーティ
ングシステム（以下、ＯＳと記述する）の上で動作する
アプリケーションプログラムである場合、図１１（ａ）
のストール時間中にＯＳの処理を挿入することも可能で
はある。この場合、プロセッサ２のストール時間は減少
し、２個のプロセッサは休みなく動作していることには
なるが、アプリケーションプログラム自体の実行時間が
短縮されるものではない。

【００１８】また、図１１（ｂ）の場合は、プロセッサ
１、プロセッサ２が休みなく動作しており、これ以上の
ストール時間は発生しないように見える。しかし、図示
のように、処理Ｂの実行時間が処理Ａの実行時間より長
い場合には、先に行われた処理Ａ（ｉ）の結果を記憶領
域に格納し、その記憶領域に格納された処理Ａ（ｉ）の
結果を読み出して処理Ｂ（ｉ）を実行することになるた
め、処理Ｂの処理が遅いと、処理Ａの実行結果を格納す
る記憶領域がいっぱいになり、処理Ｂの実行が処理Ａに
追いつくまで（記憶領域に空き領域ができるまで）処理
Ａを実行することが不可能となる。したがって、結果的
に、プロセッサ１にストール時間が生じる問題があっ
た。

【００１９】本発明は、上述した問題を解決するために
なされたものであり、ストール時間を生じること無く、
柔軟なスケジューリングを可能とすることによって高速
に動作することが可能な並列処理方式を提供することを
目的としている。

【００２０】

【課題を解決するための手段】この目的を達成するため
に、本発明の請求項１に記載の並列処理方式は、処理手
順の内容が同一あるいは異なる複数個の単体処理ユニッ
トと、その複数個の単体処理ユニットの中から実行すべ
き単体処理ユニットを選択する単体処理ユニット選択手
段とから構成される、複数個の複合処理ユニットと、前
記複数個の前記複合処理ユニットを並列的に実行する並
列処理制御手段とを備えることを特徴としている。

【００２１】前記並列処理制御手段が複数個の複合処理
ユニットを並列的に実行する際、個々の複合処理ユニッ
トに於いて、単体処理ユニット選択手段は、複合処理ユ
ニットを構成する複数個の単体処理ユニットの中から実
行すべき単体処理ユニットを選択する。

【００２２】したがって、各複合処理ユニットに於い
て、前記単体処理ユニット選択手段により選択された単
体処理ユニットが常に稼動していることになり、プロセ
ッサのストール時間が発生せず、柔軟なスケジューリン
グが可能な並列処理方式を実現することができる。

【００２３】また、請求項２に記載の並列処理方式は、
予め定義された優先順位である単体処理ユニット選択順
序に従って、前記単体処理ユニット選択手段が前記複数
の単体処理ユニットの中から実行すべき単体処理ユニッ
トを選択することを特徴としている。すなわち、単体処
理ユニット選択手段は、前記単体処理ユニット選択順序
に定義された優先順位に従って単体処理ユニットを選択
する。したがって、処理の目的に合った並列処理のスケ
ジューリングが可能となる。

【００２４】請求項３に記載の並列処理方式に於いて、
前記単体処理ユニット選択手段は、前記単体処理ユニッ
ト選択順序に従って選択された前記単体処理ユニットが
実行可能であるか否かを判定する単体処理ユニット実行
可能性判定手段と、実行可能な前記単体処理ユニットが
選択されるまで単位処理ユニットの選択動作を行うよう
に前記単体処理ユニット選択手段を制御する単体処理ユ
ニット選択制御手段とを備えることを特徴としている。

【００２５】すなわち、前記単体処理ユニット選択手段
が、前記単体処理ユニット選択順序に定義された優先順
位に従って単体処理ユニットを選択し、さらに、単体処
理ユニット実行可能性判定手段が、選択された前記単体
処理ユニットが実行可能であるか否かを判定し、単体処
理ユニット選択制御手段が、前記単体処理ユニット実行
可能性判定手段が実行可能であると判定するまで、前記
単体処理ユニット選択順序に従って、順次前記単体処理
ユニットの選択動作を繰り返す。

【００２６】

【発明の実施の形態】以下、本発明を具現化した一つの
実施の形態について、図面を参照しながら説明する。

【００２７】図１は、本実施の形態の並列制御手段であ
る並列処理装置１００の回路構成の概略を示すブロック
図である。尚、本並列処理装置１００は、２個のＣＰＵ
によって並列処理を実行する、いわゆる２ＣＰＵマルチ
プロセッサシステムとして構成されている。

【００２８】前記並列処理装置１００は、第１複合処理
ユニット１０を備えた第１ＣＰＵ１と、第２複合処理ユ
ニット２０を備えた第２ＣＰＵ２とから構成される。

【００２９】前記第１複合処理ユニット１０は、予め処
理手順が定められた単体処理ユニットとしての第１処理
手順１１及び第２処理手順１２と、単体処理ユニット選
択手段としての第１処理選択手段１３とから構成され
る。

【００３０】前記第２複合処理ユニット２０も同様に、
予め処理手順が定められた単体処理ユニットとしての第
１処理手順１１及び第２処理手順１２と、単体処理ユニ
ット選択手段としての第２処理選択手段１４とから構成
される。

【００３１】前記並列処理装置１００が起動されると、
前記第１ＣＰＵ１は、割り当てられた第１複合処理ユニ
ット１０の実行を開始する。これと並行して、第２ＣＰ
Ｕ２は、割り当てられた第２複合処理ユニット２０の実
行を開始する。

【００３２】前記第１ＣＰＵ１に於いては、第１処理選
択手段１３によって第１処理手順１１または第２処理手
順１２の何れかが選択され、選択された処理手順に沿っ
て処理が実行される。第２ＣＰＵ２に於いても、第２処
理選択手段１４によって第１処理手順１１または第２処
理手順１２の何れかが選択され、選択された処理手順に
沿って処理が実行される。

【００３３】次に、図２及び図３を参照して、第１処理
選択手段１３及び第２処理選択手段１４について詳細に
説明する。

【００３４】まず、図２を参照して、第１処理選択手段
１３について説明する。

【００３５】その第１処理選択手段１３には、第１処理
手順１１を優先して選択する単体処理ユニット選択順序
が定められている。

【００３６】前記第１処理選択手段１３は、前記単体処
理ユニット選択順序に従って、まず第１処理手順１１を
選択してその実行可能性を判定し、第１処理手順１１が
実行可能でない場合に第２処理手順１２を選択してその
実行可能性を判定する。したがって、前記第１処理選択
手段１３は、本発明の単体処理ユニット実行可能性判定
手段をも兼ねる。

【００３７】前記第１処理選択手段１３は、最初に、第
１処理手順１１の実行可能性の判定を行う（Ｓ１０）。

【００３８】例えば、第２処理手順１２が第１処理手順
１１の処理結果を利用して実行される場合、第２処理手
順１２の実行可能性の判定は、第１処理手順１１の処理
が終了しているか否かを判定することによって行われ
る。また、第１処理手順１１が第２処理手順１２の処理
結果を利用して実行される場合、第１処理手順１１の実
行可能性の判定は、第２処理手順１２の処理が終了して
いるか否かを判定することによって行われる。

【００３９】尚、実行可能性の判定は、上述したよう
な、処理結果の相互利用以外の要素、例えば、空きの記
憶領域の存在等を考慮して行うこともできる。

【００４０】具体例としては、例えば、第１処理手順１
１が前記処理Ｂ専用である場合、第１処理手順１１の実
行可能性は、処理しようとしている処理Ｂ（ｉ）に利用
されるべき前記処理Ａ（ｉ）の処理結果が何れかの記憶
領域内にあるか否かにより判定される。また、第１処理
手順１１が前記処理Ａ専用である場合、第１処理手順１
１の実行可能性は、処理しようとしている処理Ａ（ｊ）
の処理結果を格納すべき空きの記憶領域が存在するか否
かにより判定される。

【００４１】上述のような実行可能性判定により、第１
処理手順１１の実行が可能であると判定された場合（Ｓ
１０：Ｙｅｓ）、第１処理手順１１が選択され（Ｓ１
２）、処理が終了する（Ｓ２０）。

【００４２】Ｓ１０に於いて、第１処理手順１１の実行
が不可能であると判定された場合、（Ｓ１０：Ｎｏ）、
第２処理手順１２の実行が可能か否かの判定が行われる
（Ｓ１４）。ここで、第２処理手順１２の実行が可能で
あると判定された場合（Ｓ１４：Ｙｅｓ）、第２処理手
順１２が選択されて（Ｓ１６）、この処理が終了する
（Ｓ２０）。

【００４３】Ｓ１４に於いて、第２処理手順１２の実行
が不可能であると判定された場合には（Ｓ１４：Ｎ
ｏ）、第１ＣＰＵ１で実行可能な処理手順が存在しない
ので、何も選択しないで（Ｓ１８）、この処理を終了す
る（Ｓ２０）。

【００４４】第１処理選択手段１３で何も選択されなか
った場合は、第１ＣＰＵ１は停止状態（ストール）とな
る。

【００４５】同様に、図３を参照して、第２処理選択手
段１４について説明する。

【００４６】その第２処理選択手段１４には、第１処理
手順１１を優先して選択する単体処理ユニット選択順序
が定められている。したがって、前記第２処理選択手段
１４は、前記単体処理ユニット選択順序に従って、まず
第１処理手順１１を選択してその実行可能性を判定し、
第１処理手順１１の実行が可能でない場合に第２処理手
順１２を選択してその実行可能性を判定する。したがっ
て、前記第２処理選択手段１４は、本発明の単体処理ユ
ニット実行可能性判定手段をも兼ねる。

【００４７】前記第２処理選択手段１４は、最初に、第
２処理手順１２が実行可能か否かの判定を行う（Ｓ２
２）。

【００４８】Ｓ２２に於いて第２処理手順１２の実行が
可能であると判定された場合（Ｓ２２：Ｙｅｓ）、第２
処理手順１２が選択され（Ｓ２４）、処理が終了する
（Ｓ３２）。

【００４９】Ｓ２２に於いて第２処理手順１２の実行が
不可能であると判定された場合には（Ｓ２２：Ｎｏ）、
第１処理手順１１の実行が可能か否かの判定が行われる
（Ｓ２６）。第１処理手順１１の実行が可能であると判
定された場合（Ｓ２６：Ｙｅｓ）、第１処理手順１１を
選択して（Ｓ２８）、この処理を終了する（Ｓ３２）。

【００５０】Ｓ２６に於いて、第１処理手順１１の実行
が不可能であると判定された場合には（Ｓ２６：Ｎ
ｏ）、第２ＣＰＵ２で実行可能な処理手順が存在しない
ので、何も選択しないで（Ｓ３０）、この処理が終了す
る（Ｓ３２）。

【００５１】第２処理選択手段１４で何も選択されなか
った場合は、第２ＣＰＵ２は停止状態（ストール）とな
る。

【００５２】次に、上述した構成を有する、本実施の形
態の並列処理方式１００の動作の様子を示す具体例につ
いて説明する。

【００５３】図４は、図１の回路ブロック図と、図２及
び図３のフローチャートを複合することにより、本並列
処理装置１００の動作の様子を説明するための図であ
る。

【００５４】ここで、本並列制御装置１００を繰り返し
起動し、処理Ｂの処理結果が１０個得られた時点で処理
を終了するものと設定する。

【００５５】第１処理手順１１は、図５のタイムチャー
トに示すように、１０ｔの処理時間を要する処理Ａを実
行し、第２処理手順１２は、５ｔの処理時間を要する処
理Ｂを実行するものとする。また、前記第２処理手順１
２は、前記第１処理手順１１の処理結果を使用して処理
を実行するものとし、前記第１処理手順１１の処理結果
が得られたことを条件として実行可能となるものとす
る。

【００５６】すなわち、前記第２処理手順１２に於いて
処理されるｉ番目の処理Ｂである処理Ｂ（ｉ）は、前記
第１処理手順１１による処理Ａ（ｉ）の結果を利用する
ものである。したがって、処理Ｂ（ｉ）は処理Ａ（ｉ＋
１）の前に行うことはできるが処理Ａ（ｉ）の前に行う
ことはできない。また、処理Ａ（ｉ）は、記憶領域に格
納できる限り、いずれの処理Ｂにも先だって行うことが
できる。

【００５７】また、単体処理ユニット選択順序は、第１
複合処理ユニット１０に於いては第１処理手順１１が優
先、第２複合処理ユニット２０に於いては第２処理手順
１２が優先とする。さらに、処理Ａの処理結果は、３個
まで記憶領域に格納できるとする。

【００５８】はじめに、第１ＣＰＵ１は第１処理手順１
１を選択して処理Ａ（１）を実行する。一方、第２ＣＰ
Ｕ２では、処理Ｂ（１）を実行することが不可能なた
め、第２処理選択手段１４によって第２処理手順１２が
選択され、処理Ａ（２）を実行する。前記処理Ａ（１）
及びＡ（２）が終了する時点は、本並列制御装置１００
の作動開始より１０ｔ経過後である。

【００５９】次に、第１ＣＰＵ１は処理Ａ３を実行す
る。これと並行して、第２ＣＰＵ２では、処理Ｂ（１）
からＢ（２）までが実行可能となったため、処理Ｂを実
行し、処理Ｂ（１）及びＢ（２）の処理結果を得る。以
降、同様の手順で処理を続行する。

【００６０】以上の動作を行った結果のタイムチャート
が図５である。全体の処理時間は７５ｔであり、第１Ｃ
ＰＵ１を処理Ａ、第２ＣＰＵ２を処理Ｂに固定して並列
処理した場合（１０５ｔ）よりも約３０％の処理時間短
縮となる。しかも、柔軟なスケジューリングにより、両
ＣＰＵに於けるストール時間の発生はない。

【００６１】さらに、上述の実施の形態の変形として、
単体処理ユニットを３個備えたＣＰＵを２個用いた場合
の動作について説明する。

【００６２】基本的な全体構成は図４と同じであるが、
第１複合処理ユニット１０及び第２複合処理ユニット２
０を構成する単体処理ユニットの数が各々３個になる部
分が異なる。

【００６３】上述の具体例と同様に、並列処理装置１０
０を繰り返し起動し、処理Ｃの処理結果が５個得られた
時点で処理を終了するものと設定する。

【００６４】また、処理Ａは１０ｔ、処理Ｂは５ｔ、処
理Ｃは１５ｔの処理時間を要し、処理Ｂは処理Ａの処理
結果を使用し、処理Ｃは処理Ｂの処理結果を使用するも
のと仮定する。

【００６５】さらに、単位処理ユニット選択順序は、第
１複合処理ユニット１０に於いては処理Ａ、処理Ｂ、処
理Ｃの順序となり、第２複合処理ユニット２０に於いて
は処理Ｃ、処理Ｂ、処理Ａの順序となるように設定する
ものとし、処理Ａ、処理Ｂの処理結果は、各３個まで記
憶領域に格納できるものとする。

【００６６】以上の条件の下で動作を行った結果のタイ
ムチャートを図６に示す。全体の処理時間は８０ｔとな
る。処理後半（４５ｔ以降）では、処理Ａを全て終了し
た第１ＣＰＵ１が、優先順位に従って処理対象となる処
理手順を選択し、第２ＣＰＵ２と共に、残りの実行可能
な処理を行っていることが確認できる。このように、本
実施の形態の並列処理方式によれば、各ＣＰＵで柔軟に
処理手順の割り当てを行うことが可能であるため、全体
の処理時間が短縮できる。

【００６７】次に、本実施の形態の具体的な適用例とし
て、ビットマップイメージの描画処理に適用した場合の
構成と動作について図面を参照して説明する。

【００６８】図７は、ビットマップイメージの描画処理
の概略手順を示す図である。

【００６９】ビットマップイメージデータ４０が入力さ
れると、画素データ取得処理（ＰＸＬ）５０によって１
画素のデータを取得する。続いて、色変換処理（ＣＬ
Ｒ）５１によって所望の色変換が施された後、塗りつぶ
し領域決定処理（ＲＧＮ）５２によって色変換された画
素データを塗りつぶす領域が決定され、ハーフトーン描
画処理（ＤＲＷ）５３によって、色変換された画素デー
タをハーフトーン処理によって２値化し、先に決定され
た塗りつぶし領域に描画し、プリントデバイス５５に出
力する。

【００７０】以上の処理を、入力されたビットマップイ
メージデータ４０の全ての画素データについて繰り返す
ことによって、ビットマップイメージの描画処理が実行
される。尚、ハーフトーン描画処理５３の部分は、出力
先のプリントデバイス５５に応じてフルカラー描画処理
や誤差拡散描画処理等に入れ替えが可能である。

【００７１】図８は、図７に示すビットマップイメージ
描画処理を、各処理過程での処理結果を格納する記憶領
域（バッファ）を使用することにより並列処理可能に構
成した処理手順を示す図である。

【００７２】画素データ取得処理５０によって取得され
た画素データは、画素データバッファ６０に格納され
る。色変換処理５１は、画素データバッファ６０から画
素データを読み出し、色変換処理を行って結果を色変換
バッファ６１に格納する。塗りつぶし領域決定処理５２
は、画素データの取得とは独立して実行可能である。塗
りつぶし領域決定処理５２で決定された領域データは、
領域データバッファ６２に格納される。ハーフトーン描
画処理５３は、色変換バッファ６１から色変換された画
素データを読み出してハーフトーン処理によって２値化
し、領域データバッファ６２から塗りつぶし領域データ
を読み出して、塗りつぶし領域に描画し、プリントデバ
イス５５に出力する。

【００７３】図９は、図８の構成を上述の実施の形態の
並列処理方式に適用した場合の動作の詳細を説明するた
めの図であり、図４と同様に、回路ブロック図とフロー
チャートとを組み合わせたものである。

【００７４】第１ＣＰＵ１に割り当てられた第１複合処
理ユニット８０は、画素データ取得処理５０、色変換処
理５１、塗りつぶし領域決定処理５２、ハーフトーン描
画処理５３の各単体処理ユニット、及び第１処理選択手
段７０より構成される。

【００７５】前記第１処理選択手段７０に於ける単体処
理ユニット選択順序は、ＤＲＷ、ＣＬＲ、ＰＸＬ、ＲＧ
Ｎの順に設定されている。

【００７６】同様に、第２ＣＰＵ２に割り当てられた第
２複合処理ユニット８１は、画素データ取得処理５０、
色変換処理５１、塗りつぶし領域決定処理５２、ハーフ
トーン描画処理５３の各単体処理ユニット、及び第２処
理選択手段７１より構成される。

【００７７】前記第２処理選択手段７１に於ける単体処
理ユニット選択順序は、ＤＲＷ、ＲＧＮ、ＣＬＲ、ＰＸ
Ｌの順に設定されている。

【００７８】したがって、第１ＣＰＵ１では主として画
素データの取得、色変換の処理を行い、第２ＣＰＵ２で
は主として塗りつぶし領域決定処理とハーフトーン描画
を行うような優先順位が設定されている。

【００７９】ここで、ＤＲＷ、ＣＬＲ、ＰＸＬ、ＲＧＮ
の各処理時間が同じであると仮定した場合の実行結果の
タイムチャートを図１０に示す。

【００８０】最初、第２ＣＰＵ２に於いては、ＲＧＮ
が、領域データバッファ６２の記憶領域が無くなるまで
連続的に実行される。これと並行して、第１ＣＰＵ１で
はＰＸＬ、ＣＬＲ、ＤＲＷが順に繰り返し実行される。
領域データバッファ６２の記憶領域が無くなった時点
で、第１ＣＰＵ１、第２ＣＰＵ２は、記憶領域に格納さ
れたデータを消費すべく、ＰＸＬ、ＣＬＲ、ＤＲＷの処
理を実行する。

【００８１】すなわち、先に処理できるものは、記憶領
域の許容範囲で先に処理を済ませておき、ある時点で足
りないデータが生じた場合は、全てのＣＰＵパワーを投
入して不足データの作成に対応する。これらのサイクル
を繰り返すことで、ＣＰＵを休みなく動作させることが
可能となり、高速な並列処理によるビットマップイメー
ジ描画処理が実現されることになる。

【００８２】尚、本発明は以上に説明した実施の形態に
限定されるものではなく、本発明の要旨を変更しない範
囲内に於いて、種々の変形が可能である。

【００８３】例えば、前記実施の形態に於いては、各複
合処理ユニットを構成する単体処理ユニットは２つ若し
くは３つずつであり、その処理内容も各複合処理ユニッ
トで共通であったが、複合処理ユニットを構成する単体
処理ユニットの数は２個以上であれば特に制限がなく、
また、各複合処理ユニットに備えられる単体処理ユニッ
トの処理内容が互いに異なっていてもよい。

【００８４】また、単体処理ユニット選択順序は、前記
実施の形態の如く処理順序を予め定義したものに限定さ
れず、処理順序を動的に決定する方法を予め定義たもの
でもよい。後者のものによれば、単体処理ユニットの処
理負荷や処理内容が何らかの原因で変動することがあっ
ても、単体処理ユニット選択順序に定められた優先順位
を柔軟に変更することが可能となる。

【００８５】

【発明の効果】以上に説明したことから明かなように、
本発明の請求項１に記載の並列処理方式によれば、並列
処理制御手段が複数個の複合処理ユニットを並列的に実
行する際、個々の複合処理ユニットに於いて、単体処理
ユニット選択手段が、複合処理ユニットを構成する複数
個の単体処理ユニットの中から実行すべき単体処理ユニ
ットを選択する。

【００８６】したがって、各複合処理ユニットに於い
て、前記単体処理ユニット選択手段により選択された単
体処理ユニットが常に稼動していることになり、プロセ
ッサのストール時間が発生せず、柔軟なスケジューリン
グが可能な並列処理方式を実現することができる。

【００８７】また、請求項２に記載の並列処理方式によ
れば、予め定義された優先順位である単体処理ユニット
選択順序に従って、前記単体処理ユニット選択手段が前
記複数の単体処理ユニットの中から実行すべき単体処理
ユニットを選択する。すなわち、単体処理ユニット選択
手段は、前記単体処理ユニット選択順序に定義された優
先順位に従って単体処理ユニットを選択する。したがっ
て、処理の目的に合った並列処理のスケジューリングが
可能となる。

【００８８】さらに、請求項３に記載の並列処理方式に
よれば、前の処理結果を利用した後の処理を実行する場
合、後の処理が実行可能ならばその処理を実行し、前の
処理が終了していないために後の処理が不可能な場合
は、前の処理を選択して実行することが可能となる。す
なわち、前の処理が遅れた場合には、処理の遅い前処理
を複数のプロセッサで処理し、プロセッサのストールを
防ぐことができる。

【００８９】したがって、ストール時間を生じること無
く、柔軟なスケジューリングを可能とすることによって
高速に動作することが可能な並列処理方式を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明を具現化した一つの実施の形態の並列処
理方式の回路ブロック図である。

【図２】前記並列処理方式に備えられる第１処理選択手
段に於ける処理を説明するためのフローチャートであ
る。

【図３】前記並列処理方式に備えられる第２処理選択手
段に於ける処理を説明するためのフローチャートであ
る。

【図４】前記並列処理装置の動作を説明するための図で
ある。

【図５】前記並列処理装置による動作結果を示すタイム
チャートである。

【図６】前記並列処理装置を変形した並列処理方式の動
作結果を示すタイムチャートである。

【図７】ビットマップイメージ描画処理の手順の概略を
説明するための図である。

【図８】前記ビットマップイメージ描画処理の手順の詳
細を説明するための図である。

【図９】前記ビットマップイメージ描画処理に前記実施
の形態の並列処理方式を応用した場合の回路ブロック図
である。

【図１０】前記並列処理方式によるビットマップイメー
ジ描画処理の動作結果を示すタイムチャートである。

【図１１】従来の並列処理方式の動作結果を示すタイム
チャートである。

【符号の説明】

１１ 第１処理手順 １２ 第２処理手順 １０ 第１複合処理ユニット ２０ 第２複合処理ユニット １３ 第１処理選択手段 １４ 第２処理選択手段 １００ 並列処理装置

Claims (3)

【特許請求の範囲】
1. 【請求項１】 処理手順の内容が同一あるいは異なる複
   数個の単体処理ユニットと、その複数個の単体処理ユニ
   ットの中から実行すべき単体処理ユニットを選択する単
   体処理ユニット選択手段とから構成される、複数個の複
   合処理ユニットと、 前記複数個の前記複合処理ユニットを並列的に実行する
   並列処理制御手段と、 を備えることを特徴とする並列処理方式。
2. 【請求項２】 前記単体処理ユニット選択手段は、予め
   定義された優先順位である単体処理ユニット選択順序に
   従って、前記複数の単体処理ユニットの中から実行すべ
   き単体処理ユニットを選択することを特徴とする請求項
   １に記載の並列処理方式。
3. 【請求項３】 前記単体処理ユニット選択手段は、前記
   単体処理ユニット選択順序に従って選択された前記単体
   処理ユニットが実行可能であるか否かを判定する単体処
   理ユニット実行可能性判定手段と、実行可能な前記単体
   処理ユニットが選択されるまで単位処理ユニットの選択
   動作を行うように前記単体処理ユニット選択手段を制御
   する単体処理ユニット選択制御手段とを備えることを特
   徴とする請求項１または２に記載の並列処理方式。