JP3616026B2 - Ｄｃ−ｄｃコンバータの突入電流防止兼用入力切り離し回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、ＤＣ−ＤＣコンバータの突入電流防止兼用入力切り離し回路に関する。更に詳しくは、本発明は、複数のＤＣ−ＤＣコンバータを並列に接続して、負荷に安定した直流電圧を供給するスイッチング電源装置において、各ＤＣ−ＤＣコンバータの立ち上げ時の入力側における突入電流を防止する突入電流防止回路、及びＤＣ−ＤＣコンバータの出力側に部品の破損等に起因する短絡事故が生じたとき、前記短絡事故が生じたＤＣ−ＤＣコンバータの入力電流を切り離して、他のＤＣ−ＤＣコンバータへの影響を回避するようにしたＤＣ−ＤＣコンバータの入力切り離し回路に関する。
【０００２】
【従来の技術】
図２は、従来技術のスイッチング電源装置におけるＤＣ−ＤＣコンバータの突入電流防止兼用入力切り離し回路を示す図である。
図２に示すスイッチング電源装置は、３台のＤＣ−ＤＣコンバータ１−１、１−２、１−３から構成されているが、ＤＣ−ＤＣコンバータの数は任意でよい。
【０００３】
また、ＤＣ−ＤＣコンバータ１−１、１−２、１−３は同一構成であるので、ＤＣ−ＤＣコンバータ１−１の構成だけを図示し、他は図示を省略している。
図２に示すように、直流電源４は、ＤＣ−ＤＣコンバータ１−１、１−２、１−３に電力を供給する。
【０００４】
以下、ＤＣ−ＤＣコンバータ１−１を例にして、その動作について説明する。
ＤＣ−ＤＣコンバータ１−１は、出力電圧Ｖｏｕｔを検出してスイッチングトランジスタＱ３をオン／オフ制御して、出力電圧Ｖｏｕｔを目標値にする制御回路１と、トランスＴの二次側に発生する電流を整流して平滑する整流平滑回路２と、前記スイッチングトランジスタＱ３と、前記トランスＴと、突入電流防止兼用入力切り離し回路３とから構成されている。
【０００５】
また、前記突入電流防止兼用入力切り離し回路３は、入力スイッチＳＷと、ヒューズ抵抗Ｒ１を持つヒューズＦと、抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６と、コンデンサＣ１，Ｃ２と、ＦＥＴＱ１と、トランジスタＱ２とから構成されている。
図２のＤＣ−ＤＣコンバータ１−１において、入力スイッチＳＷが投入されると、直流電源４から突入電流が流入する。前記突入電流は、ヒューズＦを通り、コンデンサＣ２に充電される。ここで、突入電流の値は、ヒューズ抵抗Ｒ１によって決定される。
【０００６】
コンデンサＣ２が充電している間は、抵抗Ｒ２，Ｒ３，Ｒ６の分割比に応じて、トランジスタＱ２がオンしているため、ＦＥＴＱｌはオフ状態となっている。
コンデンサＣ２の電圧Ｖｃ２が所定値になると（例えば、直流電源４の入力電圧ＶｉｎとコンデンサＣ２の電圧Ｖｃ２が等しくなると）、トランジスタＱ２はオフし、抵抗Ｒ４，Ｒ５の分割比によりＦＥＴＱｌがオンする。したがって、突入電流防止兼用入力切り離し回路３はＦＥＴＱ１を通してトランスＴの一次側巻線に電流を供給する。
【０００７】
こうして、ＤＣ−ＤＣコンバータ１−１を駆動するときの突入電流が防止され、制御回路１の働きにより、トランジスタＱ３がオン／オフ制御され、出力電圧Ｖｏｕｔが目標値に制御される。
スイッチング電源装置からＤＣ−ＤＣコンバータ１−１を切離す場合は、次のように動作する。
【０００８】
例えば、コンデンサＣ２が破損してショートしたとする。この場合、トランジスタＱｌに短絡電流が流れて、トランジスタＱｌのオン抵抗値（Ｒｏｎ）に対して電圧Ｖｄｓが発生する。前記電圧Ｖｄｓは、抵抗Ｒ２，Ｒ３，Ｒ６の分割比で検出され、これによってトランジスタＱ２がオンし、ＦＥＴＱｌはオフする。また、ヒューズＦが溶断する。したがって、直流電源４からの入力電流は遮断され、ＤＣ−ＤＣコンバータ１−１はスイッチング電源装置から切り離なされる。
【０００９】
【発明が解決しようとする課題】
従来技術には、次のような問題点がある。
第１に、ＤＣ−ＤＣコンバータ１−１から大電流を出力しようとすると、直流電源４からの入力電流が多くなるので、ＦＥＴＱ１を電流容量の大きなものに変更しなければならない。しかし、ＦＥＴＱ１を電流容量の大きなものに変更すると、ＦＥＴＱ１のオン抵抗（Ｒｏｎ）が小さくなる。したがって、例えばコンデンサＣ２が破損してショートしたときに、ＦＥＴＱ１に突入電流が多く流れないと、前記電圧Ｖｄｓが小さな値になり、前記ショートを検出できなくなる。実際には、突入電流が多く流れるまで前記ショートを検出できないので、ＦＥＴＱｌのオフ時間が長くなり、ＤＣ−ＤＣコンバータ１−１の切り離しが遅れる。
【００１０】
第２に、ＤＣ−ＤＣコンバータ１−１から大電流を出力しようとすると、ＦＥＴＱｌのオン抵抗は、素子によりバラツキ、変動があるため、前記電圧Ｖｄｓが変動する。したがって、前記ショートの検出時間が変動し、ＤＣ−ＤＣコンバータ１−１の切り離しまでの時間が変動する。
第３に、前記第２の理由により、ＦＥＴＱ１の選定（定格容量、オン抵抗、温度特性、外形等）を適切に行うことが困難になる。
【００１１】
第４に、ＤＣ−ＤＣコンバータ１−１の動作中に、直流電源４の入力電圧Ｖｉｎが瞬間的に大きい値に変動したとする。これによって、コンデンサＣ２に突入電流が流れ、電圧Ｖｄｓに起因して、ＦＥＴＱ１がオフすることがある。そのため、ＤＣ−ＤＣコンバータ１−１が意に反してスイッチング電源装置から切り離される事態が生じる。
【００１２】
本発明の第１の目的は、前記した従来技術の問題点に鑑み為されたもので、ＤＣ−ＤＣコンバータから大電流を出力する場合でも、短時間でＤＣ−ＤＣコンバータの切り離しが可能なＤＣ−ＤＣコンバータの突入電流防止兼用入力切り離し回路を提供することにある。
本発明の第２の目的は、ＤＣ−ＤＣコンバータから大電流を出力する場合でも、ＤＣ−ＤＣコンバータの切り離しに要する時間の変動が少ない、ＤＣ−ＤＣコンバータの突入電流防止兼用入力切り離し回路を提供することにある。
【００１３】
本発明の第３の目的は、ＤＣ−ＤＣコンバータの突入電流防止兼用入力切り離し回路において、入力電流を流すために用いるトランジスタの選定を容易にすることにある。
本発明の第４の目的は、ＤＣ−ＤＣコンバータの入力電圧が瞬間的に変動した場合でも、ＤＣ−ＤＣコンバータがスイッチング電源装置から切り離される事態を生じさせない、ＤＣ−ＤＣコンバータの突入電流防止兼用入力切り離し回路を提供することにある。
【００１４】
【課題を解決するための手段】
請求項１記載のＤＣ−ＤＣコンバータの突入電流防止兼用入力切り離し回路は、ヒューズ付き抵抗と、前記ヒューズ付き抵抗と並列接続された第１のトランジスタと、前記ヒューズ付き抵抗又は前記第１のトランジスタを通過した電流を蓄積する第１のコンデンサと、前記第１のトランジスタのオン、オフを制御する第２のトランジスタと、前記第１のトランジスタと前記ヒューズ付き抵抗とから成る並列回路の両端の電圧を分圧し、前記分圧電圧により、前記並列回路の両端の電圧差が前記第１のコンデンサの蓄電により所定値より小さくなったことを検出したとき、オン状態にある前記第２のトランジスタをオフ状態に変化させ、更に前記並列回路の両端の電圧差が所定値より大きくなったことを検出したとき、オフ状態にある前記第２のトランジスタをオン状態に変化させる分圧回路と、前記第２のトランジスタがオン状態からオフ状態に変化したとき、前記第１のトランジスタをオフ状態からオン状態に変化させて前記第１のトランジスタを通して前記第１のコンデンサに蓄電し、更に前記第２のトランジスタがオフ状態からオン状態に変化したとき、前記第１のトランジスタをオン状態からオフ状態に変化させて前記ヒューズ付き抵抗を通して前記コンデンサに蓄電させるオン／オフ状態変更回路とを備えているＤＣ−ＤＣコンバータの突入電流防止兼用入力切り離し回路において、前記第１のトランジスタに抵抗を接続して、前記ヒューズ付き抵抗と、前記第１のトランジスタと前記抵抗の直列回路とから成る並列回路と、前記並列回路の入力電圧の瞬間的な変動を吸収し、前記入力電圧の変動を遅延させるための第２のコンデンサを含む入力電圧変動吸収回路とから構成されることを特徴とする。
【００１５】
請求項１記載の発明によれば、第１のトランジスタと直列に抵抗を挿入したため、第１のトランジスタのオン抵抗が小さくても、第１のトランジスタと前記抵抗の和が大きい値になるので、電圧Ｖｄｓも大きな値になって出力側で生じたショートを容易に検出することが可能になる。
【００１６】
請求項１記載の発明によれば、入力電圧の変動を第２のコンデンサにより吸収する入力電圧変動吸収回路を設けたため、請求項１に記載の作用に加えて、入力電圧に瞬間的な変動が生じた場合、前記瞬間的な電圧変動を遅延させることができる。
【００１７】
【発明の実施の形態】
以下、添付の図面に示す本発明の一実施の形態について説明する。
【００１８】
図１は本発明の一実施の形態を示す回路図であり、スイッチング電源装置におけるＤＣ−ＤＣコンバータの突入電流防止兼用入力切り離し回路を示す。図１に示す実施の形態において、図２に示す従来技術と同一部分には同一符号を付してその説明を省略する。
図１に示す実施の形態が、図２に示す従来技術と異なるのは、次の点である。
【００１９】
すなわち、突入電流防止兼用入力切り離し回路３内のＦＥＴＱ１と直列に電流制限用抵抗Ｒ７を設けた点、及びダイオードＤ１と抵抗Ｒ８とコンデンサＣ３から成る直列回路を直流電源４と並列に設けた点、及び前記ダイオードＤ１と抵抗Ｒ３を結ぶラインＡと抵抗Ｒ３と抵抗Ｒ６を結ぶラインＢ間にダイオードＤ２を設けた点である。
【００２０】
なお、抵抗Ｒ７の抵抗値は、ＦＥＴＱ１のオン抵抗（Ｒｏｎ）やＤＣ−ＤＣコンバータ１−１の出力電圧等によって定める。具体的には、ＦＥＴＱ１のオン抵抗（Ｒｏｎ）が、０．０２〜０．０５Ωの場合、抵抗Ｒ７は０．１Ω程度、あるいは０．１Ω以下の値が好ましい。
また、次に説明する実施の形態は、特許請求の範囲に記載する全ての請求項に対応する。
【００２１】
前記請求項１の構成要件と実施の形態との対応関係は、以下のようになっている。
すなわち、ヒューズ付き抵抗は、ヒューズＦに対応する。第１のコンデンサは、コンデンサＣ２が対応する。直列回路は、ＦＥＴＱ１と抵抗Ｒ７の直列接続が対応する。第１のトランジスタは、ＦＥＴＱ１が対応する。第２のトランジスタは、トランジスタＱ２が対応する。分圧回路は、抵抗Ｒ２，Ｒ３，Ｒ６の回路が対応する。オン／オフ状態変更回路は、抵抗Ｒ４，Ｒ５の回路が対応する。また、入力電圧変動吸収回路は、ダイオードＤｌ，Ｄ２、抵抗Ｒ８、コンデンサＣ３の回路が対応する。ここで、第２のコンデンサは、コンデンサＣ３が対応する。
【００２２】
以下、図１に示す実施の形態の動作について説明する。
図１に示すように、ＦＥＴＱ１に直列に電流制限抵抗Ｒ７を設けることにより、ＦＥＴＱ１のオン抵抗（Ｒｏｎ）と抵抗Ｒ７の和を、前記抵抗Ｖｄｓとすることができる。そのため、ＦＥＴＱ１のオン抵抗（Ｒｏｎ）が小さくな値であっても、コンデンサＣ２が破損してショートした場合、直ちにトランジスタＱ２がオンし、ＦＥＴＱ１をオフすることができる。
【００２３】
また、ダイオードＤｌ，Ｄ２、抵抗Ｒ８、コンデンサＣ３を追加することにより、直流電源４の入力電圧Ｖｉｎに瞬時変動が起こった場合、前記電圧の変動をコンデンサＣ３で吸収して、電圧変動を遅延をさせることができる。
したがって、この実施の形態によれば、ＤＣ−ＤＣコンバータ１−１から大電流を出力するため、ＦＥＴＱ１の電流容量を大きなものに変更して、ＦＥＴＱ１のオン抵抗（Ｒｏｎ）が小さくなった場合でも、出力側で短絡事故が発生したとき、短時間でＤＣ−ＤＣコンバータ１−１を切り離すことが可能になる。
【００２４】
また、抵抗Ｒ７を挿入したことにより、突入電流の抑制範囲を大きくすることができる。
また、この実施の形態によれば、ＤＣ−ＤＣコンバータ１−１から大電流を出力するため、ＦＥＴＱ１の電流容量を大きなものに変更して、ＦＥＴＱ１のオン抵抗（Ｒｏｎ）が小さくなった場合でも、抵抗Ｒ７を設けているため、ＤＣ−ＤＣコンバータ１−１の切り離しに要する時間の変動を少なくすることができる。
【００２５】
また、ＦＥＴＱ１のオン抵抗（Ｒｏｎ）に、それよりも大きい値の抵抗Ｒ７が加わるため、入力側のラインインピーダンスが確定する。そのため、入力側のラインインピーダンスのバラツキが無くなり、ＦＥＴＱ１を通る最大電流値の算出が容易になる。
また、この実施の形態によれば、ＦＥＴＱ１に直列に抵抗Ｒ７を設けたので、オン抵抗（Ｒｏｎ）ばかりでなく、定格容量、温度特性、外形等に注意を払うことなく、ＦＥＴＱｌを容易に選定することができる。また、ＦＥＴＱ１の選択範囲を広げることができる。
【００２６】
また、この実施の形態によれば、ダイオードＤｌ，Ｄ２、抵抗Ｒ８、コンデンサＣ３を追加したことにより、前記入力電圧Ｖｉｎの瞬間的な電圧変動が電圧差の小さい長い時間に亙る電圧変動に変化するので、ＤＣ−ＤＣコンバータ１−１がスイッチング電源装置から切り離される事態を防止することができる。
また、ＦＥＴＱ１のオン抵抗（Ｒｏｎ）及び抵抗Ｒ７の値が小さいので、ＤＣ−ＤＣコンバータ１−１における損失を低減することができる。
【００２７】
おな、前記実施の形態においては、ヒューズＦとして抵抗付きのものを用いたが、ヒューズＦと抵抗は別個に設けてもよい。
また、トランジスタＱ１としてＦＥＴを用いたが、本発明はこれに限定されるものではなく、他の形式のトランジスタを用いてもよい。
【００２８】
【発明の効果】
請求項１記載の発明によれば、第１のトランジスタの電流容量を大きなものに変更して、第１のトランジスタのオン抵抗（Ｒｏｎ）が小さくなった場合でも、出力側で短絡事故が発生したとき、短時間でＤＣ−ＤＣコンバータを切り離すことが可能になる。
【００２９】
また、請求項１記載の発明によれば、第１のトランジスタと直列に抵抗を挿入したことにより、突入電流の抑制範囲を大きく取ることができる。
また、請求項１記載の発明によれば、ＤＣ−ＤＣコンバータの切り離しに要する時間の変動を少なくすることができる。
【００３０】
また、請求項１記載の発明によれば、入力側のラインインピーダンスのバラツキが無くなり、第１のトランジスタを通る最大電流値の算出が容易になる。
また、請求項１記載の発明によれば、第１のトランジスタのオン抵抗ばかりでなく、定格容量、温度特性、外形等に注意を払うことなく、第１のトランジスタを容易に選定することができる。また、第１のトランジスタの選択範囲を広げることができる。
【００３１】
また、請求項１記載の発明によれば、ＤＣ−ＤＣコンバータにおける損失を低減することができる。
また、請求項１記載の発明によれば、入力電圧の瞬間的な電圧変動が生じても、ＤＣ−ＤＣコンバータがスイッチング電源装置から切り離される事態を防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態を示す回路図である。
【図２】従来技術のスイッチング電源装置におけるＤＣ−ＤＣコンバータの突入電流防止兼用入力切り離し回路を示す図である。
【符号の説明】
１ 制御回路
２ 整流平滑回路
３ 突入電流防止兼用入力切り離し回路
４ 直流電源
１−１，１−２，１−３ ＤＣ−ＤＣコンバータ
Ｃ１〜Ｃ３ コンデンサ
Ｄ１，Ｄ２ ダイオード
Ｆ ヒューズ付き抵抗
Ｑ１ ＦＥＴ
Ｑ２，Ｑ３ トランジスタ
Ｒ１〜Ｒ８ 抵抗
ＳＷ 入力スイッチ
Ｖｉｎ 入力電圧
Ｖｏｕｔ 出力電圧

Claims (1)

1. ヒューズ付き抵抗と、
   前記ヒューズ付き抵抗と並列接続された第１のトランジスタと、
   前記ヒューズ付き抵抗又は前記第１のトランジスタを通過した電流を蓄積する第１のコンデンサと、
   前記第１のトランジスタのオン、オフを制御する第２のトランジスタと、
   前記第１のトランジスタと前記ヒューズ付き抵抗とから成る並列回路の両端の電圧を分圧し、前記分圧電圧により、前記並列回路の両端の電圧差が前記第１のコンデンサの蓄電により所定値より小さくなったことを検出したとき、オン状態にある前記第２のトランジスタをオフ状態に変化させ、更に前記並列回路の両端の電圧差が所定値より大きくなったことを検出したとき、オフ状態にある前記第２のトランジスタをオン状態に変化させる分圧回路と、
   前記第２のトランジスタがオン状態からオフ状態に変化したとき、前記第１のトランジスタをオフ状態からオン状態に変化させて前記第１のトランジスタを通して前記第１のコンデンサに蓄電し、更に前記第２のトランジスタがオフ状態からオン状態に変化したとき、前記第１のトランジスタをオン状態からオフ状態に変化させて前記ヒューズ付き抵抗を通して前記コンデンサに蓄電させるオン／オフ状態変更回路と
   を備えているＤＣ−ＤＣコンバータの突入電流防止兼用入力切り離し回路において、
   前記第１のトランジスタに抵抗を接続して、前記ヒューズ付き抵抗と、前記第１のトランジスタと前記抵抗の直列回路とから成る並列回路と、
   前記並列回路の入力電圧の瞬間的な変動を吸収し、前記入力電圧の変動を遅延させるための第２のコンデンサを含む入力電圧変動吸収回路と
   から構成されることを特徴とするＤＣ−ＤＣコンバータの突入電流防止兼用入力切り離し回路。

Images