JP7310284B2 - 電源回路 - Google Patents

Description

本発明は、電源回路に関し、特に降圧チョッパに関する。

降圧チョッパは、ＤＣ－ＤＣコンバータの一種である。降圧チョッパでは、入力電圧がスイッチング素子によって直接スイッチングされる。直流の入力電圧は、スイッチング素子によって高周波の電力に変換される。その変換された電圧が平滑用のチョークコイルおよびコンデンサによって、直流電圧に再度変換される（非特許文献１を参照）。

戸川治朗著、「実用電源回路設計ハンドブック」、第22版、CQ出版株式会社、2003年8月、p.92-93

降圧チョッパの動作開始時には、スイッチング素子が電流の流れを遮断している。したがって、電流が平滑コンデンサに流入する。チョークコイルに瞬間的に大きな電流が流れることにより、平滑コンデンサの電圧が想定以上の大きさまで跳ね上がる。平滑コンデンサとスイッチング素子とが接続されているので、このような瞬間的な電圧の上昇によってスイッチング素子が破損する可能性がある。

スイッチング素子の破損を防止するためには、サージ対策用の素子（典型的にはツェナーダイオード）を回路内に挿入する必要がある。スイッチング素子を保護するためにはサージ対策用素子の動作電圧をスイッチング素子の定格電圧よりも低くしなければならない。しかし、サージ対策用素子の動作電圧を低くすると、降圧チョッパの通常動作時にもサージ対策用素子が動作する可能性がある。

サージ対策用の素子を単体で用いる場合、その動作電圧は、降圧チョッパの通常動作時の電圧よりも高く、かつ、スイッチング素子の定格電圧よりも低い必要がある。しかし、一般的に、回路素子の特性はバラツキを有する。したがって、サージ対策用の素子の動作電圧も、ある範囲内でしか保証することができない。仮に、サージ対策用素子の実際の動作電圧が、スイッチング素子の定格電圧を上回る場合、スイッチング素子が破損する可能性がある。

本発明の目的は、サージ電圧からスイッチング素子をより確実に保護することを可能にする電源回路を提供することである。

本開示の一例によれば、電源回路は、入力電圧を受ける第１端と、第２端とを有するコイルと、コイルの第２端に接続されたスイッチング素子と、コイルの第２端に接続された第１のコンデンサと、第１のコンデンサと並列に、コイルの第２端に接続されたサージ保護回路とを備える。サージ保護回路は、ダイオードと、第２のコンデンサと、抵抗とを含む。ダイオードと、第２のコンデンサと、抵抗とは、コイルの前記第２端に直列に接続される。

この構成によれば、サージ電圧からスイッチング素子をより確実に保護することを可能にする電源回路を提供できる。サージが発生すると、第１のコンデンサおよび第２のコンデンサに電流が流入する。これによりサージを吸収することができる。第２のコンデンサに流入する電流は抵抗によって制限されるため、突入電流の発生を防ぐことができる。これによりコイルの第２端の電圧の上昇を抑えることができる。コイルの第２端の電圧は、スイッチング素子に印加されるので、サージ電圧からスイッチング素子をより確実に保護することができる。サージ保護回路はさらにダイオードを含む。ダイオードの電流－電圧特性を利用することにより、電源回路の回路素子の保護、あるいは電源回路の安定的な動作を実現することができる。

上記電源回路において、第２のコンデンサの容量は、第１のコンデンサの容量よりも大きい。

この構成によれば、入力電圧が上昇したことにより電流が増えたとしても、第２のコンデンサが充電可能であれば、その増加分の電流は第２のコンデンサに流入する。したがって、ツェナーダイオードの両端（カソード－アノード間）の電圧の上昇を抑えることができるので、ツェナーダイオードを保護することができる。

上記電源回路において、前記ダイオードはツェナーダイオードである。ツェナーダイオードのカソードは、コイルの第２端に電気的に接続される。第２のコンデンサおよび抵抗は、ツェナーダイオードのアノードに直列に接続される。

この構成によれば、第１のコンデンサの電圧（すなわちコイルの第２端の電圧）がツェナーダイオードの動作電圧を上回るとツェナーダイオードが動作する。ツェナーダイオードに電流が流れるとともに、その電流が第２のコンデンサに流入する。これによりサージを吸収することができる。

上記電源回路において、ツェナーダイオードの動作電圧は、前記スイッチング素子の定格電圧を下回る。

この構成によれば、スイッチング素子の定格電圧を上回る電圧がスイッチング素子に印加されることを防止できる。なお、「ツェナーダイオードの動作電圧」とは、「降伏電圧」あるいは「ツェナー電圧」と置き換えてもよい。

上記電源回路において、ツェナーダイオードの動作電圧は、入力電圧の設計値を上回る。

この構成によれば、電源回路の通常の動作時に、ツェナーダイオードが誤って動作することを防ぐことができる。

上記電源回路において、前記ダイオードのアノードは、コイルの第２端に接続される。
この構成によれば、電源回路の定常動作時に、第２のコンデンサの充電および放電を抑えることができる。したがってサージ保護回路が電源回路の動作に影響を与えるのを防ぐことができる。さらに第２のコンデンサの充電および放電により生じる損失を抑制することができる。

上記電源回路において、ダイオードのアノードは、コイルの第２端に接続される。サージ保護回路は、ダイオードのカソードに、第２のコンデンサおよび抵抗とともに直列接続されるツェナーダイオードをさらに含む。

この構成によれば、電源回路の定常動作時に、第２のコンデンサにおける充電および放電を抑制できる。さらに、第２のコンデンサにおける損失を抑制することができる。

本開示によれば、サージ電圧からスイッチング素子をより確実に保護することを可能にする電源回路を提供することができる。

本実施の形態に係る電源回路の第１の構成例を示したブロック図である。 図１に示す電源回路の基本構成を示した回路図である。 図１に示す電源回路において発生し得るサージ電圧の模式的な波形を示す図である。 図２に示した降圧チョッパに一般的なサージ対策を施した例を示す回路図である。 図４に示した回路における課題を説明するための図である。 図１に示す電源回路におけるサージ保護を説明するための図である。 本実施の形態に係る電源回路の第２の構成例を示したブロック図である。 本実施の形態に係る電源回路の第３の構成例を示したブロック図である。

以下において、本実施の形態について図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。

＜適用例＞
まず、図１を用いて、本発明が適用される場面の一例について説明する。図１は、本実施の形態に係る電源回路１０の第１の構成例を示したブロック図である。図１に示すように、電源回路１０は、降圧チョッパである。交流電源２０からの交流電圧は、整流回路２１によって整流される。これにより電源回路１０に直流電圧が入力される。

電源回路１０は、コイルＬ１と、コンデンサＣ１（第１のコンデンサ）と、ツェナーダイオードＺＤ１と、コンデンサＣ２（第２のコンデンサ）と、抵抗Ｒ１と、トランジスタＴＲ１と、ダイオードＤ１と、コイルＬ２と、コンデンサＣ３とを含む。コイルＬ１およびコンデンサＣ１は、電源回路１０に入力される電圧を平滑化する。トランジスタＴＲ１は、入力電圧をスイッチングするスイッチング素子である。

コイルＬ１の第１端は整流回路２１に接続されて、直流の入力電圧を受ける。トランジスタＴＲ１の高電圧側の端子（たとえば、ＮＰＮトランジスタの場合にはコレクタが相当する）は、コイルＬ１の第２端に接続される。トランジスタＴＲ１の低電圧側の端子（ＮＰＮトランジスタの場合にはエミッタ）は、コイルＬ２の第１端に接続される。コイルＬ２の第２端は、コンデンサＣ３の第１端および出力端子に接続される。

電源回路１０に入力された直流電圧は、トランジスタＴＲ１によって高周波の電力に変換される。その変換された電圧がコイルＬ２およびコンデンサＣ３によって、直流電圧（電圧Ｖｏ）に再度変換される。なお、図１には示されていないがトランジスタＴＲ１のスイッチングは、制御回路によって制御される。

ダイオードＤ１は、フライホイールダイオードであり、トランジスタＴＲ１のオフ時に、コイルＬ２に蓄えられたエネルギーを還流する。したがって、ダイオードＤ１のアノードはコンデンサＣ３の第２端に接続され、ダイオードＤ１のカソードはコイルＬ２の第１端およびトランジスタＴＲ１の低電圧側の端子に接続される。

サージ保護回路１１は、ダイオードと、第２のコンデンサと、抵抗とを含む。第１の構成例では、サージ保護回路１１のダイオードは、ツェナーダイオードである。ダイオードと、第２のコンデンサと、抵抗とは、コイルＬ１の第２端に直列に接続される。具体的には、ツェナーダイオードＺＤ１、コンデンサＣ２、および抵抗Ｒ１は、サージ保護回路１１を構成する。サージ保護回路１１はコンデンサＣ１と並列に、コイルＬ１の第２端に接続される。ツェナーダイオードＺＤ１のカソードは、コイルＬ１の第２端に接続される。コンデンサＣ２および抵抗Ｒ１は、ツェナーダイオードＺＤ１のアノードに直列に接続される。図１では、ツェナーダイオードＺＤ１のアノードにコンデンサＣ２の第１端が接続され、コンデンサＣ２の第２端に抵抗Ｒ１の第１端に接続される。抵抗Ｒ１の第２端は、コンデンサＣ１の第２端、ダイオードＤ１のアノードおよびコンデンサＣ３の第２端とともに共通のライン（基準電圧ライン）に接続される。なお、抵抗Ｒ１の第１端がツェナーダイオードＺＤ１のアノードに接続され、抵抗Ｒ１の第２端にコンデンサＣ２が接続されるのでもよい。

電源回路１０の起動時に、コイルＬ１を電流が流れて、コンデンサＣ１が充電される。トランジスタＴＲ１が停止しているため、コンデンサＣ１に電流が流入することにより、コンデンサＣ１の電圧が上昇する。電圧ＶｉがツェナーダイオードＺＤ１の動作電圧に達すると、ツェナーダイオードＺＤ１に電流が流れるので、コンデンサＣ２が充電される。ツェナーダイオードＺＤ１の動作電圧は、電源回路１０の入力電圧よりも高く、かつ、トランジスタＴＲ１の定格電圧よりも小さい。ツェナーダイオードＺＤ１に電流が流れることにより、電圧ＶｉがトランジスタＴＲ１の定格電圧以下に保たれるので、トランジスタＴＲ１を保護できる。

さらに、抵抗Ｒ１によって、突入電流のような過大な電流がツェナーダイオードＺＤ１およびコンデンサＣ２に流れることが防がれる。これにより、電圧Ｖｉが瞬間的に大きく上昇することが防がれる。すなわちコンデンサＣ１にサージ電圧が生じることを抑制できる。したがってサージ電圧からスイッチング素子（トランジスタＴＲ１）をより確実に保護することができる。以下、サージ保護回路１１によるサージ保護について、詳細に説明する。

＜降圧チョッパの基本構成＞
図２は、図１に示す電源回路１０の基本構成を示した回路図である。図２に示した電源回路１０Ａは、サージ保護回路１１が省略されている点において、電源回路１０と相違する。

電源回路１０Ａの起動時には、コンデンサＣ１が充電されるために、コイルＬ１を通じて電流ｉ１が流れる。この場合の電流ｉ１は、瞬間的に大きな電流（いわゆる突入電流）である。トランジスタＴＲ１がオフしているために、電流ｉ１はコンデンサＣ１に流入する。電流ｉ１が瞬間的に上昇した場合、コイルＬ１の電圧、すなわちコンデンサＣ１の両端の電圧（電圧Ｖｉ）が、図３に示すように急激に上昇する。

電圧ＶｉはトランジスタＴＲ１に印加されるため、電圧ＶｉがトランジスタＴＲ１の定格電圧を上回った場合、トランジスタＴＲ１が損傷する。コンデンサＣ１のサージ電圧はトランジスタＴＲ１を損傷させる要因となる。

急激な上昇する電圧（いわゆるサージ電圧）を抑制するために、一般的にはサージ保護回路が用いられる。典型的には、ツェナーダイオードがサージ保護素子として用いられる。

図４は、図２に示した降圧チョッパに一般的なサージ対策を施した例を示す回路図である。図４に示すように、コンデンサＣ１と並列に、ツェナーダイオードＺＤ１が設けられる。電源回路１０Ａの通常の動作時には、ツェナーダイオードＺＤ１は動作してはならない。したがって、ツェナーダイオードＺＤ１の動作電圧は、入力電圧の設計値より大きくなくてはならない。一方、トランジスタＴＲ１を保護するため、ツェナーダイオードＺＤ１の動作電圧は、トランジスタＴＲ１の定格電圧よりも低くなければならない。

電源回路１０Ａの効率の観点から、トランジスタＴＲ１のスイッチング時の損失は、できるだけ低いことが望ましい。一般に、スイッチング損失も低いトランジスタの場合は、定格電圧も低い。しかし、トランジスタＴＲ１の定格電圧が低い場合、電源回路１０Ａの通常動作時の入力電圧と、トランジスタＴＲ１の定格電圧との間の差は小さくなる。たとえば交流電源２０の電圧が１００ＶＡＣである場合、ピーク電圧Ｖpeak（および整流後の電圧）は１４１Ｖであるので、電源回路１０Ａの通常動作時の入力電圧（電圧Ｖｉ）は１４１Ｖである。図４に示す電源回路１０Ａの場合、ツェナーダイオードＺＤ１の動作電圧は１４１Ｖより大きく１８０Ｖでなければならない。

しかしながら、電源回路１０Ａの通常動作時の入力電圧と、トランジスタＴＲ１の定格電圧との間の差が小さい場合、たとえば以下に説明する課題が生じうる。

図５は、図４に示した回路における課題を説明するための図である。図５において、Ｖｚ＝１５０Ｖであるとする。電源回路１０Ａの入力電圧（電圧Ｖｉ）が１４１Ｖのときは、ツェナーダイオードＺＤ１は動作しない。しかし、入力電圧は変動しうるので、入力電圧がツェナー電圧Ｖｚを上回る可能性が常に存在し得る。

ツェナー電圧Ｖｚが高いほど、電源回路１０Ａの入力電圧とツェナー電圧Ｖｚとの間の差は大きくなる。しかし逆に、トランジスタＴＲ１の定格電圧とツェナー電圧Ｖｚとの差が小さくなる。ツェナーダイオードＺＤ１の特性にばらつきがある場合、ツェナー電圧ＶｚがトランジスタＴＲ１の定格電圧（１８０Ｖ）よりも大きいことも起こり得る。

たとえばツェナー電圧Ｖｚの典型値が１６０Ｖであり、トランジスタＴＲ１の定格電圧が１８０Ｖである場合、ツェナー電圧Ｖｚの実際の値が典型値通りであれば問題ない。しかし、ツェナー電圧Ｖｚの規格が、ある範囲によって定められ、その範囲の上限がトランジスタＴＲ１の定格電圧（１８０Ｖ）を上回る場合、ツェナー電圧Ｖｚの実際の値がトランジスタＴＲ１の定格電圧を上回る可能性が考えられる。このようなツェナーダイオードをサージ保護素子に用いて入力電圧が１８０Ｖを上回った場合には、トランジスタＴＲ１が損傷する可能性がある。

＜本実施の形態に係る電源回路によるサージ保護＞
図６は、図１に示す電源回路１０におけるサージ保護を説明するための図である。サージ保護回路１１において、コンデンサＣ２および抵抗Ｒ１がツェナーダイオードＺＤ１に直列に接続される。ツェナーダイオードＺＤ１の動作電圧（ツェナー電圧Ｖｚ）は１５０Ｖであるとする。

電源回路１０の起動時に、電流ｉ１が流れる。トランジスタＴＲ１がオフであるため、電流ｉ１は、コンデンサＣ１に流入する。電圧Ｖｉが１５０Ｖに達すると、ツェナーダイオードＺＤ１が動作する。これにより、電流ｉ２がツェナーダイオードＺＤ１に流れて、コンデンサＣ２が充電される。

抵抗Ｒ１は、コンデンサＣ２に突入電流が流れることを防ぐ。電流ｉ２が抵抗Ｒ１を通るために電流ｉ２の急激な上昇が抑制される。したがって、瞬間的に大きな電流がツェナーダイオードＺＤ１に流れることが防がれる。さらに電流ｉ２が電流ｉ１に比べて十分に小さい。このためにコイルＬ１による電圧の急激な上昇が防がれる。

また、電源回路１０の入力電圧が変動等の理由により上昇した場合、電圧Ｖｉが上昇するため電流ｉ２が増加する。電流ｉ２によりコンデンサＣ２が充電される。コンデンサＣ２は、コンデンサＣ１よりも大きな容量値を有する。入力電圧の上昇により電流ｉ２が増加しても、コンデンサＣ２が充電可能であれば、その増加分の電流がコンデンサＣ２に流入する。したがって、ツェナーダイオードＺＤ１の両端（カソード－アノード間）の電圧の上昇を抑えることができるので、ツェナーダイオードＺＤ１を保護することができる。

図１に示す電源回路によれば、入力電圧Ｖｉが大きく上昇することを防ぐことができるので、ツェナーダイオードＺＤ１の動作電圧（ツェナー電圧Ｖｚ）とトランジスタＴＲ１の定格電圧との差を十分に確保することができる。たとえばツェナーダイオードＺＤ１の動作電圧のバラツキ（たとえば規格範囲内のバラツキ）を考慮しても、ツェナーダイオードＺＤ１の動作電圧が、トランジスタＴＲ１の定格電圧よりも低い確率を高めることができる。したがって、サージ電圧からトランジスタＴＲ１を保護することができる。

さらに、ツェナーダイオードＺＤ１を適用することにより、コンデンサＣ２に低い耐圧を有するコンデンサを適用できる。

図７は、本実施の形態に係る電源回路の第２の構成例を示したブロック図である。図７を参照して、サージ保護回路１１は、ツェナーダイオードＺＤ１に替えて、ダイオードＤ２を含む。この点において、図７に示した構成は、図１に示した構成と異なる。ダイオードＤ２のアノードは、コイルＬ１の第２端に接続される。コンデンサＣ２および抵抗Ｒ１は、ダイオードＤ２のカソードに直列に接続される。

電源回路１０の起動時には、電圧Ｖｉが上昇して、ダイオードＤ２に順方向電流が流れる。したがって、コンデンサＣ１とコンデンサＣ２との両方が充電される。これにより、サージを吸収することができる。一方、電源回路１０の定常動作時には、トランジスタＴＲ１が動作する。これにより、ダイオードＤ２のアノード側の電圧に対して、ダイオードＤ２のカソード側の電圧が低下する。ダイオードＤ２に逆バイアス電圧が印加されるので、ダイオードＤ２は導通しない。したがって、電源回路１０の定常動作時に、コンデンサＣ２の充電および放電を抑えることができる。さらに、電源回路１０の定常動作時に、コンデンサＣ２の充電および放電によって生じる損失を抑制することができる。したがってサージ保護回路１１が電源回路１０の動作に影響を与えることを防ぐことができる。

図８は、本実施の形態に係る電源回路の第３の構成例を示したブロック図である。図８を参照して、サージ保護回路１１は、ツェナーダイオードＺＤ１に加えてダイオードＤ２を含む。この点において、図８に示した構成は、図１に示した構成と異なる。図７に示す構成と同様に、ダイオードＤ２のアノードは、コイルＬ１の第２端に接続される。ダイオードＤ２のカソードは、ツェナーダイオードＺＤ１のカソードに接続される。コンデンサＣ２および抵抗Ｒ１は、ツェナーダイオードＺＤ１のアノードに直列に接続される。

図８に示す構成によれば、図１に示した構成と同様に、入力電圧Ｖｉが大きく上昇することを防ぐことができるので、ツェナーダイオードＺＤ１の動作電圧（ツェナー電圧Ｖｚ）とトランジスタＴＲ１の定格電圧との差を十分に確保することができる。さらに、図８に示す構成によれば、ダイオードＤ２によって、電源回路１０の定常動作時に、サージ保護回路１１が電源回路１０の動作に影響を与えることを防ぐことができる。

［付記］
以上のように、本実施形態は以下のような開示を含む。

（構成１）
入力電圧を受ける第１端と、第２端とを有するコイル（Ｌ１）と、
前記コイル（Ｌ１）の前記第２端に接続されたスイッチング素子（ＴＲ１）と、
前記コイル（Ｌ１）の前記第２端に接続された第１のコンデンサ（Ｃ１）と、
前記第１のコンデンサ（Ｃ１）と並列に、前記コイル（Ｌ１）の前記第２端に接続されたサージ保護回路（１１）とを備え、
前記サージ保護回路（１１）は、
ダイオードと、
第２のコンデンサ（Ｃ２）と、
抵抗（Ｒ１）とを含み、
前記ダイオードと、前記第２のコンデンサ（Ｃ２）と、前記抵抗（Ｒ１）とは、前記コイル（Ｌ１）の前記第２端に直列に接続される、電源回路（１０）。

（構成２）
前記第２のコンデンサ（Ｃ２）の容量は、前記第１のコンデンサ（Ｃ１）の容量よりも大きい、構成１に記載の電源回路（１０）。

（構成３）
前記ダイオードは、ツェナーダイオード（ＺＤ１）であり、
前記ツェナーダイオード（ＺＤ１）のカソードは、前記コイル（Ｌ１）の前記第２端に電気的に接続され、
前記第２のコンデンサ（Ｃ２）および前記抵抗（Ｒ１）は、前記ツェナーダイオード（ＺＤ１）のアノードに直列に接続される、構成１または構成２に記載の電源回路（１０）。

（構成４）
前記ツェナーダイオード（ＺＤ１）の動作電圧は、前記スイッチング素子（ＴＲ１）の定格電圧を下回る、構成３に記載の電源回路（１０）。

（構成５）
前記ツェナーダイオード（ＺＤ１）の動作電圧は、前記入力電圧の設計値を上回る、構成３または構成４に記載の電源回路（１０）。

（構成６）
前記ダイオード（Ｄ２）のアノードは、前記コイル（Ｌ１）の前記第２端に接続される、構成１または構成２に記載の電源回路（１０）。

（構成７）
前記ダイオード（Ｄ２）のアノードは、前記コイル（Ｌ１）の前記第２端に接続され、
前記サージ保護回路（１１）は、
前記ダイオード（Ｄ２）のカソードに、前記第２のコンデンサ（Ｃ２）および前記抵抗（Ｒ１）とともに直列接続されるツェナーダイオード（ＺＤ１）をさらに含む、構成６に記載の電源回路（１０）。

本発明の実施の形態について説明したが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０，１０Ａ 電源回路、１１ サージ保護回路、２０ 交流電源、２１ 整流回路、Ｃ１，Ｃ２，Ｃ３ コンデンサ、Ｄ１，Ｄ２ ダイオード、Ｌ１，Ｌ２ コイル、Ｒ１ 抵抗、ＴＲ１ トランジスタ、ＺＤ１ ツェナーダイオード。

Claims (3)

1. 入力電圧を受ける第１端と、第２端とを有するコイルと、
   前記コイルの前記第２端に接続されたスイッチング素子と、
   前記コイルの前記第２端に接続された第１のコンデンサと、
   前記第１のコンデンサと並列に、前記コイルの前記第２端に接続されたサージ保護回路とを備え、
   前記サージ保護回路は、
   ダイオードと、
   第２のコンデンサと、
   抵抗とを含み、
   前記ダイオードと、前記第２のコンデンサと、前記抵抗とは、前記コイルの前記第２端に直列に接続され、
   前記ダイオードは、ツェナーダイオードであり、
   前記ツェナーダイオードのカソードは、前記コイルの前記第２端に電気的に接続され、
   前記第２のコンデンサおよび前記抵抗は、前記ツェナーダイオードのアノードに直列に接続され、
   前記ツェナーダイオードの動作電圧の規格範囲は、前記スイッチング素子の定格電圧を下回る、電源回路。
2. 前記第２のコンデンサの容量は、前記第１のコンデンサの容量よりも大きい、請求項１に記載の電源回路。
3. 前記ツェナーダイオードの動作電圧は、前記コイルの前記第２端における前記入力電圧の設計値を上回る、請求項１または請求項２に記載の電源回路。

Images