JP2002291236A - Ｄｃ−ｄｃコンバータの突入電流防止兼用入力切り離し回路 - Google Patents

Abstract

(57)【要約】 【課題】 大電流を出力するため、ＦＥＴを電流容量の
大きなものに変更すると、ＦＥＴのオン抵抗が小さくな
る。そのため、出力側で短絡が生じたとき、突入電流が
多く流れるまで短絡を検出できない事態が生じ、ＦＥＴ
のオフするまでの時間が長くなり、ＤＣ−ＤＣコンバー
タの切り離しが遅れる。 【解決手段】 ＦＥＴＱ１と直列に抵抗Ｒ７を設ける。
これによって、ＦＥＴＱ１のオン抵抗が小さくても、Ｆ
ＥＴＱ１のオン抵抗と前記抵抗Ｒ７の和が大きな値にな
るので、ＦＥＴＱ１と抵抗Ｒ１の両端の電圧Ｖｄｓが大
きな値になり、突入電流を直ちに防止し、前記短絡を素
早く検出することが可能になる。したがって、ＦＥＴＱ
１を直ちにオフして、ＤＣ−ＤＣコンバータの切り離し
が可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＤＣ−ＤＣコンバ
ータの突入電流防止兼用入力切り離し回路に関する。更
に詳しくは、本発明は、複数のＤＣ−ＤＣコンバータを
並列に接続して、負荷に安定した直流電圧を供給するス
イッチング電源装置において、各ＤＣ−ＤＣコンバータ
の立ち上げ時の入力側における突入電流を防止する突入
電流防止回路、及びＤＣ−ＤＣコンバータの出力側に部
品の破損等に起因する短絡事故が生じたとき、前記短絡
事故が生じたＤＣ−ＤＣコンバータの入力電流を切り離
して、他のＤＣ−ＤＣコンバータへの影響を回避するよ
うにしたＤＣ−ＤＣコンバータの入力切り離し回路に関
する。

【０００２】

【従来の技術】図２は、従来技術のスイッチング電源装
置におけるＤＣ−ＤＣコンバータの突入電流防止兼用入
力切り離し回路を示す図である。図２に示すスイッチン
グ電源装置は、３台のＤＣ−ＤＣコンバータ１−１、１
−２、１−３から構成されているが、ＤＣ−ＤＣコンバ
ータの数は任意でよい。

【０００３】また、ＤＣ−ＤＣコンバータ１−１、１−
２、１−３は同一構成であるので、ＤＣ−ＤＣコンバー
タ１−１の構成だけを図示し、他は図示を省略してい
る。図２に示すように、直流電源４は、ＤＣ−ＤＣコン
バータ１−１、１−２、１−３に電力を供給する。

【０００４】以下、ＤＣ−ＤＣコンバータ１−１を例に
して、その動作について説明する。ＤＣ−ＤＣコンバー
タ１−１は、出力電圧Ｖｏｕｔを検出してスイッチング
トランジスタＱ３をオン／オフ制御して、出力電圧Ｖｏ
ｕｔを目標値にする制御部１と、トランスＴの二次側に
発生する電流を整流して平滑する整流平滑回路２と、前
記スイッチングトランジスタＱ３と、前記トランスＴ
と、突入電流防止兼用入力切り離し回路３とから構成さ
れている。

【０００５】また、前記突入電流防止兼用入力切り離し
回路３は、入力スイッチＳＷと、ヒューズ抵抗Ｒ１を持
つヒューズＦと、抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６
と、コンデンサＣ１，Ｃ２と、ＦＥＴＱ１と、トランジ
スタＱ２とから構成されている。図２のＤＣ−ＤＣコン
バータ１−１において、入力スイッチＳＷが投入される
と、直流電源４から突入電流が流入する。前記突入電流
は、ヒューズＦを通り、コンデンサＣ２に充電される。
ここで、突入電流の値は、ヒューズ抵抗Ｒ１によって決
定される。

【０００６】コンデンサＣ２が充電している間は、抵抗
Ｒ２，Ｒ３，Ｒ６の分割比に応じて、トランジスタＱ２
がオンしているため、ＦＥＴＱｌはオフ状態となってい
る。コンデンサＣ２の電圧Ｖｃ２が所定値になると（例
えば、直流電源４の入力電圧ＶｉｎとコンデンサＣ２の
電圧Ｖｃ２が等しくなると）、トランジスタＱ２はオフ
し、抵抗Ｒ４，Ｒ５の分割比によりトランジスタＱｌが
オンする。したがって、突入電流防止兼用入力切り離し
回路３は、トランジスタＱ２を通してトランスＴの一次
側巻線に電流を供給する。

【０００７】こうして、ＤＣ−ＤＣコンバータ１−１を
駆動するときの突入電流が防止され、制御回路１の働き
により、トランジスタＱ３がオン／オフ制御され、出力
電圧Ｖｏｕｔが目標値に制御される。スイッチング電源
装置からＤＣ−ＤＣコンバータ１−１を切離す場合は、
次のように動作する。

【０００８】例えば、コンデンサＣ２が破損してショー
トしたとする。この場合、トランジスタＱｌに短絡電流
が流れて、トランジスタＱｌのオン抵抗値（Ｒｏｎ）に
対して電圧Ｖｄｓが発生する。前記電圧Ｖｄｓは、抵抗
Ｒ２，Ｒ３，Ｒ６の分割比で検出され、これによってト
ランジスタＱ２がオンし、ＦＥＴＱｌはオフする。ま
た、ヒューズＦが溶断する。したがって、直流電源４か
らの入力電流は遮断され、ＤＣ−ＤＣコンバータ１−１
はスイッチング電源装置から切り離なされる。

【０００９】

【発明が解決しようとする課題】従来技術には、次のよ
うな問題点がある。第１に、ＤＣ−ＤＣコンバータ１−
１から大電流を出力しようとすると、直流電源４からの
入力電流が多くなるので、ＦＥＴＱ１を電流容量の大き
なものに変更しなければならない。しかし、ＦＥＴＱ１
を電流容量の大きなものに変更すると、ＦＥＴＱ１のオ
ン抵抗（Ｒｏｎ）が小さくなる。したがって、例えばコ
ンデンサＣ２が破損してショートしたときに、ＦＥＴＱ
１に突入電流が多く流れないと、前記電圧Ｖｄｓが小さ
な値になり、前記ショートを検出できなくなる。実際に
は、突入電流が多く流れるまで前記ショートを検出でき
ないので、ＦＥＴＱｌのオフ時間が長くなり、ＤＣ−Ｄ
Ｃコンバータ１−１の切り離しが遅れる。

【００１０】第２に、ＤＣ−ＤＣコンバータ１−１から
大電流を出力しようとすると、ＦＥＴＱｌのオン抵抗
は、素子によりバラツキ、変動があるため、前記電圧Ｖ
ｄｓが変動する。したがって、前記ショートの検出時間
が変動し、ＤＣ−ＤＣコンバータ１−１の切り離しまで
の時間が変動する。第３に、前記第２の理由により、Ｆ
ＥＴＱ１の選定（定格容量、オン抵抗、温度特性、外形
等）を適切に行うことが困難になる。

【００１１】第４に、ＤＣ−ＤＣコンバータ１−１の動
作中に、直流電源４の入力電圧Ｖｉｎが瞬間的に大きい
値に変動したとする。これによって、コンデンサＣ２に
突入電流が流れ、電圧Ｖｄｓに起因して、ＦＥＴＱ１が
オフすることがある。そのため、ＤＣ−ＤＣコンバータ
１−１が意に反してスイッチング電源装置から切り離さ
れる事態が生じる。

【００１２】本発明の第１の目的は、前記した従来技術
の問題点に鑑み為されたもので、ＤＣ−ＤＣコンバータ
から大電流を出力する場合でも、短時間でＤＣ−ＤＣコ
ンバータの切り離しが可能なＤＣ−ＤＣコンバータの突
入電流防止兼用入力切り離し回路を提供することにあ
る。本発明の第２の目的は、ＤＣ−ＤＣコンバータから
大電流を出力する場合でも、ＤＣ−ＤＣコンバータの切
り離しに要する時間の変動が少ない、ＤＣ−ＤＣコンバ
ータの突入電流防止兼用入力切り離し回路を提供するこ
とにある。

【００１３】本発明の第３の目的は、ＤＣ−ＤＣコンバ
ータの突入電流防止兼用入力切り離し回路において、入
力電流を流すために用いるトランジスタの選定を容易に
することにある。本発明の第４の目的は、ＤＣ−ＤＣコ
ンバータの入力電圧が瞬間的に変動した場合でも、ＤＣ
−ＤＣコンバータがスイッチング電源装置から切り離さ
れる事態を生じさせない、ＤＣ−ＤＣコンバータの突入
電流防止兼用入力切り離し回路を提供することにある。

【００１４】

【課題を解決するための手段】請求項１記載のＤＣ−Ｄ
Ｃコンバータの突入電流防止兼用入力切り離し回路は、
入力電源投入時に突入電流を流すヒューズ付き抵抗と、
前記ヒューズ付き抵抗を通過した突入電流を蓄積するコ
ンデンサと、前記ヒューズ付き抵抗と並列接続された第
１のトランジスタと抵抗の直列回路と、前記第１のトラ
ンジスタのオン、オフを制御する第２のトランジスタ
と、前記第１のトランジスタと抵抗の前記直列回路と、
前記ヒューズ付き抵抗とから成る並列回路の両端の電圧
を分圧し、前記分圧電圧により、前記並列回路の両端の
電圧差が前記コンデンサの蓄電により所定値より小さく
なったことを検出したとき、オン状態にある前記第２の
トランジスタをオフ状態に変化させ、更に前記並列回路
の両端の電圧差が所定値より大きくなったことを検出し
たとき、オフ状態にある前記第２のトランジスタをオン
状態に変化させる分圧回路と、前記第２のトランジスタ
がオン状態からオフ状態に変化したことを検出して、前
記第１のトランジスタをオフ状態からオン状態に変化さ
せ、更に前記第２のトランジスタがオフ状態からオン状
態に変化したことを検出して、前記第１のトランジスタ
をオン状態からオフ状態に変化させるオン／オフ状態変
更回路とから構成されることを特徴とする。

【００１５】請求項１記載の発明によれば、第１のトラ
ンジスタと直列に抵抗を挿入したため、第１のトランジ
スタのオン抵抗が小さくても、第１のトランジスタと前
記抵抗の和が大きい値になるので、電圧Ｖｄｓも大きな
値になって出力側で生じたショートを容易に検出するこ
とが可能になる。請求項２記載のＤＣ−ＤＣコンバータ
の突入電流防止兼用入力切り離し回路は、入力電源投入
時に突入電流を流すヒューズ付き抵抗と、前記ヒューズ
付き抵抗を通過した突入電流を蓄積するコンデンサと、
前記ヒューズ付き抵抗と並列接続された第１のトランジ
スタと抵抗の直列回路と、前記第１のトランジスタのオ
ン、オフを制御する第２のトランジスタと、前記第１の
トランジスタと抵抗の前記直列回路と、前記ヒューズ付
き抵抗とから成る並列回路の両端の電圧を分圧し、前記
分圧電圧により、前記並列回路の両端の電圧差が前記コ
ンデンサの蓄電により所定値より小さくなったことを検
出したとき、オン状態にある前記第２のトランジスタを
オフ状態に変化させ、更に前記並列回路の両端の電圧差
が所定値より大きくなったことを検出したとき、オフ状
態にある前記第２のトランジスタをオン状態に変化させ
る分圧回路と、前記第２のトランジスタがオン状態から
オフ状態に変化したことを検出して、前記第１のトラン
ジスタをオフ状態からオン状態に変化させ、更に前記第
２のトランジスタがオフ状態からオン状態に変化したこ
とを検出して、前記第１のトランジスタをオン状態から
オフ状態に変化させるオン／オフ状態変更回路と、前記
入力電圧の変動を吸収する入力電圧変動吸収回路とから
構成されることを特徴とする。

【００１６】請求項２記載の発明によれば、入力電圧の
変動を吸収する入力電圧変動吸収回路を設けたため、請
求項１に記載の作用に加えて、入力電圧に瞬間的な変動
が生じた場合、前記瞬間的な電圧変動を遅延させること
ができる。

【００１７】

【発明の実施の形態】以下、添付の図面に示す本発明の
一実施の形態について説明する。

【００１８】図１は本発明の一実施の形態を示す回路図
であり、スイッチング電源装置におけるＤＣ−ＤＣコン
バータの突入電流防止兼用入力切り離し回路を示す。図
１に示す実施の形態において、図２に示す従来技術と同
一部分には同一符号を付してその説明を省略する。図１
に示す実施の形態が、図２に示す従来技術と異なるの
は、次の点である。

【００１９】すなわち、突入電流防止兼用入力切り離し
回路３内のＦＥＴＱ１と直列に電流制限用抵抗Ｒ７を設
けた点、及びダイオードＤ１と抵抗Ｒ８とコンデンサＣ
３から成る直列回路を直流電源４と並列に設けた点、及
び前記ダイオードＤ１と抵抗Ｒ３を結ぶラインＡと抵抗
Ｒ３と抵抗Ｒ６を結ぶラインＢ間にダイオードＤ２を設
けた点である。

【００２０】なお、抵抗Ｒ７の抵抗値は、ＦＥＴＱ１の
オン抵抗（Ｒｏｎ）やＤＣ−ＤＣコンバータ１−１の出
力電圧等によって定める。具体的には、ＦＥＴＱ１のオ
ン抵抗（Ｒｏｎ）が、０．０２〜０．０５Ωの場合、抵
抗Ｒ７は０．１Ω程度、あるいは０．１Ω以下の値が好
ましい。また、次に説明する実施の形態は、特許請求の
範囲に記載する全ての請求項に対応する。

【００２１】前記請求項１，２の構成要件と実施の形態
との対応関係は、以下のようになっている。すなわち、
ヒューズ付き抵抗は、ヒューズＦに対応する。コンデン
サは、コンデンサＣ２が対応する。直列回路は、ＦＥＴ
Ｑ１と抵抗Ｒ７の直列接続が対応する。第２のトランジ
スタは、トランジスタＱ２が対応する。分圧回路は、抵
抗Ｒ２，Ｒ３，Ｒ６の回路が対応する。オン／オフ状態
変更回路は、抵抗Ｒ４，Ｒ５の回路が対応する。また、
入力電圧変動吸収回路は、ダイオードＤｌ，Ｄ２、抵抗
Ｒ８、コンデンサＣ３の回路が対応する。

【００２２】以下、図１に示す実施の形態の動作につい
て説明する。図１に示すように、ＦＥＴＱ１に直列に電
流制限抵抗Ｒ７を設けることにより、ＦＥＴＱ１のオン
抵抗（Ｒｏｎ）と抵抗Ｒ７の和を、前記抵抗Ｖｄｓとす
ることができる。そのため、ＦＥＴＱ１のオン抵抗（Ｒ
ｏｎ）が小さくな値であっても、コンデンサＣ２が破損
してショートした場合、直ちにトランジスタＱ２がオン
し、ＦＥＴＱ１をオフすることができる。

【００２３】また、ダイオードＤｌ，Ｄ２、抵抗Ｒ８、
コンデンサＣ３を追加することにより、直流電源４の入
力電圧Ｖｉｎに瞬時変動が起こった場合、前記電圧の変
動をコンデンサＣ３で吸収して、電圧変動を遅延をさせ
ることができる。したがって、この実施の形態によれ
ば、ＤＣ−ＤＣコンバータ１−１から大電流を出力する
ため、ＦＥＴＱ１の電流容量を大きなものに変更して、
ＦＥＴＱ１のオン抵抗（Ｒｏｎ）が小さくなった場合で
も、出力側で短絡事故が発生したとき、短時間でＤＣ−
ＤＣコンバータ１−１を切り離すことが可能になる。

【００２４】また、抵抗Ｒ７を挿入したことにより、突
入電流の抑制範囲を大きくすることができる。また、こ
の実施の形態によれば、ＤＣ−ＤＣコンバータ１−１か
ら大電流を出力するため、ＦＥＴＱ１の電流容量を大き
なものに変更して、ＦＥＴＱ１のオン抵抗（Ｒｏｎ）が
小さくなった場合でも、抵抗Ｒ７を設けているため、Ｄ
Ｃ−ＤＣコンバータ１−１の切り離しに要する時間の変
動を少なくすることができる。

【００２５】また、ＦＥＴＱ１のオン抵抗（Ｒｏｎ）
に、それよりも大きい値の抵抗Ｒ７が加わるため、入力
側のラインインピーダンスが確定する。そのため、入力
側のラインインピーダンスのバラツキが無くなり、ＦＥ
ＴＱ１を通る最大電流値の算出が容易になる。また、こ
の実施の形態によれば、ＦＥＴＱ１に直列に抵抗Ｒ７を
設けたので、オン抵抗（Ｒｏｎ）ばかりでなく、定格容
量、温度特性、外形等に注意を払うことなく、ＦＥＴＱ
ｌを容易に選定することができる。また、ＦＥＴＱ１の
選択範囲を広げることができる。

【００２６】また、この実施の形態によれば、ダイオー
ドＤｌ，Ｄ２、抵抗Ｒ８、コンデンサＣ３を追加したこ
とにより、前記入力電圧Ｖｉｎの瞬間的な電圧変動が電
圧差の小さい長い時間に亙る電圧変動に変化するので、
ＤＣ−ＤＣコンバータ１−１がスイッチング電源装置か
ら切り離される事態を防止することができる。また、Ｆ
ＥＴＱ１のオン抵抗（Ｒｏｎ）及び抵抗Ｒ７の値が小さ
いので、ＤＣ−ＤＣコンバータ１−１における損失を低
減することができる。

【００２７】おな、前記実施の形態においては、ヒュー
ズＦとして抵抗付きのものを用いたが、ヒューズＦと抵
抗は別個に設けてもよい。また、トランジスタＱ１とし
てＦＥＴを用いたが、本発明はこれに限定されるもので
はなく、他の形式のトランジスタを用いてもよい。

【００２８】

【発明の効果】請求項１，２記載の発明によれば、第１
のトランジスタの電流容量を大きなものに変更して、第
１のトランジスタのオン抵抗（Ｒｏｎ）が小さくなった
場合でも、出力側で短絡事故が発生したとき、短時間で
ＤＣ−ＤＣコンバータを切り離すことが可能になる。

【００２９】また、請求項１，２記載の発明によれば、
第１のトランジスタと直列に抵抗を挿入したことによ
り、突入電流の抑制範囲を大きく取ることができる。ま
た、請求項１，２記載の発明によれば、ＤＣ−ＤＣコン
バータの切り離しに要する時間の変動を少なくすること
ができる。

【００３０】また、請求項１，２記載の発明によれば、
入力側のラインインピーダンスのバラツキが無くなり、
第１のトランジスタを通る最大電流値の算出が容易にな
る。また、請求項１，２記載の発明によれば、第１のト
ランジスタのオン抵抗ばかりでなく、定格容量、温度特
性、外形等に注意を払うことなく、第１のトランジスタ
を容易に選定することができる。また、第１のトランジ
スタの選択範囲を広げることができる。

【００３１】また、請求項１，２記載の発明によれば、
ＤＣ−ＤＣコンバータにおける損失を低減することがで
きる。また、請求項２に記載の発明によれば、入力電圧
の瞬間的な電圧変動が生じても、ＤＣ−ＤＣコンバータ
がスイッチング電源装置から切り離される事態を防止す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態を示す回路図である。

【図２】従来技術のスイッチング電源装置におけるＤＣ
−ＤＣコンバータの突入電流防止兼用入力切り離し回路
を示す図である。

【符号の説明】

１ 制御回路 ２ 整流平滑回路 ３ 突入電流防止兼用入力切り離し回路 ４ 直流電源 １−１，１−２，１−３ ＤＣ−ＤＣコンバータ Ｃ１〜Ｃ３ コンデンサ Ｄ１，Ｄ２ ダイオード Ｆ ヒューズ付き抵抗 Ｑ１ ＦＥＴ Ｑ２，Ｑ３ トランジスタ Ｒ１〜Ｒ８ 抵抗 ＳＷ 入力スイッチ Ｖｉｎ 入力電圧 Ｖｏｕｔ 出力電圧

フロントページの続き Ｆターム(参考） 5H730 AA16 AA20 AS01 BB23 BB57 BB84 DD02 DD17 EE02 EE08 EE10 FD01 FD41 FG01 XX02 XX15 XX22 XX35 XX47

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力電源投入時に突入電流を流すヒュー
   ズ付き抵抗と、 前記ヒューズ付き抵抗を通過した突入電流を蓄積するコ
   ンデンサと、 前記ヒューズ付き抵抗と並列接続された、第１のトラン
   ジスタと抵抗の直列回路と、 前記第１のトランジスタのオン、オフを制御する第２の
   トランジスタと、 前記第１のトランジスタと抵抗の前記直列回路と、前記
   ヒューズ付き抵抗とから成る並列回路の両端の電圧を分
   圧し、前記分圧電圧により、前記並列回路の両端の電圧
   差が前記コンデンサの蓄電により所定値より小さくなっ
   たことを検出したとき、オン状態にある前記第２のトラ
   ンジスタをオフ状態に変化させ、更に前記並列回路の両
   端の電圧差が所定値より大きくなったことを検出したと
   き、オフ状態にある前記第２のトランジスタをオン状態
   に変化させる分圧回路と、 前記第２のトランジスタがオン状態からオフ状態に変化
   したことを検出して、前記第１のトランジスタをオフ状
   態からオン状態に変化させ、更に前記第２のトランジス
   タがオフ状態からオン状態に変化したことを検出して、
   前記第１のトランジスタをオン状態からオフ状態に変化
   させるオン／オフ状態変更回路とから構成されることを
   特徴とするＤＣ−ＤＣコンバータの突入電流防止兼用入
   力切り離し回路。
2. 【請求項２】 入力電源投入時に突入電流を流すヒュー
   ズ付き抵抗と、 前記ヒューズ付き抵抗を通過した突入電流を蓄積するコ
   ンデンサと、 前記ヒューズ付き抵抗と並列接続された、第１のトラン
   ジスタと抵抗の直列回路と、 前記第１のトランジスタのオン、オフを制御する第２の
   トランジスタと、 前記第１のトランジスタと抵抗の前記直列回路と、前記
   ヒューズ付き抵抗とから成る並列回路の両端の電圧を分
   圧し、前記分圧電圧により、前記並列回路の両端の電圧
   差が前記コンデンサの蓄電により所定値より小さくなっ
   たことを検出したとき、オン状態にある前記第２のトラ
   ンジスタをオフ状態に変化させ、更に前記並列回路の両
   端の電圧差が所定値より大きくなったことを検出したと
   き、オフ状態にある前記第２のトランジスタをオン状態
   に変化させる分圧回路と、 前記第２のトランジスタがオン状態からオフ状態に変化
   したことを検出して、前記第１のトランジスタをオフ状
   態からオン状態に変化させ、更に前記第２のトランジス
   タがオフ状態からオン状態に変化したことを検出して、
   前記第１のトランジスタをオン状態からオフ状態に変化
   させるオン／オフ状態変更回路と、 前記入力電圧の変動を吸収する入力電圧変動吸収回路
   と、 から構成されることを特徴とするＤＣ−ＤＣコンバータ
   の突入電流防止兼用入力切り離し回路。