JP3613886B2

JP3613886B2 - Ｌ負荷駆動装置

Info

Publication number: JP3613886B2
Application number: JP13706896A
Authority: JP
Inventors: 順二早川; 淳一永田; 伴　　博行
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1996-05-30
Filing date: 1996-05-30
Publication date: 2005-01-26
Anticipated expiration: 2016-05-30
Also published as: JPH09322593A

Description

【０００１】
【発明の属する技術分野】
本発明は、ステッピングモータ等におけるＬ負荷を駆動するＬ負荷駆動装置に関する。
【０００２】
【従来の技術】
従来、この種の装置として、実公平７ー３３５９８号公報に示す「ステッピングモータ装置」がある。このものの概要について説明する。
図４に示す、バイファイラ巻４相ステッピングモータの駆動回路において、電圧Ｖｃｃを出力する直流電源１には、第１〜第４の巻線２ａ〜２ｄがそれぞれ接続され、これら第１〜第４の巻線２ａ〜２ｄには、スイッチング素子としての第１〜第４のＭＯＳトランジスタ３ａ〜３ｄがそれぞれ接続されている。
【０００３】
また、ＭＯＳトランジスタ３ａ、３ｃの共通接続点と接地との間には第１の電流検出抵抗４ａが接続され、これと並列に巻線エネルギーを放出する経路を形成するダイオード５ａが接続されている。同様に、ＭＯＳトランジスタ３ｂ、３ｄの共通接続点と接地との間には第２の電流検出抵抗４ｂが接続され、これと並列にダイオード５ｂが接続されている。
【０００４】
第１、第２の制御回路６ａ、６ｂは、励磁信号発生回路７の出力ライン７ａ、７ｂの励磁信号に応答してＭＯＳトランジスタ３ａ〜３ｄを所定の励磁方式（例えば２相励磁方式）で制御する。すなわち、制御回路６ａ、６ｂは、電流検出抵抗４ａ、４ｂに接続された検出ライン８、９から得られる電流検出信号と、基準電圧発生回路１０から出力される基準電圧Ｖ１、Ｖ２とを比較して、ＭＯＳトランジスタ３ａ〜３ｄを断続制御（チョッピング制御）し、ステッピングモータを定電流駆動する。
【０００５】
図５に、ステッピングモータを２相励磁方式で駆動する場合の各部の波形を示す。（Ａ）（Ｂ）は励磁信号、（Ｃ）〜（Ｆ）はＭＯＳトランジスタ３ａ〜３ｄのゲート信号をそれぞれ示す。図５（Ａ）に示す励磁信号がハイレベルの時には、ＭＯＳトランジスタ３ａがチョッピング制御され、図５（Ｂ）に示す励磁信号がハイレベルの時には、ＭＯＳトランジスタ３ｂがチョッピング制御される。また、図５（Ａ）に示す励磁信号がローレベルの時には、ＭＯＳトランジスタ３ｃがチョッピング制御され、図５（Ｂ）に示す励磁信号がローレベルの時には、ＭＯＳトランジスタ３ｄがチョッピング制御される。
【０００６】
制御回路６ａ、６ｂは同一の構成であり、図６にその内の一方の制御回路６ａの詳細構成を示す。この制御回路６ａの作動を、巻線２ｃを励磁する信号が発生している励磁期間を例にとって、図７に示すタイミングチャートとともに説明する。
電流検出抵抗４ａの両端電圧、すなわち電流検出電圧Ｖｒは、ＭＯＳトランジスタ３ｃがオンしている時には、そのオン期間の電流に対応した正電圧となり、ＭＯＳトランジスタ３ｃがオフしている時には、ダイオード５ａの順方向降下電圧となる。従って、電流検出電圧Ｖｒは、図７（Ａ）に示すようにＭＯＳトランジスタ３ｃのオンオフに応じて変化する。
【０００７】
電流検出電圧Ｖｒはコンパレータ６１において基準電圧Ｖ１と比較される。電流検出電圧Ｖｒが基準電圧Ｖ１に達すると、コンパレータ６１の出力がローレベルになりコンデンサ６２が放電される。また、電流検出電圧Ｖｒが基準電圧Ｖ１より低いと、コンパレータ６１の出力がハイレベルになりコンデンサ６２は充電される。このことにより、コンデンサ６２の端子電圧Ｖ_６２は、図７（Ｂ）に示すように変化する。この電圧Ｖ_６２はコンパレータ６３にて所定の基準電圧Ｖｏと比較され、図７（Ｃ）に示すパルス信号Ｖ_６３に変換される。このパルス信号はＮＯＴ回路６４にてレベル反転される。
【０００８】
巻線２ｃの励磁期間においては、励磁信号発生回路７からの信号がローレベルでありＮＯＴ回路６６の出力がハイレベルとなっているため、ＡＮＤ回路６５、６７のうちＡＮＤ回路６５を介してパルス信号がＭＯＳトランジスタ３ｃに出力され、ＭＯＳトランジスタ３ｃのゲート−ソース間には、図７（Ｄ）に示す電圧Ｖ_ＧＳが印加される。
【０００９】
従って、図７（Ａ）〜（Ｄ）の波形に示すように、ｔ_１時点でＭＯＳトランジスタ３ｃがオンで電流検出電圧Ｖｒが基準電圧Ｖ１に達すると、ＡＮＤ回路６５からの出力がローレベルになってＭＯＳトランジスタ３ｃをオフさせ、その後、コンデンサ６２が充電されて、その端子電圧Ｖ_６２がｔ_２時点で基準電圧Ｖｏに達すると、ＡＮＤ回路６５からの出力がハイレベルになってＭＯＳトランジスタ３ｃをオンさせる。この作動を繰り返すことにより、ＭＯＳトランジスタ３ｃがチョッピング制御される。
【００１０】
ここで、ＭＯＳトランジスタ３ｃのオン期間（ｔ_２〜ｔ_３）においては、電源１、巻線２ｃ、ＭＯＳトランジスタ３ｃ、電流検出抵抗４ａ、接地からなる回路で、図７（Ｅ）に示す電流Ｉｃが流れる。
また、オフ期間（ｔ_１〜ｔ_２）においては、巻線２ｃの励磁により蓄積されたエネルギーが、ここに電磁結合されている巻線２ａを通して放出される。すなわち、巻線２ａ、電源１、バイパスダイオード５ａ、ＭＯＳトランジスタ３ａの内蔵ダイオード３１ａからなる閉回路で電流Ｉａが流れる。
【００１１】
電流Ｉａの向きを図６に示す方向に定義した場合には、電流Ｉａの波形は図７（Ｆ）に示すようになり、電流Ｉｃと電流Ｉａを合成した電流Ｉは図７（Ｇ）に示すようになる。
なお、他の巻線２ａ、２ｂ、２ｄの励磁期間においても、上記した巻線２ｃの励磁期間と同様の動作が行われる。
【００１２】
【発明が解決しようとする課題】
上記した構成において、ＭＯＳトランジスタのオン抵抗を低減すれば、第１〜第４のＭＯＳトランジスタ３ａ〜３ｄでの消費電力を低減することができるが、巻線の蓄積エネルギーを開放するときには非駆動状態にある電流がＭＯＳトランジスタの内蔵ダイオードを介して電流が流れるため、そのダイオードでの通電電力については大幅に低減することはできない。
【００１３】
本発明は上記問題に鑑みたもので、エネルギー開放時の電力消費を低減することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、請求項１乃至５に記載の発明においては、第１、第２のトランジスタのうち一方のトランジスタをチョッピング制御して、それに接続されたＬ負荷を駆動状態にするとともに、そのチョッピング制御において一方のトランジスタがオフしたときに他方のトランジスタをオン動作させ、他方のトランジスタを逆方向に通電動作させて、Ｌ負荷に蓄積されたエネルギーを開放する電流路を形成したことを特徴としている。
【００１５】
トランジスタの通電時には、そのオン抵抗が小さいため、トランジスタでの消費電力はダイオードによる場合の消費電力に比べて小さくなる。従って、エネルギー開放時にトランジスタを逆方向に通電制御することにより、消費電力を低減することができる。
特に、請求項２、５に記載の発明のように、チョッピング制御における一方のトランジスタのオフ期間の最初と最後の所定期間において、他方のトランジスタに並列接続されたダイオードを介してエネルギーを開放させる電流路を形成するようにすれば、一方のトランジスタが完全にオフした状態で他方のトランジスタの逆通電制御を行うことができるため、動作の安定化を図ることができる。
【００１６】
なお、トランジスタとして、ＭＯＳトランジスタような絶縁ゲート型トランジスタを用いれば、その内蔵ダイオードによりトランジスタに並列接続されたダイオードを構成することができる。
【００１７】
【発明の実施の形態】
図１に本発明の一実施形態を示すステッピングモータの駆動回路を示す。この図１に示す回路は、図６に示す回路と対応するもので、この図１に示すもの以外の構成は図４、図６に示すものと同一である。
本実施形態においては、制御回路６ａの出力段に、制御信号作成回路としての波形分割回路１００と、制御信号印加回路としての波形切換回路２００を設けている。
【００１８】
波形分割回路１００は、遅延回路１０１とＮＯＲ回路１０２とＡＮＤ回路１０３から構成されている。遅延回路１０１は、ＮＯＴ回路６４からのパルス信号Ａ（図２（Ａ）参照）を一定時間ｔ_ｄだけ遅延させたパルス信号Ｂ（図２（Ｂ）参照）を出力する。ＮＯＲ回路１０２は、パルス信号Ａ、ＢのＮＯＲ論理により、第１の制御信号Ｃ（図２（Ｃ）参照）を出力し、ＡＮＤ回路１０３は、パルス信号Ａ、ＢのＡＮＤ論理により、第２の制御信号Ｄ（図２（Ｄ）参照）を出力する。
【００１９】
第１の制御信号Ｃは、チョッピング制御を行うためのものであり、第２の制御信号Ｄは、ＭＯＳトランジスタ３ａ、３ｃを逆方向に通電動作させるためのものである。
波形切換回路２００は、ＯＲ回路２０１、２０２とＡＮＤ回路２０３〜２０６から構成されている。
【００２０】
巻線２ｃの励磁期間においては、励磁信号発生回路７の出力ライン７ａの信号がローレベルでありＮＯＴ回路６６の出力がハイレベルであるため、ＮＯＲ回路１０２からの第１の制御信号ＣがＯＲ回路２０１を介してＭＯＳトランジスタ３ｃに印加され、ＡＮＤ回路１０３からの第２の制御信号ＤがＯＲ回路２０２を介してＭＯＳトランジスタ３ａに印加される。
【００２１】
ＭＯＳトランジスタ３ｃは、第１の制御信号Ｃを受けてチョッピング制御され、ＭＯＳトランジスタ３ａは、第２の制御信号Ｄを受けてエネルギー開放時の逆方向通電動作を行う。
また、巻線２ａの励磁期間においては、励磁信号発生回路７の出力ライン７ａの信号７ａがハイレベルでありＮＯＴ回路６６の出力がローレベルであるため、ＮＯＲ回路１０２からの第１の制御信号ＣがＯＲ回路２０２を介してＭＯＳトランジスタ３ａに印加され、ＡＮＤ回路１０３からの第２の制御信号ＤがＯＲ回路２０１を介してＭＯＳトランジスタ３ｃに印加される。
【００２２】
ＭＯＳトランジスタ３ａは、第１の制御信号Ｃを受けてチョッピング制御され、ＭＯＳトランジスタ３ｃは、第２の制御信号Ｄを受けてエネルギー開放時の逆方向通電動作を行う。
次に、上述したＭＯＳトランジスタの逆方向通電動作について、巻線２ｃの励磁期間を例にとって説明する。
【００２３】
巻線２ｃの励磁期間においては、ＭＯＳトランジスタ３ｃがチョッピング制御されるが、このチョッピング制御において、ＭＯＳトランジスタ３ｃがオフすると、巻線２ａ、電源１、バイパスダイオード５ａ、ＭＯＳトランジスタ３ａの内蔵ダイオード３１ａからなる閉回路で電流Ｉａが流れる。
ＭＯＳトランジスタ３ｃのオフ後、一定の遅延時間ｔ_ｄが経過すると、第２の制御信号Ｄがハイレベルになり、ＭＯＳトランジスタ３ａがオン状態になる。この場合、電流Ｉａは負荷駆動時と逆方向に流れるので、ＭＯＳトランジスタ３ａは逆方向に通電する動作を行う。
【００２４】
この後、ＭＯＳトランジスタ３ｃがオンする一定時間ｔ_ｄ前になると、第２の制御信号Ｄがローレベルになり、ＭＯＳトランジスタ３ａがオフし、電流ＩａがＭＯＳトランジスタ３ａの内蔵ダイオード３１ａを流れるようになる。
従って、ＭＯＳトランジスタ３ｃをチョッピング制御しているときにおいて、ＭＯＳトランジスタ３ｃがオフする期間のオフ直後およびオン直前は、ＭＯＳトランジスタ３ａの内蔵ダイオード３１ａを介した第１の電流路により、巻線２ｃの励磁により蓄積されたエネルギーが開放され、それ以外はＭＯＳトランジスタ３ａの逆方向通電動作により形成される第２の電流路により、エネルギーが開放される。
【００２５】
図３に、電流Ｉａを流しているときの、ダイオードとＭＯＳトランジスタの電流−電圧特性を示す。
電流Ｉａが１Ａのときに、ダイオードの順方向降下電圧は約０．８５Ｖであり、ＭＯＳトランジスタは約０．４Ｖである。従って、ダイオードを介して電流を流したときには、約０．８５Ｗの消費電力となるのであるが、ＭＯＳトランジスタを逆方向に通電動作させたときには、約０．４Ｗの消費電力となるので、エネルギー開放時の消費電力を大きく低減することができる。
【００２６】
すなわち、ＭＯＳトランジスタを逆方向に通電動作させたときのオン抵抗と電流の積が、ダイオードの順方向降下電圧より低く設定されていれば、エネルギー開放時の消費電力を低減することができる。
なお、上記実施形態では、第１の制御信号Ｃの立ち下がり直後と立ち上がり直前に一定時間ｔ_ｄの時間差を設けて第２の制御信号Ｄを作成するものを示したが、それらの時間は同じである必要はなく、異なる時間であってもよい。
【００２７】
また、第１、第２の制御信号Ｃ、Ｄに一定時間ｔ_ｄのタイミングのずれを設けたのは、両制御信号出力が衝突するのを防止するためであり、それが問題にならないのであれば、タイミングのずれを積極的に設ける必要はない。
さらに、上記した実施形態では、スイッチング素子３ａ〜３ｄをＭＯＳトランジスタで構成するものを示したが、ダイオードが並列接続されたバイポーラトランジスタで構成してもよい。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すステッピングモータの駆動回路を示す図である。
【図２】図１中の制御回路の作動説明に供するタイミングチャートである。
【図３】ダイオードとＭＯＳトランジスタの電流−電圧特性図である。
【図４】従来のステッピングモータの駆動回路の全体構成を示す図である。
【図５】図４に示すもののチョッピング制御を説明するためのタイミングチャートである。
【図６】図４に示すものの制御回路を詳細に示す図である。
【図７】図６中の各部の信号波形を示すタイミングチャートである。
【符号の説明】
２ａ〜２ｄ…巻線、３ａ〜３ｄ…ＭＯＳトランジスタ、
３１ａ、３１ｃ…内蔵ダイオード、４ａ、４ｂ…電流検出抵抗、
６ａ、６ｂ…制御回路。

Claims

電磁結合された第１、第２のＬ負荷（２ａ、２ｃ）と、
前記第１、第２のＬ負荷に直列にそれぞれ接続され、前記第１、第２のＬ負荷を駆動する第１、第２のトランジスタ（３ａ、３ｃ）と、
前記第１、第２のトランジスタの一方を駆動状態とし、他方を非駆動状態とするように、前記第１、第２のトランジスタを制御する制御回路（６ａ）を備え、前記制御回路は、チョッピング制御により前記第１、第２のトランジスタの一方を駆動状態にするとともに、そのチョッピング制御において前記駆動状態にあるトランジスタがオフしたとき非駆動状態にあるトランジスタをオン動作させるものであって、
そのオン動作により、前記駆動状態にあるトランジスタに接続されたＬ負荷に蓄積されたエネルギーを開放するための電流路が形成されることを特徴とするＬ負荷駆動装置。
前記第１、第２のトランジスタ（３ａ、３ｃ）には、ダイオード（３１ａ、３１ｃ）が並列接続されており、
前記制御回路（６ａ）は、前記駆動状態にあるトランジスタがオフする期間の最初と最後の所定期間において、前記非駆動状態にあるトランジスタをオフ状態とし、そのトランジスタに並列接続されたダイオードを介して前記エネルギーを開放するための電流路を形成させるものであることを特徴とする請求項１に記載のＬ負荷駆動装置。
前記非駆動状態にあるトランジスタがオン動作するときのオン抵抗と電流の積が、前記ダイオードを介して前記電流路が形成されるときの前記ダイオードの順方向降下電圧より低く設定されていることを特徴とする請求項２に記載のＬ負荷駆動装置。
前記制御回路（６ａ）は、前記チョッピング制御を行うための第１の制御信号と前記非駆動状態にあるトランジスタをオン動作させるための第２の制御信号を作成する制御信号作成回路（１００）と、前記第１のＬ負荷を駆動するときには前記第１、第２の制御信号を前記第１、第２のトランジスタにそれぞれ印加し、前記第２のＬ負荷を駆動するときには前記第１、第２の制御信号を前記第２、第１のトランジスタにそれぞれ印加する制御信号印加回路（２００）とを有することを特徴とする請求項２又は３に記載のＬ負荷駆動装置。
電磁結合された第１、第２の巻線（２ａ、２ｃ）と、
前記第１、第２の巻線に直列にそれぞれ接続され、前記第１、第２の巻線を駆動する第１、第２の絶縁ゲート型トランジスタ（３ａ、３ｃ）と、
前記第１、第２の絶縁ゲート型トランジスタの一方を駆動状態とし、他方を非駆動状態とするように、前記第１、第２の絶縁ゲート型トランジスタを制御する制御回路（６ａ）とを備えたステッピングモータ装置において、
前記制御回路は、チョッピング制御により前記第１、第２の絶縁ゲート型トランジスタの一方を駆動状態にするとともに、そのチョッピング制御において前記駆動状態にある絶縁ゲート型トランジスタをオフさせる期間となったとき、そのオフ期間の最初と最後の所定期間を除いて、非駆動状態にある絶縁ゲート型トランジスタをオン動作させるものであって、
前記オフ期間の最初と最後の所定期間においては、前記非駆動状態にある絶縁ゲート型トランジスタに内蔵されているダイオード（３１ａ、３１ｃ）を介して第１の電流路が形成され、前記オフ期間の最初と最後の所定期間を除く期間においては、前記非駆動状態にある絶縁ゲート型トランジスタのオン動作により第２の電流路が形成され、前記第１、第２の電流路により、前記駆動状態にある絶縁ゲート型トランジスタに接続された巻線に蓄積されたエネルギーを開放するものであり、
前記非駆動状態にある絶縁ゲート型トランジスタがオン動作するときのオン抵抗と電流の積が、前記ダイオードを介して前記電流路が形成されるときの前記ダイオードの順方向降下電圧より低く設定されていることを特徴とするステッピングモータ装置。