JPH09238496A

JPH09238496A - Ｌ負荷駆動装置

Info

Publication number: JPH09238496A
Application number: JP8092747A
Authority: JP
Inventors: Junichi Nagata; 淳一永田; Junji Hayakawa; 順二早川; Hiroyuki Ban; 伴　　博行
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1995-11-06
Filing date: 1996-04-15
Publication date: 1997-09-09
Anticipated expiration: 2016-04-15
Also published as: JP3724048B2; DE19645558A1; US5883483A; KR970031221A; KR100268402B1; ITMI962285A1; DE19645558B4; IT1286081B1

Abstract

(57)【要約】【課題】Ｌ負荷を駆動するスイッチング素子時の、Ｌ
負荷とスイッチング素子の接続点の電圧を低減し、スイ
ッチング素子の低耐圧化等を図る。【解決手段】ステッピングモータの駆動回路におい
て、スイッチング素子３ａと巻線２ａとの接続点Ａと、
スイッチング素子３ｃと巻線２ｃとの接続点Ｃとの間
に、スイッチング回路１１、１２及び整流回路１３、１
４を設け、スイッチング素子３ａと３ｃの一方がオン状
態からオフ状態に移行した時に、接続点ＡとＣの差電圧
により、スイッチング回路１１から整流回路１３、ある
いはスイッチング回路１２から整流回路１４に電流を流
して、エネルギーの解放を行うようにした。その結果、
接続点Ａ、Ｃの電圧Ｖａ、Ｖｃの波高値を従来のものに
比べて大幅に低減でき、スイッチング３ａ、３ｃの低耐
圧化を図ることができた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ステッピングモー
タ等におけるＬ負荷を駆動するＬ負荷駆動装置に関す
る。

【０００２】

【従来の技術】従来、この種の装置として、実公平７ー
３３５９８号公報に示す「ステッピングモータ装置」が
ある。このものの概要について説明する。図２２に示す
バイファイラ巻４相ステッピングモータの駆動回路にお
いて、電圧Ｖｃｃを出力する直流電源１には、第１〜第
４の巻線２ａ〜２ｄがそれぞれ接続され、これら第１〜
第４の巻線２ａ〜２ｄには、第１〜第４のスイッチング
素子（ＭＯＳトランジスタ）３ａ〜３ｄがそれぞれ接続
されている。

【０００３】また、スイッチング素子３ａ、３ｃの共通
接続点と接地との間には第１の電流検出抵抗４ａが接続
され、これと並列に巻線エネルギーを放出する経路を形
成するダイオード５ａが接続されている。同様に、スイ
ッチング素子３ｂ、３ｄの共通接続点と接地との間には
第２の電流検出抵抗４ｂが接続され、これと並列にダイ
オード５ｂが接続されている。

【０００４】第１、第２の制御回路６ａ、６ｂは、励磁
信号発生回路７の出力ライン７ａ、７ｂの励磁信号に応
答してスイッチング素子３ａ〜３ｄを所定の励磁方式
（例えば２相励磁方式）で制御する。すなわち、制御回
路６ａ、６ｂは、電流検出抵抗４ａ、４ｂに接続された
検出ライン８、９から得られる電流検出信号と、基準電
圧発生回路１０から出力される基準電圧Ｖ１、Ｖ２とを
比較して、スイッチング素子３ａ〜３ｄを断続制御（チ
ョッピング制御）し、ステッピングモータを定電流駆動
する。

【０００５】図２３に、ステッピングモータを２相励磁
方式で駆動する場合の各部の波形を示す。（Ａ）（Ｂ）
は励磁信号、（Ｃ）〜（Ｆ）はスイッチング素子３ａ〜
３ｄのゲート信号をそれぞれ示す。図２３（Ａ）に示す
励磁信号がハイレベルの時には、スイッチング素子３ａ
がチョッピング制御され、図２３（Ｂ）に示す励磁信号
がハイレベルの時には、スイッチング素子３ｂがチョッ
ピング制御される。また、図２３（Ａ）に示す励磁信号
がローレベルの時には、スイッチング素子３ｃがチョッ
ピング制御され、図２３（Ｂ）に示す励磁信号がローレ
ベルの時には、スイッチング素子３ｄがチョッピング制
御される。

【０００６】制御回路６ａ、６ｂは同一の構成であり、
図２４にその内の一方の制御回路６ａの詳細構成を示
す。この制御回路６ａの作動を、巻線２ｃを励磁する信
号が発生している励磁期間を例にとって、図２５に示す
タイミングチャートとともに説明する。電流検出抵抗４
ａの両端電圧、すなわち電流検出電圧Ｖｒは、スイッチ
ング素子３ｃがオンしている時には、そのオン期間の電
流に対応した正電圧となり、スイッチング素子３ｃがオ
フしている時には、ダイオード５ａの順電圧降下分の電
圧となる。従って、電流検出電圧Ｖｒは、図２５（Ａ）
に示すようにスイッチング素子３ｃのオンオフに応じて
変化する。

【０００７】電流検出電圧Ｖｒはコンパレータ６１にお
いて基準電圧Ｖ１と比較される。電流検出電圧Ｖｒが基
準電圧Ｖ１に達すると、コンパレータ６１の出力がロー
レベルになりコンデンサ６２が放電される。また、電流
検出電圧Ｖｒが基準電圧Ｖ１より低いと、コンパレータ
６１の出力がハイレベルになりコンデンサ６２は充電さ
れる。このことにより、コンデンサ６２の端子電圧Ｖ₆₂
は、図２５（Ｂ）に示すように変化する。この電圧Ｖ₆₂
はコンパレータ６３にて所定の基準電圧Ｖｏと比較さ
れ、図２５（Ｃ）に示すパルス信号Ｖ₆₃に変換される。
このパルス信号はＮＯＴ回路６４にてレベル反転され
る。

【０００８】巻線２ｃの励磁期間においては、励磁信号
発生回路７からの信号がローレベルでありＮＯＴ回路６
６の出力がハイレベルとなっているため、ＡＮＤ回路６
５、６７のうちＡＮＤ回路６５を介してパルス信号がス
イッチング素子３ｃに出力され、スイッチング素子３ｃ
のゲート−ソース間には、図２５（Ｄ）に示す電圧Ｖ _GS
が印加される。

【０００９】従って、図２５（Ａ）〜（Ｄ）の波形に示
すように、ｔ₁時点でスイッチング素子３ｃがオンで電
流検出電圧Ｖｒが基準電圧Ｖ１に達すると、ＡＮＤ回路
６５からの出力がローレベルになってスイッチング素子
３ｃをオフさせ、その後、コンデンサ６２が充電され
て、その端子電圧Ｖ₆₂がｔ₂時点で基準電圧Ｖｏに達す
ると、ＡＮＤ回路６５からの出力がハイレベルになって
スイッチング素子３ｃをオンさせる。この作動を繰り返
すことにより、スイッチング素子３ｃがチョッピング制
御される。

【００１０】ここで、スイッチング素子３ｃのオン期間
（ｔ₂〜ｔ₃）においては、電源１、巻線２ｃ、スイッ
チング素子３ｃ、電流検出抵抗４ａ、接地からなる回路
で、図２５（Ｅ）に示す電流Ｉｃが流れ、オフ期間（ｔ
₁〜ｔ₂）においては、巻線２ｃの励磁により蓄積され
たエネルギーが、ここに電磁結合されている巻線２ａを
通して放出される。すなわち、巻線２ａ、電源１、バイ
パスダイオード５ａ、スイッチング素子３ａの内蔵ダイ
オードからなる閉回路で電流Ｉａが流れる。電流Ｉａの
向きを図２４に示す方向に定義した場合には、電流Ｉａ
の波形は図２５（Ｆ）に示すようになり、電流Ｉｃと電
流Ｉａを合成した電流Ｉは図２５（Ｇ）に示すようにな
る。

【００１１】なお、他の巻線２ａ、２ｂ、２ｄの励磁期
間においても、上記した巻線２ｃの励磁期間と同様の動
作が行われる。

【００１２】

【発明が解決しようとする課題】上記したようにスイッ
チング素子３ｃがオンすると電流Ｉｃが流れる。この
時、スイッチング素子３ｃと巻線２ｃとの接続点Ｃの電
圧Ｖｃ（図２５（Ｈ）参照）は、スイッチング素子３ｃ
のオン電圧と電流検出電圧Ｖｒとによる低電圧レベルの
ものとなる。また、スイッチング素子３ａと巻線２ａと
の接続点Ａの電圧Ｖａ（図２５（Ｉ）参照）は、通電さ
れた巻線２ｃから巻線２ａの相互誘導により、電流Ｉｃ
の傾きに応じて高電圧レベルに誘起されたものとなる。

【００１３】また、スイッチング素子３ｃがオフ状態に
移行すると、巻線２ｃの励磁に基づいて蓄積されたエネ
ルギーにより、電圧Ｖｃは高電圧レベルに上昇される。
これと同時に、巻線２ｃと対をなす巻線２ａにおいて
は、巻線２ｃに蓄積されたエネルギーにより、電圧Ｖａ
の下降を伴って負電圧が発生する。その結果、カットオ
フ状態に設定されたスイッチング素子３ａを逆バイアス
に通電して、巻線２ａに電流が注入される。

【００１４】従って、スイッチング素子３ｃがオフ状態
に移行すると、巻線２ｃに蓄積されたエネルギーは、対
をなす巻線２ａのみから電流として解放されることにな
る。上記した作動により、この従来のものにおいては、
スイッチング素子３ｃがオンからオフに移行した時、接
続点Ｃの電圧Ｖｃが非常に高い電圧レベルに上昇するこ
とになる。このような高電圧のため、スイッチング素子
３ａ〜３ｄを高耐圧のものにしなければならなず、また
高電圧サージによる放射ノイズの発生といった問題も生
じ得る。

【００１５】従って、本発明は上記した接続点の電圧を
低下させることを目的とする。

【００１６】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、後述する実施形態記載の符号を参照して
以下の技術的手段を採用する。請求項１乃至８に記載の
発明においては、第１のＬ負荷（２ａ）と第１のスイッ
チング素子（３ａ）との第１の接続点（Ａ）と、第２の
Ｌ負荷（２ｃ）と第２のスイッチング素子（３ｃ）との
第２の接続点（Ｃ）との間に、一方のスイッチング素子
がオンからオフに変化した時に、第１の接続点と第２の
接続点の差電圧により、一方のスイッチング素子側の接
続点より他方のスイッチング素子側の接続点に向けて電
流経路を形成する手段（１１〜１４）を設けたことを特
徴としている。

【００１７】従って、一方のスイッチング素子のオン作
動により励磁されていたＬ負荷の蓄積エネルギーによ
り、一方のスイッチング素子がオフ作動すると、一方の
スイッチング素子側の接続点の電圧を上昇させ、他方の
スイッチング素子側の接続点の電圧を下降させる。その
差電圧により、一方のスイッチング素子側の接続点より
他方のスイッチング素子側の接続点に向けて電流が流れ
る。

【００１８】従って、この電流経路により、一方のスイ
ッチング素子側の接続点の電圧上昇を抑制することがで
き、スイッチング素子を低耐圧化できる等の効果を奏す
る。なお、Ｌ負荷駆動としては、チョッピング制御する
ものを用いることができ、その場合に、チョッピング制
御における一方のスイッチング素子がオンからオフに変
化した時に上記した電流経路を形成することができる。

【００１９】また、電流経路を形成する手段としては、
第１のスイッチング素子（３ａ）が駆動状態にある時に
オン作動する第１のスイッチング手段（１１）と、前記
第２のスイッチング素子（３ｃ）が駆動状態にある時に
オン作動する第２のスイッチング手段（１２）とを有し
て構成することができる。さらに、電流経路を形成する
手段として、第１のスイッチング手段（１１）のオン時
に第１の接続点（Ａ）から第２の接続点（Ｃ）方向に整
流を行う第１の整流手段（１３）と、第２のスイッチン
グ手段（１２）のオン時に第２の接続点（Ｃ）から前記
第１の接続点（Ａ）方向に整流を行う第２の整流手段
（１４）を有することができる。これら整流手段を設け
ることにより、一方のスイッチング素子がオフからオン
に移行した時に、上記した電流経路により逆方向に電流
が流れるのを阻止して、作動を適正に行わせることがで
きる。

【００２０】さらに、第１、第２のスイッチング手段を
第１、第２のＭＯＳトランジスタ（１１ｂ、１２ｂ）に
て構成し、第１、第２の整流手段を第２、第１のＭＯＳ
トランジスタにそれぞれ内蔵された第１、第２のダイオ
ード（１３ｂ、１４ｂ）を用いて構成することができ
る。この場合、第１、第２のＭＯＳトランジスタの間の
接続点の電位を固定するようにすれば、ノイズによる誤
動作を低減することができる。

【００２１】さらに、第１のスイッチング素子（３ａ）
がオンしている時に第２の接続点（Ｃ）の電圧を用いて
第１のＭＯＳトランジスタ（１１ｂ）のゲートを充電
し、また第２のスイッチング素子（３ｃ）がオンしてい
る時に第１の接続点（Ａ）の電圧を用いて第２のＭＯＳ
トランジスタ（１２ｂ）のゲートを充電する手段（１８
ａ、１８ｃ等）を設けるようにすれば、非駆動状態にあ
る方の接続点の電圧を利用してゲート電圧を作成するこ
とができ、必ずしも外部からゲート電圧を供給しなくて
も第１、第２のＭＯＳトランジスタをオン駆動すること
ができる。

【００２２】さらに、充電された第１、第２のＭＯＳト
ランジスタ（１１ｂ、１２ｂ）のゲートを放電する放電
手段（２４ａ、２４ｃ）を設けることにより、第１、第
２のＭＯＳトランジスタを所望時に適正に作動させるこ
とができる。また、請求項９乃至１１に記載の発明にお
いては、第１、第２のＬ負荷は励磁巻線であって、第
１、第２のスイッチング素子の一方を非駆動状態から駆
動状態に、他方を駆動状態から非駆動状態にする励磁巻
線切換時に、電流経路上に流れる電流が所定の設定値に
低下するまで一方のスイッチング素子の駆動を禁止する
禁止手段（４０ａ、４０ｃ、５０ａ、５０ｃ、６０ａ、
６１ａ、６０ｃ、６１ｃ）を設けたことを特徴としてい
る。

【００２３】従って、励磁巻線切換時に、電流経路上の
電流が駆動状態となるスイッチング素子に流れ込むのを
防止して、消費電力の増大を防ぐことができる。この場
合、電流経路上に流れる電流が所定の設定値まで低下し
たかどうかは、それまでオン状態にあったスイッチング
手段としてのＭＯＳトランジスタのゲート電圧を用いて
検出することができる。また、オフ状態にあるＭＯＳト
ランジスタのソース−ドレイン間電圧を用いて検出する
こともできる。

【００２４】また、請求項１２に記載の本発明において
は、第１、第２のスイッチング素子（３ａ、３ｃ）の一
方がオンからオフに変化した時に、その一方のスイッチ
ング素子のオン作動により第１、第２のＬ負荷（２ａ、
２ｃ）の一方に蓄積されていたエネルギーを電流に変換
して他方のＬ負荷に供給する手段（１１〜１４）を設け
たことを特徴としている。この場合も、請求項１に記載
の発明と同様の効果を奏する。

【００２５】

【発明の実施の形態】

（第１実施形態）図１に本発明の第１実施形態を示すス
テッピングモータの駆動回路を示す。この図１に示す回
路は、図２４に示す回路と対応するもので、この図１に
示すもの以外の構成は図２２、図２４に示すものと同一
である。

【００２６】本実施形態においては、スイッチング素子
３ｃと巻線２ｃとの接続点Ｃと、スイッチング素子３ａ
と巻線２ａとの接続点Ａとの間に、スイッチング回路１
１、１２及び整流回路１３、１４を設けている。スイッ
チング回路１１は、巻線２ａの励磁期間の間オン作動
し、スイッチング回路１２は、巻線２ｃの励磁期間の間
オン作動する。すなわち、図２（Ａ）に示す励磁信号
（図２３（Ａ）に示すものと同じ）のハイレベル期間と
同期した図２（Ｂ）の信号ＳＡによりスイッチング回路
１１がオン作動し、励磁信号のローレベル期間と同期し
た図２（Ｃ）の信号ＳＣによりスイッチング回路１２が
オン作動する。

【００２７】また、整流回路１３、１４は、図中の矢印
で示す一方向にのみ電流経路を形成する。このような構
成において、巻線２ｃの励磁期間を例にとって、図３に
示すタイミングチャートとともに説明する。なお、図３
中の実線で示す波形は本実施形態によるものであり、一
点鎖線で示す波形は従来のものを示す。

【００２８】巻線２ｃの励磁期間において、スイッチン
グ素子３ｃは、図３（Ａ）に示す電圧Ｖ_GSが印加されて
チョッピング制御される。このチョッピング制御におい
て、スイッチング素子３ｃがオンすると電流Ｉｃ（図３
（Ｂ）参照）が流れる。この時、スイッチング素子３ｃ
と巻線２ｃとの接続点Ｃの電圧Ｖｃ（図３（Ｃ）参照）
は、低電圧レベルとなる。また、スイッチング素子３ａ
と巻線２ａとの接続点Ａの電圧Ｖａ（図３（Ｅ）参照）
は、巻線２ｃと巻線２ａの相互誘導により高電圧レベル
に誘起されている。この点については従来のものと同じ
である。

【００２９】なお、巻線２ｃの励磁期間においては、ス
イッチング回路１１はオフで、スイッチング回路１２が
オンとなっている。この場合、電圧Ｖａが電圧Ｖｃより
高電圧となっているため、スイッチング回路１２から整
流回路１４を介して電流は流れない。この後、スイッチ
ング素子３ｃがオフ状態に移行すると、巻線２ｃの励磁
に基づいて蓄積されたエネルギーにより、電圧Ｖｃは上
昇する。これと同時に、巻線２ｃと対をなす巻線２ａに
おいては、巻線２ｃに蓄積されたエネルギーにより、電
圧Ｖａは下降する。その際に、電圧Ｖｃが電圧Ｖａより
高電圧になると、その差電圧により、スイッチング回路
１２から整流回路１４を介して電流Ｉ_SW（図３（Ｆ）参
照）が流れる。

【００３０】従来のものでは、スイッチング素子３ｃが
オフ状態に移行すると、巻線２ｃに蓄積されていたエネ
ルギーは、対をなす他端子の巻線２ａのみから電流とし
て解放されていたが、本実施形態においては、スイッチ
ング回路１２と整流回路１４により電流経路が形成され
るため、巻線２ｃに蓄積されていたエネルギーは、電流
に変換されて巻線２ｃ側から巻線２ａに注入される。即
ち、巻線２ａ及び２ｃの両端から蓄積エネルギーを解放
することができる。

【００３１】その結果、電圧Ｖｃは、図３（Ｃ）に示す
ように、従来のものに比べて波高値が概ね半減される。
なお、スイッチング素子３ｃがオン状態に移行する時に
は、電圧Ｖａが電圧Ｖｃより高くなっても、整流回路１
４により上記と逆方向に電流が流れるのを阻止している
ため、従来のものと同様に作動させることができる。

【００３２】また、巻線２ａの励磁期間においては、ス
イッチング回路１１がオンしているため、スイッチング
素子３ａがオン状態からオフ状態に移行すると、スイッ
チング回路１１と整流回路１３により電流経路が形成さ
れ、上記と同様の動作を行う。上述したように、電圧Ｖ
ｃおよびＶａは、従来のものに比べて波高値が大幅に低
減することになるため、スイッチング素子３ａ、３ｃの
低耐圧化を図ることができる。また、サージ電圧の発生
も大幅に低減することができる。なお、スイッチング素
子３ａ、３ｃを低耐圧化することにより、それらを半導
体集積回路として構成する場合には素子面積を大幅に低
減することができる。

【００３３】なお、上記した実施形態においては、スイ
ッチング素子３ａ〜３ｄのオフ時にスイッチング素子３
ａを逆バイアスに通電する経路がないため、従来技術に
示すダイオード５ａ、５ｂを不要としている。図４に、
図１に示すものの具体的な一構成を示す。スイッチング
回路１１、１２をスイッチ１１ａ、１２ａにて構成し、
整流回路１３、１４をダイオード１３ａ、１４ａにて構
成している。この場合、スイッチ１１ａとダイオード１
３ａの接続点とスイッチ１２ａとダイオード１４ａの接
続点とを接続するようにしてもよい。（第２実施形態）図５に、スイッチング回路１１、１
２、整流回路１３、１４を、ＭＯＳトランジタにて構成
した例を示す。この場合、ＭＯＳトランジタ１１ｂ、１
２ｂにてスイッチング回路１１、１２を構成し、ＭＯＳ
トランジタ１１ｂ、１２ｂの内蔵ダイオード１４ｂ、１
３ｂにて整流回路１４、１３を構成している。なお、Ｍ
ＯＳトランジスタ１１ｂ、１２ｂを動作させるために、
電圧Ｖｃｃを所定のゲート電圧レベルに昇圧するチャー
ジアップポンプ回路１５ａ、１５ｃを設けている。

【００３４】この場合、巻線２ｃの励磁期間において
は、信号ＳＣがハイレベル、信号ＳＡがローレベルであ
るため、チャージアップポンプ回路１５ｃが作動状態、
チャージアップポンプ回路１５ａが非作動状態となり、
ＭＯＳトランジスタ１２ｂがオン、ＭＯＳトランジスタ
１１ｂがオフする。巻線２ａの励磁期間においては、逆
にＭＯＳトランジスタ１２ｂがオフ、ＭＯＳトランジス
タ１１ｂがオンする。

【００３５】従って、ＭＯＳトランジスタ１１ｂ、１２
ｂのオン、オフ作動、および内蔵ダイオード１４ｂ、１
３ｂの作動により、第１実施形態で説明したのと同様に
作動させることができる。なお、チャージアップポンプ
回路１５ａ、１５ｃをいずれか１つとし、信号ＳＡ、Ｓ
ＣによりＭＯＳトランジスタ１１ｂ、１２ｂに印加する
ゲート電圧を切り換えるようにしてもよい。

【００３６】図６に、図５に示すものの変形例を示す。
この変形例では、ＭＯＳトランジタ１１ｂ、１２ｂの中
点をフローティング状態でなく、所定の電位固定回路１
６を介して接地し、その中点の電位を固定するようにし
ている。従って、モータ動作時にノイズが誘起されても
それを電位固定回路１６を介して接地に逃がすことがで
き、ノイズによる誤動作を低減することができる。な
お、電位固定回路１６としては、所定のインピーダンス
Ｚ１を有するインピーダンス素子や定電流回路等を用い
ることができる。（第３実施形態）図７に、図６に示すものを変形させた
第３実施形態を示す。なお、この図７に示すものにおい
ては、ＭＯＳトランジタ１１ｂ、１２ｂの中点の電位を
固定するために、定電流回路１７を用いている。

【００３７】ＭＯＳトランジタ１１ｂ、１２ｂを動作さ
せるためには、上記したようにチャージアップポンプ回
路１５ａ、１５ｃを設ける必要があるが、電圧Ｖｃｃの
変動等により十分なゲート電圧を供給できない可能性が
ある。そこで、この第３実施形態においては、ＭＯＳト
ランジタ１１ｂ、１２ｂのうち動作させる方のＭＯＳト
ランジスタのゲートーソース間電圧を、励磁期間となっ
ていない巻線側の電圧を利用して供給するようにしてい
る。

【００３８】具体的には、巻線２ｃの励磁期間において
は、巻線２ａ側の接続点Ａの電圧Ｖａを用いて、スイッ
チ素子１８ｃを介しＭＯＳトランジタ１２ｂのゲートを
充電する。すなわち、接続点Ａの電圧Ｖａはスイッチン
グ素子３ｃのオン期間においては高電圧レベルになって
おり、この時の電圧によりＭＯＳトランジスタ１２ｂの
ゲートを充電する。この充電により、ＭＯＳトランジタ
１２ｂのゲート−ソース間電圧をスレッショルド電圧以
上とし、ＭＯＳトランジタ１２ｂをオンさせることがで
きる。

【００３９】同様に、巻線２ａの励磁期間においては、
巻線２ｃ側の接続点Ｃの電圧を用いて、スイッチ素子１
８ａを介しＭＯＳトランジタ１１ｂのゲートを充電す
る。なお、この図７に示す例においては、チャージアッ
プポンプ回路１５ａ、１５ｃからもゲート電圧が供給で
きるようになっているため、ダイオード１９ａ、１９
ｃ、２０ａ、２０ｃ、抵抗２１ａ、２１ｃ、２２ａ、２
２ｃが図に示すように設けられている。このように、ゲ
ート電圧供給経路を設けたのは、励磁期間切り換え時
に、動作させるＭＯＳトランジタのゲートに初期充電を
行うこと、および励磁期間となっていない巻線側の電圧
では、十分なゲートーソース間電圧を得ることができな
い場合があることを考慮したためである。なお、それら
の問題が生じないように回路設計されている場合には、
チャージアップポンプ回路１５ａ、１５ｃからのゲート
電圧供給経路はなくてもよい。この場合、ゲート電圧を
供給する外部電源が不要になるという効果を有する。

【００４０】なお、ツェナーダイオード２３ａ、２３ｃ
は、ゲート電圧を所定電圧にクランプするために設けら
れている。また、ＭＯＳトランジタのゲートに充電され
た電圧によりＭＯＳトランジスタはオン状態を継続する
ため、励磁期間の終了ととともに、充電されたゲートを
放電する放電回路を設ける必要がある。図では、定電流
回路２４ａ、２４ｃにて放電回路を構成している。

【００４１】図８に、定電流回路２４ｃの具体的な構成
を示す。定電流回路２４ｃは、巻線２ｃの励磁期間の間
ハイレベルとなる信号ＳＣによりオンオフするトランジ
スタ３０と、このトランジスタ３０がオフの時に定電流
を流すカレントミラー回路３１とから構成されている。
巻線２ｃの励磁期間においては、信号ＳＣがハイレベル
であるためトランジスタ３０がオンし、ＭＯＳトランジ
タ１２ｂのゲートへの充電を許容する。一方、巻線２ｃ
の非励磁期間においては、信号ＳＣがローレベルである
ためトランジスタ３０がオンし、カレントミラー回路３
１が作動して、ＭＯＳトランジスタ１２ｂのゲートを放
電させる。

【００４２】このような定電流回路２４ｃを用いること
により、ＭＯＳトランジスタ１２ｂのゲート電圧を急激
に低下させないようにして、ＭＯＳトランジスタ１２ｂ
がオフした時に接続点Ｃにサージ電圧が生じないように
することができる。なお、定電流回路２４ａについても
上記したのと同様の構成であり、図８中に示すように、
巻線２ａの励磁期間の間ハイレベルとなる信号ＳＡによ
り、ＭＯＳトランジタ１１ｂのゲートへの充放電を制御
する。

【００４３】図９に、図７におけるスイッチ素子１８
ａ、１８ｃをトランジスタにて具体的に構成した例を示
す。この場合、励磁期間となっていない巻線側の電圧が
高電圧レベルになると、その電圧がトランジスタ１８ａ
（又は１８ｃ）のエミッタに印加され、ベース電圧Ｖ_B
との関係で、そのトランジスタがオンし、自動的にＭＯ
Ｓトランジタのゲートを充電する。なお、トランジスタ
１８ａ、１８ｃは、図１０に示すようにダーリントン接
続したものでもよい。（第４実施形態）上記した第２、第３実施形態におい
て、巻線の電流切換時の挙動については割愛して説明し
たが、巻線の電流切換時には、例えば、巻線２ｃの励磁
期間から巻線２ａの励磁期間に切り換わった時、トラン
ジスタ３ａがオンすると、図１１に示すように、巻線２
ａからの電流Ｉａに加え、ＭＯＳトランジスタ１１ｂ、
１２ｂを還流していた還流電流Ｉ_SWがトランジスタ３ａ
を流れることになる。その結果、消費電力が大きくな
り、モータの駆動効率が低下する。

【００４４】そこで、本実施形態では、図１２に示すよ
うに、巻線の電流切換時に、上記した還流電流Ｉ_SWが所
定の設定値に低下するまで、具体的には、ＭＯＳトラン
ジタ１１ｂ、１２ｂのゲート−ソース間電圧がスレッシ
ョルド電圧付近に低下するまで巻線の電流切換を禁止す
る禁止回路４０ａ、４０ｃを設けている。例えば、巻線
２ｃの励磁期間から巻線２ａの励磁期間に切り換わった
時、ＭＯＳトランジスタ１２ｂのゲート電圧は、放電回
路２４ｃの放電作動により低下する。禁止回路４０ａ
は、ＭＯＳトランジスタ１２ｂのゲート−ソース間電圧
を監視し、その電圧がスレッショルド電圧付近に低下す
るまで、ＡＮＤ回路５０ａにローレベル信号を出力し
て、トランジスタ３ａをオフにする。このことにより、
巻線２ａへの電流切換時に、還流電流Ｉ_SWがトランジス
タ３ａに流れるのを阻止することができる。

【００４５】同様に、巻線２ａの励磁期間から巻線２ｃ
の励磁期間に切り換わった時には、禁止回路４０ｃは、
ＭＯＳトランジスタ１１ｂのゲート−ソース間電圧を監
視し、その電圧がスレッショルド電圧以下に低下するま
で、ＡＮＤ回路５０ｃにローレベル信号を出力して、ト
ランジスタ３ｃをオフにする。このことにより、巻線２
ｃへの電流切換時に、還流電流Ｉ_SWがトランジスタ３ｃ
に流れるのを阻止することができる。

【００４６】図１３に、図１２中の各部の信号波形を示
す。Ｖ_6aは制御回路６ａからトランジスタ３ａをチョッ
パ制御する信号、Ｖ_40aは禁止回路４０ａからの出力信
号、Ｖ_3aはＡＮＤ回路５０ａの出力信号、Ｖ_6cは制御回
路６ａからトランジスタ３ｃをチョッパ制御する信号、
Ｖ_40cは禁止回路４０ｃからの出力信号、Ｖ_3cはＡＮＤ
回路５０ｃの出力信号、Ｉ_SWは還流電流である。

【００４７】なお、図１２は、図７に示す構成をベース
にしたもので、図７中の構成要素１８ａ、１８ｃ〜２３
ａ、２３ｃの構成は省略してある。なお、上記構成は、
図９、図１０に示す構成にも同様に適用し得るものであ
る。次に、禁止回路４０ａ、４０ｃの具体的構成につい
て順に説明する。図１４はその一例を示す構成図であ
る。禁止回路４０ａは、巻線２ａの励磁期間に切り換わ
った時にハイレベルとなる信号ＳＡによりオンするスイ
ッチ素子４１ａと、ＭＯＳトランジスタ１２ｂのゲート
−ソース間電圧を検出するＶ_GS検出回路４２ａと、この
Ｖ_GS検出回路４２ａの出力電圧を基準電圧Ｖ_refと比較
し、ＭＯＳトランジスタ１２ｂのゲート−ソース間電圧
がスレッショルド電圧以上である時にローレベル信号を
出力するコンパレータ４３ａから構成されている。

【００４８】巻線２ｃの励磁期間から巻線２ａの励磁期
間に切り換わった時、信号ＳＡがハイレベルとなるた
め、スイッチ素子４１ａがオンし、Ｖ_GS検出回路４２ａ
はＭＯＳトランジスタ１２ｂのゲート−ソース間電圧を
検出する。コンパレータ４３ａは、その検出電圧によ
り、ＭＯＳトランジスタ１２ｂのゲート−ソース間電圧
がスレッショルド電圧以上である間、ローレベル信号を
出力し、ＡＮＤ回路５０ａを介してトランジスタ３ａを
オフさせる。

【００４９】このことにより、巻線２ａの励磁期間への
切り換わり直後のトランジスタ３ａのオン作動が禁止さ
れる。そして、ＭＯＳトランジスタ１２ｂのゲート−ソ
ース間電圧がスレッショルド電圧付近に低下すると、コ
ンパレータ４３ａからハイレベル信号が出力されるた
め、この後は通常通りトランジスタ３ａをオンさせるこ
とができる。

【００５０】禁止回路４０ｃも、同様に、スイッチ素子
４１ｃと、Ｖ_GS検出回路４２ｃと、コンパレータ４３ｃ
から構成されており、巻線２ｃの励磁期間に切り換わっ
た直後の、トランジスタ３ｃのオン作動を禁止する。図
１５に、禁止回路４０ａ、４０ｃのさらに詳細な構成を
示す。Ｖ_GS検出回路４２ａは、ダイオード４２１ａと、
スイッチ素子４１ａがオンした時にオン作動するトラン
ジスタ回路４２２ａと、トランジスタ回路４２２ａを介
して流れる電流に応じた電圧を発生するインピーダンス
素子４２３ａから構成されている。この場合、信号ＳＡ
がハイレベルとなってスイッチ素子４１ａがオンした
時、ＭＯＳトランジスタ１２ｂのゲート−ソース間電圧
がスレッショルド電圧以上である間はトランジスタ回路
４２２ａがオンし、インピーダンス素子４２３ａの端子
電圧が基準電圧Ｖ_ref以上となるため、コンパレータ４
３ａからローレベル信号が出力される。

【００５１】ＭＯＳトランジスタ１２ｂの禁止回路４０
ｃにおけるＶ_GS検出回路４２ｃについても同様である。
なお、上記した構成に対し、図１６に示すように、トラ
ンジスタ４２４ａ、４２４ｃ、インピーダンス素子４２
５ａ、４２５ｃを追加して構成するようにしてもよい。

【００５２】また、図１６に示す構成に対し、図１７に
示すように、スイッチ素子４１ａとインピーダンス素子
４２５ａをトランジスタ４１１ａとカレントミラー回路
４１２ａで構成し、スイッチ素子４１ｃとインピーダン
ス素子４２５ｃをトランジスタ４１１ｃとカレントミラ
ー回路４１２ｃで構成するようにしてもよい。これらト
ランジスタ４１１ａ、４１１ｃとカレントミラー回路４
１２ａ、４１２ｃによる構成は図８に示すものと同様で
ある。

【００５３】この図１７に示すものでは、信号ＳＣがロ
ーレベル（信号ＳＡがハイレベル）になると、トランジ
スタ４１１ａがオフしてカレントミラー回路４１２ａが
動作し、トランジスタ４２４ａがオンして、ＭＯＳトラ
ンジスタ１２ｂのゲート−ソース間電圧の検出が行われ
る。また、信号ＳＡがローレベル（信号ＳＣがハイレベ
ル）になると、トランジスタ４１１ｃがオフしてカレン
トミラー回路４１２ｃが動作し、トランジスタ４２４ｃ
がオンして、ＭＯＳトランジスタ１１ｂのゲート−ソー
ス間電圧の検出が行われる。（第５実施形態）上記第４実施形態では、巻線の電流切
換時に、ＭＯＳトランジタ１１ｂ、１２ｂのゲート−ソ
ース間電圧がスレッショルド電圧付近に低下するまで巻
線の電流切換を禁止するものを示したが、還流電流を検
出して還流電流がある一定値を下回るまで巻線の電流切
換を禁止するようにしてもよい。

【００５４】図１８に、この実施形態の構成を示す。ま
た、図１９に、図１８中の各部の信号波形を示す。本実
施形態においては、還流電流Ｉ_SWを検出する電流検出回
路６０ａ、６０ｃを備えている。電流検出回路６０ａ
は、ＭＯＳトランジタ１１ｂのソース−ドレイン間電圧
により、還流電流Ｉ_SWが図の矢印方向に流れている時の
還流電流Ｉ_SWに応じた検出電圧を出力する。コンパレー
タ６１ａは、その検出電圧と基準電圧Ｖ_refとを比較
し、その比較結果に応じた信号Ｖ_60aを出力する。この
信号Ｖ_60aは、図１９に示すように、検出電圧が基準電
圧Ｖ_ref以上の時、すなわち図の矢印方向に還流電流Ｉ
_SWが流れている時にローレベルとなり、それ以外の時に
はハイレベルになる。

【００５５】コンパレータ６１ａからの信号Ｖ_60aがロ
ーレベルの時、ＡＮＤ回路５０ａからローレベル信号が
出力され、トランジスタ３ａがオフになる。従って、巻
線２ｃの励磁期間から巻線２ａの励磁期間に切り換わっ
た時、還流電流Ｉ_SWがある一定値を下回るまでコンパレ
ータ６１ａからの信号Ｖ_60aがローレベルとなり、トラ
ンジスタ３ａをオフにする。

【００５６】同様に、電流検出回路６０ｃは、ＭＯＳト
ランジタ１２ｂのソース−ドレイン間電圧により、還流
電流Ｉ_SWが図の矢印とは逆方向に流れている時の還流電
流Ｉ _SWに応じた検出電圧を出力する。コンパレータ６１
ｃは、検出電圧と基準電圧Ｖ _refとを比較し、その比較
結果に応じた信号Ｖ_60cを出力する。この信号Ｖ
_60cは、図１９に示すように、検出電圧が基準電圧Ｖ
_ref以上の時、すなわち図の矢印とは逆方向に還流電流
Ｉ_SWが流れている時にローレベルとなり、それ以外の時
にはハイレベルになる。

【００５７】コンパレータ６１ｃからの信号Ｖ_60cがロ
ーレベルの時、ＡＮＤ回路５０ｃからローレベル信号が
出力され、トランジスタ３ｃがオフになる。従って、巻
線２ａの励磁期間から巻線２ｃの励磁期間に切り換わっ
た時、還流電流Ｉ_SWがある一定値を下回るまでコンパレ
ータ６１ｃからの信号Ｖ_60cがローレベルとなり、トラ
ンジスタ３ｃをオフにする。なお、図１８は、図７に対
応させて示す構成をベースにしたもので、図７中の構成
要素１８ａ、１８ｃ〜２３ａ、２３ｃの構成は省略して
ある。なお、上記構成は、図９、図１０に示す構成にも
同様に適用し得るものである。

【００５８】次に、電流検出回路６０ａ、６０ｃの具体
的構成について説明する。図２０はその一例を示す具体
的構成図である。電流検出回路６０ａは、ＭＯＳトラン
ジスタ１１ｂのソース、ドレインに接続されたＭＯＳト
ランジスタ６０１ａと、整流用ダイオード６０３ａと、
ＰＮＰトランジスタ６０４ａ、６０５ａで構成されるカ
レントミラー回路と、インピーダンス素子６０６ａで構
成されている。

【００５９】ＭＯＳトランジスタ１１ｂのソース、ドレ
インは、ＭＯＳトランジスタ６０１ａのバックゲート、
ソースにそれぞれ接続されている。その結果、ＭＯＳト
ランジスタ１１ｂとＭＯＳトランジスタ６０１ａには、
図２１に示すように、ＭＯＳトランジスタの寄生バイポ
ーラトランジスタ構造を利用して、カレントミラー構造
６０２ａが形成される。そのミラー比は、ＭＯＳトラン
ジスタ１１ｂ、６０１ａのサイズを変更することによ
り、自由に設定することができる。

【００６０】このような構成により、ＭＯＳトランジス
タ１２ｂがオン状態にあって、還流電流Ｉ_SWが図の矢印
方向に流れている時、オフ状態にあるＭＯＳトランジス
タ１１ｂのソース−ドレイン間電圧により、還流電流Ｉ
_SWに応じた電流をＭＯＳトランジスタ６０１ａに流すこ
とができる。この場合、その電流は、チャージアップポ
ンプ回路１５ｃからＰＮＰトランジスタ６０４ａ、整流
用ダイオード６０３ａを介し、ＭＯＳトランジスタ６０
１ａへと流れる。

【００６１】ＰＮＰトランジスタ６０４ａ、６０５ａは
カレントミラー回路を構成しているため、ＰＮＰトラン
ジスタ６０４ａに流れる電流に応じた電流が、インピー
ダンス素子６０６ａに流れる。従って、還流電流Ｉ_SWに
応じた検出電圧がインピーダンス素子６０６ａの一端か
ら出力される。この後の作動は、図１８に示す構成で説
明したのと同様である。なお、ＰＮＰトランジスタ６０
４ａへは、ＭＯＳトランジスタ１２ｂのゲートにゲート
電圧を供給するチャージアップポンプ回路１５ｃからで
なく、他の電力供給部から電力を供給するようにしても
よい。

【００６２】また、電流検出回路６０ｃも、図中の符号
６０１ｃ〜６０６ｃで示すように、電流検出回路６０ａ
と同様の構成であり、還流電流Ｉ_SWが図の矢印と逆方向
に流れる時の、還流電流Ｉ_SWに応じた検出電圧を出力す
る。上記した第４、第５実施形態においては、いずれも
第２、第３実施形態に対して適用したものであるが、巻
線の電流切換時に還流電流Ｉ_SWを検出しそれが所定の設
定値に低下するまで巻線の電流切換を禁止する回路構成
とすれば、第１実施形態に対しても同様に適用すること
ができる。

【００６３】なお、還流電流Ｉ_SWが所定の設定値に低下
するとは、還流電流Ｉ_SWが消滅した状態のみならず、還
流電流Ｉ_SWが消滅する前の値に達した状態をも含むもの
である。還流電流Ｉ_SWは減少方向にあるため、消滅する
前に巻線の電流切換を行うようにしても、消費電力の増
大という問題は生じないからである。同様に、ゲート−
ソース間電圧がスレッショルド電圧付近に低下すると
は、スレッショルド電圧以下に低下した状態のみなら
ず、スレッショルド電圧に達する直前の状態をも含むも
のである。

【００６４】また、上記した種々の実施形態において
は、Ｌ負荷をローサイドで駆動するものを示したが、ハ
イサイドで駆動した場合にも同様に適用することができ
る。さらに、上記したようなチョッパ方式による定電流
駆動のものに限らず、スイッチング素子３ａ〜３ｄを順
次オン駆動していく定電圧駆動のものにも適用すること
ができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示すステッピングモー
タの駆動回路を示す図である。

【図２】スイッチング回路１１、１２のオン期間を説明
するためのタイミングチャートである。

【図３】図１中の各部の信号波形を示すタイミングチャ
ートである。

【図４】図１に示すスイッチング回路１１、１２、整流
回路１３、１４を具体化した一例を示す図である。

【図５】図１に示すスイッチング回路１１、１２、整流
回路１３、１４をＭＯＳトランジタ１１ｂ、１２ｂにて
構成した第２実施形態を示す図である。

【図６】図５に示すものに対し、ＭＯＳトランジタ１１
ｂ、１２ｂの中点の電位を固定した例を示す図である。

【図７】本発明の第３実施形態の構成を示す図である。

【図８】図７中の定電流回路２４ａ、２４ｃの具体的構
成を示す図である。

【図９】図７に示すものの具体的構成を示す図である。

【図１０】図８に示すものの変形例を示す図である。

【図１１】第２、第３実施形態の問題点を説明するため
の図である。

【図１２】本発明の第４実施形態の構成を示す図であ
る。

【図１３】図１２中の各部の信号波形を示す図である。

【図１４】図１２に示すものの具体的構成を示す図であ
る。

【図１５】図１４に示すものの具体的構成を示す図であ
る。

【図１６】図１４に示すものの他の具体的構成を示す図
である。

【図１７】図１６に示すものの他の具体的構成を示す図
である。

【図１８】本発明の第５実施形態の構成を示す図であ
る。

【図１９】図１８中の各部の信号波形を示す図である。

【図２０】図１８に示すものの具体的構成を示す図であ
る。

【図２１】図２０中のＭＯＳトランジスタ１１ｂとＭＯ
Ｓトランジスタ６０１ａに、カレントミラー構造６０２
ａが形成されていることを説明するための図である。

【図２２】従来のステッピングモータの駆動回路の全体
構成を示す図である。

【図２３】図２２に示すもののチョッピング制御を説明
するためのタイミングチャートである。

【図２４】図２２に示すものの制御回路を詳細に示す図
である。

【図２５】図２４中の各部の信号波形を示すタイミング
チャートである。

【符号の説明】

２ａ〜２ｄ…巻線、３ａ〜３ｄ…スイッチング素子、４
ａ、４ｂ…電流検出抵抗、６ａ、６ｂ…制御回路、１
１、１２…スイッチング回路、１３、１４…整流回路。

Claims

【特許請求の範囲】

【請求項１】電磁結合された第１、第２のＬ負荷（２
ａ、２ｃ）と、これら第１、第２のＬ負荷に直列にそれ
ぞれ接続された第１、第２のスイッチング素子（３ａ、
３ｃ）とを備え、前記第１、第２のスイッチング素子の
一方を駆動状態とし、他方を非駆動状態として前記第
１、第２のＬ負荷を駆動するようにしたＬ負荷駆動装置
において、前記第１のＬ負荷と前記第１のスイッチング素子との第
１の接続点（Ａ）と、前記第２のＬ負荷と前記第２のス
イッチング素子との第２の接続点（Ｃ）との間に、一方
のスイッチング素子がオンからオフに変化した時に、前
記第１の接続点と前記第２の接続点の差電圧により、前
記一方のスイッチング素子側の接続点より他方のスイッ
チング素子側の接続点に向けて電流経路を形成する手段
（１１〜１４）を設けたことを特徴とするＬ負荷駆動装
置。
【請求項２】前記第１、第２のスイッチング素子の一
方をチョッピング制御してＬ負荷駆動状態とする制御手
段（６ａ）を備え、前記電流経路は前記チョッピング制
御における一方のスイッチング素子がオンからオフに変
化した時に形成されることを特徴とするＬ負荷駆動装
置。
【請求項３】前記電流経路を形成する手段は、前記第
１のスイッチング素子（３ａ）が駆動状態にある時にオ
ン作動する第１のスイッチング手段（１１）と、前記第
２のスイッチング素子（３ｃ）が駆動状態にある時にオ
ン作動する第２のスイッチング手段（１２）とを有する
ことを特徴とする請求項１又は２に記載のＬ負荷駆動装
置。
【請求項４】前記電流経路を形成する手段は、さらに
前記第１のスイッチング手段（１１）のオン時に前記第
１の接続点（Ａ）から前記第２の接続点（Ｃ）方向に整
流を行う第１の整流手段（１３）と、前記第２のスイッ
チング手段（１２）のオン時に前記第２の接続点（Ｃ）
から前記第１の接続点（Ａ）方向に整流を行う第２の整
流手段（１４）を有することを特徴とする請求項３に記
載のＬ負荷駆動装置。
【請求項５】前記第１、第２のスイッチング手段は第
１、第２のＭＯＳトランジスタ（１１ｂ、１２ｂ）であ
り、前記第１、第２の整流手段は前記第２、第１のＭＯ
Ｓトランジスタにそれぞれ内蔵された第１、第２のダイ
オード（１３ｂ、１４ｂ）であることを特徴とする請求
項４に記載のＬ負荷駆動装置。
【請求項６】前記第１、第２のＭＯＳトランジスタの
間の接続点の電位を固定する手段（１６、１７）を有す
ることを特徴とする請求項５に記載のＬ負荷駆動装置。
【請求項７】前記第１のスイッチング素子（３ａ）が
オンしている時に前記第２の接続点（Ｃ）の電圧を用い
て前記第１のＭＯＳトランジスタ（１１ｂ）のゲートを
充電し、前記第２のスイッチング素子（３ｃ）がオンし
ている時に前記第１の接続点（Ａ）の電圧を用いて前記
第２のＭＯＳトランジスタ（１２ｂ）のゲートを充電す
る手段（１８ａ、１８ｃ等）を有することを特徴とする
請求項５又は６に記載のＬ負荷駆動装置。
【請求項８】前記第１のスイッチング素子（３ａ）が
駆動状態にある時に前記第２のＭＯＳトランジスタ（１
２ｂ）のゲートを放電し、前記第２のスイッチング素子
（３ｃ）が駆動状態にある時に前記第１のＭＯＳトラン
ジスタ（１１ｂ）のゲートを放電する放電手段（２４
ａ、２４ｃ）を有することを特徴とする請求項７に記載
のＬ負荷駆動装置。
【請求項９】前記第１、第２のＬ負荷は励磁巻線であ
って、前記第１、第２のスイッチング素子の一方を非駆
動状態から駆動状態に、他方を駆動状態から非駆動状態
にする励磁巻線切換時に、前記電流経路上に流れる電流
が所定の設定値に低下するまで前記一方のスイッチング
素子の駆動を禁止する禁止手段（４０ａ、４０ｃ、５０
ａ、５０ｃ等）を設けたことを特徴とする請求項１乃至
８のいずれか１つに記載のＬ負荷駆動装置。
【請求項１０】前記第１、第２のＬ負荷は励磁巻線で
あって、前記第１、第２のスイッチング素子の一方を非
駆動状態から駆動状態に、他方を駆動状態から非駆動状
態にする励磁巻線切換時に、前記第１、第２のＭＯＳト
ランジスタ（１１ｂ、１２ｂ）のうちオン状態にあった
ＭＯＳトランジスタのゲート電圧がスレッショルド電圧
付近に低下するまで前記一方のスイッチング素子の駆動
を禁止する禁止手段（４０ａ、４０ｃ、５０ａ、５０
ｃ）を設けたことを特徴とする請求項５乃至８のいずれ
か１つに記載のＬ負荷駆動装置。
【請求項１１】前記第１、第２のＬ負荷は励磁巻線で
あって、前記第１、第２のスイッチング素子の一方を非
駆動状態から駆動状態に、他方を駆動状態から非駆動状
態にする励磁巻線切換時に、前記第１、第２のＭＯＳト
ランジスタ（１１ｂ、１２ｂ）のうちオフ状態にあるＭ
ＯＳトランジスタのソース−ドレイン間電圧により、前
記電流経路上に流れる電流が所定の設定値に低下するま
で前記一方のスイッチング素子の駆動を禁止する禁止手
段（６０ａ、６１ａ、６０ｃ、６１ｃ、５０ａ、５０
ｃ）を設けたことを特徴とする請求項５乃至８のいずれ
か１つに記載のＬ負荷駆動装置。
【請求項１２】電磁結合された第１、第２のＬ負荷
（２ａ、２ｃ）と、これら第１、第２のＬ負荷に直列に
それぞれ接続された第１、第２のスイッチング素子（３
ａ、３ｃ）とを備え、前記第１、第２のスイッチング素
子の一方を駆動状態とし、他方を非駆動状態として前記
第１、第２のＬ負荷を駆動するようにしたＬ負荷駆動装
置において、前記第１、第２のスイッチング素子の一方がオンからオ
フに変化した時に、その一方のスイッチング素子のオン
作動により前記第１、第２のＬ負荷の一方に蓄積されて
いたエネルギーを電流に変換して他方のＬ負荷に供給す
る手段（１１〜１４）を設けたことを特徴とするＬ負荷
駆動装置。