JP3600479B2 - 半導体発光素子 - Google Patents
半導体発光素子 Download PDFInfo
- Publication number
- JP3600479B2 JP3600479B2 JP22717699A JP22717699A JP3600479B2 JP 3600479 B2 JP3600479 B2 JP 3600479B2 JP 22717699 A JP22717699 A JP 22717699A JP 22717699 A JP22717699 A JP 22717699A JP 3600479 B2 JP3600479 B2 JP 3600479B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- current blocking
- emitting device
- semiconductor light
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は化合物半導体発光素子に関し、特に、素子表面の配線構造に関するものである。
【０００２】
【従来の技術】
従来の半導体発光素子においては、発光効率や応答速度の向上を目的とする手段の一つとして、素子内に電流阻止層を設けて電流密度を上げるようにした発光素子が広く用いられている。このような発行素子のなかには、ボンディングパッド直下に電流阻止層を設けた構造の半導体発光素子も用いられている。通常、ボンディングバッドは円形のものが一般的である。この場合直下に設ける電流阻止パタンについてもボンディングパッドと相似形のものが用いられる。この電流阻止パタンは、エピタキシャル成長を行った後、ウェットエッチングにより所望のパターンに仕上げるが、エッチングされた断面形状は基板の面方位により仕上がり形状に差が生じる。すなわち、図１に示すように、（１００）を主面とするＧ
【外５】
１）面に平行な仕上がり断面形状は逆メサ形状でとなる。後の電極蒸着工程において、電流阻止部外の発光面となる領域に配線する場合、電流阻止部の逆メサ断面に配線を行うと配線に断切れを生じる。又、順メサ断面に配線をした場合でも
【外６】
面に配線をすることは、困難であり又、電流阻止パタンと配線の合わせ精度（±５μｍ）を考慮するとさらに配線断切れの発生する危険性は高まる。
【０００３】
【発明が解決しようとする課題】
このように円形の電流阻止パタンを用いた場合、たとえ順メサ断面に配線を行った場合でも配線断切れの可能性はあり、このようにして作製した半導体発光素子の断切れが原因による外観不良、発光不良は実際に１ウエハ当たり０．５％程度発生していた。又、完全な断切れとはならず、初期特性としては問題ない素子であっても外囲器に収められた最終製品状態では、高温高湿あるいは、摂氏０℃以下の低温での長期信頼性が求められる。こうした条件下では、外囲器の主材料であるエポキシ樹脂の膨張、収縮により素子にストレスが加わわり前述の半断切れ部から断線を引き起こし、発光不良又は、発光強度劣化等の長期信頼性を損なう可能性がある。
【０００４】
したがって本発明の目的は、上記の従来の発光素子における配線断切れやこれに起因する発光不良又は、発光強度劣化等の問題点を除去し、良好な発光特性と高い信頼性を有する発光素子を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の半導体発光素子は、（１００）を主面とするＧａＡｓ基板上に電流阻止層を含む化合物半導体層が積層され、前記電流阻止層上にボンディングパッドが設けられ、ボンディングパッドに一端が接続され、他端が前記電流阻止層領域外の前記化合物半導体層上に延長配線されるオーミックコンタクト配線を備えた発光素子において、前記オーミックコンタクト配線下にこの配線を横切って形成される前記電流阻止層のエッチング端面の方向が、前記ＧａＡｓ基板の（０１１）
【外７】
ものである。
【０００６】
また、本発明の半導体発光素子においては、前記電流阻止層はボンディングパッドが積層される本体部と、この本体部周辺に形成され、直線辺部を有する配線取り出し部とを備え、この配線取り出し部の前記直線辺部は前記ＧａＡｓ基板の
【外８】
特徴とするものである。
【０００７】
さらに、本発明の半導体発光素子においては、前記電流阻止層の本体部はほぼ円形であり、前記配線取り出し部の直線辺部は、前記ＧａＡｓ基板の（０１１）
【外９】
置されていることを特徴とするものである。
【０００８】
さらに、本発明の半導体発光素子においては、前記ＧａＡｓ基板の（０１１）
【外１０】
ラットであることを特徴とするものである。
【０００９】
さらに、本発明の半導体発光素子においては、前記配線取り出し部は、前記円形電流阻止層の周辺から突出形成されていることを特徴とするものである。
【００１０】
【発明の実施の形態】
以下本発明の実施形態を図２乃至図３により説明する。なお、図２乃至図５は、本発明の化合物半導体発光素子の製造工程を示す化合物半導体発光素子断面図であるが、これらの図中図２乃至図４においては、本発明の発光素子製造工程の効果を明確化するために、比較例をとしての製造工程を併記している。これらの各工程には、本発明の各工程の番号にダッシュを付してその対応関係を示している。この比較例は、配線断切れの極端な例としを示すため、図６のＸ−Ｘ‘で示すように、オーミックコンタクト配線の方向を本発明の実施形態のそれに対して９０゜変化した場合の製造工程を示すものである。図６は本発明の化合物半導体発光素子の製造に用いるＧａＡｓ基板を構成するウェーのオリエンテーションフラットと電流阻止層、オーミックコンタクト配線等の各パタンとの位置関係、方向関係を示す上面図である。
【００１１】
図２乃至図５により、本発明の発光素子製造工程を比較例を参照しつつ説明する。図２の１）に示すように、（１００）を主面とするｎ−ＧａＡｓ基板１上にｎ−ＧａＡｓバッファ層２、ｎ−ＧａＡｌＰクラッド層３、ＩｎＧａＡｌＰアクティブ層４、ＩｎＧａＡｌＰクラッド層５、ｐ−ＧａＡｓコンタクト層６、ｎ−ＩｎＧａＡｌＰ電流阻止層７をＭＯＣＶＤ法を用いて順次形成する。
【００１２】
次に、図２の２）に示すように、ｎ−ＩｎＧａＡｌＰ電流阻止層７上に電流阻止層レジストパタン８をＰＥＰ法により配置する。このレジストパタン形状は、図６（Ａ）（Ｂ）（Ｃ）に示すように、Φ１１０μｍｍの円形部３１の円周上に、２０μｍ×５μｍの矩形突起３２を円の中心に対して対称の位置に、２個配置したものである。なお、電流阻止層レジストパタン８はｎ−ＧａＡｓ基板１の（０
【外１１】
３に０．１゜以下のズレの範囲でパタン８の矩形突起３２の長辺（２０μｍｍ）ライン（図の破線３４で示す。）が平行になるよう配置する。その後、図２の３）に示すように、露出したパタン８の周囲のｎ−ＩｎＧａＡｌＰ電流阻止層７を７０℃に加熱したリン酸液にてエッチングを行い除去する。このとき、のに対して、比較例では、図２の３’）に示すように、電流阻止層７の断面は逆メサ状にエッチングされる。
【００１３】
その後、図２の４）に示すように、電流阻止層レジストパタン８を剥離する。その後図３の５）に示すように、ウェハー上にＯＣＤ膜を塗布し、アニールを行いＳｉＯ２膜９を形成する。次いで、このＳｉＯ２膜９上に、図３の６）に示すように、レジスト剤１０’を前面に塗布した後、図３の７）に示すように、ボンディングパッド部となる電極レジストパタン１０をＰＥＰ法により形成する。この電極レジストパターン１０は、図６（Ｃ）に示すように、Φ１００μｍの円形部３５に直径方向に延長配置された５μｍ幅の細線からなるオーミックコンタクト配線部３６を組み合わせた形状のパターンである。この電極レジストパターン１０は、前記電流阻止層レジストパタン８に対し、Φ１００μｍの円形部３５がΦ１１０μｍの円形部３１内に配置されるとともに、オーミックコンタクト配線部３６が矩形突起３２の２０μｍ幅内に収まるよう配置する。
【００１４】
その後、図４の８）に示すように、露出したＳｉＯ２膜９をフッ化アンモニウム水溶液にてエッチング除去し、その部分に図４の９）に示すように、それぞれ厚さ５００ÅのＡｕ層１１、２０００ÅのＡｕＺｎ（Ｚｎが３ｗｔ％）層１２、１０００ÅのＡｕ層１３、１５００ÅのＭｏ層１４、１５００ÅののＡｕ層１５、５００ÅのＭｏ層１６そして５０００ÅのＡｕ層１７からなる電極材を抵抗加熱法と電子ビーム過熱法を併用して蒸着する。この工程においては、Ａｕ系電極材１１乃至１７は、順メサ状の電流阻止層７の端部においてもｐ−ＧａＡｓコンタクト層６表面に密着形成されるが、比較例の場合は、図４の９’）に示すように、逆メサ状の電流阻止層７の端部においてはｐ−ＧａＡｓコンタクト層６表面に密着せずに空隙を生じたり、段切れを生ずる結果となる。
【００１５】
その後、図４の１０）に示すように、電極レジストパタン１０を剥離、蒸着部以外のＳｉＯ２膜９をフッ化アンモニウム水溶液にてエッチング除去する。
【００１６】
そして、図５の１１）に示すように、ｎ−ＧａＡｓ基板１の裏面に厚さ２０００ÅのＡｕＧｅ（Ｇｅが０．５ｗｔ％）層１８を抵抗加然法により蒸着し、オーミックコンタクトを得る目的で、Ａｒガス１．３ｌ／ｍｉｎの雰囲気中で、３８０℃にて３０秒間熱処理を行った。その後素子が形成されたウェハーを所定のサイズにダイシング分離して本発明の半導体発光素子を得た。
【００１７】
上述した本発明の実施形態においては、図４の９’）、１０’）の比較例と対比すると明らかなように、電流阻止層７上に配線されるＡｕ系電極材１１乃至１７は、電流阻止層７端部においてもｐ−ＧａＡｓコンタクト層６表面に密着形成され、コンタクト層６との間に空隙を生じたり、配線の段切れを生ずることがない。
【００１８】
図７はこのようにして得られた本発明の半導体発光素子の上面図である。同図においてはず２乃至図６と同一部分には同一の番号を付している。オーミックコンタクト配線部３６は発光面となるｐ−ＧａＡｓコンタクト層６上に、電流阻止層７の周囲に円形又は正方形のリング状にオーミックコンタクト配線されている。
【００１９】
図８は本発明に係る発光素子の他の実施形態を示す図で、電流阻止層パターン５１とボンディングパッド５２そしてオーミックコンタクト配線５３を示す平面図である。本実施形態は、（１００）を主面とするｎ−ＧａＡｓ基板上にＭＯＣＶＤ法により化合物半導体層を積層する工程以降のプロセスを含めて一連の製造工程は、前述の実施形態と同様である。相違点は、図８（Ａ）（Ｂ）に示すように、電流阻止層パタン５１が正方形であることである。すなわち、電流阻止層パタン５１は一辺の長さが１３０μｍの正方形部と、この正方形部の一辺に配線取り出し部となる一辺の長さが３０μｍの正方形の突起部５４により構成されている。また、Ａｕ系電極材からなるボンディングパッド５２は、図８（Ｃ）に示すように、一辺の長さが１２０μｍの正方形であり、この一辺からボンディングパッド部とオーミックコンタクト部（図示せず）を結ぶ、幅３０μｍのオーミックコンタクト配線４３が導出されている。そしてボンディングパッド５２は全体が電流阻止層パタン５１の正方形部内に収まるように配置され、また、オーミックコンタクト配線４３はその線幅が電流阻止層パタン５１の突起部内に収まるように配置される。
【００２０】
重要な点は、本実施形態においても配線取り出し部となる電流阻止層パタン５１の突起部の一辺が前述の実施形態と同様に、ｎ−ＧａＡｓ基板の（０１１）面にへき開法によりあらかじめ形成されているオリエンテーションフラット３３に０．１°以下のズレの範囲で平行になるよう配置していることである。これによって、オーミックコンタクト配線５３がその上面に積層される電流阻止層断面を理想的な順メサ形状に保つことができる。
【００２１】
本発明は上述した実施形態に限定されるものではなく、種々の変形が可能である。例えば、ｎ−ＧａＡｓ基板１として（１００）を主面とするＧａＡｓ基板を用いたが、必ずしも（１００）面に限らず、（１００）面に対して、数度乃至１５°程度傾いた面を有する基板を用いても良い。
【外１２】
ているオリエンテーションフラット３３を方向の基準として用いたが、面方位さえ特定できれば、必ずしもウェハーにオリエンテーションフラットを設ける必要はない。
【００２２】
さらに、前記電流阻止層の一部に形成される配線取り出し部は、必ずしも図６の矩形突起３２や図８の突起部５４のような形状である必要はなく、図示しないが、電流阻止層の周辺部に形成された凹部、あるいは電流阻止層の円弧の一部を直線により除去して形成される形状でもよい。すなわち、電流阻止層領域の一部に基板の面方向を示す直線部が形成されていれば形状はどのようなものであってもよい。
【００２３】
【発明の効果】
以上説明した本発明によれば、配線断切れやこれに起因する発光不良又は、発光強度劣化等の問題点を除去し、良好な発光特性と高い信頼性を有する発光素子を得ることができる。
【図面の簡単な説明】
【図１】従来の化合物半導体発光素子の問題点を説明するための半導体基板の斜視図である。
【図２】本発明の化合物半導体発光素子の製造工程を示す化合物半導体発光素子断面図である。
【図３】本発明の化合物半導体発光素子の製造工程を示す化合物半導体発光素子断面図である。
【図４】本発明の化合物半導体発光素子の製造工程を示す化合物半導体発光素子断面図である。
【図５】本発明の化合物半導体発光素子の製造工程を示す化合物半導体発光素子断面図である。
【図６】本発明の化合物半導体発光素子の製造に用いるＧａＡｓ基板を構成するウェハーのオリエンテーションフラットと電流阻止層、オーミックコンタクト配線等の各パタンとの位置関係、方向関係を示す上面図である。
【図７】本発明の半導体発光素子の上面図である。
【図８】本発明に係る発光素子の他の実施形態を示す図である。
【符号の説明】
１ ｎ−ＧａＡｓ基板
２ ｎ−ＧａＡｓバッファ層
３ ｎ−ＧａＡｌＰクラッド層
４ ＩｎＧａＡｌＰアクティブ層
５ ＩｎＧａＡｌＰクラッド層
６ ｐ−ＧａＡｓコンタクト層
７ ｎ−ＩｎＧａＡｌＰ電流阻止層
８ 電流阻止層レジストパタン
９ ＳｉＯ２膜
１０ 電極レジストパタン
１１−１７ Ａｕ系電極材
３１ 円形部
３２ 矩形突起
３３ オリエンテーションフラット
３５ 円形部
３６ オーミックコンタクト配線部
【発明の属する技術分野】
本発明は化合物半導体発光素子に関し、特に、素子表面の配線構造に関するものである。
【０００２】
【従来の技術】
従来の半導体発光素子においては、発光効率や応答速度の向上を目的とする手段の一つとして、素子内に電流阻止層を設けて電流密度を上げるようにした発光素子が広く用いられている。このような発行素子のなかには、ボンディングパッド直下に電流阻止層を設けた構造の半導体発光素子も用いられている。通常、ボンディングバッドは円形のものが一般的である。この場合直下に設ける電流阻止パタンについてもボンディングパッドと相似形のものが用いられる。この電流阻止パタンは、エピタキシャル成長を行った後、ウェットエッチングにより所望のパターンに仕上げるが、エッチングされた断面形状は基板の面方位により仕上がり形状に差が生じる。すなわち、図１に示すように、（１００）を主面とするＧ
【外５】
【外６】
【０００３】
【発明が解決しようとする課題】
このように円形の電流阻止パタンを用いた場合、たとえ順メサ断面に配線を行った場合でも配線断切れの可能性はあり、このようにして作製した半導体発光素子の断切れが原因による外観不良、発光不良は実際に１ウエハ当たり０．５％程度発生していた。又、完全な断切れとはならず、初期特性としては問題ない素子であっても外囲器に収められた最終製品状態では、高温高湿あるいは、摂氏０℃以下の低温での長期信頼性が求められる。こうした条件下では、外囲器の主材料であるエポキシ樹脂の膨張、収縮により素子にストレスが加わわり前述の半断切れ部から断線を引き起こし、発光不良又は、発光強度劣化等の長期信頼性を損なう可能性がある。
【０００４】
したがって本発明の目的は、上記の従来の発光素子における配線断切れやこれに起因する発光不良又は、発光強度劣化等の問題点を除去し、良好な発光特性と高い信頼性を有する発光素子を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の半導体発光素子は、（１００）を主面とするＧａＡｓ基板上に電流阻止層を含む化合物半導体層が積層され、前記電流阻止層上にボンディングパッドが設けられ、ボンディングパッドに一端が接続され、他端が前記電流阻止層領域外の前記化合物半導体層上に延長配線されるオーミックコンタクト配線を備えた発光素子において、前記オーミックコンタクト配線下にこの配線を横切って形成される前記電流阻止層のエッチング端面の方向が、前記ＧａＡｓ基板の（０１１）
【外７】
【０００６】
また、本発明の半導体発光素子においては、前記電流阻止層はボンディングパッドが積層される本体部と、この本体部周辺に形成され、直線辺部を有する配線取り出し部とを備え、この配線取り出し部の前記直線辺部は前記ＧａＡｓ基板の
【外８】
【０００７】
さらに、本発明の半導体発光素子においては、前記電流阻止層の本体部はほぼ円形であり、前記配線取り出し部の直線辺部は、前記ＧａＡｓ基板の（０１１）
【外９】
【０００８】
さらに、本発明の半導体発光素子においては、前記ＧａＡｓ基板の（０１１）
【外１０】
【０００９】
さらに、本発明の半導体発光素子においては、前記配線取り出し部は、前記円形電流阻止層の周辺から突出形成されていることを特徴とするものである。
【００１０】
【発明の実施の形態】
以下本発明の実施形態を図２乃至図３により説明する。なお、図２乃至図５は、本発明の化合物半導体発光素子の製造工程を示す化合物半導体発光素子断面図であるが、これらの図中図２乃至図４においては、本発明の発光素子製造工程の効果を明確化するために、比較例をとしての製造工程を併記している。これらの各工程には、本発明の各工程の番号にダッシュを付してその対応関係を示している。この比較例は、配線断切れの極端な例としを示すため、図６のＸ−Ｘ‘で示すように、オーミックコンタクト配線の方向を本発明の実施形態のそれに対して９０゜変化した場合の製造工程を示すものである。図６は本発明の化合物半導体発光素子の製造に用いるＧａＡｓ基板を構成するウェーのオリエンテーションフラットと電流阻止層、オーミックコンタクト配線等の各パタンとの位置関係、方向関係を示す上面図である。
【００１１】
図２乃至図５により、本発明の発光素子製造工程を比較例を参照しつつ説明する。図２の１）に示すように、（１００）を主面とするｎ−ＧａＡｓ基板１上にｎ−ＧａＡｓバッファ層２、ｎ−ＧａＡｌＰクラッド層３、ＩｎＧａＡｌＰアクティブ層４、ＩｎＧａＡｌＰクラッド層５、ｐ−ＧａＡｓコンタクト層６、ｎ−ＩｎＧａＡｌＰ電流阻止層７をＭＯＣＶＤ法を用いて順次形成する。
【００１２】
次に、図２の２）に示すように、ｎ−ＩｎＧａＡｌＰ電流阻止層７上に電流阻止層レジストパタン８をＰＥＰ法により配置する。このレジストパタン形状は、図６（Ａ）（Ｂ）（Ｃ）に示すように、Φ１１０μｍｍの円形部３１の円周上に、２０μｍ×５μｍの矩形突起３２を円の中心に対して対称の位置に、２個配置したものである。なお、電流阻止層レジストパタン８はｎ−ＧａＡｓ基板１の（０
【外１１】
【００１３】
その後、図２の４）に示すように、電流阻止層レジストパタン８を剥離する。その後図３の５）に示すように、ウェハー上にＯＣＤ膜を塗布し、アニールを行いＳｉＯ２膜９を形成する。次いで、このＳｉＯ２膜９上に、図３の６）に示すように、レジスト剤１０’を前面に塗布した後、図３の７）に示すように、ボンディングパッド部となる電極レジストパタン１０をＰＥＰ法により形成する。この電極レジストパターン１０は、図６（Ｃ）に示すように、Φ１００μｍの円形部３５に直径方向に延長配置された５μｍ幅の細線からなるオーミックコンタクト配線部３６を組み合わせた形状のパターンである。この電極レジストパターン１０は、前記電流阻止層レジストパタン８に対し、Φ１００μｍの円形部３５がΦ１１０μｍの円形部３１内に配置されるとともに、オーミックコンタクト配線部３６が矩形突起３２の２０μｍ幅内に収まるよう配置する。
【００１４】
その後、図４の８）に示すように、露出したＳｉＯ２膜９をフッ化アンモニウム水溶液にてエッチング除去し、その部分に図４の９）に示すように、それぞれ厚さ５００ÅのＡｕ層１１、２０００ÅのＡｕＺｎ（Ｚｎが３ｗｔ％）層１２、１０００ÅのＡｕ層１３、１５００ÅのＭｏ層１４、１５００ÅののＡｕ層１５、５００ÅのＭｏ層１６そして５０００ÅのＡｕ層１７からなる電極材を抵抗加熱法と電子ビーム過熱法を併用して蒸着する。この工程においては、Ａｕ系電極材１１乃至１７は、順メサ状の電流阻止層７の端部においてもｐ−ＧａＡｓコンタクト層６表面に密着形成されるが、比較例の場合は、図４の９’）に示すように、逆メサ状の電流阻止層７の端部においてはｐ−ＧａＡｓコンタクト層６表面に密着せずに空隙を生じたり、段切れを生ずる結果となる。
【００１５】
その後、図４の１０）に示すように、電極レジストパタン１０を剥離、蒸着部以外のＳｉＯ２膜９をフッ化アンモニウム水溶液にてエッチング除去する。
【００１６】
そして、図５の１１）に示すように、ｎ−ＧａＡｓ基板１の裏面に厚さ２０００ÅのＡｕＧｅ（Ｇｅが０．５ｗｔ％）層１８を抵抗加然法により蒸着し、オーミックコンタクトを得る目的で、Ａｒガス１．３ｌ／ｍｉｎの雰囲気中で、３８０℃にて３０秒間熱処理を行った。その後素子が形成されたウェハーを所定のサイズにダイシング分離して本発明の半導体発光素子を得た。
【００１７】
上述した本発明の実施形態においては、図４の９’）、１０’）の比較例と対比すると明らかなように、電流阻止層７上に配線されるＡｕ系電極材１１乃至１７は、電流阻止層７端部においてもｐ−ＧａＡｓコンタクト層６表面に密着形成され、コンタクト層６との間に空隙を生じたり、配線の段切れを生ずることがない。
【００１８】
図７はこのようにして得られた本発明の半導体発光素子の上面図である。同図においてはず２乃至図６と同一部分には同一の番号を付している。オーミックコンタクト配線部３６は発光面となるｐ−ＧａＡｓコンタクト層６上に、電流阻止層７の周囲に円形又は正方形のリング状にオーミックコンタクト配線されている。
【００１９】
図８は本発明に係る発光素子の他の実施形態を示す図で、電流阻止層パターン５１とボンディングパッド５２そしてオーミックコンタクト配線５３を示す平面図である。本実施形態は、（１００）を主面とするｎ−ＧａＡｓ基板上にＭＯＣＶＤ法により化合物半導体層を積層する工程以降のプロセスを含めて一連の製造工程は、前述の実施形態と同様である。相違点は、図８（Ａ）（Ｂ）に示すように、電流阻止層パタン５１が正方形であることである。すなわち、電流阻止層パタン５１は一辺の長さが１３０μｍの正方形部と、この正方形部の一辺に配線取り出し部となる一辺の長さが３０μｍの正方形の突起部５４により構成されている。また、Ａｕ系電極材からなるボンディングパッド５２は、図８（Ｃ）に示すように、一辺の長さが１２０μｍの正方形であり、この一辺からボンディングパッド部とオーミックコンタクト部（図示せず）を結ぶ、幅３０μｍのオーミックコンタクト配線４３が導出されている。そしてボンディングパッド５２は全体が電流阻止層パタン５１の正方形部内に収まるように配置され、また、オーミックコンタクト配線４３はその線幅が電流阻止層パタン５１の突起部内に収まるように配置される。
【００２０】
重要な点は、本実施形態においても配線取り出し部となる電流阻止層パタン５１の突起部の一辺が前述の実施形態と同様に、ｎ−ＧａＡｓ基板の（０１１）面にへき開法によりあらかじめ形成されているオリエンテーションフラット３３に０．１°以下のズレの範囲で平行になるよう配置していることである。これによって、オーミックコンタクト配線５３がその上面に積層される電流阻止層断面を理想的な順メサ形状に保つことができる。
【００２１】
本発明は上述した実施形態に限定されるものではなく、種々の変形が可能である。例えば、ｎ−ＧａＡｓ基板１として（１００）を主面とするＧａＡｓ基板を用いたが、必ずしも（１００）面に限らず、（１００）面に対して、数度乃至１５°程度傾いた面を有する基板を用いても良い。
【外１２】
【００２２】
さらに、前記電流阻止層の一部に形成される配線取り出し部は、必ずしも図６の矩形突起３２や図８の突起部５４のような形状である必要はなく、図示しないが、電流阻止層の周辺部に形成された凹部、あるいは電流阻止層の円弧の一部を直線により除去して形成される形状でもよい。すなわち、電流阻止層領域の一部に基板の面方向を示す直線部が形成されていれば形状はどのようなものであってもよい。
【００２３】
【発明の効果】
以上説明した本発明によれば、配線断切れやこれに起因する発光不良又は、発光強度劣化等の問題点を除去し、良好な発光特性と高い信頼性を有する発光素子を得ることができる。
【図面の簡単な説明】
【図１】従来の化合物半導体発光素子の問題点を説明するための半導体基板の斜視図である。
【図２】本発明の化合物半導体発光素子の製造工程を示す化合物半導体発光素子断面図である。
【図３】本発明の化合物半導体発光素子の製造工程を示す化合物半導体発光素子断面図である。
【図４】本発明の化合物半導体発光素子の製造工程を示す化合物半導体発光素子断面図である。
【図５】本発明の化合物半導体発光素子の製造工程を示す化合物半導体発光素子断面図である。
【図６】本発明の化合物半導体発光素子の製造に用いるＧａＡｓ基板を構成するウェハーのオリエンテーションフラットと電流阻止層、オーミックコンタクト配線等の各パタンとの位置関係、方向関係を示す上面図である。
【図７】本発明の半導体発光素子の上面図である。
【図８】本発明に係る発光素子の他の実施形態を示す図である。
【符号の説明】
１ ｎ−ＧａＡｓ基板
２ ｎ−ＧａＡｓバッファ層
３ ｎ−ＧａＡｌＰクラッド層
４ ＩｎＧａＡｌＰアクティブ層
５ ＩｎＧａＡｌＰクラッド層
６ ｐ−ＧａＡｓコンタクト層
７ ｎ−ＩｎＧａＡｌＰ電流阻止層
８ 電流阻止層レジストパタン
９ ＳｉＯ２膜
１０ 電極レジストパタン
１１−１７ Ａｕ系電極材
３１ 円形部
３２ 矩形突起
３３ オリエンテーションフラット
３５ 円形部
３６ オーミックコンタクト配線部
Claims (4)
- （１００）を主面とするＧａＡｓ基板上に電流阻止層を含む化合物半導体層が積層され、前記電流阻止層上にボンディングパッドが設けられ、ボンディングパッドに一端が接続され、他端が前記電流阻止層領域外の前記化合物半導体層上に延長配線されるオーミックコンタクト配線を備えた発光素子において、前記オーミックコンタクト配線下に、この配線を横切って形成される前記電流阻止層のエッチング端面の方向が、前記ＧａＡｓ基板の（０１１）面または
【外１】
光素子。 - 前記電流阻止層はボンディングパッドが積層される本体部と、この本体部周辺に形成され、直線辺部を有する配線取り出し部とを備え、この配
【外２】
面にほぼ平行になるように配置されていることを特徴とする請求項１記載の半導体発光素子。 - 前記電流阻止層の本体部はほぼ円形であり、前記配線取り出し
【外３】
０．１゜以下のズレの範囲で平行になるように配置されていることを特徴とする請求項２記載の半導体発光素子。
【外４】
ＧａＡｓ基板に形成されたオリエンテーションフラットであることを特徴とする請求項１乃至３記載の半導体発光素子。 - 前記配線取り出し部は、前記円形電流阻止層の周辺から突出形成されていることを特徴とする請求項２乃至４のいずれかに記載の半導体発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22717699A JP3600479B2 (ja) | 1999-08-11 | 1999-08-11 | 半導体発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22717699A JP3600479B2 (ja) | 1999-08-11 | 1999-08-11 | 半導体発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053335A JP2001053335A (ja) | 2001-02-23 |
| JP3600479B2 true JP3600479B2 (ja) | 2004-12-15 |
Family
ID=16856687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22717699A Expired - Lifetime JP3600479B2 (ja) | 1999-08-11 | 1999-08-11 | 半導体発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3600479B2 (ja) |
-
1999
- 1999-08-11 JP JP22717699A patent/JP3600479B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053335A (ja) | 2001-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5075786B2 (ja) | 発光装置及びその製造方法 | |
| JPH11266058A (ja) | 窒化ガリウム系化合物半導体レーザダイオード | |
| JP3239061B2 (ja) | 発光ダイオード及びその製造方法 | |
| JP2009231820A (ja) | 半導体レーザ素子およびその製造方法 | |
| JP3600479B2 (ja) | 半導体発光素子 | |
| JP3653384B2 (ja) | 発光ダイオードの製造方法 | |
| JP2004104073A (ja) | 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置 | |
| JP2009283762A (ja) | 窒化物系化合物半導体ｌｅｄの製造方法 | |
| JP3489395B2 (ja) | 半導体発光素子 | |
| JP4868833B2 (ja) | 半導体発光素子及び発光装置 | |
| JP2007150170A (ja) | 半導体装置の製造方法、半導体レーザ装置、光伝送モジュールおよび光ディスク装置 | |
| JP2017054902A (ja) | 半導体発光装置 | |
| JP3307186B2 (ja) | 半導体表面処理用治具 | |
| CN114551675A (zh) | 红光微型发光二极管芯片及其制备方法 | |
| JPH0559861U (ja) | 窒化ガリウム系化合物半導体素子 | |
| JPH08125270A (ja) | 積層型半導体レーザ | |
| JP2004311698A (ja) | 半導体発光素子 | |
| JPS59208885A (ja) | 半導体レ−ザ素子の製造方法 | |
| JP4816993B2 (ja) | 半導体レーザの製造方法 | |
| CN114823324B (zh) | 用于减小划道宽度的发光二极管芯片的制备方法 | |
| JPH06196752A (ja) | 半導体発光装置 | |
| KR960011482B1 (ko) | GaAs 레이저 다이오드 및 제조방법 | |
| JPH11251679A (ja) | 半導体レーザ | |
| JP4081897B2 (ja) | 積層型半導体レーザ装置およびその製造方法 | |
| JP2000244008A (ja) | 電流狭窄型発光ダイオード及び発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040916 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3600479 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |