JP3594134B2 - 電磁波検出器、アクティブマトリクス基板の製造方法 - Google Patents
電磁波検出器、アクティブマトリクス基板の製造方法 Download PDFInfo
- Publication number
- JP3594134B2 JP3594134B2 JP2001329836A JP2001329836A JP3594134B2 JP 3594134 B2 JP3594134 B2 JP 3594134B2 JP 2001329836 A JP2001329836 A JP 2001329836A JP 2001329836 A JP2001329836 A JP 2001329836A JP 3594134 B2 JP3594134 B2 JP 3594134B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- charge
- electromagnetic wave
- wave detector
- storage capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Radiation (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、X線等の放射線、可視光あるいは赤外光等の電磁波を検出する電磁波検出器に関するものである。
【0002】
【従来の技術】
従来、X線などの電磁波を感知して電荷(電子−正孔のペア)を発生する半導体膜、即ち電磁波導電性を有する半導体膜と画素電極(電荷収集電極)等からなる半導体センサーとを二次元状に配置するとともに、各画素電極にスイッチング素子を設けた二次元の電磁波検出器が知られている。この電磁波検出器では、各行毎にスイッチング素子を順次オンにして各列毎に上記電荷を読み出すようになっている。
【0003】
例えば、文献「D.L.Lee,et al., “A New Digital Detector for Projection Radiografy”,SPIE,2432,pp.237−249,1995」には、上記電磁波検出器に相当する二次元画像検出器についての具体的な構造や原理が記載されている。この二次元画像検出器の原理を図8を参照して説明する。
【0004】
電磁波導電性を示すSeから成る半導体膜101の上層には、共通となる単一のバイアス電極102が形成され、下層には複数の電荷収集電極103が形成されている。これら電荷収集電極103は、それぞれ電荷蓄積容量(Cs)104およびTFT素子(アクティブ素子)105に接続されている。なお、半導体膜101とバイアス電極102との間、および半導体膜101と電荷収集電極103との間には、電荷阻止層としてそれぞれ誘電層106、107が必要に応じて設けられる。また、108は絶縁基板であり、バイアス電極102には高圧電源109が接続される。
【0005】
このような二次元画像検出器では、X線などの電磁波が入射すると、半導体膜101内で電荷(電子−正孔のペア)が発生する。このとき、半導体膜101と電荷蓄積容量104とは、電気的に直列に接続された構造になっている。したがって、バイアス電極102にバイアス電圧を印加しておくと、半導体膜101で発生した電荷(電子−正孔のペア)はそれぞれ+電極側と−電極側に移動し、その結果、電荷蓄積容量104に電荷が蓄積される仕組みになっている。
【0006】
電荷蓄積容量104に蓄積された電荷は、TFT素子105をオンにすることで外部に取り出すことができる。このように、二次元画像検出器では、電荷収集電極103、電荷蓄積容量104およびTFT素子105を二次元状に配置し、線順次に電荷を読み出していくことで検出対象である電磁波の二次元情報を得ることが可能となる。
【0007】
一般に、電磁波導電性を有する半導体膜101としては、Se、CdTe、CdZnTe、PbI2 、HgI2 、SiGe、Si等が使用される。この中で、Se膜(特に非晶質のa−Se膜)は、低い暗電流(リーク電流)特性を有し、真空蒸着法により低温で大面積成膜が可能なことから、アクティブマトリクス基板110(図8参照)上に直接半導体膜101を形成する構造の電磁波検出器(特にX線検出器)に広く使用されている。
【0008】
図9には上記電磁波検出器の構成をさらに詳細に示すものとして、電磁波検出器の1画素当たりの縦断面を示す。
同図において、アクティブマトリクス基板110では、例えばガラス基板からなる絶縁基板108上に、ゲート電極111、電荷蓄積容量(Cs)電極112、ゲート絶縁膜113、接続電極(ドレイン電極)114、データ電極(ソース電極)115、絶縁保護膜116、TFT素子105、層間絶縁膜117、および電荷収集電極(画素電極)103などが形成されている。上記層間絶縁膜117にはコンタクトホール118が形成され、このコンタクトホール118により電荷収集電極103が接続電極114と接続されている。電磁波検出器では、さらにこのようなアクティブマトリクス基板110上に、半導体膜101およびバイアス電極102が形成されている。
【0009】
【発明が解決しようとする課題】
ところで、上述の電磁波検出器に用いるアクティブマトリクス基板110は、通常、ガラス基板を絶縁基板108とし、その上に金属膜(AlあるいはTaなど)、半導体膜(a−Siあるいはp−Siなど)、絶縁膜(SiNxやSiOx)を成膜して所定の形状にパターニングすることで、電気配線やTFT素子105などの要素部材が構成されている。
【0010】
しかしながら、例えば、ガラス基板を絶縁基板108としたアクティブマトリクス基板110上に、半導体膜101としてa−Se膜が成膜された電磁波検出器の場合、ガラス基板の熱膨張係数3〜8(×10−6/℃)とSe膜の熱膨張係数30〜50(×10−6/℃)とが約1桁の差を有するため、環境温度の変化に伴いa−Se膜が剥離しやすくなる。この剥離(膜剥がれ)現象は、電磁波検出器が大画面化した際には、a−Se膜と絶縁基板108との間での熱膨張量の差が大きくなることや、絶縁基板108の反りによって特に顕著となる。
【0011】
上記のようにしてa−Se膜が剥離した場合には、例えばX線の照射によりa−Se膜で発生した電荷が、TFT素子105の電荷収集電極103に到達できず、X線の検出が不能となる。
【0012】
したがって、本発明の電磁波検出器は、半導体膜の剥がれを防止できるようにすることを目的としている。
【0013】
【課題を解決するための手段】
上記の課題を解決するために、本発明の電磁波検出器は、絶縁基板と、この絶縁基板の上方に形成された電荷蓄積容量と、前記電荷蓄積容量の上方に形成され、前記電荷蓄積容量と接続されている電荷収集電極と、前記電荷収集電極上に積層され、電磁波導電性を有する半導体層とを備えている電磁波検出器において、前記電荷収集電極には、凹部と凸部との少なくとも一方からなり、前記半導体層と電荷収集電極との接続強度増強専用の凹凸部が形成されていることを特徴としている。
【0014】
上記の構成によれば、電荷収集電極に形成されている凹凸部は、半導体層と電荷収集電極との接続強度増強専用のものであるので、形成領域、個数あるいは形状等において制約を受け難く、半導体層と電荷収集電極との接続強度増強のみを目的として最良の状態で形成することができる。
【0015】
そして、半導体層は、電荷収集電極の凹凸部に対して嵌合した状態で接合されている。したがって、半導体層は実質的に広い面積にて電荷収集電極と接合し、かつその接合部にはアンカー効果が生じている。この結果、半導体層と絶縁基板との間に熱膨張係数の大幅な差がある場合であっても、半導体層の剥離を防止することができる。
【0016】
上記の電磁波検出器において、前記電荷収集電極の下層には、前記凹凸部に対応する凹凸部を有する有機絶縁層が設けられている構成としてもよい。
【0017】
上記の構成によれば、例えば0.1〜0.2μmといった膜厚の薄い電荷収集電極を用いたとしても、有機絶縁層に凹凸部を形成し、その上に電荷収集電極を形成することにより、0.3〜10μm程度の高さあるいは深さを有する凹凸部を容易に形成することができる。また、絶縁層として有機絶縁層を用いることで、例えば簡単な熱処理により、有機絶縁層に滑らかな表面形状を有する凹凸部を容易に形成できる。これにより、その凹凸部上に形成される電荷収集電極に、断切れといった不良が発生する事態を容易に防ぐことができる。
【0018】
本発明の電磁波検出器は、絶縁基板上に、電荷蓄積容量、格子状に配列された複数の電極配線、これら電極配線の各格子毎に配置されたアクティブ素子、前記電荷蓄積容量、電極配線、およびアクティブ素子の上層に設けられた層間絶縁層、並びにこの層間絶縁層上に形成され、前記電荷蓄積容量に接続された電荷収集電極を備えているアクティブマトリクス基板と、前記アクティブマトリクス基板上の前記電荷収集電極の上層に設けられ、電磁波導電性を有する半導体層とを備えているアクティブマトリクス型の電磁波検出器において、前記電荷収集電極には、凹部と凸部との少なくとも一方からなり、前記半導体層と電荷収集電極との接続強度増強専用の凹凸部が形成されていることを特徴としている。
【0019】
本発明の電磁波検出器は、絶縁基板上に、電荷蓄積容量、格子状に配列された複数の電極配線、これら電極配線の各格子毎に配置されたアクティブ素子、前記電荷蓄積容量、電極配線、およびアクティブ素子の上層に設けられた層間絶縁層、並びにこの層間絶縁層上に形成され、前記電荷蓄積容量に接続された電荷収集電極を備えているアクティブマトリクス基板と、前記アクティブマトリクス基板上の前記電荷収集電極の上層に設けられ、電磁波導電性を有する半導体層とを備えているアクティブマトリクス型の電磁波検出器において、前記電荷収集電極には、凹部と凸部との少なくとも一方からなり、前記電荷蓄積容量と接続されない領域に形成された凹凸部を備え、前記半導体層は、前記電荷収集電極の凹凸部に対して嵌合した状態で接合されており、前記電荷収集電極の凹凸部は、前記アクティブ素子に対する積層方向において前記アクティブ素子と重なる領域には存在しないことを特徴としている。
【0020】
そして、半導体層は、電荷収集電極の凹凸部に対して嵌合した状態で接合されている。したがって、半導体層は実質的に広い面積にて電荷収集電極と接合し、かつその接合部にはアンカー効果が生じている。この結果、半導体層と絶縁基板との間に熱膨張係数の大幅な差がある場合であっても、半導体層の剥離を防止することができる。
【0021】
本発明の電磁波検出器は、絶縁基板上に、電荷蓄積容量、格子状に配列された複数の電極配線、これら電極配線の各格子毎に配置されたアクティブ素子、前記電極配線およびアクティブ素子の上層に設けられた層間絶縁層、並びにこの層間絶縁層上に形成され、前記電荷蓄積容量に接続された電荷収集電極を備えているアクティブマトリクス基板と、前記アクティブマトリクス基板上の前記電荷収集電極の上層に設けられ、電磁波導電性を有する半導体層とを備えているアクティブマトリクス型の電磁波検出器において、前記電荷収集電極は、凹部と凸部との少なくとも一方からなり、前記アクティブ素子および電荷蓄積容量と接続されない領域に形成された凹凸部を備えていることを特徴としている。
【0022】
上記の構成によれば、半導体層は、電荷収集電極の凹凸部に対して嵌合した状態で接合されている。したがって、半導体層は実質的に広い面積にて電荷収集電極と接合し、かつその接合部にはアンカー効果が生じている。この結果、半導体層と絶縁基板との間に熱膨張係数の大幅な差がある場合であっても、半導体層の剥離を防止することができる。
【0023】
上記の電磁波検出器において、前記電荷収集電極には、前記アクティブ素子または前記電荷蓄積容量と電気的接続を得るための凹部がさらに形成されている構成としてもよい。
【0024】
上記の構成によれば、電荷収集電極には、電気的機能を有する凹部、例えば電荷収集電極を電荷蓄積容量に接続させるための凹部、あるいは電磁波検出器がアクティブ素子を有する場合に、電荷収集電極をアクティブ素子に接続させるための凹部、あるいはこれらの両者として機能する凹部が形成されている。したがって、これとは別の前記凹凸部は、半導体層の接続強度増強専用のものとして機能することができる。
【0025】
上記の電磁波検出器において、前記電荷収集電極の凹凸部は、前記層間絶縁層を貫通する孔によって形成される凹部であってもよい。
【0027】
上記の電磁波検出器において、前記層間絶縁層は、前記凹凸部に対応する凹凸部を有している構成としてもよい。
【0028】
上記の構成によれば、例えば0.1〜0.2μmといった膜厚の薄い電荷収集電極を用いたとしても、層間絶縁層に凹凸部を形成し、その上に電荷収集電極を形成することにより、0.3〜10μm程度の高さあるいは深さを有する凹凸部を容易に形成することができる。
【0029】
上記の電磁波検出器は、前記層間絶縁層が有機材料からなる構成としてもよい。
【0030】
上記の構成によれば、層間絶縁層として有機材料を用いることで、例えば簡単な熱処理により、層間絶縁層に滑らかな表面形状を有する凹凸部を容易に形成できる。これにより、その凹凸部上に形成される電荷収集電極に、断切れといった不良が発生する事態を容易に防ぐことができる。
【0031】
上記の電磁波検出器において、前記電荷収集電極は前記アクティブ素子を覆うように前記層間絶縁層上に配置され、かつ前記凹凸部は、前記アクティブ素子に対する積層方向において前記アクティブ素子と重なる領域には存在しない構成としてもよい。
【0032】
上記の構成によれば、電荷収集電極の凹凸部が例えば凹部からなる場合に、この凹部により電荷収集電極とアクティブ素子との距離が短くなり、電荷収集電極の電位がアクティブ素子の動作に悪影響を与えるような事態を回避することができる。
【0033】
上記の電磁波検出器は、前記電荷収集電極の表面からの前記凹凸部の高さまたは深さをdとしたときに、0.3μm≦d≦10μmを満たす構成としてもよい。
【0034】
上記の構成によれば、電荷収集電極の表面からの凹凸部の高さまたは深さdを、0.3μm≦dとすることにより、半導体層と電荷収集電極の凹凸部との間において十分な接合強度を確実に得ることができる。また、d≦10μmとすることにより、電荷収集電極を形成した際のカバーレッジが悪化する事態を防止することができる。
【0035】
上記の電磁波検出器において、前記凹凸部は、前記電荷収集電極の10%以上の領域に存在する構成としてもよい。
【0036】
上記の構成によれば、凹凸部が電荷収集電極の10%以上の領域に存在するので、凹凸部による半導体層と電荷収集電極との接合強度を確実に高めることができる。
【0037】
上記の電磁波検出器において、前記凹凸部は複数個設けられ、それらが不規則に配置されている構成としてもよい。
【0038】
上記の構成によれば、凹凸部が複数個設けられ、それらが不規則に配置されているので、凹凸部による半導体と電荷収集電極との間の接合強度が、ある特定の方向において弱くなるといった事態を防止することができる。
【0039】
上記の電磁波検出器において、前記半導体層は、Seを主成分としている構成としてもよい。
【0040】
上記の構成によれば、半導体層がSeを主成分としているので、電荷収集電極上に半導体を形成する場合に、例えば真空蒸着法により電荷収集電極上に直接、低温で大面積成膜が可能となる。この場合、Seは一般に電荷収集電極に対して接合強度が低くなり易いものの、この接合強度については凹凸部により補われるので問題はない。
【0041】
上記の電磁波検出器において、前記電荷収集電極は、Alを主成分とする導電層である構成としてもよい。
【0042】
上記の構成によれば、Alの熱膨張係数がその上に形成される例えばSeからなる半導体層の熱膨張係数に比較的近いので、熱膨張による半導体層の剥がれをさらに確実に防止することができる。
【0043】
上記の電磁波検出器は、前記電荷収集電極と前記半導体層との間に電荷阻止層を備えている構成としてもよい。
【0044】
上記の構成によれば、電荷阻止層が半導体層の暗電流を低減させることにより、電磁波検出器のS/N比を改善させることができる。
また、本発明に係るアクティブマトリクス基板の製造方法は、絶縁基板上に、電荷蓄積容量、格子状に配列された複数の電極配線、これら電極配線の各格子毎に配置されたアクティブ素子、前記電荷蓄積容量、電極配線、およびアクティブ素子の上層に設けられた層間絶縁層、並びにこの層間絶縁層上に形成され、前記電荷蓄積容量に接続された電荷収集電極を備えるアクティブマトリクス基板の製造方法であって、前記層間絶縁層に、前記電荷収集電極を前記アクティブ素子または前記電荷蓄積容量と電気的に接続させるための凹部と、前記電荷収集電極を前記半導体層と嵌合した状態で接合させるための凹部とを形成する工程を備えることを特徴としている。
【0045】
【発明の実施の形態】
本発明の実施の一形態を図1ないし図6に基づいて以下に説明する。
【0046】
本実施の形態における電磁波検出器は、図1に示すように、主な構成要素として、アクティブマトリクス基板11、半導体膜(半導体層)12およびバイアス電極(共通電極)13を備えている。なお、図1は図2におけるA−A線矢視断面図である。アクティブマトリクス基板11にはアクティブマトリクスアレイが形成されている。半導体膜12は検出対象の電磁波に感応して電荷を生成する。バイアス電極13は半導体膜12にバイアス電圧を印加するためのものである。
【0047】
アクティブマトリクス基板11は、ガラスあるいはセラミックス等からなる絶縁基板21を有し、この絶縁基板21上に前記アクティブマトリクスアレイが形成されている。このアクティブマトリクスアレイでは、例えばa−Siやp−Siを用いたTFT素子(アクティブ素子)22、電荷蓄積容量(Cs)23、電荷収集電極(画素電極)24、並びにバスラインを形成するゲート電極25およびデータ(ソース電極)電極29などがXYマトリクス状に配列され、画素配列領域が構成されている。
【0048】
上記絶縁基板21には、無アルカリの低熱膨張ガラス基板を用いるのが一般的である。また、アクティブ素子としては、上記TFT素子22以外に、例えばMIM素子あるいはダイオード素子等であってもよい。
【0049】
上記XYマトリクスは、単位格子に相当する1画素のサイズが、0.1×0.1mm2 〜0.3×0.3mm2 程度であり、この1画素が500×500〜3000×3000画素程度、マトリクス状に配列されたものが一般的である。
【0050】
電磁波導電性を有する半導体膜には、Se、CdTe、CdZnTe、PbI2 、HgI2 、SiGe、あるいはSi等を使用することができる。ただし、アクティブマトリクスアレイが形成されたアクティブマトリクス基板11上に直接半導体膜12が形成された構造の電磁波検出器とする場合には、真空蒸着法により低温で大面積成膜が可能なアモルファスSe膜(a−Se膜)が最適である。このSe膜からなる半導体膜12は、X線の吸収効率を考慮し、真空蒸着法により膜厚が約0.5〜1.5mm、好ましくは1mmになるように成膜する。
【0051】
最上部のバイアス電極13には、Al、Auなどからなる導電膜を使用することができる。このバイアス電極13には、外部高圧電源からバイアス電圧が印加されるようになっている。
【0052】
電荷収集電極24としては、具体的には、例えば厚み0.1〜0.2μmのAl膜、またはAl合金膜(例えばAl−Nd、Al−Zr合金など)、またはAlと他の導電膜との積層膜(例えばAl/Mo、Al/Tiなど)を用いることができる。なお、本実施の形態では、上記のAl膜およびAl合金膜、およびAlと他の導電膜との積層膜を併せて「Alを主成分とする導電膜」と称する。
【0053】
また、一般的には、電荷収集電極24の材料として、他にITOなど各種導電膜を使用することが可能である。しかしながら、半導体膜12としてa−Se膜を用いる場合には、a−Se膜と熱膨張係数が近いAl(熱膨張係数:約24(×10−6/℃))やAl合金などのAlを主成分とする導電膜を用いることが望ましい。これにより、a−Se膜、即ち半導体膜12と電荷収集電極24との接合強度が向上する。
【0054】
上記の図1は1画素当たりの電磁波検出器の構成を示す縦断面図であり、その構成はさらに詳細には次のようになっている。
アクティブマトリクス基板11では、絶縁基板21上に、ゲート電極25、電荷蓄積容量(Cs)電極26、電荷蓄積容量23、ゲート絶縁膜27、接続電極(ドレイン電極)28、データ電極(ソース電極)29、TFT素子22、絶縁保護膜30、層間絶縁膜(層間絶縁層)31、および電荷収集電極(画素電極)24などが形成されている。なお、TFT素子22はチャンネル層32およびコンタクト層33を有している。また、層間絶縁膜31にはコンタクトホール34が形成され、このコンタクトホール34により電荷収集電極24が接続電極28と接続されている。そして、電磁波検出器では、このようなアクティブマトリクス基板11上に、半導体膜12およびバイアス電極13が形成されている。
【0055】
本実施の形態の電磁波検出器において、上記の電荷収集電極24には、凹部と凸部との少なくとも一方からなる凹凸部41が形成されている。この凹凸部41は、電荷収集電極24と半導体膜12との接合強度を増強する接合増強部として機能する。なお、図1においては、凹凸部41が凸部からなるものとしているがこれは凹部であってよく、さらには凹部および凸部からなるものであってもよい。例えば、凹凸部41が凹部からなる場合、その凹部は、図1において凹凸部41を構成する凸部の高さ分dだけ電荷収集電極24の表面から凹んだ形となる。また、凹凸部41の個数については特に限定されず、電荷収集電極24に対する半導体膜12の接合強度を高めることができる適当な個数であればよい。本実施の形態において、このような凹凸部41は、予め層間絶縁膜31に凹凸部を形成しておき、この凹凸部により層間絶縁膜31上に電荷収集電極24を形成したときに生じるようにしている。
【0056】
図1に示すように、コンタクトホール34は、層間絶縁膜31を貫通し、28の表面に達している。したがって、コンタクトホール34の位置の電荷収集電極24は、直接的に接続電極28と接続されている。一方、本実施の形態において、凹凸部41は、TFT素子22と導通する接続電極28と直接的に接続されていない。また、凹凸部41は、他の電極との間で、各画素において所望の静電容量を得るための電極部分ともなっていない。即ち、凹凸部41は、所望の静電容量を得るための誘電層と直接的に接触していない。このように凹凸部41は、TFT素子22および電荷蓄積容量23と接続されない領域に形成されている。
【0057】
電荷収集電極24上における上記凹凸部41の配設状態は、図2に示すようになっている。なお、同図は、アクティブマトリクス基板11における1画素の構成を示す平面図である。
【0058】
同図において、複数個の凹凸部41は、電荷収集電極24上において、互いに適当な間隔をおいて分散配置されている。ただし、TFT素子22上の位置には配されていない。凹凸部41は、上面から見て円形をなしているが、その他、楕円形、四角形、ストライプ形状、格子形状、波線形状など各種のパターンに形成することが可能である。例えば、規則的または不規則的に凹と凸との少なくとも一方の複数のパターンが電荷収集電極24上に配置されるように形成すればよい。
【0059】
なお、凹凸部41を規則的に配置した場合に、ある特定の方向に対する接合強度が弱くなるといった問題が発生する場合には、例えば図3に示すように、凹凸部41を電荷収集電極24において不規則(ランダム)に配置すればよい。
【0060】
上記の構成において、電磁波検出器では、X線などの電磁波が入射すると、半導体膜12内で電荷(電子−正孔のペア)が発生する。このとき、半導体膜12と電荷蓄積容量23とは電気的に直列に接続された構造になっている。したがって、バイアス電極13にバイアス電圧を印加しておくと、半導体膜12で発生した電荷(電子−正孔のペア)はそれぞれ+電極側と−電極側に移動する。この結果、電荷蓄積容量23に電荷が蓄積される。
【0061】
電荷蓄積容量23に蓄積された電荷は、TFT素子22をオンにすることで、データ電極29を介して、図示しない外部のアンプ回路に取り出すことができる。このとき、電荷収集電極24、電荷蓄積容量23およびTFT素子22は、上述のようにXYマトリクス状に配置されているので、線順次にTFT素子22を駆動して電荷を読み出していくことにより、検出対象である電磁波の二次元情報を得ることが可能となる。
【0062】
次に、本実施の形態の電磁波検出器の製造方法について説明する。
絶縁基板21としての例えばガラス基板には、例えば無アルカリガラス基板(例えばコーニング社製#1737等)を用いることができる。そして、このガラス基板1上にTaやAl等の金属膜からなるゲート電極25および電荷蓄積容量電極26を形成する。これらは、ガラス基板上に上記金属膜をスパッタ蒸着により厚さ約3000Åに成膜した後、所望の形状にパターニングすることにより形成する。
【0063】
次に、ゲート電極25および電荷蓄積容量電極26を覆うようにして、ガラス基板上面のほぼ全面に、SiNxやSiOx等からなるゲート絶縁膜27をCVD法により厚さ約3500Åに成膜する。このゲート絶縁膜27は、電荷蓄積容量23における誘電体としての機能も兼ねている。なお、ゲート絶縁膜27としては、SiNxやSiOxに限らず、ゲート電極25および電荷蓄積容量電極26を陽極酸化した陽極酸化膜を併用することもできる。
【0064】
次に、ゲート電極25の上方に、ゲート絶縁膜27を介して、TFT素子(TFT)22のチャネル部となるチャンネル層(i層)32、およびデータ電極29と接続電極(ドレイン電極)28とのコンタクトを図るためのコンタクト層(n+ 層)33を形成する。これらはa−Siから成り、CVD法によりそれぞれ約1000Å、約400Åの厚さになるように成膜し、その後、所望の形状にパターニングすることにより形成することができる。
【0065】
次に、コンタクト層(n+ 層)33上に、データ電極29と接続電極(ドレイン電極)28を形成する。この接続電極28は、電荷蓄積容量23を構成する上層側の電極ともなっている。これらデータ電極29および接続電極28は、上記ゲート絶縁膜27および電荷蓄積容量電極26と同様に、TaやAl等の金属膜をスパッタ蒸着により厚さ約3000Åに成膜した後、所望の形状にパターニングすることにより形成する。
【0066】
次に、TFT素子22や電荷蓄積容量23等を形成した絶縁基板(ガラス基板)21のほぼ全面を覆うようにして、絶縁保護膜30を形成する。この絶縁保護膜30は、CVD法にてSiNxを厚さ約3000Åに成膜することにより形成する。なお、コンタクトホール34が形成される接続電極28上の部分においては、SiNxを除去しておく。
【0067】
次に、絶縁保護膜30上の略全面を覆うようにして層間絶縁膜31を形成する。この層間絶縁膜31は、感光性を有するアクリル樹脂をスピナー等の塗布装置を用いて厚さ約3μmに成膜することにより形成する。感光性を有する有機材料としては、他にもポリイミド樹脂等が使用可能である。
【0068】
その後、所定の遮光パターンを有するフォトマスクを用いて、層間絶縁膜31に露光・現像処理(フォトリソグラフィ)を施し、コンタクトホール34を形成するとともに、図4(a)に示すように、凹凸部41を形成するための凹凸パターン42を形成する。なお、同図においては、簡略化のために層間絶縁膜31と絶縁基板21との間の各層を省略している。
【0069】
コンタクトホール34では、層間絶縁膜31を縦方向に貫通する孔を形成し、下層の接続電極(ドレイン電極)28を露出させる。一方、凹凸部41は、その最も高い部分と最も低い部分との高低差(図1に示したd)がここでは例えば約1μmとなるように形成する。
【0070】
次に、層間絶縁膜31に対して必要に応じて加熱処理を施し、図4(b)に示すように、上記凹凸パターン42の段部を熱だれ現象によって滑らかに整形し、凹凸パターン43とする。凹凸パターン42におけるこのような段部の鈍化処理は、層間絶縁膜31として有機材料を用いているので、熱処理により容易に行うことができる。この場合には、例えば100℃のメルト焼成(ホットプレートで250秒加熱)で凹凸パターン42の形状を整え、凹凸パターン43とした後、200℃の本焼成(オーブンで1時間加熱)を行うとよい。
【0071】
上記のように凹凸パターン42の段部の鈍化処理を行うこと(凹凸パターン43とすること)により、次段の電荷収集電極24の形成工程において、図5(a)に示すような電荷収集電極24の段切れ不良の発生を防止することができる。したがって、電荷収集電極24は、図5(b)に示すように、段切れを生じることがなく、つながった状態となる。
【0072】
また、さらに後段の、電荷収集電極24上に半導体膜12としての例えばa−Se膜を成膜する工程において、電荷収集電極24の表面が上記処理によって滑らかであると、a−Se膜の異常成長を回避することができる。仮に、鋭利な突起が電荷収集電極24の表面に存在した場合、その突起部分が特異点となり、a−Se成膜時にSe膜の異常成長が発生し、半導体特性の均一性が悪くなることがある。
【0073】
次に、上記複数の凹凸パターン43およびコンタクトホール34が形成された層間絶縁膜31上に電荷収集電極(画素電極)24として、導電膜をパターン形成する。上記電荷収集電極24は、コンタクトホール34を介して、TFT素子22の接続電極(ドレイン電極)28と電気的に接続される。このとき、層間絶縁膜31に設けられた凹凸パターン43およびコンタクトホール34形状を反映した電荷収集電極24を形成することができる。なお、本実施の形態においては、層間絶縁膜31に凹凸パターン43およびコンタクトホール34の貫通孔を形成した後、電荷収集電極24を形成しているので、0.1〜0.2μmといった膜厚の薄い電荷収集電極24を用いたとしても、0.3μm以上の高さを有する凹凸部41を容易に形成することができる。
【0074】
なお、凹凸部41を有する電荷収集電極(画素電極)24の詳細や、凹凸部41の他の形成方法については、液晶表示装置用に開発されている光散乱性反射板(反射電極)の製造方法を適用することができる。例えば、特開2000−171793号、特開平6−75238号あるいは特開平9−90426号などに記載されている散乱性反射画素電極の製造方法を参考にすることができる。
【0075】
次に、上記のようにして形成したアクティブマトリクス基板11に対し、画素配列領域(アクティブマトリクス領域)をすべて覆うように、例えばa−Seからなる電磁波導電性の半導体膜12を形成する。この半導体膜12は、真空蒸着法により、膜厚が約0.5〜1.5mm、好ましくは1mmになるように成膜する。
【0076】
そして、上記半導体膜12上のほぼ全面にAu、Alなどからなるバイアス電極13を、真空蒸着法により約2000Åの厚さで形成することにより、図1に示した電磁波検出器を得る。
【0077】
ここで、本実施の形態の電磁波検出器では、アクティブマトリクス基板11における電荷収集電極(画素電極)24に、半導体膜12と電荷収集電極24との接合強度を増強する目的で専用の凹凸部41が意図的に形成されている。即ち、凹凸部41においては、半導体膜12と電荷収集電極24とが嵌合状態で接合されている。したがって、本実施の形態の電磁波検出器では、電荷収集電極24の表面が平坦になっている従来構造(図9)と比較して、上記凹凸部41により、半導体膜12と電荷収集電極24との接合面積が増大し、かつアンカー効果が発生しており、上記両者間の接合強度が高くなっている。
【0078】
特に、半導体膜12としてa−Se膜を使用し、アクティブマトリクス基板11の絶縁基板21としてガラス基板を使用した場合には、a−Se膜の熱膨張係数30〜50(×10−6/℃)がガラス基板の一般的な熱膨張係数3〜5(×10−6/℃)に比べて約1桁大きくなる。このため、従来構造(図9)の電磁波検出器では半導体膜12が剥がれ易いといった問題が生じていたが、図1に示す本実施の形態の電磁波検出器では、このような問題が生じない。また、電磁波検出器を曲げるような外力が加わった場合においても、凹凸部41の存在により、電磁波検出器の曲げ変形による半導体膜12の剥がれを防止することができる。
【0079】
なお、従来文献 ”Thin Film Transistor array technology for high performance direct conversion X−ray sensors,” Proceeding of SPIE, Medical Imaging 1988, Vol.3336, pp.520−528 (1998)に見られるように、従来から、表面に凹部を有するアクティブマトリクス基板、即ち電荷収集電極(画素電極)に凹部を有するアクティブマトリクス基板を電磁波検出器に用いる例が存在する。
【0080】
しかしながら、上記従来文献に見られるアクティブマトリクス基板の表面の凹部は、電荷収集電極(画素電極)とアクティブ素子(TFT素子)との電気的接続を得るために層間絶縁膜に設けられた孔や、電荷収集電極(画素電極)を用いて電荷蓄積容量(Cst)を形成するために層間絶縁膜に設けられた孔により生じたものである。即ち、上記の従来文献に記載の電荷収集電極に形成されている凹部は、電気的接続や容量形成を目的とした電気的機能を有するものである。したがって、このような凹部は、その形成領域、個数あるいは形状等において制約を受けやすく、例えば、アクティブマトリクス基板の絶縁基板とアクティブマトリクス基板上に形成された半導体膜との熱膨張係数が大幅に異なる場合において、半導体膜の剥離に対して十分な防止機能を発揮することができない。
【0081】
これに対し、本実施の形態の電磁波検出器は、上記の電気的機能を有する凹部としての少なくとも上記電気的接続を得るための凹部(電荷収集電極24と接続電極28とを接続させるためのコンタクトホール34)や、層間絶縁膜31の下層に存在する配線等の段差によって必然的に電荷収集電極に生じる段差(凹凸部)とは別に、半導体膜12とアクティブマトリクス基板11との接合強度を高めるための専用の凹凸部41を有している。なお、上記電気的機能を有する凹部とは、電荷収集電極24をTFT素子22に接続させるもの、電荷収集電極24を電荷蓄積容量23に接続させるもの(あるいは電荷蓄積容量23の電極の一部を構成するもの)、またはこれら両者の機能を有するもののいずれであってもよい。
【0082】
即ち、本実施の形態の電磁波検出器は、電気的機能を有する凹部(コンタクトホール34)、および半導体膜12と電荷収集電極24との接続強度を増強させる専用の凹凸部41を有する電荷収集電極24を備えたアクティブマトリクス基板11を使用し、このアクティブマトリクス基板11の上に半導体膜12が形成されたものとなっている。
【0083】
上記の実施の形態においては、電荷収集電極24に凸部からなる凹凸部41を有する電磁波検出器について示したが、電磁波検出器は、図6に示すように、電荷収集電極24に凹部からなる凹凸部51を有していてもよい。この電磁波検出器では、層間絶縁膜31を貫通する状態に凹部を形成し、その上に電荷収集電極24を形成することにより、電荷収集電極24に凹部からなる凹凸部51を形成している。
【0084】
この電磁波検出器の凹凸部51による半導体膜12と電荷収集電極24との接続増強機能は前記凹凸部41を有する場合と同様であるものの、凹凸部51を形成する際に層間絶縁膜31に凹部を形成する処理を層間絶縁膜31にコンタクトホール34を形成する工程において行うことができる。したがって、電磁波検出器の製造工程において、凹凸部51を形成することによる工程数の増加を抑制可能である。
【0085】
以上の実施の形態の電磁波検出器において、凹凸部41、51により半導体膜12と電荷収集電極24との十分な接合強度を確実に得るには、凹凸部41、51の高さまたは深さはを0.3μm以上に設定するのが好ましいことが実験により判明した。なお、さらに好ましくは、0.5μm以上である。また、図6に示したように、凹部からなる凹凸部51の場合、凹凸部51の深さの上限は、層間絶縁膜31の最大の厚みtと同等であり、凹凸部51として層間絶縁膜31を貫通する孔を形成した状態が最大となる。したがって、層間絶縁膜31の厚みをtとした場合、凹凸部51の有効な範囲は、0.3μm≦d≦tとなる。
【0086】
なお、凹凸部41、51のサイズや電荷収集電極24での存在密度が同じ場合、凹凸部41、51による半導体膜12と電荷収集電極24との接触面積の増大効果、およびアンカー効果は、凹凸部41、51の高さまたは深さが大きいほど大きくなる。したがって、半導体膜12の剥離防止の面からは、d=tの場合、即ち図6に示す構成の場合が最も好ましいと言える。
【0087】
一方で、層間絶縁膜31の厚みtが10μmより大きくなると、層間絶縁膜31上に形成する電荷収集電極24のカバーレッジが悪くなる傾向が見られた。この点からのtの取り得る範囲は、t≦10μmとなる。したがって、電磁波検出器でのdの好ましい範囲は、0.3μm≦d≦10μmと定めることができる。
【0088】
また、凸部からなる凹凸部41の場合、dの上限側は、d≦5μmとしてもよい。なお、凹凸部41、51の側面の傾斜角は、電荷収集電極24の表面に対して、20〜70°の範囲とするのが好ましい。
【0089】
次に、電荷収集電極24における凹凸部41、51の存在密度と接合強度の向上効果との関係について評価した結果について説明する。
例えば、凹凸部41として円型ドーム状の凸パターン(直径3μm、高さ2μm)をランダムに配置する場合、電荷収集電極24の10%以上の領域に凹凸部41を存在させることで、前記接合強度の向上効果が現れることが判明した。
【0090】
また、他の幾つかの試験条件の下で同様の実験を行ったところ、接合強度の絶対値は異なるものの、接合強度の向上効果の点において略同様の結果が得られた。これより、接合強度を向上させる上において、凹凸部41、51は、電荷収集電極24に対して10%以上の面積割合で存在させることが有効であることが判明した。なお、さらに好ましくは、30%以上である。
【0091】
また、凹凸部41、51の数を増やすことにより、半導体膜12と電荷収集電極24との接合面積を実質的に増大させることができ、両者の接合強度を効率良く向上させることが可能である。具体的には、1画素あたり5個以上の凹凸部41(凹凸部41または凹凸部51)を設けることが望ましい。
【0092】
また、電荷収集電極24におけるTFT素子(アクティブ素子)22の真上の領域に凹部からなる凹凸部51が形成された場合、電荷収集電極24とTFT素子22との間隙が狭くなり、電荷収集電極24の電位がTFT素子22の動作に悪影響を与える虞がある。したがって、図2および図3に示したように、上記領域には凹凸部41、51を形成しないようにするのが好ましい。
【0093】
本実施の形態の電磁波検出器では、以上のように、従来の電磁波検出器に比べてアクティブマトリクス基板11上に形成された半導体膜12が剥がれ難くなっている。したがって、信頼性が向上するとともに、使用環境温度範囲を広げることが可能となる。
【0094】
また、アクティブマトリクス基板11に半導体膜12を形成する工程の後に、アクティブマトリクス基板11の周辺部に熱処理により駆動回路や読み出し回路を実装する工程を行う場合であっても、上記熱処理工程(例えばアクティブマトリクス基板11にFPCを熱圧着する工程)において、半導体膜12と絶縁基板21との熱膨張係数の差により、半導体膜12が電荷収集電極24、即ちアクティブマトリクス基板11から剥がれる事態を防止することができる。
【0095】
なお、以上の実施の形態においては、半導体膜12としてa−Se膜を用いた電磁波検出器について説明したが、電荷収集電極24に接合増強部としての凹凸部41、51、即ち接合増強専用の凹凸部41、51が意図的に形成されている構成であれば、他の半導体膜12を用いた場合であっても同様の接合強度向上機能を得ることができる。また、本実施の形態で説明した電荷収集電極24での凹凸部41、51の形成方法については、上述の方法に限定されるわけではなく、電荷収集電極24に意図的に凹凸部41、51を形成することができるものであれば、同様に採用可能である。
【0096】
また、本発明の実施の他の形態として、図7に示すように、半導体膜12と電荷収集電極24との間に、電荷阻止層61を挿入することもできる。電荷阻止層61は、半導体膜12の暗電流を低減させて電磁波検出器のS/N比を改善させる場合に使用するとよい。このため、電荷阻止層61は、電荷収集電極24から半導体膜12への電荷の注入を阻止するという機能を有する。具体的には、半導体膜12としてa−Se膜を用いる場合には、電荷阻止層61としてSb2S3膜やAs2Se3膜、あるいは非常に薄い厚み(<200Å)のAl203膜等を使用することができる。なお、半導体膜12と電荷収集電極24との間には、その他のバッファー層を挿入することもできる。バッファー層は、半導体膜12と電荷収集電極24の密着性を向上させる場合に使用するとよい。なお、電荷阻止層61は、電荷収集電極24における凹凸部41、51の形状を反映して、同様の凹凸部を有している。
【0097】
【発明の効果】
以上のように、本発明の電磁波検出器は、絶縁基板と、この絶縁基板の上方に形成された電荷蓄積容量と、前記電荷蓄積容量の上方に形成され、前記電荷蓄積容量と接続されている電荷収集電極と、前記電荷収集電極上に積層され、電磁波導電性を有する半導体層とを備えている電磁波検出器において、前記電荷収集電極には、凹部と凸部との少なくとも一方からなり、前記半導体層と電荷収集電極との接続強度増強専用の凹凸部が形成されている構成である。
【0098】
上記の構成によれば、電荷収集電極に形成されている凹凸部は、半導体層と電荷収集電極との接続強度増強専用のものであるので、形成領域、個数あるいは形状等において制約を受け難く、半導体層と電荷収集電極との接続強度増強のみを目的として最良の状態で形成することができる。
【0099】
そして、半導体層は、電荷収集電極の凹凸部に対して嵌合した状態で接合されている。したがって、半導体層は実質的に広い面積にて電荷収集電極と接合し、かつその接合部にはアンカー効果が生じている。この結果、半導体層と絶縁基板との間に熱膨張係数の大幅な差がある場合であっても、半導体層の剥離を防止することができる。
【0100】
上記の電磁波検出器において、前記電荷収集電極の下層には、前記凹凸部に対応する凹凸部を有する有機絶縁層が設けられている構成としてもよい。
【0101】
上記の構成によれば、例えば0.1〜0.2μmといった膜厚の薄い電荷収集電極を用いたとしても、有機絶縁層に凹凸部を形成し、その上に電荷収集電極を形成することにより、0.3〜10μm程度の高さあるいは深さを有する凹凸部を容易に形成することができる。また、絶縁層として有機絶縁層を用いることで、例えば簡単な熱処理により、有機絶縁層に滑らかな表面形状を有する凹凸部を容易に形成できる。これにより、その凹凸部上に形成される電荷収集電極に、断切れといった不良が発生する事態を容易に防ぐことができる。
【0102】
本発明の電磁波検出器は、絶縁基板上に、電荷蓄積容量、格子状に配列された複数の電極配線、これら電極配線の各格子毎に配置されたアクティブ素子、前記電荷蓄積容量、電極配線、およびアクティブ素子の上層に設けられた層間絶縁層、並びにこの層間絶縁層上に形成され、前記電荷蓄積容量に接続された電荷収集電極を備えているアクティブマトリクス基板と、前記アクティブマトリクス基板上の前記電荷収集電極の上層に設けられ、電磁波導電性を有する半導体層とを備えているアクティブマトリクス型の電磁波検出器において、前記電荷収集電極には、凹部と凸部との少なくとも一方からなり、前記半導体層と電荷収集電極との接続強度増強専用の凹凸部が形成されている構成である。
【0103】
上記の構成によれば、電荷収集電極に形成されている凹凸部は、半導体層と電荷収集電極との接続強度増強専用のものであるので、形成領域、個数あるいは形状等において制約を受け難く、半導体層と電荷収集電極との接続強度増強のみを目的として最良の状態で形成することができる。
【0104】
そして、半導体層は、電荷収集電極の凹凸部に対して嵌合した状態で接合されている。したがって、半導体層は実質的に広い面積にて電荷収集電極と接合し、かつその接合部にはアンカー効果が生じている。この結果、半導体層と絶縁基板との間に熱膨張係数の大幅な差がある場合であっても、半導体層の剥離を防止することができる。
【0105】
本発明の電磁波検出器は、絶縁基板上に、電荷蓄積容量、格子状に配列された複数の電極配線、これら電極配線の各格子毎に配置されたアクティブ素子、前記電荷蓄積容量、電極配線、およびアクティブ素子の上層に設けられた層間絶縁層、並びにこの層間絶縁層上に形成され、前記電荷蓄積容量に接続された電荷収集電極を備えているアクティブマトリクス基板と、前記アクティブマトリクス基板上の前記電荷収集電極の上層に設けられ、電磁波導電性を有する半導体層とを備えているアクティブマトリクス型の電磁波検出器において、前記電荷収集電極には、凹部と凸部との少なくとも一方からなり、前記電荷蓄積容量と接続されない領域に形成された凹凸部を備え、前記半導体層は、前記電荷収集電極の凹凸部に対して嵌合した状態で接合されており、前記電荷収集電極の凹凸部は、前記アクティブ素子に対する積層方向において前記アクティブ素子と重なる領域には存在しない構成である。
【0106】
上記の構成によれば、半導体層は、電荷収集電極の凹凸部に対して嵌合した状態で接合されている。したがって、半導体層は実質的に広い面積にて電荷収集電極と接合し、かつその接合部にはアンカー効果が生じている。この結果、半導体層と絶縁基板との間に熱膨張係数の大幅な差がある場合であっても、半導体層の剥離を防止することができる。
【0107】
上記の電磁波検出器において、前記電荷収集電極には、前記アクティブ素子または前記電荷蓄積容量と電気的接続を得るための凹部がさらに形成されている構成としてもよい。
【0108】
上記の構成によれば、電荷収集電極には、電気的機能を有する凹部、例えば電荷収集電極を電荷蓄積容量に接続させるための凹部、あるいは電磁波検出器がアクティブ素子を有する場合に、電荷収集電極をアクティブ素子に接続させるための凹部、あるいはこれらの両者として機能する凹部が形成されている。したがって、これとは別の前記凹凸部は、半導体層の接続強度増強専用のものとして機能することができる。
【0109】
上記の電磁波検出器において、前記電荷収集電極の凹凸部は、前記層間絶縁層を貫通する孔によって形成される凹部であってもよい。
【0111】
上記の電磁波検出器において、前記層間絶縁層は、前記凹凸部に対応する凹凸部を有している構成としてもよい。
【0112】
上記の構成によれば、例えば0.1〜0.2μmといった膜厚の薄い電荷収集電極を用いたとしても、層間絶縁層に凹凸部を形成し、その上に電荷収集電極を形成することにより、0.3〜10μm程度の高さあるいは深さを有する凹凸部を容易に形成することができる。
【0113】
上記の電磁波検出器は、前記層間絶縁層が有機材料からなる構成としてもよい。
【0114】
上記の構成によれば、層間絶縁層として有機材料を用いることで、例えば簡単な熱処理により、層間絶縁層に滑らかな表面形状を有する凹凸部を容易に形成できる。これにより、その凹凸部上に形成される電荷収集電極に、断切れといった不良が発生する事態を容易に防ぐことができる。
【0115】
上記の電磁波検出器において、前記電荷収集電極は前記アクティブ素子を覆うように前記層間絶縁層上に配置され、かつ前記凹凸部は、前記アクティブ素子に対する積層方向において前記アクティブ素子と重合する領域には存在しない構成としてもよい。
【0116】
上記の構成によれば、電荷収集電極の凹凸部が例えば凹部からなる場合に、この凹部により電荷収集電極とアクティブ素子との距離が短くなり、電荷収集電極の電位がアクティブ素子の動作に悪影響を与えるような事態を回避することができる。
【0117】
上記の電磁波検出器は、前記電荷収集電極の表面からの前記凹凸部の高さまたは深さをdとしたときに、0.3μm≦d≦10μmを満たす構成としてもよい。
【0118】
上記の構成によれば、電荷収集電極の表面からの凹凸部の高さまたは深さdを、0.3μm≦dとすることにより、半導体層と電荷収集電極の凹凸部との間において十分な接合強度を確実に得ることができる。また、d≦10μmとすることにより、電荷収集電極を形成した際のカバーレッジが悪化する事態を防止することができる。
【0119】
上記の電磁波検出器において、前記凹凸部は、前記電荷収集電極の10%以上の領域に存在する構成としてもよい。
【0120】
上記の構成によれば、凹凸部が電荷収集電極の10%以上の領域に存在するので、凹凸部による半導体層と電荷収集電極との接合強度を確実に高めることができる。
【0121】
上記の電磁波検出器において、前記凹凸部は複数個設けられ、それらが不規則に配置されている構成としてもよい。
【0122】
上記の構成によれば、凹凸部が複数個設けられ、それらが不規則に配置されているので、凹凸部による半導体と電荷収集電極との間の接合強度が、ある特定の方向において弱くなるといった事態を防止することができる。
【0123】
上記の電磁波検出器において、前記半導体層は、Seを主成分としている構成としてもよい。
【0124】
上記の構成によれば、半導体層がSeを主成分としているので、電荷収集電極上に半導体を形成する場合に、例えば真空蒸着法により電荷収集電極上に直接、低温で大面積成膜が可能となる。この場合、Seは一般に電荷収集電極に対して接合強度が低くなり易いものの、この接合強度については凹凸部により補われるので問題はない。
【0125】
上記の電磁波検出器において、前記電荷収集電極は、Alを主成分とする導電層である構成としてもよい。
【0126】
上記の構成によれば、Alの熱膨張係数がその上に形成される例えばSeからなる半導体層の熱膨張係数に比較的近いので、熱膨張による半導体層の剥がれをさらに確実に防止することができる。
【0127】
上記の電磁波検出器は、前記電荷収集電極と前記半導体層との間に電荷阻止層を備えている構成としてもよい。
【0128】
上記の構成によれば、電荷阻止層が半導体層の暗電流を低減させることにより、電磁波検出器のS/N比を改善させることができる。
また、本発明に係るアクティブマトリクス基板の製造方法は、絶縁基板上に、電荷蓄積容量、格子状に配列された複数の電極配線、これら電極配線の各格子毎に配置されたアクティブ素子、前記電荷蓄積容量、電極配線、およびアクティブ素子の上層に設けられた層間絶縁層、並びにこの層間絶縁層上に形成され、前記電荷蓄積容量に接続された電荷収集電極を備えるアクティブマトリクス基板の製造方法であって、前記層間絶縁層に、前記電荷収集電極を前記アクティブ素子または前記電荷蓄積容量と電気的に接続させるための凹部と、前記電荷収集電極を前記半導体層と嵌合した状態で接合させるための凹部とを形成する工程を備えるものである。
【図面の簡単な説明】
【図1】本発明の実施の一形態における電磁波検出器の略1画素領域の構成を示すものであって、図2におけるA−A線矢視断面図である。
【図2】図1に示した電磁波検出器が備えるアクティブマトリクス基板における凹凸部の配設状態を示す平面図である。
【図3】図2に示したアクティブマトリクス基板における凹凸部の他の配設状態を示す平面図である。
【図4】図4(a)は、図1に示した電磁波検出器における凹凸部の形成のための、層間絶縁膜での凹凸パターンの形成工程を示す説明図、図4(b)は、図4(a)に示した凹凸パターンにおける段部の鈍化処理後の状態を示す説明図である。
【図5】図5(a)は、図1に示した電荷収集電極に段切れが生じた状態を示す説明図、図5(b)は、図4(b)に示した段部の鈍化処理により、電荷収集電極に段切れが生じていない状態を示す説明図である。
【図6】本発明の実施の他の形態における電磁波検出器の略1画素領域の構成を示す縦断面図である。
【図7】本発明の実施の他の形態における電磁波検出器の略1画素領域の構成を示す縦断面図である。
【図8】従来の電磁波検出器の動作原理を説明する縦断面図である。
【図9】図8に示した電磁波検出器の略1画素領域の構成を示す縦断面図である。
【符号の説明】
11 アクティブマトリクス基板
12 半導体膜(半導体層)
13 バイアス電極
21 絶縁基板
22 TFT素子(アクティブ素子)
23 電荷蓄積容量
24 電荷収集電極
28 接続電極
31 層間絶縁膜(層間絶縁層)
34 コンタクトホール
41 凹凸部
51 凹凸部
61 電荷阻止層
Claims (16)
- 絶縁基板と、
この絶縁基板の上方に形成された電荷蓄積容量と、
前記電荷蓄積容量の上方に形成され、前記電荷蓄積容量と接続されている電荷収集電極と、
前記電荷収集電極上に積層され、電磁波導電性を有する半導体層とを備えている電磁波検出器において、
前記電荷収集電極には、凹部と凸部との少なくとも一方からなり、前記半導体層と電荷収集電極との接続強度増強専用の凹凸部が形成されていることを特徴とする電磁波検出器。 - 前記電荷収集電極の下層には、前記凹凸部に対応する凹凸部を有する有機絶縁層が設けられていることを特徴とする請求項1に記載の電磁波検出器。
- 絶縁基板上に、電荷蓄積容量、格子状に配列された複数の電極配線、これら電極配線の各格子毎に配置されたアクティブ素子、前記電荷蓄積容量、電極配線、およびアクティブ素子の上層に設けられた層間絶縁層、並びにこの層間絶縁層上に形成され、前記電荷蓄積容量に接続された電荷収集電極を備えているアクティブマトリクス基板と、
前記アクティブマトリクス基板上の前記電荷収集電極の上層に設けられ、電磁波導電性を有する半導体層とを備えているアクティブマトリクス型の電磁波検出器において、
前記電荷収集電極には、凹部と凸部との少なくとも一方からなり、前記半導体層と電荷収集電極との接続強度増強専用の凹凸部が形成されていることを特徴とする電磁波検出器。 - 絶縁基板上に、電荷蓄積容量、格子状に配列された複数の電極配線、これら電極配線の各格子毎に配置されたアクティブ素子、前記電荷蓄積容量、電極配線、およびアクティブ素子の上層に設けられた層間絶縁層、並びにこの層間絶縁層上に形成され、前記電荷蓄積容量に接続された電荷収集電極を備えているアクティブマトリクス基板と、
前記アクティブマトリクス基板上の前記電荷収集電極の上層に設けられ、電磁波導電性を有する半導体層とを備えているアクティブマトリクス型の電磁波検出器において、
前記電荷収集電極には、凹部と凸部との少なくとも一方からなり、前記電荷蓄積容量と接続されない領域に形成された凹凸部を備え、
前記半導体層は、前記電荷収集電極の凹凸部に対して嵌合した状態で接合されており、
前記電荷収集電極の凹凸部は、前記アクティブ素子に対する積層方向において前記アクティブ素子と重なる領域には存在しないことを特徴とする電磁波検出器。 - 前記電荷収集電極には、前記アクティブ素子または前記電荷蓄積容量と電気的接続を得るための凹部がさらに形成されていることを特徴とする請求項3または4に記載の電磁波検出器。
- 前記電荷収集電極の凹凸部は、前記層間絶縁層を貫通する孔によって形成される凹部であることを特徴とする請求項3から5の何れか1項に記載の電磁波検出器。
- 前記層間絶縁層は、前記凹凸部に対応する凹凸部を有していることを特徴とする請求項3または4に記載の電磁波検出器。
- 前記層間絶縁層が有機材料からなることを特徴とする請求項3から7の何れか1項に記載の電磁波検出器。
- 前記電荷収集電極は前記アクティブ素子を覆うように前記層間絶縁層上に配置され、かつ前記凹凸部は、前記アクティブ素子に対する積層方向において前記アクティブ素子と重なる領域には存在しないことを特徴とする請求項3に記載の電磁波検出器。
- 前記電荷収集電極の表面からの前記凹凸部の高さまたは深さをdとしたときに、
0.3μm≦d≦10μm
を満たすことを特徴とする請求項1から9の何れか1項に記載の電磁波検出器。 - 前記凹凸部は、前記電荷収集電極の10%以上の領域に存在することを特徴とする請求項1から10の何れか1項に記載の電磁波検出器。
- 前記凹凸部は複数個設けられ、それらが不規則に配置されていることを特徴とする請求項1から11の何れか1項に記載の電磁波検出器。
- 前記半導体層は、Seを主成分としていることを特徴とする請求項1から12の何れか1項に記載の電磁波検出器。
- 前記電荷収集電極は、Alを主成分とする導電層であることを特徴とする請求項1から13の何れか1項に記載の電磁波検出器。
- 前記電荷収集電極と前記半導体層との間に電荷阻止層を備えていることを特徴とする請求項1から14の何れか1項に記載の電磁波検出器。
- 絶縁基板上に、
電荷蓄積容量、
格子状に配列された複数の電極配線、
これら電極配線の各格子毎に配置されたアクティブ素子、
前記電荷蓄積容量、電極配線、およびアクティブ素子の上層に設けられた層間絶縁層、
並びにこの層間絶縁層上に形成され、前記電荷蓄積容量に接続された電荷収集電極を備えるアクティブマトリクス基板の製造方法であって、
前記層間絶縁層に、前記電荷収集電極を前記アクティブ素子または前記電荷蓄積容量と電気的に接続させるための凹部と、前記電荷収集電極を前記半導体層と嵌合した状態で接合させるための凹部とを形成する工程を備えることを特徴とするアクティブマトリクス基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001329836A JP3594134B2 (ja) | 2001-02-07 | 2001-10-26 | 電磁波検出器、アクティブマトリクス基板の製造方法 |
US10/035,442 US6891194B2 (en) | 2001-02-07 | 2002-01-04 | Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus |
US10/918,444 US7233021B2 (en) | 2001-02-07 | 2004-08-16 | Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-31561 | 2001-02-07 | ||
JP2001031561 | 2001-02-07 | ||
JP2001329836A JP3594134B2 (ja) | 2001-02-07 | 2001-10-26 | 電磁波検出器、アクティブマトリクス基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002314121A JP2002314121A (ja) | 2002-10-25 |
JP3594134B2 true JP3594134B2 (ja) | 2004-11-24 |
Family
ID=26609087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001329836A Expired - Fee Related JP3594134B2 (ja) | 2001-02-07 | 2001-10-26 | 電磁波検出器、アクティブマトリクス基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3594134B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005327817A (ja) * | 2004-05-12 | 2005-11-24 | Toshiba Corp | 放射線検出器 |
JP4916666B2 (ja) * | 2005-01-12 | 2012-04-18 | 株式会社 日立ディスプレイズ | 表示装置 |
JP2007093545A (ja) * | 2005-09-30 | 2007-04-12 | Toshiba Corp | 放射線検出器 |
JP2007324468A (ja) * | 2006-06-02 | 2007-12-13 | Fujifilm Corp | 放射線画像検出器 |
JP5873847B2 (ja) | 2013-03-29 | 2016-03-01 | 富士フイルム株式会社 | 固体撮像素子および撮像装置 |
-
2001
- 2001-10-26 JP JP2001329836A patent/JP3594134B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002314121A (ja) | 2002-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3589954B2 (ja) | 電磁波検出器、画像検出器、および電磁波検出器の製造方法 | |
US6891194B2 (en) | Active matrix substrate, electromagnetic detector, and liquid crystal display apparatus | |
JP3469143B2 (ja) | アクティブマトリクス基板及びそれを備えた二次元画像検出器 | |
JP3847494B2 (ja) | 二次元画像検出器の製造方法 | |
JP3976915B2 (ja) | 二次元画像検出器およびその製造方法 | |
US6797961B2 (en) | X-ray detector and method of fabricating the same | |
KR101318052B1 (ko) | 엑스레이 검출용 포토다이오드 및 이의 제조방법 | |
JP2001312222A (ja) | アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置 | |
KR20030033931A (ko) | 방사선 검출장치 | |
JP3597392B2 (ja) | 二次元画像検出器 | |
JP3588053B2 (ja) | 電磁波検出器 | |
JP3436196B2 (ja) | 2次元アレイ型検出装置 | |
JP3594122B2 (ja) | 二次元画像検出器 | |
JP4205134B2 (ja) | 二次元画像検出器 | |
JP3594134B2 (ja) | 電磁波検出器、アクティブマトリクス基板の製造方法 | |
KR101686676B1 (ko) | 엑스레이 검출기의 어레이 기판 및 그 제조방법 | |
JP3788740B2 (ja) | アクティブマトリクス基板および電磁波検出器 | |
CN107039474B (zh) | 光电转换元件及其制造方法以及光电转换装置 | |
JP2000208749A (ja) | 放射線検出装置 | |
JP4202315B2 (ja) | 二次元画像検出器 | |
JP3798145B2 (ja) | 二次元画像検出器およびその製造方法 | |
JP3587991B2 (ja) | 二次元画像検出器およびその製造方法 | |
JP2008244411A (ja) | 画像検出装置およびその製造方法 | |
JP3437461B2 (ja) | 二次元画像検出器 | |
JP2001091656A (ja) | 二次元画像検出器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040421 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040825 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |