JP3591806B2 - インダクタ - Google Patents
インダクタ Download PDFInfo
- Publication number
- JP3591806B2 JP3591806B2 JP04398798A JP4398798A JP3591806B2 JP 3591806 B2 JP3591806 B2 JP 3591806B2 JP 04398798 A JP04398798 A JP 04398798A JP 4398798 A JP4398798 A JP 4398798A JP 3591806 B2 JP3591806 B2 JP 3591806B2
- Authority
- JP
- Japan
- Prior art keywords
- closed curve
- inductor
- frame
- square
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【発明の属する技術分野】
本発明は、多層回路基板やマルチチップモジュール・ハイブリット回路等の印刷回路に好適な、2次元的な形状で大きなインダクタンスを得ることができるインダクタに関するものである。
【0002】
【従来の技術】
インダクタは、通常、図3に概略の原理図で示すように、1枚の面を張るように構成された電流Iの流れている閉じた環状の導体線1と、そのように張られた面と交差する磁束Φとで形成される。
【0003】
また、インダクタは、図4に図3と同様の概略の原理図で示すように、直径がDである環状の導体線1の周囲に理想的には無限の大きさの空間、実用的にはその張られた面と同程度の寸法である約Dの厚みと約2Dの直径の大きさの周りの空間を必要とすることから、通常は3次元的な形状の構成となる。
【0004】
【発明が解決しようとする問題点】
前述のようにインダクタは、環状の導体線1およびその導体線1の張られる面の面積に対して交差磁束Φを確保するためにこの面積と同じ程度の大きさの周りの空間を必要とすることから、通常は3次元的な形状を必要とする。これに対し、インダクタの小型化を図るべくより次元の低い形の構造、例えば2次元的な形状のインダクタを実現するために、従来より多層回路基板等において電子回路の一部を構成するインダクタを厚膜印刷技術や薄膜技術により2次元的な形状で形成することが行なわれている。
【0005】
しかし、この場合、単純な環状の導体線を形成するだけでは、環状の導体線の上下の空間が制限されることにより交差磁束が減少したり損失が増大したりしてインダクタンス値が小さくなってしまうという欠点があるため、小型化を図りつつ十分なインダクタンス値を確保することは困難であった。
【0006】
これは、環状の導体線の張られる面に対して無理に小さな厚みとした2次元的な形状とすると、張られる面を交差する交差磁束が減少してインダクタンス値が減少し、また損失によりQ値も悪化するためである。
【0007】
これに対し、従来より、上記の欠点をある程度容認した上でその欠点を補いつつ2次元的な形状で所望のインダクタンスを得るためのインダクタとして、例えば図5に斜視図で概略構成を示すスパイラルインダクタや図6に同じく斜視図で概略構成を示すミアンダ型インダクタ、あるいは図7に斜視図で概略構成を示すマイクロストリップ線路の一端を短絡したもの等が知られている。
【0008】
図5に示すスパイラルインダクタは、基板2上に導体線3をスパイラル状に配設し、相互インダクタンスを利用して少しでもイングクタンス値をあげようとするものである。しかし、インダクタとしての厚みを制限したことによる交差磁束の減少に関しては何ら改善は無く、導体線3を複数巻きにすることによる改善効果も僅かであるという問題点があった。
【0009】
図6に示すミアンダ型インダクタは、基板4上に導体線5をジグザク的なパターンにして配設し、少しでも導体線5の長さを確保しようとしたものである。しかし、このような構成とすることは何ら本質的な改善では無く、経験的に僅かにインダクタンス値が増えることが知られているのみであり、十分なインダクタンス値が得られないという問題点があった。
【0010】
また、図7に示すように基板6上に形成されたマイクロストリップ線路7の一端をビア導体8等により短絡してインダクタとする場合は、スパイラルインダクタやミアンダ型インダクタと比較して、ビア導体8の寸法を確保するための基板6の厚みやマイクロストリップ線路7の長さ方向の寸法が必要であり、しかも実用的な特性インピーダンスとの関係でインダクタンス値が小さい等、使用するスペースの効率がさらに良くないという問題点があった。
【0011】
本発明は上記事情に鑑みて本発明者が鋭意研究に努めた結果完成されたものであり、その目的は、厚膜印刷技術や薄膜形成技術といった多層回路基板の製造に容易に適用できる技術でもって形成でき、各種の回路基板に対して高集積化や高密度実装化に対応して形成するのに適した2次元的な形状でありながら、従来の2次元な形状のインダクタよりも大きなインダクタンスを得ることができるインダクタを提供することにある。
【0012】
【問題点を解決するための手段】
本発明は上記の問題点を解決するため、3次元形状のインダクタと同程度のインダクタンス値を、より次元を低く、すなわちほぼ2次元の形状とした厚みの薄い形状のインダクタにより実現する手段を提案するものである。
【0013】
例えば、ある直径の環状の導体線から成るインダクタがあり、それと同様の形状のインダククが複数個互いに影響が少なくなるほどに離されて配置され、かつそれぞれが直列に接続されているものとする。その場合の全体のインダクタンス値はそれぞれのインダクタのインダクタンス値の和となる。
【0014】
一方、個々のこれら環状のインダクタが必要とする空間は、前述のようにほぼその直径の2倍程度の直径および同程度の厚みを有する空間であることから、個々のこれらインダクタがある同じ平面上に載っていれば、全体のインダクタの必要とする空間は、この平面の大きさおよび個々のインダククの直径と同程度の厚みを有する空間となる。従って、この場合には個々のイングクタンス値の和のインダクタを個々のインダクタの直径程度の厚みの寸法を有するインダクタンス素子で実現できることとなり、これにより薄い形状、すなわち2次元形状のインダクタが実現できることとなる。
【0015】
本発明者は、このような個々の環状のインダクタを相互に接続した2次元形状のインダクタとして、誘電体基板に以下に示す条件を満たす閉曲線の形状を有するインダクタ形成用の導体線を形成し、その一部を切断して端子導体により外部に導出することによって、小さい寸法で所望の大きなインダクタンス値を有するインダクタを得ることができることを見出した。
【0016】
すなわち、本発明のインダクタは、誘電体基板に形成され、下記条件(1)〜(3)の少なくとも1つを満たす閉曲線の形状を有するインダクタンス形成用の導体線と、この導体線の一部を切断してその両端に接続された外部導出用の端子導体とから成ることを特徴とするものである。
(1)正方形の枠を4つ正方形状に隙間なく並べてなる新たな正方形の枠内に配置され、4つの前記正方形の枠内においてそれぞれ2つの対角線に対して線対称な閉曲線を、前記新たな正方形の枠の2つの対角線と各々中心点側で交わる部位に開口部を形成するとともに互いに隣接する前記閉曲線の前記開口部の端部同士を前記新たな正方形の枠の対角線に対して線対称な補助曲線で接続して成り、前記新たな正方形の枠の2つの対角線に対して線対称な閉曲線である。
(2)前記枠を4つ正方形状に並べた大枠内に配置され、各々の枠内に配置した前記閉曲線の前記大枠の対角線と前記大枠の中心点側で交わる部位に開口部を形成するとともに互いに隣接する前記閉曲線の前記開口部同士を前記大枠の2つの対角線に対して線対称な補助曲線で接続して成り、前記大枠の2つの対角線に対して線対称な閉曲線である。
(3)前記枠内または前記大枠内の少なくとも一部を縮小または拡大し、前記(1)の閉曲線または前記(2)の閉曲線を平面上または曲面上に変形させて配置した閉曲線である。
本発明のインダクタは、誘電体基板の表面または内部のある同一面上で、上記の条件のいずれかを満たす閉曲線の形状を有するインダクタ形成用の導体線が形成され、その一部が切断されてその両端に外部導出用の端子導体が接続されており、その導体線の環状部分によりインダクタンスを形成しているものであり、このような閉曲線形状の導体線は、所望の厚みおよび線幅で誘電体基板の所定の同一面上に厚膜印刷技術や薄膜形成技術等の適当な技術を用いて容易に形成して配設することができる。
【0017】
そして、インダクタンス形成用の導体線を上記の各条件を満たす閉曲線の形状とすると、この閉曲線は誘電体基板の同一面上に上記の条件に示された規則に従って交差することなく任意に長くすることのできる閉曲線であることから、その閉曲線の長さを極めて長くかつ任意に設定しつつインダクタンスに寄与する環状部分を効率良く配置させることができ、それによって所望の高いインダクタンス値を容易に実現することができる。
【0018】
このように、本発明のインダクタンスによれば、誘電体基板に上記(1)〜(3)の少なくとも1つの条件を満たす閉曲線の形状を有するインダクタンス形成用の導体線を形成して構成されることから、限られた面積の正方形の平面上あるいはその正方形を変形させた平面上または曲面上に、インダクタンス形成用の導体線の長さを上記の各閉曲線の形状として極めて長くかつ任意に設定しつつインダクタンスに寄与する環状部分を効率よく配置することができ、2次元の形状でありながら3次元形状のインダクタと同等以上のインダクタンス値を得ることができる。
【0019】
また、本発明のインダクタによれば、上記の条件(1)を基本として条件(2)を適用することにより、正方形の枠と大枠との面積を同じとした場合にほぼ2倍の長さでインダクタンス形成用の導体線を配設することができて、その導体線の環状部分により形成されるインダクタンスにより高いインダクタンス値のインダクタを容易に実現することができる。さらに、条件(3)を適用することにより誘電体基板の表面または内部の平坦面上のみならず凹凸等の種々の曲面上にも所望のインダクタンス値のインダクタを容易に実現することができる。
【0020】
さらに、本発明のインダクタによれば、誘電体基板の表面または内部の同一面上でインダクタンス形成用の導体線を形成し、その一部を切断してその両端に外部導出用の端子導体を接続することにより構成されていることから、これら導体線および端子導体を厚膜印刷技術や薄膜形成技術といった回路基板の製造に容易に適用できる技術でもって形成することができるので、各種の回路基板に対してその表面や内部の誘電体層上に高集積化や高密度実装化に対応して形成することができ、しかもほぼ2次元形状で、より次元の高い形状のインダクタと同等以上の高いインダクタンス値を実現することができる。
【0021】
【発明の実施の形態】
以下、本発明のインダクタについて図面に基づき説明する。
図1(a)〜(d)は、それぞれ本発明のインダクタの実施の形態の一例を説明するための平面図である。
まず、図1(a)に示すように、正方形の枠11(実線で示す)内に、この枠11の2つの対角線12(破線で示す)に対して線対称な閉曲線13を配置する。ここでは閉曲線13として円を例示しており、この場合にはさらに枠の中心点を原点として相対向する2辺に平行にx軸を、このx軸に垂直にy軸を配置した場合(それぞれ一点鎖線で示す)に、閉曲線13はこれらx軸およびy軸に対しても線対称となっている。
【0022】
ここで、このような単純な閉曲線13では、その環状部分によっては本発明のインダクタにより実現しようとする大きなインダクタンス値は得られないので、この閉曲線13を仮に0次の閉曲線とする。
【0023】
すなわち、0次の閉曲線として1辺の長さが1の正方形の枠11の中心に半径r=1/3の円を描いた場合であれば、この状態での閉曲線13(円周)の長さは、2πr×2**i=2πr×2**0=2πrである。
【0024】
そこで、図1(b)に示すように、この枠11を4つ正方形状に隙間なく並べて正方形の枠14とすると、この新たな正方形の枠14内には、その中央を原点にx軸およびy軸を配置した場合にそれぞれ第1・第2・第3・第4象限に図1(a)の閉曲線13が配置されることとなる。
【0025】
このように、0次の閉曲線13が配置された正方形の枠11を4つ正方形状に隙間なく並べて正方形の枠14とすると、その状態では4つの円の円周の長さの合計は0次の閉曲線13の4倍となり、2πr×4となる。
【0026】
次いで、図1(c)に示すように、各々の閉曲線13の新たな正方形の枠14の2つの対角線15(破線で示す)と原点側で交わる部位に、その交点の周りを対角線15に対して線対称にくり抜いて開口部を形成するとともに、互いに隣接する閉曲線13の開口部のそれぞれの端部同士を対角線15に対して線対称である4つの補助曲線16、例えば閉曲線13の開口部の端部同士をほぼ直線状の平行導体線等で接続して新たな閉曲線17を形成する。これを仮に1次の閉曲線とすると、この閉曲線17の長さは、4箇所の環状部分を構成する閉曲線13の長さの和とほぼ等しくなる。
【0027】
これにより、正方形の枠14内に配置され、この枠14の2つの対角線15に対して線対称な閉曲線17が得られる。本発明のインダクタに対しては、例えばこの閉曲線17が条件(1)を満たす閉曲線となり、その一部を切断してその両端に端子導体を接続することにより、4つの環状部分によりインダクタンスが形成されることとなる。
【0028】
この状態では、全体のインダクタンスに寄与する環状部分の長さの和はほとんど変わらず、およそ2πr×4である。
【0029】
ここで、正方形の枠14を1辺が1の正方形になるように規格化するため、全体の長さを1/2倍(面積で1/4倍)すると、インダクタンスに寄与する環状部分の長さの和は半分となり、およそ(2πr×2**2)/2=2πr×2となる。
【0030】
このような規則で順次次数を増していく。すなわち、順次4つの正方形の枠を合わせ、中心部の4つの円周部において、切り取り、接続、そして縮小の操作を繰り返す。繰り返すごとに1辺が1の正方形の枠内に描かれた閉曲線の中のインダクタンスに寄与する環状部分の長さの和はおよそ2倍ずつ増え続ける。i回繰り返したときの次元をiとすると、その時のインダクタンスに寄与する環状部分の長さの和は、およそ2πr×2**iとなる。このように任意にiを増して、閉曲線の長さおよびインダクタンスに寄与する環状部分の長さの和を任意に長くできる。
【0031】
次に、この図1(c)に示す閉曲線17を用いて、図1(d)に示すように、その正方形の枠14を4つ正方形状に並べて正方形の大枠18を形成し、この大枠18内の各々の枠14内に配置した閉曲線17の大枠18の対角線19と大枠18の中心点側で交わる部位に対角線19に対して線対称に開口部を形成するとともに、互いに隣接する閉曲線17の開口部の端部同士を大枠18の2つの対角線19に対して線対称な4つの補助曲線20で接続する。これを仮に2次の閉曲線とする。
【0032】
これにより、正方形の大枠18内に配置された、大枠18の2つの対角線19に対して線対称な閉曲線21が得られる。本発明のインダクタに対しては、例えばこの閉曲線21が条件(2)を満たす閉曲線となり、その一部を切断してその両端に端子導体を接続することにより、16箇所の環状部分によりインダクタンスが形成されることとなる。
【0033】
このとき、大枠18の1辺の長さは枠14の長さの2倍となっており、この閉曲線21の長さは4つの閉曲線17の長さの和とほぼ等しくなっている。そこで、この大枠18を長さで1/2、面積で1/4となるように縮小すれば大枠18はもとの枠14と同じ大きさとなり、閉曲線21の長さは閉曲線17の長さのほぼ2倍となって、同じ面積の正方形の内部に4倍の箇所の環状部分を有するほぼ2倍の長さの閉曲線を規則性をもって配置させることができる。従って、この場合は、閉曲線17の形状を有する4箇所の環状部分を備えたインダクタに対し、閉曲線21の形状を有する16箇所の環状部分を備えたインダクタは、同じ面積に形成したとき、ほぼ2倍のインダクタンス値を有するものとなる。
【0034】
そして、枠14あるいは大枠18を縮小または拡大する倍率を任意に設定することにより、その結果得られた閉曲線の形状を有する導体線を形成し、その一部を切断してその両端に端子導体を接続することにより、所望の任意のインダクタンス値を有する2次元形状のインダクタを得ることができる。
【0035】
さらに、枠14内に配置された閉曲線17または大枠18内に配置された閉曲線21に対して、枠14内または大枠18内の少なくとも一部を縮小または拡大することにより、所定の規則性をもって配置した閉曲線を平面上で変形させ、さらに平面上ではなく曲面上に変形させて配置した閉曲線とすることができ、この場合は、誘電体基板の平坦面上のみならず凹凸等の種々の曲面上にも所望のインダクタンス値のインダクタを容易に実現することができる。
【0036】
また、インダクタのインダクタンス値は、導体線の幅あるいは太さを変えることによっても変化させることができ、Q値とのトレードオフでインダクタンス値を調整して所望のインダクタンス値のインダクタを得ることができる。
【0037】
このようにして実現された本発明のインダクタの例を、図2に斜視図で示す。
【0038】
図2において22は誘電体基板である。ここでは正方形の平板状の誘電体基板を用いた例を示しているが、この誘電体基板22には、多層回路基板の表面や内部の誘電体層等の種々の誘電体を用いることができ、その面の形状も平坦面のみならず凹凸等の種々の曲面であってもよい。
【0039】
23は図1(c)に示した閉曲線17に相当する形状を有するインダクタンス形成用の導体線であり、この導体線23の線幅は閉曲線17の線幅に相当する細いものとするとよい。この導体線23は有限の面積を有する平面あるいは曲面を持つ誘電体基板22の表面または内部の同一面上に閉曲線17の形状で配置されている。そして、24aおよび24bはそれぞれ導体線23の一部を切断してその両端に接続した、外部回路へ電気的接続するための外部導出用の端子導体である。これにより、端子導体24a・24b間で導体線23の環状部分により所望のインダクタンスが形成された本発明のインダクタが得られる。
【0040】
ここで、図2に示した例のインダクタのインダクタンス値について説明する。図2に示すような本発明のインダクタによれば、導体線23の環状部分が張る面と交差する磁界は、理想的には無限の空間を占めるが、特に環状部分の周りの空間に多く分布している。
【0041】
導体線23の環状部分の直径をD、線径をdとすると、D(cm)≫d(cm)の場合、各環状部分のインダクタンス値L0 (nH)は、L0 =2πD{ln(D/d)+0.08}となる。
【0042】
ここで、環状部分の上下に環状部分の直径Dと同じの空間を設定し、環状部分の張る面との交差磁束をこの設定した空間に存在する分のみに限定すると、この場合のインダクタンス値L1 は、L0 より若干低下するがほぼ同じオーダーである。
【0043】
次に、ln(D/d)≫0.08の範囲で次の操作を行なう。
環状部分の直径Dを1/2とし環状部分の張る面積を1/4として、同じ面積上に構成する。そしてこの縮小した環状部分4つを互いに結合が無視できるだけ離して直列に接続する。
【0044】
すると、全体のインダクタンス値L2 は、およそL2 =4×2π(D/2)ln{(D/2)/d+0.08}となる。元のインダクタンス値L1 との差は、2πD{ln(D/d)+0.08}−2×2πDln2となり、環状部分の直径Dが導体線の線径dのほぼ4倍以上の範囲では、イングクタンス値は最大約2倍まで増加する。一方、このインダクタの構成される厚みは、環状部分の直径と同じとしてあるので元のインダクタの1/2となる。
【0045】
なお、環状部分同士を接続するための平行導体線から成る補助導体線の部分は、対向する電流がほぼ同じ線上にあることからインダクタンス値には寄与しない。また、実際には相互インダクタンスの影響でインダクタンス値の増加する量は上記の説明より小さなものとなる。
【0046】
なお、端子導体24a・24bとしては、外部の電気回路・電子回路と電気的に接続するためのものとして、リード線やボンディングワイヤ等の導体線を用いても、電極端子を取着もしくは圧接しても、あるいは誘電体基板22の内部に配設したビア導体やスルーホール導体等の貫通導体を用いてもよく、仕様に応じて適当な電気的接続用の導体を用いればよい。
【0047】
本発明は以上の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。例えば、図1(d)に示した閉曲線21の環状部分の1つあるいはいくつかを形を変形させたものとしてもよい。
【0048】
【発明の効果】
本発明のインダクタによれば、誘電体基板に形成され、上記(1)〜(3)の少なくとも1つの条件を満たす閉曲線の形状を有するインダクタ形成用の導体線と、その導体線の一部を切断してその両端に接続した端子導体とから成ることから、限られた面積の正方形の平面上あるいはその正方形を変形させた平面上または曲面上に、インダクタンスを形成する環状部分を有する導体線の長さを上記の各閉曲線の形状として極めて長くかつ任意に設定することができ、ほぼ2次元の形状でありながら3次元形状のインダクタと同等以上の大きなインダクタンス値を得ることができる。
【0049】
また、本発明のインダクタによれば、上記の条件(1)を基本として条件(2)を適用することにより、正方形の枠と大枠との面積を同じとした場合にはほぼ2倍の長さで導体線を形成することができ、さらに縮小または拡大する倍率を適当に設定することによって、大きなインダクタンス値のインダクタを容易に実現することができる。さらにまた、条件(3)を適用することにより誘電体基板の表面または内部の平坦面上のみならず凹凸等の種々の曲面上にも所望のインダクタンス値のインダクタを容易に実現することができる。
【0050】
さらに、本発明のインダクタによれば、誘電体基板に所定の形状の導体線とそれに接続された端子導体とを形成することにより構成されていることから、これら導体線および端子導体は厚膜印刷技術や薄膜形成技術といった回路基板の製造に容易に適用できる技術でもって形成することができるので、各種の回路基板に対してその表面や内部の誘電体層上に高集積化や高密度実装化に対応して形成することができ、しかも最小の次元である2次元形状で、従来の2次元的な形状のインダクタはもとより、より次元の高い形状のインダクタと同等以上の大きなインダクタンス値を実現することができる。
【図面の簡単な説明】
【図1】(a)〜(d)は、それぞれ本発明のインダクタの実施の形態の一例を説明するための平面図である。
【図2】本発明のインダクタの実施の形態の一例を示す斜視図である。
【図3】インダクタを説明するための概略の原理図である。
【図4】インダクタを説明するための概略の原理図である。
【図5】スパイラルインダクタの概略構成を示す斜視図である。
【図6】ミアンダ型インダクタの概略構成を示す斜視図である。
【図7】マイクロストリップ線路の一端を短縮したインダクタの概略構成を示す斜視図である。
【符号の説明】
14・・・・・・・枠
15、19・・・・・対角線
16、20・・・・・補助曲線
17、21・・・・・閉曲線
18・・・・・・・大枠
22・・・・・・・誘電体基板
23・・・・・・・導体線
24a、24・・・・端子導体
Claims (1)
- 誘電体基板に形成され、下記条件(1)〜(3)の少なくとも1つを満たす閉曲線の形状を有するインダクタンス形成用の導体線と、該導体線の一部を切断してその両端に接続された外部導出用の端子導体とから成ることを特徴とするインダクタ。
(1)正方形の枠を4つ正方形状に隙間なく並べてなる新たな正方形の枠内に配置され、4つの前記正方形の枠内においてそれぞれ2つの対角線に対して線対称な閉曲線を、前記新たな正方形の枠の2つの対角線と各々中心点側で交わる部位に開口部を形成するとともに互いに隣接する前記閉曲線の前記開口部の端部同士を前記新たな正方形の枠の対角線に対して線対称な補助曲線で接続して成り、前記新たな正方形の枠の2つの対角線に対して線対称な閉曲線である。
(2)前記枠を4つ正方形状に並べた大枠内に配置され、各々の枠内に配置した前記閉曲線の前記大枠の対角線と前記大枠の中心点側で交わる部位に開口部を形成するとともに互いに隣接する前記閉曲線の前記開口部同士を前記大枠の2つの対角線に対して線対称な補助曲線で接続して成り、前記大枠の2つの対角線に対して線対称な閉曲線である。
(3)前記枠内または前記大枠内の少なくとも一部を縮小または拡大し、前記(1)の閉曲線または前記(2)の閉曲線を平面上または曲面上に変形させて配置した閉曲線である。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04398798A JP3591806B2 (ja) | 1998-02-25 | 1998-02-25 | インダクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04398798A JP3591806B2 (ja) | 1998-02-25 | 1998-02-25 | インダクタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11243014A JPH11243014A (ja) | 1999-09-07 |
JP3591806B2 true JP3591806B2 (ja) | 2004-11-24 |
Family
ID=12679079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04398798A Expired - Fee Related JP3591806B2 (ja) | 1998-02-25 | 1998-02-25 | インダクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3591806B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7151430B2 (en) * | 2004-03-03 | 2006-12-19 | Telefonaktiebolaget Lm Ericsson (Publ) | Method of and inductor layout for reduced VCO coupling |
JP5228748B2 (ja) * | 2008-09-26 | 2013-07-03 | 富士ゼロックス株式会社 | 磁極ピース、マグネットロールおよび現像剤担持体 |
CN105891823B (zh) * | 2015-01-26 | 2018-10-23 | 东莞巨扬电器有限公司 | 微波感应天线模块 |
-
1998
- 1998-02-25 JP JP04398798A patent/JP3591806B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11243014A (ja) | 1999-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11532424B2 (en) | Inductance element and electronic device | |
KR100420948B1 (ko) | 병렬 분기 구조의 나선형 인덕터 | |
JP2002134319A (ja) | スパイラルインダクタ | |
JPH1012454A (ja) | トランスの巻線構造 | |
JP3591806B2 (ja) | インダクタ | |
JPS62154607A (ja) | 高周波コイル | |
JP3591809B2 (ja) | インダクタ | |
US20070035363A1 (en) | Electromagnetic delay line inductance element | |
US6583686B2 (en) | LC-included electronic component | |
EP4033781A1 (en) | Moving coil for flat panel speaker | |
US11469483B2 (en) | Filter | |
JP6868046B2 (ja) | 共振器及びフィルタ | |
JPH0451081B2 (ja) | ||
JP4560848B2 (ja) | インダクタアレイ | |
US20230317360A1 (en) | Multilayer inductor | |
JP3610222B2 (ja) | コンデンサ | |
JP2005026268A (ja) | 積層コモンモードフィルタ | |
JP2748212B2 (ja) | 複合コイル | |
JP2007194473A (ja) | コンデンサ | |
JPH0644113U (ja) | インピーダンス素子 | |
JPH03201511A (ja) | 平面インダクタ | |
JPH11341788A (ja) | パッシブフィルタ装置 | |
JP2023139567A (ja) | インダクタ及びこれを備えるdcdcコンバータ | |
JP2004119738A (ja) | 積層型コンデンサ、積層型コンデンサ部品、配線基板、デカップリング回路基板及び高周波回路基板 | |
JP2023049252A (ja) | 積層コイル部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040823 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070903 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |