JPH0451081B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はインダクタンス素子とコンデンサを組
合せてなる電磁遅延線に係り、特に折れ曲り導線
路とコンデンサを具備し、膜技術等によつて平面
的に構成することが容易でハンブリツドIC等へ
の実装に適した電磁遅延線に関する。

従来、平面的なパターンからなるインダクタン
ス素子を用いて構成した電磁遅延線としては、一
般の電子部品を実装するプリント基板上に配線用
回路パターンと一緒に渦巻状のコイルパターンを
複数形成し、各コイルを直列接続してインダクタ
ンス素子を構成するとともに、各コイルの接続点
とアース間にコンデンサを接続してなる構造を有
するものがある。

しかし、このようにプリント基板上に渦巻状の
コイルを形成してコンデンサと組合せる構造にあ
つては、渦巻状のコイルおよびコンデンサのプリ
ント基板上に占る面積が広くなりがちとなつて形
状が大形化し易く、遅延特性も十分ではなかつ
た。

また一方、第１図に示すように、アース電極１
の主面に形成した誘電体層２上に所謂折れ曲り線
路と称されるジグザグ状の導線路３を形成し、こ
の導線路３をインダクタンス素子としてこの導線
路３とアース電極１間で形成される容量とによつ
て分布定数型の電磁遅延線を構成したものもあ
る。

なお第１図中、誘電体層２は導線路３と同様に
折れ曲るように形成された状態で示したが、アー
ス電極１と略同様に一様な面積で形成されてい
る。

このように構成された分布定数型の電磁遅延線
は、厚膜や薄膜等の膜形成技術を用いてアース電
極１上に誘電体層２および導線路３を形成するこ
とが可能があるうえ、導線路３とアース電極１間
でコンデンサを形成するので、量産性が良好で小
形になる反面、第１図における導線路３中に矢印
で示すように、導線路３における並行な隣り合う
導線４，５，６…に流れる電流の方向が互いに逆
方向となることから、隣り合う導線４，５，６…
間の結合が負となる。

従つて、インダクタンス素子の主要な相互誘電
が負となつて、遅延特性の平担な周波数範囲が著
しく狭く、立上り時間や出力波形歪等の遅延特性
が劣る欠点がある。特に、インダクタンス素子の
形成密度を向上させるため、隣り合う導線４，
５，６…間の間隔を狭くすると、さらに負の結合
が増加するので、超高周波帯における実施および
小形化が困難なものになつていた。

このように従来の電磁遅延線は、いずれの構成
にあつても遅延特性が良好で小形かつ超高周波帯
での実施が可能な電磁遅延線を実現しにくかつ
た。

本発明は、上述の従来例に示した折れ曲り線路
を鋭意検討した結果、インダクタンス素子におけ
る主要な相互誘導である隣り合う導線間の負の相
互誘導が遅延特性に影響しにくくするとともに、
逆に正の相互誘導を主要な相互誘導とすることの
可能なことを見出した。

本発明はこのような状況の下になされたもの
で、遅延特性が良好で、小形かつ超高周波帯での
実施が可能な電磁遅延線の提供を目的とする。

この目的を達成するため本発明は、折れ曲り導
線路と、この導線路とアース間に接続されたコン
デンサとを具備し、複数の区間を有する電磁遅延
線において、前記コンデンサが、前記導線路中の
幅方向の導体の途中に接続され、この導体の途中
で隣り合う区間に分割されてなることを特徴とす
るものである。

このような本発明の構成によれば、隣り合う区
間の相互誘導を正の結合状態にすることが可能と
なり、遅延特性が良好になるうえ小形化および超
高周波帯での使用を確保することができる。

以下本発明の詳細を説明する。なお、従来例と
共通する部分には同一の符号を付す。

第２図および第３図は本発明に係る電磁遅延線
の一実施例を示す斜視図および概略平面図であ
る。折れ曲り導線路としての導線路３は、薄く細
長い導体を一体的に所定のピツチＰで交互かつ直
角に折り返えすように曲げて形成されており、所
定のピツチＰで幅（2W）方向に折り返えされた
折り返し導線４，５，６…が各々並行に配置さ
れ、インダクタンス素子を構成している。なお符
号７，８…は、各折り返し導線４，５，６…間を
連結する連結部である。

導線路３の下方には、各折り返し導線４，５，
６…の中央を各々直角に横切るような仮想線Ｙ−
Ｙに沿つて細長い帯状のアース電極１がその折り
返し導線４，５，６…と対向して配置されてい
る。各折り返し導線４，５，６…の下面中央とア
ース電極１間には、誘電体に対応電極を形成した
容量Ｃのチツプ状のコンデンサ９…が、その対向
電極を折り返し導線４，５，６…およびアース電
極１に接続して介在され、集中定数型の電磁遅延
線が構成されている。

この電磁遅延線は、各折り返し導線４，５，６
…における仮想線Ｙ−Ｙと交わる部分すなわち各
中央部にコンデンサを配置してなり、例えば折り
返し導線４，５，６…およびそれらの連結部７，
８に着目し、第３図に示すように、折り返し導線
４，５，６…の中央部をＡ点、Ｆ点、Ｊ点、折り
返し導線４，５と連結部７の境をＢ点、Ｅ点とす
ると、各点Ａ，Ｂ，Ｅ，Ｆで結ばれたコ字形の導
線部１０が１区間分のインダクタンスＬを形成
し、同様に折り返し導線５，６と連結部８との境
をＧ点、Ｈ点とすれば、各点Ｆ，Ｇ，Ｈ，Ｊで結
ばれたコ字形の導線路１１が前記インダクタンス
Ｌに隣り合う１区間分のインダクタンスＬを形成
しており、電磁遅延線が複数の区間から構成され
ている。

１区間分のインダクタンスＬ、例えば折り返し
導線４，５および連結部７の点Ａ，Ｂ，Ｅ，Ｆで
形成されるコ字形の導線路１０のインダクタンス
Ｌ中に含まれる相互誘導は、点Ａ−Ｂ、点Ｅ−Ｆ
の２本の長さＷの並行な導線間に形成されるもの
だけであり、導線路３における主要な相互誘導で
ある隣り合う折り返し導線４，５間の負の相互誘
導（折り返し導線４，５の逆方向電流による）の
半分の長さＷが、１区間のインダクタンスＬの中
に含まれてしまう。そしてこの負の結合は、１区
間におけるインダクタンスＬを減少させる作用の
みを有することとなる。

第４図は第２図に示す電磁遅延線の等価回路で
あり、符号a₁は隣り合うインダクタンスＬ間の結
合係数、符号a₂は１個おいた２番目のインダクタ
ンスＬ間の結合係数、符号anはｎ番目のインダ
クタンスＬ間の結合係数であり、同図において最
左端のインダクタンスＬとの結合係数を示してい
るが、その左側にもインダクタンスＬがあつてそ
れらとも結合しており、他のインダクタンスＬに
ついても同様に左右のインダクタンスＬと結合し
ている。

次に、このように構成された本発明の電磁遅延
線について、各区間の結合状態、特に隣り合う区
間の結合係数a₁を第３図および第５図を参考にし
て説明する。

両図において、折り返し導線５の中央部にコン
デンサ９が接続され、折り返し導線５がこの接続
部によつて点Ａ，Ｂ，Ｅ，Ｆで結ばれたコ字形の
導線部１０と点Ｆ，Ｇ，Ｈ，Ｊで結ばれたコ字形
の導線部１１とに分割されて隣り合う区間が形成
され、両コ字形の導線部１０，１１の相互誘導の
符号と値が結合係数a₁を決定する。

第５図はコ字形の導線部１０，１１間に形成さ
れる全ての相互誘導を示すものであり、連結部
（点Ｂ−Ｅ、点Ｇ−Ｈ）７，８間をM₁、折り返し
導線５における点Ｅ−Ｆと点Ｆ−Ｇ間の相互誘導
をM₂、折り返し導線４および６における点Ａ−
Ｂと点Ｈ−Ｊ間の相互誘導をM₃、折り返し導線
４および５における点Ａ−Ｂと点Ｆ−Ｇ間の相互
誘導をM₄、そして折り返し導線５および６にお
ける点Ｅ−Ｆと点Ｈ−Ｊ間の相互誘導をM₅とす
れば、M₁〜M₃は電流の向きが同じであるので正
結合となり、M₄およびM₅は電流の向きが逆向き
であるから負結合となる。なお、M₁〜M₅は絶対
値で示されている。

従つて、両コ字形の導線部１０，１１間の相互
誘導は、M₁＋M₂＋M₃−M₄−M₅となる。また
M₂〜M₅についてはその距離関係からM₂＞M₄＝
M₅＞M₃の関係が成立し、さらにM₂−M₃−M₄−
M₅＞０なる関係があるので、これらの関係と、
正結合のM₁をまとめると、結合係数a₁は常に正
になる。

しかも結合係数a₁は、折り返し導線４，５，６
…の長さ、すなわち導線路３の幅（2Wもしくは
Ｗ）方向の長さ、折り返し導線４，５，６…の厚
さ、ピツチＰ等によつて色々の値が得られるので
最適値を選定することが可能であり、一方相互誘
導M₄およびM₅は、導線路３における負の主要相
互誘導を構成する一要素であるが、a₁に含まれる
とともにa₁を構成する他の正の結合より常に小さ
いので、a₁を負にするような悪影響をインダクタ
ンス素子に与えない。

次に、折り返し導線５および６における点Ｅ−
Ｆと点Ｊ−Ｋ間の相互誘導は、流れる電流の向き
が逆であるので負であり、これも導線路３におけ
る負の主要相互誘導を構成する一要素であるが、
これはコ字形の導線部１０に対して２番目の区間
との間の結合係数a₂に含まれることとなり、一般
に遅延線にあつてはa₂が負の結合であることが望
ましいことから、a₂に対し有用し機能する。

このように本発明に係る電磁遅延線は、インダ
クタンス素子を構成する導線路３に生ずる負の主
要な相互誘導を１区間分のインダクタンスＬ、イ
ンダクタンスＬ間の結合係数a₁およびa₂に分割し
て含ませることによりその影響を抑え、結合係数
a₁を正の結合にすることができるので、従来の如
き導線路３を用いても立上り時間や出力波形の歪
等の遅延特性を広い周波数帯域で良好に保つこと
ができる。

そして、本発明の電磁遅延線は、導線路３を用
いるので、厚膜や薄膜等の膜形成技術を応用して
構成することが容易となり、量産性の向上および
超小形化を図ることができる。

第６図および第７図は、膜形成技術による構成
に適した本発明の他の実施例を示す断面図であ
り、上述の第３図におけるＸ−Ｘ方向での断面構
造にて図示してある。

第６図に示すものは、アース電極１上に後述す
る導線路３の軸方向すなわち仮想線方向に沿つて
誘電率の高い誘電体、例えばセラミツクからなる
幅の狭い誘電体層１２をスパツタリング等によつ
て薄膜形成し、この誘電体層１２の周りのアース
電極１上に、例えばガラスを主成分として誘電体
層１２より、誘電率の低い絶縁ペーストを印刷・
焼成して誘電体層１２より厚く、しかも誘電体層
１２の上端縁部に乗り上げるように絶縁体層１３
を厚膜形成し、これら誘電体層１２および絶縁体
層１３上に導電ペーストを上述の第３図の導線路
３と同様な形状に印刷してインダクタンス素子を
形成するとともに、導線路３の折り返し導線１４
と誘電体層１２を挾むアース電極１との間でコン
デンサ９を形成して電磁遅延線を構成している。

なお、誘電体層１２は折り返し導線１４の中央
部で重なつており、この中央部は誘電体層１２が
絶縁体層１３よりも薄くなつているので多少凹陥
した形状となるが、インダクタンス素子の相互誘
導にはほとんど影響しないし、誘電体層１２の上
端縁部に絶縁体層１３が重なつているので、導線
路３形成時にアース電極１との短絡が生じない。
また、アース電極１は、導線路３の形成される領
域に広く形成する必要はなく、例えば第２図に示
すように、折り返し導線１４を横切るように細長
い帯状に形成してもよい。その場合には図示を省
略した基板上に、アース電極１、誘電体層１２、
絶縁体層１３および折り曲り導線路３を順次形成
すればよい。

また、第７図は、アース電極１に突出部１５を
設け、アース電極１上に低誘電率の絶縁ペースト
をその突出部１５が隠れる程度に印刷・焼成して
絶縁体層１３を厚膜形成し、この絶縁体層１３上
に導電性ペーストによつて折り返し導線１４の中
央部が突出部１５に対向するよう導線路３を形成
してなる電磁遅延線を示している。

この構成の電磁遅延線は、第６図に示す電磁遅
延線が絶縁体層１３よりも薄い誘電体層１２を用
いてコンデンサ９を形成しているのに対し、誘電
率に低い絶縁体層１３を用いて折り返し導線１４
に向けてアース電極１の一部をその絶縁体層１３
中へ突出させ、距離を狭めて折り返し導線１４の
中央部にコンデンサ９を形成したものである。第
７図の実施例にあつても、アース電極１を細長く
することが可能である。

また、アース電極１の突出部１５の先端に誘電
率の高い材料からなる誘電体層を形成し、第６図
および第７図を一緒に実施することも可能であ
り、折り返し導線１４の中央部にコンデンサ９が
さらに集中して形成されるので効果的である。

次に本発明の電磁遅延線を構成するインダクタ
ンス素子における導線路３の他の実施例を説明す
る。

第８図Ａ〜Ｄは、導線路３を示す平面図であ
る。同図Ａは上述の第３図に示すような導線路３
において折り返し導線４，５，６…の中央部に折
り返し導線より幅広のコンデンサ電極１６を設
け、折り返し導線４，５，６…の中央部にコンデ
ンサが集中して形成されるようにしたものであ
る。

第８図Ｂ〜Ｄは折り返し導線４，５，６…を軸
方向に対し傾斜をもたせて折り返して形成されて
おり、同図Ｂは折り返し導線４，５，６…による
開口部すなわち連結部７，８…の反対側を連結部
７，８…より狭く形成したものであり、同図Ａに
比べ幅（2W）方向の寸法およびピツチＰが同一
であるならば、各インダクタンスＬの値が増加す
る一方結合係数a₁が減少する。

第８図Ｃは連結部７，８…が短く、折り返し導
線４，５，６…による開口部を連結部７，８…よ
り広く形成したもので、同図Ａに比べ幅（2W）
方向の寸法およびピツチＰが同一であるならば、
各インダクタンスＬの値が減少し、結合係数a₁は
増加する。

さらに第８図Ｄは、連結部７，８…を省略し、
折り返し導線４，５，６…を鋸歯状に形成したも
のであり、同図Ｃに比べ結合係数a₁がさらに大き
くなる。

また、本発明にあつては、導線路３を薄く細長
い導体で形成する場合に限らず、種々の断面形状
を有する導体で形成することが可能であり、導線
路３についても平面的に形成する場合に限らず立
体的、例えば断面長方形のボビン外周に貼り付け
るように形成することも可能であり、小形化が容
易になる。

一方、導線路３に接続するコンデンサ９も、折
り返し導線４，５，６の各々の中央部に正確に形
成する必要はなく、例えば隣り合う折り返し導線
４，５，６…において交互に逆方向へ中央部から
ずれた千鳥状に形成してもよく、多少結合係数a₁
が小さくなるが、本発明の目的達成が可能であ
り、コンデンサ９を接続する位置は所望の遅延特
性に応じて調節すればよい。なお、アース電極１
もコンデンサ９を形成する位置に対応させて種々
のパターン形状にすればよい。

以上説明したように本発明の電磁遅延線は、折
れ曲り導線路における折り返し導線すなわち折れ
曲り導線路の幅方向の導体途中にコンデンサを接
続し、その導体途中で隣り合う区間に分割してな
るので、遅延特性を良好に保つことが可能で小形
化も容易となる。

【図面の簡単な説明】

第１図は従来の電磁遅延線を示す斜視図、第２
図〜第４図は本発明の電磁遅延線の一実施例を示
す斜視図、概略平面図および等価回路図、第５図
は第２図の電磁遅延線における隣り合う区間の結
合状態を示す図、第６図および第７図は本発明の
他の実施例を示す断面図、第８図はインダクタン
ス素子を構成する折り返し導線路の他の実施例を
示す平面図である。 １……アース電極、２，１２……誘電体層、３
……折れ曲り導線路、４，５，６，１４……折り
返し導線、７，８……連結部、９……コンデン
サ、１０，１１……コ字形の導線部、１３……絶
縁体層、１５……突出部。

Claims (1)

1. 【特許請求の範囲】 １ 折れ曲り導線路と、この導線路とアース間に
   接続されたコンデンサとを具備し、複数の区間を
   有する電磁遅延線において、前記コンデンサが、
   前記導線路中の幅方向の導体の途中に接続され、
   この導体の途中で隣り合う区間に分割されてなる
   ことを特徴とする電磁遅延線。 ２ コンデンサが、幅方向の各導体の中央を横切
   る仮想線上に配置されてなる特許請求の範囲第１
   項記載の電磁遅延線。 ３ コンデンサが、幅方向の各導体の中央を横切
   る仮想線に対し交互に逆方向にずれた位置に配置
   されてなる特許請求の範囲第１項記載の電磁遅延
   線。 ４ 折り曲り導線路が、絶縁体層上に形成される
   とともに、コンデンサが、アース電極上に前記絶
   縁体層より高い誘電率を有しかつ薄く形成された
   誘電体層に前記導線路の幅方向の導体を重ねて形
   成されてなる特許請求の範囲第１項〜第３項いず
   れか１項記載の電磁遅延線。 ５ 折れ曲り導線路が、絶縁体層上に形成される
   とともに、コンデンサが、前記導線路の幅方向の
   導体に向けてアース電極の一部を前記絶縁体層中
   へ突出して形成されてなる特許請求の範囲１項〜
   第３項いずれか１項記載の電磁遅延線。