JPH055201B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はマイクロストリツプ線路のようなイン
ピーダンス線路を有する電磁遅延線の改良に関す
る。

〔従来技術とその問題点〕

従来、インピーダンス線路を用いた電磁遅延線
としては、一主面にアース電極を形成した誘電体
層の対向主面に直線状の細長い導線路を形成して
マイクロストリツプ線路を構成し、このマイクロ
ストリツプ線路を用いる構成が知られている。

このような電磁遅延線は、特性インピーダンス
Zoが、 Zo＝〔87／√＋1.41〕1n〔5.98h ／（0.8ω＋ｔ）〕 ……(1) （但しεは誘電体の比誘電率、ｈは誘電体層の厚
み、ωは導線路の幅、ｔは導線路の厚みである）
で決定され、遅延時間tdは td＝3.336√0.475＋0.67ns／ｍ ……(2) で示される。

このような電磁遅延線は、10〜20GHzの超高周
波数帯まで使用可能であるが、超高周波帯におけ
る損失の少ない誘電体層としてふつ素樹脂を用い
た場合、1nsの遅延量を得るのに約20cmの長さを
必要とし、形状が大型化して好ましくない。

一方、超高周波帯での使用が可能であるうえ大
型化を抑えるような構成も提案されている。

すなわち、第１図に示すように、一主面にアー
ス電極１を形成した誘電体２の対向主面に、長さ
Ｗの導線路をピツチＰで折り曲げた折れ曲がり線
路３を形成してなるマイクロストリツプ線路を用
いた電磁遅延線である。

なお、図中ｈは誘電体２の厚み、ωは折れ曲が
り線路３を形成する導線路の幅、ｔはその導線路
の厚みである。

このように構成された電磁遅延線はある程度の
小型化が可能であるが、やはり小型化するにも限
度があり、超高速化と超小型化を同時に実現する
ことは困難であつた。

その原因としては主に以下の理由によることが
分かつた。

すなわち、第１図に示す折れ曲がり線路３を用
いる電磁遅延線において入力端Ｄに信号を加える
と、その信号は図中矢印の方向に伝播してゆく。

ここで、折れ曲がり線路３を、電磁遅延線の軸
方向Ｘ−Ｘに直角な方向（幅方向）に並行配置さ
れた主導線路３ａと、各主導線路３ａの両端をつ
なぐ副導線路３ｂに分けると、各主導線路３ａを
流れる電流が、隣接する主導線路３ａ間で互いに
逆方向に流れる。

そのため、第１図の電磁遅延線をその幅方向の
中央でＸ−Ｘに沿つて垂直に切断した状況を示す
縦断面図である第２図からも分かるように、隣接
する主導線路３ａ間は負の結合係数−k1を持つ
ことになる。

一方、一つ置いた主導線路３ａ間では流れる電
流が同方向となつて正の結合係数k2を持つこと
になる。以下、順次離れた主導線路３ａ間では順
次結合係数が−k3、k4…となる。

ここで各結合係数の大きさのみに着目すると、
これらは主導線路３ａ間の距離が小さいほど大き
いのでk1＞k2＞k3＞k4＞…となり、各主導線路
３ａが持つ実効インダクタンスは、上述の各結合
係数を有する相互誘導を加えたものとなる。

従つて、符号を考慮してこれらの相互誘導を合
成すると、必ずその合成値が負となり、その負の
値だけ折れ曲がり線路３の実効長が減少して遅延
時間も減少する。つまり、遅延時間は、折れ曲が
り線路３の実寸法の線路長を上述した(2)式に適用
して求めた値よりも少なくなる。

しかも、電磁遅延線の超小型化を図るために、
折れ曲がり線路３のピツチＰや導線路の幅ωを小
さくして主導線路３ａ間の間隔を狭くすると、折
れ曲がり線路３の実寸法に対する電気的な実効長
の減少割合が増加し、寸法上の長さを長くしても
遅延時間をそれほど大きくすることができなくな
るうえ、高密度化するほど電気的な実効長の減少
割合や損失が急増する。

さらに、負の結合が強い電磁遅延線は、遅延特
性の平坦度の劣化や遮断周波数の低下をもたら
し、出力パルス波形の立ち上がりを劣化させ、負
の結合が強いほど遅延時間が高い周波数よりも低
い周波数の方でより多く減少する傾向があるの
で、高密度化するほど遅延特性の平坦度が悪化す
る。遮断周波数も負の結合が強いほどその低下が
著しい。

このように、折れ曲がり線路３を用いた電磁遅
延線は、要求される電磁遅延線の遅延時間と立ち
上がり時間が決定されると、それらを満足させる
ように各構成要素の寸法をある範囲の大きさに選
定しなければならず、小型化が阻まれていた訳で
ある。

〔発明の目的〕

本発明はこのような状況の下でなされたもの
で、負の結合を抑えて小型で遅延特性の良好な電
磁遅延線の提供を目的とする。

〔発明の構成と効果〕

このような目的を達成するために本発明は、誘
電体を介して設けたアース電極との間で形成した
コンデンサと接続して遅延線を構成する導線路
が、所定のピツチで順次折り返されて構成される
とともに、信号の流れる方向が同方向の導線路お
よび逆方向の導線路を同一面上に形成してなる第
１の導線路部のその導線路と、信号の流れる方向
が同方向の導線路を同一面上に形成してなる第２
の導線路部のその導線路とを、それら第１および
第２の導線路部が交互に配列されるよう直列接続
してなるものである。

このような構成によれば、折り返された導線路
の途中で生ずる負の結合係数を、やはり導線路の
途中で生ずる正の結合係数によつて打ち消すこと
が可能となり、折り返された導線路の特徴を有効
に生かしつつ、負の結合を抑えて導線路の小型化
および特性の向上を図ることができる。

〔発明の実施例〕

以下本発明の詳細を説明する。

第３図〜第５図は本発明の電磁遅延線の一実施
例を示す展開図、平面図および横断面図である。

第３図において、偏平で長方形の誘電体４の下
面にはアース電極５が形成されている。誘電体４
の上面は長手方向に沿つて２分され、第１の領域
６には一対の並行な主導線路７ａ，７ｂの端を副
導線路７ｃで連結したコ字状の第１の導線路素子
７が、その副導線路７ｃを誘電体４の端縁側に位
置させるようにして所定のピツチＰで複数並行に
形成されている。

誘電体４上における第２の領域８には、第２の
導線路素子９が、各々第１の導線路素子７の一方
の主導線路７ｂの端部から、隣り合う第１の導線
路素子７の他方の主導線路７ａ先端を誘電体４端
縁部まで延長した位置へ向かうように、軸方向に
対し斜めに延びている。

なお、これら第１および第２の導線路素子７，
９はフオトエツチング等により同一の工程で作ら
れる。

そして、第４図および第５図に示すように、第
２の領域８が、第２の導線路素子９を内側にして
湾曲されるとともに、第２の導線路素子９の開放
端が隣り合う第１の導線路素子７の主導線路７ａ
先端部に接続され、全体として所定のピツチＰで
折り返された導線路１０からなる分布定数型の電
磁遅延線が構成されている。

すなわち、第１および第２の領域６，８で分布
定数型の遅延線素子が形成され、１ピツチ内にて
それらの遅延線素子が直列接続されるとともに、
順次同構成で繰り返して構成されている。

このように構成された電磁遅延線は、第１の領
域６に形成された複数の第１の導線路素子７部分
では、電流の流れる方向が逆方向の主導線路７ａ
と同一方向の主導線路７ｂが交互に同一平面上に
配置されている。以下、電流の流れる方向が互い
に異なる主導線路が交互に同一平面上に配置され
た部分を第１の導線路部Ａとする。

そのため、特性に最も影響する値の大きい相互
誘導を考えると、隣接する第１の導線路素子７間
どうしの相互誘導が−MAとなる。

また、第２の領域８における複数の第２の導線
路素子９の部分では、電流の流れる方向が同一の
導線路素子９のみが同一面上に形成された状態と
なるので、隣接する導線路素子９間の相互誘導は
＋MBとなる。以下、電流の流れる方向が同一の
導線路素子のみが同一面上に形成された部分を第
２の導線路部Ｂとする。

第６図は第４図および第５図に示す電磁遅延線
の等価回路図である。

従つて、同一ピツチＰ内で負と正の相互誘導部
分が電気的に直列接続されているので、第１の導
線路部Ａにおける−MAに対して第２の導線路部
Ｂにおける＋MBの値を適当な大きさに選定すれ
ば、第１の導線路部Ａにおける−MAの値を第２
の導線路部Ｂの＋MBによつて打ち消すことが可
能となり、折り返された導線路１０の実質長の減
少を抑えて、折り返された導線路１０本来の特性
を有効に生かしつつ、小型化および良好な遅延特
性を確保することができる。

また、上述した電磁遅延線は、ピツチＰの繰り
返し構造で規則性があるので、遅延時間の増減は
繰り返しピツチＰ数の増減で任意に選定可能であ
る。

さらに、上述した電磁遅延線を可変遅延線用の
遅延線素子として用いた場合、例えば第１の導線
路部Ａの主導線路７ａ，７ｂを固定接点に兼用
し、これら固定接点によつて固定接点列を構成す
ることが可能である。

第７図および第８図は本発明の電磁遅延線の他
の実施例を示す平面図および横断面図であり、第
１の導線路部Ａでは分布定数型の遅延線素子と
し、第２の導線路部Ｂでは集中定数型の電磁遅延
線素子としてこれらを組み合わせて構成したもの
である。

すなわち、偏平で細長い第１の誘電体１１の長
手方向の一端部に、この第１の誘電体１１よりも
誘電率の高い第２の誘電体１２が取付けられ、こ
の第１および第２の誘電体１１，１２の下面にア
ース電極５が形成されている。それら誘電体１
１，１２の上面には、第３図に示すような第１の
導線路素子７が形成され、第１の導線路素子７の
一方の主導線路７ｂの一端から斜めに第２の導線
路素子１３が延長されるとともに、この第２の導
線路素子１３が湾曲され、隣り合う第１の導線路
素子７の主導線路７ｂの端部にその第２の導線路
素子１３の開放端が接続されてなるものである。

このように構成された電磁遅延線は、第１の導
線路部Ａにおいては分布定数型の遅延線素子が形
成され、第２の導線路部Ｂにおいて、１ターン分
の導線路１３からなるインダクタンス素子の両端
に集中的にコンデンサＣの接続されたπ型の集中
定数型の遅延線素子が形成され、これらが１ピツ
チ内で直列接続され、順次繰り返された折り返し
導線路１０を有している。

第９図はその等価回路である。

なお、第２の導線路部Ｂの集中定数型遅延線素
子のコンデンサＣは、第２の誘電体１２およびこ
れを挟む導線路１３とアース電極５から構成され
ている。

そして、第１の導線路部Ａにおける第１の導線
路素子７間の相互誘導は−MAとなり、第２の導
線路部Ｂのπ型の回路構成における相互誘導が＋
MBとなつて、＋MBを適当に選定すれば−MAを
打ち消すことが可能となり、上述した実施例と同
様な効果を得ることができる。

また、第２の導線路部Ｂにおけるπ型の回路構
成は、コンデンサＣの第２の導線路素子１３（イ
ンダクタンス素子）に対する接続位置、すなわち
第２の誘電体１２の接続位置を変えることによ
り、例えば、Ｔ型等にすることが可能であり、任
意に選定することができる。

さらに、第２の導線路素子１３は空芯構造とし
て示したが、筒型のボビンを用いて構成すること
も可能である。

第１０図は本発明の更に他の実施例を示す横断
面図である。

この実施例は第７図に示す電磁遅延線の応用例
であり、第１の導線路部Ａを挟んでその両側から
第２の導線路部Ｂを１ピツチ内にて接続してなる
ものである。

すなわち、第１の誘電体１１上に単なる平行な
複数の主導線路からなる第１の導線路素子１４を
形成し、各主導線路の端部を交互に斜めに延長し
て第２の導線路素子１３を形成し、その第２の導
線路素子１３を湾曲させて隣合う第１の導線路素
子１４の端部に接続し、折り返し導線路１０を形
成したものである。

このような構成の電磁遅延線は、側面から観察
すると、第１の導線路部Ａにおける分布定数型遅
延線素子を挟んで第２の導線路部Ｂの集中定数型
遅延線素子を直列接続したものとなつている。

なお、第１の誘電体１１の両側に第２の誘電体
１２を各々配置する必要がある。

さらにまた、第１１図は本発明の他の実施例を
示すものであり、第１および第２の誘電体１１，
１２の下面にアース電極５を形成するとともに、
その誘電体１１，１２の上面に第７図に示す第１
の導線路素子７を形成したものを２個間隔をおい
て対向するように配置し、その間を第２の導線路
素子１５で接続するとともに、電流の向きに応じ
てその第２の導線路素子１５を上方および下方に
拡開するように折り曲げて構成したものである。

この構成においても第１の導線路素子７部分で
分布定数型遅延線素子が形成され、第２の導線路
素子１５の部分で集中定数型遅延線素子が形成さ
れ、これらが１ピツチ内で直列接続されて折り返
し導線路１０が形成されている。

そのため、折り返された導線路１０の第１の導
線路部Ａで生ずる負の結合係数を、第２の導線路
Ｂで生ずる正の結合係数によつて打ち消すことが
可能で、導線路の小型化および特性の向上を図る
ことができる。

なお、本発明においては第１の導線路部Ａおよ
び第２の導線路部Ｂの組合せ順序や数は種々の態
様が考えられるので、上述の実施例に限定するも
のではない。

要は、折り返し導線路１０が、信号の流れる方
向が同方向の導線路および逆方向の導線路を同一
面上に形成してなる第１の導線路部Ａのその導線
路と、信号の流れる方向が同方向の導線路を同一
面上に形成してなる第２の導線路部Ｂのその導線
路とを直列接続し、それら第１および第２の導線
路部Ａ，Ｂが交互に配列されるようにすれば本発
明の目的達成が可能である。

さらに、折り返し導線路１０における折り返し
部は、第１の導線路素子７の副導線路７Ｃのよう
に平面的に折り曲げる場合や、第２の導線路素子
９のように湾曲させるものを含むものである。

以上説明したように本発明の電磁遅延線は、隣
合う導線路間で負の結合係数が生ずる第１の導線
路部に対して、隣合う導線路間で正の結合係数が
生ずる第２の導線路部を交互に配列するようにそ
れら導線路を直列接続したから、負の係合係数を
正の結合係数によつて打ち消すことが可能とな
り、超高周波帯における小型化および特性の向上
を図ることができる。

【図面の簡単な説明】

第１図および第２図は従来の電磁遅延線を示す
部分斜視図およびその結合状態を説明する部分断
面図、第３図〜第５図は本発明の電磁遅延線の一
実施例を示す展開図、正面図および横断面図、第
６図は第４図に示す電磁遅延線の等価回路図、第
７図および第８図は本発明の電磁遅延線の他の実
施例を示す正面図および横断面図、第９図は第７
図に示す電磁遅延線の等価回路図、第１０図およ
び第１１図は本発明の他の実施例を示す横断面図
である。 １，５……アース電極、２，４，１１，１２…
…誘電体、６……第１の領域、７，１４……第１
の導線路素子、７ａ，７ｂ……主導線路、８……
第２の領域、９，１３……第２の導線路素子、１
０……導線路、Ａ……第１の導線路部、Ｂ……第
２の導線路部。

Claims (1)

1. 【特許請求の範囲】 １ 所定のピツチで順次折り返された導線路と、
   この導線路に誘電体を介して対向するアース電極
   から形成されたコンデンサとからなる電磁遅延線
   において、 前記折り返された導線路は、信号の流れる方向
   が同方向の導線路および逆方向の導線路を同一面
   上に形成してなる第１の導線路部のその導線路
   と、信号の流れる方向が同方向の導線路を同一面
   上に形成してなる第２の導線路部のその導線路と
   が、前記第１および第２の導線路部が交互に配列
   されるよう直列接続されてなることを特徴とする
   電磁遅延線。