JPS60162302A - 電磁遅延線 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はマイクロストリップ線路のようなインピーダン
ス線路を用いた分布定数型の電磁遅延線に係り、特に、
可変遅延線に用いる遅延線素子に好適する電磁遅延線の
改良に関する。

（従来技術とその問題点〕 従来、インピーダンス線路を用いた電磁遅延線としては
、−主面にアース電極を形成した誘電体層の対向主面に
直線状の細長い導線路を形成したマイクロストリップ線
路を用いる構成がよく知られている。

このような電磁遅延線は、特性インピーダンスＺｏが。

Ｚｏ−（８７／ｆ丁＝「■）　Ｉｎ　（５，９８ｈ　／
　（０，８ω＋ｔ）　）・・・・　（１） （但しεは誘電体の比誘電率、ｈは誘電体層の厚み、ω
は導線路の幅、ｔは導線路の厚みである）で決定され、
遅延時間ｔｄは ｔｄ＝３．３３６　０．４７５　ｇ＋０．６７　ｎｓ／
ｍ　−・−（２）で示される。

このような電磁遅延線は、１０〜２０ＧＨｚの超高周波
数帯まで使用可能であるが、超高周波帯における損失の
少ない誘電体層としてふっ素樹脂を用いた場合＋１ｎｓ
の遅延量を得るのに約２０ｃｍの長さを必要とし、形状
が大型化して好ましくない。

一方、このような電磁遅延線の大型仕を改善する提案も
ある。

すなわち、第１図に示すように、−主面にア−スミ極１
を形成した誘電体Ｎ２の対向主面に、長さＷの導線路を
ピッチＰで折り曲げた折れ曲がり線路３を形成してなる
マイクロストリップ線路を用いた電磁遅延線である。な
お１図中りは誘電体層２の厚み、ωは折れ曲がり線路３
を形成する導線路の幅、ｔはその導線路の厚みである。

このように構成された電磁遅延線はある程度の小型化が
可能であるが、やはり小型化するにも限度があり、超高
速化と超小型化を同時に実現することは困難であった。

その原因としては主に以下の理由によることが分かった
。

すなわち、第１図に示す折れ曲がり線路３を用いる電磁
遅延線において入力端りに信号を加えると、その信号は
図中矢印の方向に伝播してゆく。

ここで、折れ曲がり線路３を、電磁遅延線の軸方向Ｘ−
Ｘに直角な方向（幅方向）に並行配置された主導線路３
ａと、各主導線路３ａの両端をつなぐ副溝線路３ｂに分
けると、各主導線路３ａを流れる電流が、隣接する主導
線路３ａ間で互いに逆方向に流れる。

そのため、第１図の電磁遅延線をその幅方向の中央でＸ
−Ｘに沿って垂直に切断した状況を示す縦断面図である
第２図からも分かるように、隣接する主導線路３ａ間は
負の結合係数〜に１を持ち。

一つ置いた主導線路３ａ間では流れる電流が同方向とな
って正の結合係数に２を持つことになる。

以下、順次別れた主導線路３ａ間では順次結合係数が−
に３．に４　・・・となる。

ここで各結合係数の大きさのみに着目すると。

これらは主導線路３ａ間の距離が小さいほど大きいので
に、＞ｋ２　＞ｋ’３　＞ｋ４　＞・・・となり。

各主導線路３ａが持つ実効インダクタンスは、−上述の
各結合係数を有する相互誘導を加えたものとなる。

従って、符号を考慮してこれらの相互誘導を合成すると
、必ずその合成値が負となり、その負の値だけ折れ曲が
り線路３の実効長が減少して遅延時間も減少する。つま
り、遅延時間は、折れ曲がり線路３の実寸法の線路長を
上述した（２）式に適用してめた値よりも少な（なる。

しかも、電磁遅延線の超小型化を図るために。

折れ曲がり線路３のピッチＰや導線路の幅ωを小さくし
て主導線路３ａ間の間隔を狭くすると、折れ曲がり線路
３の実寸法に対する電気的な実効長の減少割合が増加し
１寸法上の長さを長くしても遅延時間をそれほど大きく
することができな（なるうえ、高密度化するほど電気的
な実効長の減少割合や損失が急増する。

さらに、負の結合が強い電磁遅延線は、遅延特性の平坦
度の劣化や遮断周波数の低下をもたらし。

出力パルス波形の立ち上がりを劣化させ、負の結合が強
いほど遅延時間が高い周波数よりも低い周波数の方でよ
り多く減少する傾向があるので、高密度化するほど遅延
特性の平坦度が悪化する。遮断周波数も負の結合が強い
ほどその低下が著しい。

このように、折れ曲がり線路３を用いた電磁遅延線は、
要求される電磁遅延線の遅延時間と立ち上がり時間が決
定されると、それらを満足させるように各構成要素の寸
法をある範囲の大きさに選定しなければならず、小型化
が阻まれていた訳である。

そこで本発明者は、このような検討をふまえて昭和５８
年１２月２７日付けの特許出願で、超小型化および超高
速化を同時に達成することの可能な「電磁遅延線」を開
示した。

すなわち、誘電体を介して折れ曲がり線路とアース電極
を対向させてなる電磁遅延線において。

その折れ曲がり線路が、第１の仮想面とこの第１の仮想
面に間隔Ｔで対向する第２の仮想面とを交互にピッチＰ
で折り返されてなり、その間隔ＴおよびピッチＰがＯ＜
Ｔ／Ｐ＜１の範囲に選定されてなるものである。

具体的には１例えば第３図〜第５図に示すように、細長
いアース板４の外周に誘電体層５を形成し、この誘電体
層５に折れ曲がり線路６をピッチＰで折り返すように単
層ソレノイド状に形成して偏平な電磁遅延線を構成し、
アース板４の主面を挟んで対向する導線路７の中心間の
間隔Ｔと、ピッチＰを０＜Ｔ／Ｐ＜１の範囲に選定した
ものである。

第６図は、その原理を説明する図であり、説明を容易に
するために、第３図中導線路７が仮にＸ−Ｘに対して直
角に交わるようにピッチＰで折り曲げられていると仮定
し、そのＸ−Ｘ間の導線路７のみを取り出して示した縦
断面図である。

第６図において２紙面方向から電流の流れ出る導線路７
を順方向導線路７ａとし２紙面方向に向かって電流の流
れる導線路７を逆方向導線路７ｂとすれば、折れ曲がり
線路６は、順方向導線路７ａおよび逆方向導線路７ｂが
交互に間隔ＴをおいてピッチＰで配置されている。換言
すれば、順方向導線路７ａの中心が第１の仮想面Ｕ上に
配置され、この第１の仮想面Ｕから間隔Ｔだけ離れた第
２の仮想面Ｖ上に逆方向導線路７ｂの中心が配置されて
いる。

ここで、左から２本の順方向導線路７ａおよび１本の逆
方向導線路７ｂの計３本（便宜上Ａ、Ｂ。

Ｃとする）のみを選んでこれに着目すると２間隔子とピ
ッチＰの比をＴ／Ｐ＝０．８６６に選定すれば。

各線路Ａ、Ｂ、Ｃが正三角形の各々の頂点に位置するよ
うになる。この場合、導線路１−８間と導線路Ａ−Ｃ間
が等距離となるので、導線路Ａ−Ｂ間の結合係数に、と
導線路Ａ−Ｃ間の結合係数に２の大きさは等しくなる。

そして間隔ＴとピッチＰの比をＴ／　Ｐ　＞０．８６６
とすれば結合係数がｋｌ　＜ｋ２となり、　Ｔ／Ｐ＜０
．８６６では結合係数かに、＞ｋ２となることが分かり
５間隔子とピッチＰの比Ｔ／Ｐを適当に選択することに
よって結合係数ｋｌとに２の大きさの関係を適当に選定
することができる。

従って、折れ曲がり線路６を高密度化して導線路７を接
近させた場合、導線路７間に生ずる負の結合例えばに、
が強くなることは防げないが、電磁遅延線の特性に強く
影響する結合係数ｋｌをに２で減少さ−けたり打ち消す
ことが可能となり。

結合係数ｋｌの値を制御できる。そして２間隔子とピッ
チＰの比がＴ／Ｐ＞０ならば、Ｔ／Ｐ＝０ずなわち各順
方向導線路７ａおよび逆方向導線路７ｂが同一面上に配
置される場合よりも結合係数に２かに１を打ち消す効果
が強くなることは明らかである。さらに、説明を省略す
るが、結合係数に３以下についても同様の効果が生ずる
ことも容易に分かる。

また１間隔子とピッチＰの比がＴ／Ｐ＞１となると、こ
の場合には逆に正の結合が負の結合よりも大きくなり過
ぎるので、かえって特性が劣化して好ましくない。

そのため、ＴとＰを０＜Ｔ／Ｐ＜１に選定することによ
り、負の結合の悪影響を抑えて超高速化と超小型化を同
時に実現できる。この場合、折れ曲がり線路３を用いた
電磁遅延線における特性インピーダンスおよび遅延時間
は７上述の（１）式および（２）式で得られる値に近い
値となり２本来のマイクロストリップ線路の特性を維持
したまま、超小型化が可能となる。

そして５上述した第３図〜第５図の電磁遅延線について
も同様に考えることが可能で、負の結合を抑えて小型化
が可能となる。

しかしながら、このような電磁遅延線にあっても、ピッ
チＰを寸法的にはさらにつめることが可能であるにもか
かわらず１間隔子との関係（０〈Ｔ／Ｐ＜１）でピッチ
Ｐが決定されることから。

ピッチＰをさらにつめてより小型化、高密度化を図るこ
とが制限される問題点のあることが分かった。

特に、」−述した電磁遅延線を可変遅延線用の遅延線素
子とＬ７て用いる場合、顕著である。

すなわち、可変遅延線用の遅延線素子は、一般に特性イ
ンピーダンス１００Ωのものが使用され。

例えば第３図〜第５図に示す電磁遅延線を具体的な可変
遅延線に好適な寸法１例えば誘電体Ｎ５として比誘電率
２．４で厚みｈ　−０，４３ｍｍのふっ素樹脂を用い、
導電路７の厚みｔを０．０７ｍｍ、幅ωを０．２５ｍｍ
とすれば、上述した（１）式を用いると特性インピーダ
ンスとして１００Ωが得られる。そして。

アース板４の厚みをＯ，ＯＴｍｍとすると、第６図のＴ
が１ｍｍとなり、ＰはＰ＞Ｔの条件からＰ＞１ｍｍが必
要となる。

一方、実際に可変遅延線を構成する場合、導線路７の一
部を固定接点列とし、可動接点がその固定接点列上を単
接触と複接触を繰り返して移動するよう構成すると分解
能を増加できる。このようなことから、複接触時には可
動接点の接点部が固定接点間に落ち込んで隣合う固定接
点双方と接触し、単接触時には各可動接点の接触部が安
定的に各固定接点上に位置するように、上述の導線路７
の幅ωや導線路７間の間隔を可変機構上の最適値に定め
ることが大切である。また、それらの寸法が遅延線とし
ての電気的特性の最適条件を満足させるように選定され
なければならない。

この観点から、可変遅延線が、一般的なＩＣと同程度の
寸法を有しかつ４０ステップ程度の可変機構を備えるに
は、導電路７間の間隔を０．１５ｍｍ程度に選定するの
が適当であり、従ってピッチＰはそれにω＝０．２５ｍ
ｍを加えた値０．４　ｍｍ程度が好適である。ところが
、Ｐ＝０．４ｍｍとなると、上述したＰ　＝　１．’ｍ
ｍより小さくなるが、Ｔ／Ｐ＝２．５となって正の結合
が負の結合よりも大きくなり過ぎ、遅延線の特性の悪化
を招き易くなる。

〔発明の目的〕

本発明はこのような状況の下になされたものであり、導
線路間のピンチを更につめることが可能で、可変遅延線
に好適する高密度かつ超小型の電磁遅延線を提供するも
のである。

〔発明の構成と効果〕

このような目的を達成するために本発明は、誘電体を介
して導線路が細長いアース板の対向主面を交互に折り返
して複数回巻くように形成されてなる分布定数型の電磁
遅延線るこおいて、前記導電路を２部分的に逆方向に巻
くように形成したものである。

このような本発明の構成によれば、正の結合係数を強く
して折れ曲がり線路において生ずる負の結合係数を打ち
消すとともに９強くなり過ぎたその正の結合係数を導線
路を逆方向に巻いて得られる負の結合係数によって適当
な値に制御することができる。

そのため、マイクロストリップ線路が本来有する性能を
発揮しつつ、超高速化および超小型化を達成できる。特
に、折れ曲がり線路の微細化を図るには有用である。

〔発明の実施例〕

以下本発明の詳細な説明する。

第７図〜第９図は本発明の電磁遅延線の一実施例を示す
部分平面図、側面図および部分縦断面図である。

図において、細長いアース板８の外周には誘電体Ｎ９が
形成され偏平になっている。この誘電体層９の外周には
、導線路１０が誘電体層９の対向主面をピッチＰで折り
返すように単層ソレノイド状に巻かれ、折れ曲がり線路
１１が形成されている。従って、折れ曲がり線路１１は
偏平な蝮旋状になっており、その導線路１０がアース板
８の対向主面を挾んで間隔Ｔで対向している。

そして、この折れ曲がり線路１１が、順方向および逆方
向に交互に方向を変えて連続的に形成され、電磁遅延線
が構成されている。

すなわち、第９図中、アース板８の上側において１紙面
に向かって電流の流れる導線路を逆方向導線路１２とし
、同様に紙面方向から電流の流れ出る導線路を順方向導
線路１３とすると、誘電体層９の外周に逆方向導線路１
２と順方向導線路１３が３本づづ配置され、アース板８
の下側において順、逆方向導線路１２．１３の折り返し
点１４が形成されている。

このような電磁遅延線の結合関係は、第９図に示すよう
に、アース板８の一］眉Ｉ１１において隣合う導線路１
０間の結合を考えると、逆方向導線路１２間では電流の
流れる方向が同しであるから正の結合となり、順方向導
線路１３間でも同様な理由がら正の結合となる。一方、
逆方向導線路１２と順方向導線路１３の間では互いに電
流の流れる方向が逆であるから負の結合となり、正結合
と負結合が２対１の割合で配置される。

なお、アース板８の下側においては、第９図の断面図で
は折り返し点１４を含んだその前後の導線路■０の電流
の向き禿、直情２表現できないが、第７図に破線で示さ
れる導線路１ｏについて電流の向きを検討すれば、アー
ス板８の上側と同様に正結合と負結合が２対１の割合と
なっていることが分かる。

そして１本発明の電磁遅延線は、導ＩＪＩＶ！ＩＩＯの
ピッチＰをつめることによって正結合がより強くなるが
５負結合が適当な割合で挿入配置されているので１強く
なった正結合をその負結合によって打ち消すことが可能
となり、その正結合を適切な値に制御できる。

すなわち１本発明は、従来の第２図に示す折れ曲がり線
路３の持つ欠点であった強い負の結合を打ち消す正の結
合を得る第１の手段として、折れ曲がり線路を単層ソレ
ノイド状に巻くように折返して構成し１次に超小型化や
可変遅延線用の遅延線素子を実現するための第２の手段
として、導線路１０を順方向および逆方向交互に巻いて
形成し。

その正結合を抑える負の結合を発生させるという二重の
結合係数制御機能を持つ構成としたものである。

そして、このような電磁遅延線は９強くなる正結合を打
ち消す制御が可能となるので、折れ曲がり線路１１にお
ける導線路１０のピッチＰをさらに小さくすることが可
能となって微細化を図ることができる。従って１例えば
可変遅延線に用いる場合にも、上述した可動接点の単接
触や複接触に適した寸法選定が容易である。

特に、可変遅延線用の遅延線素子は、導線路１０が可動
接点の移動方向に直交する方向に並行に並んでいること
が望ましく、上述の実施例の遅延線は導線路１０の折り
返し点１４を下面側に位置させることが可能であるので
好ましい。

なお１本発明の実施に際しては、折れ曲がり線路１１に
生ずる正結合の値を最適値とするために。

上述したように順方向導線路１３と逆方向導線路１２を
３本づつ配置するように構成するほか、正結合と負結合
の比が２：２，４：４．５：５・・・・等になるよう任
意に組合わせることが可能であるし、正結合と負結合の
比が４：３等となるように本数に差を持たせることも可
能である。

第１０図および第１１図は本発明の応用例を示すもので
２本発明の電磁遅延線を用いた可変遅延線の正面図およ
び側面図（いずれも一部断面で示す）である。

両図においてケース１５は合成樹脂を箱型に成形してな
り、上部が開放となっている。ケース１５内の低部１６
には、第１図〜第９図に示すような分布定数型電磁遅延
線として遅延線素子Ｅが。

アース板８の主面を上側および下側にしてケース１５内
に横置きするように固定されている。

遅延線素子Ｅのアース板８は、ケース１５の低部１６を
貫通するように植設された入出力アース端子、１７．１
８に接続されており、折れ曲がり線路１１の一方の端は
ケース１５の低部１６を貫通して植設された出力端子１
９に接続され、折れ曲がり線路１１の他方の端は内部終
端抵抗Ｒｏ　（第１０図および第１１図では図示省略）
に接続されている。

遅延線素子Ｅの上方におけるケース１５の内側面からは
支持片２０が突出しており、ケース１５の開放端は導電
板２１によって覆われている。

導電板２１は、遅延線素子Ｅの長手方向に沿って折り曲
げ形成された凹溝２２を有し、凹／＃２２を支持片２０
に載せて支持されており、凹溝２２の低部にはやはり遅
延線素子Ｅの長平方向に延びるスリット２３が形成され
ている。導電板２１の端部は、ケース１５の内側面を経
てその低部１６に植設された入力端子２４に接続されて
いる。

遅延線素子Ｅと凹溝２２の間には、後述する可動接点ば
ね２９を収納するホルダ２５が配置されている。このホ
ルダ２５は、第１２図に示すように、枠型に形成される
とともに枠を仕切る仕切板２６とこの仕切板２６の上面
中央から突出する突出部２７を有し、第１０図および第
１１図のように突出部２７がスリット２３を介して凹溝
２２内に突出している。そして、突出部２７につまみ２
８を敗りつけることにより、ホルダ２５が導電板２１に
移動可能に支持されている。

ホルダ２５内には、細長い導板を弓型に湾曲成形した可
動接点ばね２９が、中央の膨出部を遅延線素子已に接触
させるとともに１両端部を凹溝２２の底部における導電
板２１に接触させるようにして弾性的に収納されている
。

そして、つまみ２８を移動させることにより。

ボルダ２５が可動接点ばね２９を遅延線素子Ｅの長平方
向に沿って移動させ、可動接点ばね２８が導電板２１に
弾性的に接触したまま導線路１０を横切るように弾性的
に接触しながら移動する。

従って、横置きされた遅延線素子Ｅの上側に位置する各
導線路１０において、可動接点ばね２９の接触する部分
が固定接点３０として機能し、遅延線素子１６の長手方
向に並んだ固定接点３ｏによって固定接点列３１が形成
されている。

なお、遅延線素子已における導線路１０のピッチＰおよ
び可動接点ばね２９の湾曲形状は、可動接点ばね２９の
中央の膨出部が隣合う固定接点３０の間において固定接
点３０双方に接触するように、また可動接点ばね２９が
個々の固定接点３０と安定した単接触が可能なように適
当に選定されている。

このような可変遅延線は、第１３図に示すように、所定
の長さと遅延時間を有する単位インピーダンス線路３２
をターン数分だけ縦続接続した等価回路で示される。な
お、可変遅延線の一方の端には内部終端抵抗Ｒｏが接続
されるとともに他端には出力を取り出すための負荷抵抗
Ｒｏが接続される。

従って２入力端子２４がら導電板２】を介して信号を遅
延線素子Ｅに入力すると、その入方点から負荷抵抗Ｒｏ
間の線路長に相当する遅延時間を伴ゲこ信号が出力され
る。可変遅延線の特性インピーダンスは１例えばＲＯ＝
　］　００Ωとすると、入力側ではＦＩＯ／２の５ｏΩ
となり、一般的に広く使用される特性インピーダンス５
ｏΩの信号ラインに適合する。

以−Ｌ説明したように本発明の電磁遅延線は、折れ曲が
り線路において線路間で生ずる正の結合の制御が容易と
なって超高速化および超小型化を同時に達成可能となる
。

【図面の簡単な説明】

第１図は従来の電磁遅延線を示す部分斜視図。 第２図は第１図の電磁遅延線の結合状態を示す図。 第３図〜第５図は本発明の参考となる電磁遅延線を示す
平面図、側面図および部分縦断面図、第６図は第３図に
示す電磁遅延線の理論を説明する概略縦断面図、第７図
および第８図は本発明の一実施例を示す部分平面図およ
び側面図、第９図は第７図の電磁遅延線の結合状態を示
す図、第１０図および第１１図は本発明の応用例を示す
正面図および側面図（一部所面で示す）、第１２図は第
１０図のホルダを示す斜視図、第１３図は第１０図の可
変遅延線の等価回路図である。 ８・・・・・・アース板 ９・・・・・・誘電体（誘電体層） １０・・・・・・導線路 １１・・・・・・折れ曲がり線路 Ｉ２・・・・・・逆方向導線路 １３・・・・・・順方向導線路 Ｅ・・・・・・電磁遅延線（遅延線素子）特許出願人　
エルメック株式会社 第　１　図 第　５　図 第　６　図 第　７　図　ｌｃ　Ｂ　図 第　９　図 １ １０　１４ 第１０図

Claims (1)

1. 【特許請求の範囲】 （１，）導線路が、誘電体を介して細長いアース板の対
   向主面を交互に折り返して複数回巻くように形成されて
   なる分布定数型の電磁遅延線において。 前記導電路が１部分的に逆方向に巻くように形成されて
   なることを特徴とする電磁遅延線。 （２）導電路が、順方向および逆方向交互に連続して巻
   くように形成されてなる特許請求の範囲第１項記載の電
   磁遅延線。