JP3588543B2 - パターンデータ作成方法 - Google Patents
パターンデータ作成方法 Download PDFInfo
- Publication number
- JP3588543B2 JP3588543B2 JP00650398A JP650398A JP3588543B2 JP 3588543 B2 JP3588543 B2 JP 3588543B2 JP 00650398 A JP00650398 A JP 00650398A JP 650398 A JP650398 A JP 650398A JP 3588543 B2 JP3588543 B2 JP 3588543B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- electron beam
- exposure
- beam exposure
- light exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、微細パターンを高精度かつ高スループットで形成するためのパターン形成方法に係わり、特に同一感光材に対するパターン転写を光露光と電子線露光を用いて行う際に、デバイス設計パターンから光露光と電子線露光のためのパターンデータを作成するパターンデータ作成方法に関する。
【０００２】
【従来の技術】
半導体製造工程における光リソグラフィは、そのプロセス簡易性，低コストなどの利点により、広くデバイス生産に用いられてきた。常に技術革新が続けられており、近年では短波長化（ＫｒＦエキシマレーザ光源）により０．２５μｍ以下の素子の微細化が達成されつつある。さらに微細化を進めようと、より短波長のＡｒＦエキシマレーザ光源やレベンソン型の位相シフトマスクの開発が進められており、０．１５μｍルール対応の量産リソグラフィツールとして期待されている。しかし、これを実現するための課題も多く、その開発に係わる時間が長期化しており、デバイスの微細化のスピードに追いつかなくなることが心配されつつある。
【０００３】
これに対して、ポスト光リソグラフィの第一候補である電子線リソグラフィは、細く絞ったビームを用いて０．０１μｍまでの加工ができることは実証済みである。微細化という観点では、当面問題なさそうであるが、デバイス量産ツールとしてはスループットに問題がある。即ち、細かいパターンを一つ一つ順番に描いていくために、描画時間が長くなるのを避けられない。この描画時間を短縮するために、ＵＬＳＩパターンの繰り返し部分を部分的に一括して描画する部分一括露光方式（セルプロジェクション方式）など幾つかの装置が開発されている。しかしながら、これらの装置を用いても光リソグラフィのスループットに追いつくまでには至っていない。
【０００４】
電子線リソグラフィのスループットを増大させる方法として、同一レジストに対するパターン転写を光露光と電子線露光で行い、電子線露光の露光領域を少なくし、電子線描画装置が一時間当たりに処理できるウェハ枚数を増やすこと、いわゆる光と電子線（ＥＢ）との同層のミックスアンドマッチが提案されている。
【０００５】
しかしながら、この種のミックスアンドマッチの問題点の一つとして、光露光と電子線露光の重ね合わせずれの問題がある。ＬＳＩは、多数のリソグラフィ工程を繰り返して製造されるため、各工程における加工のばらつきや、層間の重ね合わせ誤差が生じる。これらを可能な限り小さく抑え込むように様々な工夫がなされているが、完全に無くすことが不可能である。同様に、同一レジストに対してパターン転写を光露光と電子線露光とを用いて行う場合にも重ね合わせ誤差が生じる。
【０００６】
ここで、図３を用いて、この重ね合わせずれの問題を説明する。単純に寸法を基準にして、設計パターンを光露光パターンＡと電子線露光パターンＢに分割すると、光露光パターンＡと電子線露光パターンＢは接触した形になるため（図３（ａ））、先に述べた光露光と電子線露光の重ね合わせ誤差があると、本来接触していなければならない部分で間隙が生じてしまい（図３（ｂ））、素子が正常に動作しなくなるという問題がある。
【０００７】
文献“Ｅｌｅｃｔｒｏｎ ｂｅａｍ／ＤＵＶ ｉｎｔｒａ−ｌｅｖｅｌ ｍｉｘ−ａｎｄ−ｍａｔｃｈ ｌｉｔｈｏｇｒａｐｈｙ ｆｏｒ ｒａｎｄｏｍ ｌｏｇｉｃ ０．２５ μｍ ＣＭＯＳ”（Ｒ．Ｊｏｎｃｋｈｅｅｒｅ ｅｔ ａｌ．，Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ ２７ （１９９５）ｐｐ．２３１−２３４） では、パターン形成のリソグラフィ工程において、同一レジストに対するパターン転写を Ｄｅｅｐ−ＵＶステッパを用いた光露光と、ガウシアン電子線描画装置を用いた電子線露光とを用いて行う同層のミックスアンドマッチが開示されており、０．４μｍを基準にしてパターンを分離し、０．４μｍ以上のパターンを Ｄｅｅｐ−ＵＶ光で露光し、０．４μｍ以下のパターンを電子線でウェハ上に直接描画している。そして、光露光と電子線露光の重ね合わせ誤差を吸収するため、光露光パターンと電子線露光パターンが０．１μｍだけ重複するようにして（図３（ｃ））露光する方法が開示されている。このようにパターンを重複させるようにすると、重ね合わせずれがあっても、接続部分でパターンが途切れるという現象を防止することができる（図３（ｄ））。
【０００８】
当該文献では、このような重複パターンを作成する方法として、光露光パターンの輪郭線をパターン外側方向に移動させてパターン寸法を太らせて電子線露光パターンと重複させる方法（このような処理をサイジング処理或いはリサイズ処理と呼んでいる）と、逆に電子線露光パターンの輪郭線をパターン外側方向に移動させてパターン寸法を太らせて光露光パターンと重複させる方法とが示されている。しかしながら、前者の方法では、光露光パターンを太らせることによりパターン間の距離が狭まり、デザインルールに違反してしまう問題がある。また、後者の方法では、重複量だけパターンが太ってしまい、所望の寸法のパターンが得られないという問題点があった。
【０００９】
【発明が解決しようとする課題】
このように、従来実施されていた光と電子線との同層のミックスアンドマッチでは、光露光と電子線露光の合わせずれにより、光露光パターンと電子線露光パターンの接続部分でパターン形成精度が劣化するという問題点があった。また、これを回避しようとすると、所望のパターンサイズが得られないという問題があった。
【００１０】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、光露光パターンや電子線露光パターンを太らせることなく、光露光と電子線露光の合わせずれに起因する各々のパターンの接続部分でのパターン形成精度劣化を防止することができるパターンデータ作成方法を提供することにある。
【００１１】
そしてこれにより、電子線露光の持つ光を越える優れた解像力と、高精度なパターン形成精度とを有し、かつ光ステッパと同等のスループットを兼ね備えた光リソグラフィ以降の量産にも対応可能なリソグラフィシステムを実現することにある。
【００１２】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は、次のような構成を採用している。
即ち、本発明（請求項１）は、光露光と電子線露光を用いて同一感光材に対するパターン転写を行うに際し、デバイス設計パターンから光露光と電子線露光のためのパターンデータを作成するパターンデータ作成方法において、前記デバイス設計パターンの輪郭線を第１の量だけ内側に移動させる工程と、前記輪郭線を移動させたデバイス設計パターンから電子線露光パターンを抽出する工程と、前記抽出した電子線露光パターンの輪郭線を外側に第２の量だけ移動させる工程と、前記輪郭線を移動させた電子線露光パターンを電子線描画装置のデータ形式に変換する工程と、前記デバイス設計パターンから光露光パターンを抽出する工程と、前記光露光パターンをマスク描画装置のデータ形式に変換する工程とを含むことを特徴とする。
【００１３】
ここで、本発明の望ましい実施態様としては次のものがあげられる。
（１） 第１の輪郭線移動量と第２の輪郭線移動量との絶対値が等しいこと。
（２） 第１の輪郭線移動量と第２の輪郭線移動量との絶対値が異なること。
【００１４】
（３） 同一感光材に対する光露光と電子線露光の位置合わせ誤差、電子線描画装置の電子線の寸法精度、レジストプロセスの変換差、及びエッチングの変換差を考慮して、第１及び第２の輪郭線移動量を決めること。
【００１５】
（４） 電子線露光パターンの抽出は、ある基準寸法よりも小さい寸法のパターンを抜き出すことによって行うこと。
（５） 光露光と電子線露光との境界寸法を定め、これを第１の輪郭線移動量によって補正した値を基準寸法とし、この基準寸法よりも小さい寸法のパターンを電子線露光パターンとして抜き出すこと。
【００１６】
（６） 電子線露光パターンを電子線描画装置のデータ形式に変換する工程の前に、抽出された電子線露光パターンの短辺若しくは長辺の少なくとも一方について、これと垂直な方向に辺の位置を移動させる工程を含むこと。
（７） 電子線露光パターンを電子線描画装置のデータ形式に変換する工程の前に、抽出電子線露光パターンのうちで光露光パターンと接触している辺について、これと垂直な方向にその位置を移動させる工程を含むこと。
【００１７】
また、本発明（請求項２）は、光露光と電子線露光を用いて同一感光材に対するパターン転写を行うに際し、デバイス設計パターンから光露光と電子線露光のためのパターンデータを作成するパターンデータ作成方法において、前記デバイス設計パターンの輪郭線を第１の量だけ内側に移動させる工程と、前記輪郭線を移動させたデバイス設計パターンを光露光パターンと電子線露光パターンに分離する工程と、前記光露光パターンの輪郭線を外側に第２の量だけ移動させる工程と、前記電子線露光パターンの輪郭線を外側に第３の量だけ移動させる工程と、前記輪郭線を移動させた光露光パターンをマスク描画装置のデータ形式に変換する工程と、前記輪郭線を移動させた電子線露光パターンを電子線描画装置のデータ形式に変換する工程とを含むことを特徴とする。
【００１８】
ここで、本発明の望ましい実施態様としては次のものがあげられる。
（１） 第１，第２，第３の輪郭線移動量の絶対値がそれぞれ等しいこと。
（２） 第１，第２，第３の輪郭線移動量の絶対値がそれぞれ異なること。
【００１９】
（３） 同一感光材に対する光露光と電子線露光の位置合わせ誤差、電子線描画装置の電子線の寸法精度、レジストプロセスの変換差、及びエッチングの変換差を考慮して、第１，第２，第３の輪郭線移動量を決めること。
【００２０】
（４） 光露光と電子線露光との境界寸法を定め、その境界寸法よりも小さいパターンを電子線露光パターンに、境界寸法よりも大きいパターンを光露光パターンに振り分けること。
（５） 光露光と電子線露光との境界寸法を定め、これを第１の輪郭線移動量によって補正した値を基準寸法とし、この基準寸法よりも大きいパターンを光露光パターンに、基準寸法よりも小さいパターンを電子線露光パターンに振り分けること。
【００２１】
（６） 電子線露光パターンを電子線描画装置のデータ形式に変換する工程の前に、分離された電子線露光パターンの短辺若しくは長辺の少なくとも一方について、これと垂直な方向に辺の位置を移動させる工程を含むこと。
（７） 電子線露光パターンを電子線描画装置のデータ形式に変換する工程の前に、分離された電子線露光パターンのうちで光露光パターンと接触している辺について、これと垂直な方向にその位置を移動させる工程を含むこと。
【００２２】
また、本発明（請求項１０）は、メモリ素子とロジック素子を混載した半導体装置を製造するために、光露光と電子線露光を用いて同一感光材に対するパターン転写を行うパターン形成方法において、前記請求項１又は２に記載のパターンデータ作成方法によって得られたパターンデータに基づいてロジック素子のパターンを形成し、部分一括露光方式電子線露光方法又は光露光方法によってメモリ素子のパターンを形成することを特徴とする。
【００２３】
また本発明は、デバイス設計パターンから光露光と電子線露光のためのパターンデータを作成するプログラムを格納したコンピュータ読み取り可能な記録媒体であって、デバイス設計パターンの輪郭線を第１の量だけ内側に移動させ、輪郭線を移動させたデバイス設計パターンから電子線露光パターンを抽出し、抽出した電子線露光パターンの輪郭線を外側に第２の量だけ移動させ、輪郭線を移動させた電子線露光パターンを電子線描画装置のデータ形式に変換し、デバイス設計パターンから光露光パターンを抽出し、光露光パターンをマスク描画装置のデータ形式に変換するようにコンピュータを制御するためのプログラムを格納したことを特徴とする。
【００２４】
また本発明は、デバイス設計パターンから光露光と電子線露光のためのパターンデータを作成するプログラムを格納したコンピュータ読み取り可能な記録媒体であって、デバイス設計パターンの輪郭線を第１の量だけ内側に移動させ、輪郭線を移動させたデバイス設計パターンを光露光パターンと電子線露光パターンに分離し、光露光パターンの輪郭線を外側に第２の量だけ移動させ、電子線露光パターンの輪郭線を外側に第３の量だけ移動させ、輪郭線を移動させた光露光パターンをマスク描画装置のデータ形式に変換し、輪郭線を移動させた電子線露光パターンを電子線描画装置のデータ形式に変換するようにコンピュータを制御するためのプログラムを格納したことを特徴とする。
【００２５】
（作用）
本発明（請求項１）によれば、設計パターンの寸法が所望のパターン寸法よりも小さくなるようにパターン輪郭線を第１の量ΔＷ１だけ移動させてパターン幅を細めた後、電子線露光パターンを抽出し、抽出した電子線露光パターンの寸法が所望のパターン寸法となるようにパターン輪郭線を第２の量ΔＷ２だけ移動させてパターン幅を太める処理を行うようにしている。これにより、電子線露光パターンと光露光パターンとの接続部分において、電子線露光パターンが光露光パターンに重複するようになる。その重複量は、第１の輪郭線移動量ΔＷ１と第２の輪郭線移動量ΔＷ２の和となる。
【００２６】
また、電子線露光と光露光の重ね合わせ位置ずれ量を考慮して、パターン重複量（ΔＷ１＋ΔＷ２）が重ね合わせ位置ずれ量を上回るようにΔＷ１とΔＷ２の量を設定することにより、電子線露光パターンと光露光パターンの接続部分は必ず重複するため、重ね合わせずれによってパターンが途切れてしまうという現象を防止することができる。
【００２７】
また、ΔＷ１＝ΔＷ２となるように輪郭線移動量を設定することにより、電子線露光パターンは、パターン重複量（ΔＷ１＋ΔＷ２）が得られると同時に、パターン幅が変化するということを回避することができる。従って、当初の設計通りのパターン幅のパターンデータが得られることになる。つまり、本発明のパターンデータ作成方法においては、最終的に得られるパターンの線幅が変化してしまうという副作用がない。
【００２８】
また、電子線露光と光露光の重ね合わせ位置ずれに加えて、描画装置のビームの寸法精度、レジストプロセスの変換差、エッチング変換差などを考慮してパターン輪郭線移動量ΔＷ１，ΔＷ２を設定することにより、これらのパターン寸法精度劣化要因を補正することができ、更に高精度なパターン形成が可能となる。従って、電子線と光とを用いて同一感光材に露光してパターンを形成する、いわゆる同層ミックスアンドマッチ法において、電子線露光と光露光の接続部分でパターンが劣化することなく、微細なパターンを精度良く形成することが可能となる。
【００２９】
また、本発明（請求項２）によれば、設計パターンの寸法が所望のパターン寸法よりも小さくなるようにパターン輪郭線を第１の量ΔＷ１だけ移動させてパターン幅を細めた後、電子線露光パターンと光露光パターンとを分離し、抽出した電子線露光パターンの寸法が所望のパターン寸法となるようにパターン輪郭線を第２の量ΔＷ２だけ移動させてパターン幅を太める処理を行うようにしている。さらに、抽出した光露光パターンの寸法が所望のパターン寸法となるようにパターン輪郭線を第３の量ΔＷ３だけ移動させてパターン幅を太める処理を行うようにしている。これにより、電子線露光パターンと光露光パターンとの接続部分において、電子線露光パターンが光露光パターンに重複するようになる。その重複量は、第２の輪郭線移動量ΔＷ２と第３の輪郭線移動量ΔＷ３の和となる。
【００３０】
また、電子線露光と光露光の重ね合わせ位置ずれ量を考慮して、パターン重複量（ΔＷ２＋ΔＷ３）が重ね合わせ位置ずれ量を上回るようにΔＷ２とΔＷ３の量を設定することにより、電子線露光パターンと光露光パターンの接続部分は必ず重複するため、重ね合わせずれによってパターンが途切れてしまうという現象を防止することができる。
【００３１】
また、電子線露光と光露光の重ね合わせ位置ずれに加えて、描画装置のビームの寸法精度、レチクル製作プロセスの変換差、レジストプロセスの変換差、エッチング変換差などを考慮してパターン輪郭線移動量ΔＷ１，ΔＷ２，ΔＷ３を設定することにより、これらのパターン寸法精度劣化要因を補正することができ、さらに高精度なパターン形成が可能となる。
【００３２】
また、電子線露光パターンの短辺の位置を任意の量ΔＷ４だけ移動させることにより、設計パターンの最小寸法に制限されることなく、パターン重複量を任意の大きさに設定することができるようになる。従って、電子線と光とを用いて同一感光材に露光してパターンを形成する、いわゆる同層ミックスアンドマッチ法において、レジストパターン形成だけでなくエッチングまで含めて、電子線露光と光露光の接続部分でパターンが劣化することなく、所望の寸法の微細なパターンを精度良く形成することが可能となる。
【００３３】
また、本発明（請求項１０）によれば、記憶素子とロジック素子とを混載するデバイスのパターン形成において、記憶素子領域とロジック素子領域とを分離し、記憶素子領域のパターンを部分一括露光方式電子線露光方法或いは光露光技術を用いて形成し、ロジック素子のパターンを本発明の方法である光露光と電子線露光とを組み合わせた方法により形成するようにしている。これにより、電子線露光の持つ光を超える優れた解像力と光ステッパと同等のスループットを兼ね備えた光リソグラフィ以降の量産システムを提供することが可能となる。
【００３４】
【発明の実施の形態】
まず、本発明の実施形態を説明する前に、本発明で用いるリソグラフィシステムの例として、本発明者らが既に提案している電子線露光の持つ光を越える優れた解像力と光ステッパと同等のスループットを兼ね備えた、光と電子線により同一感光材を露光するリソグラフィシステムを説明しておく（特願平９−４６６８３号）。図１は、そのパターン形成方法及びリソグラフィシステムの基本概念を示す図である。同図において、１はステッパ、例えば ｄｅｅｐ−ＵＶステッパ、２は部分一括露光方式の電子線描画装置、３はレジストの塗布・現像装置、４はレジストをインラインプロセスで処理するために前記１，２，３の装置間を雰囲気制御された環境下で搬送するためのウェハ搬送機構である。
【００３５】
このように構成されたシステムの作用について述べる。レジスト塗布・現像装置３でレジストを塗布されたウェハは、搬送機構４によってステッパ１に運ばれ、ウェハ上の全面にレチクルのパターンが縮小されて順次露光される。露光が終了すると、ウェハは搬送機構４によって電子線描画装置２に運ばれる。光露光されたウェハに対して電子線露光するべきパターンの位置合わせが完了した後、電子線によってウェハ全面の各チップに対して露光が順次なされていく。
【００３６】
この際に電子線露光のスループットを高めるために、繰り返しパターンは部分一括露光方式で露光する。さらに、ステッパ１のスループットに比べて電子線露光のスループットは一般的に低いことから、電子線描画装置２を複数台配置してステッパ１の処理能力が電子線描画装置の処理能力で律速されないようにシステムを構成して、ステッパ１から搬出されたウェハを複数の電子線描画装置２で並列処理できるようにしている。これによって、電子線露光の高い解像性とステッパの高いスループットが両立される。全てのパターンがウェハ全面の全チップに対して描画された後、搬送機構４によってウェハは塗布・現像装置３に戻され、現像されてパターン形成が完了する。
【００３７】
このようなシステムで使うことができるレジストは、高い解像性と高い感度を有する化学増幅型のレジスト、例えばＵＶ２ＨＳやＵＶＮ−ＨＳ（シプレー社製）である。この種の化学増幅型のレジストは空気中の様々な化学物質でその性能が簡単に劣化するため、搬送機構４を設置して各種装置１，２，３内及び各種装置１，２，３間で環境制御された環境下で取り扱うようにしている。これによって、露光前後でのパターン寸法の変化などを抑えている。
【００３８】
このようにリソグラフィシステムが構成されたことによって、０．１μｍルールの微細パターンを含むデバイスパターンを高スループットで形成することができる。図２は、このリソグラフィシステムを用いて０．６５μｍ厚の化学増幅型ネガレジストＵＶＮに形成した微細パターンの一例である。 ｄｅｅｐ−ＵＶステッパを用いて０．２５μｍまでのパターン形成を行い、０．２５μｍ以下のパターンを電子線で露光した。現像液はＴＭＡＨ水溶液、現像の条件は０．１４規定で６０秒であった。０．１μｍまでのパターンが確実に形成できており、解像力的にはこのリソグラフィシステムが十分な性能を持つことが分った。
下記の（表１）は本リソグラフィシステムのスループットを試算した結果である。
【００３９】
【表１】
【００４０】
スループット試算に使った露光パターンは、０．１５μｍルールの２５６ＭビットｄＲＡＭのゲート層である。このパターンを８インチウェハ全面に１００チップ並べて露光したときのスループットを試算した。レジストの感度は１０μＣ／ｃｍ２ とした。試算に使った電子線描画装置は、日立製作所製のＨＬ−８００Ｄである。この装置の性能は、文献１（Ｙ．Ｎａｋａｙａｍａ ｅｔ ａｌ．，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ｂ８（６），１９９０，ｐ１８３６ ）、文献２（Ｙ．Ｓｏｈｄａ ｅｔ ａｌ．，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ｂ９（６），１９９１，ｐ２９４０）、文献３（Ｈ．Ｉｔｏｈ ｅｔ ａｌ．，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ｂ１０（６），１９９２，ｐ２７９９）を参照した。なお、この試算ではステッパと電子線描画装置は１台ずつの構成とした。
【００４１】
部分一括露光方式を使って（セル数：５個）電子線露光だけで露光した場合のスループットは０．３枚／時、これに対して０．２５μｍルール以上のパターンは ｄｅｅｐ−ＵＶステッパで露光し、それ以下のパターンをセルフプロジェクションを使って（セル数：５個）電子線で露光した場合には２．８枚／時と遥かに高い値を示す。電子線描画装置を３台配置して、ステッパからのウェハを並列で処理できるようにすれば十分に量産ツールとして使えるスループットを確保できると判断される。従って、このようなリソグラフィシステムによれば、電子線露光の持つ光を越える優れた解像力と光ステッパと同等のスループットを兼ね備えた光リソグラフィ以降の量産システムを実現することができる。
【００４２】
以下、本発明の詳細を図示の実施形態によって説明する。
（第１の実施形態）
図４は、本発明の第１の実施形態に係わるパターンデータ作成方法におけるデータ作成手順を示す図である。同図において、入力は設計パターンデータ１０であり、出力として電子線直接描画装置駆動用データ１１及びレチクル描画装置駆動用データ１２が作成される。前者は電子線直接描画工程に、後者はレチクル製造を経て光露光工程に用いられる。また、この手順は、例えば磁気ディスク等の記録媒体に記録されたプログラムを読み込み、このプログラムによって動作が制御されるコンピュータによって実現してもよい。
【００４３】
電子線直接描画装置駆動用データ１１を作成する工程は、設計パターンの輪郭線をパターン内側方向に第１の量ΔＷ１だけ移動させてパターン幅を細める工程Ｐ１と、電子線露光パターンを抽出する工程Ｐ２と、抽出した電子線露光パターンの輪郭線をパターン外側方向に第２の量ΔＷ２だけ移動させてパターン幅を太める工程Ｐ３と、電子線直接描画装置駆動用データへ変換する処理工程Ｐ４と、から構成されている。
【００４４】
また、光露光パターンデータ１２の作成工程は、設計パターンデータ１０から光露光パターンを抽出する工程Ｐ５と、抽出された光露光パターンをレチクル描画装置駆動用データへ変換する処理工程Ｐ６と、から構成されている。なお、本実施形態で用いるリソグラフィシステムは、先に説明した図１と同様である。
【００４５】
次に、図５を用いて、本実施形態のパターンデータ作成方法の各工程における作用を説明する。図５は、ＭＯＳＦＥＴのゲート電極形成層のパターン２０，２１，２２に本発明によるパターンデータ作成方法を適用することで生じる各処理工程の作用を説明するためのパターン図である。
【００４６】
本実施形態においては、設計パターン１０は、拡大・縮小処理或いはパターン幅太め・細め処理などの各種処理を施されて所望のレジストパターン寸法に調整されているものとし、電子線露光と光露光の境界寸法をレジストパターンのパターン幅Ｌとして規定してあるものとし、境界寸法Ｌ以下の寸法のパターンを電子線で、境界寸法Ｌ以上の寸法のパターンを ｄｅｅｐ−ＵＶ光で露光し、レジストパターンを形成するものとする。図５（ａ）に示したパターン図においては、Ｌ以下のパターン幅であるゲート電極２２を電子線で、配線層との導通を取るためのパッド２０，２１を ｄｅｅｐ−ＵＶ光で露光して、パターンを形成するものとする。
【００４７】
まず、Ｐ１工程により、設計パターン１０の輪郭線をパターン内側方向にΔＷ１だけ移動させてパターン幅を細める。その結果、図５（ｂ）に示すように、パターン輪郭線がΔＷ１だけ内側に移動することにより、パターン幅は２ΔＷ１だけ細まると共に、パッド２０，２１とゲート電極２２の接続位置がパッド側にΔＷ１だけ後退する。
【００４８】
次に、Ｐ２工程により電子線露光パターンを抽出する。抽出する方法は、例えばパターン幅を基準にして、この基準パターン幅を下回るパターン幅のパターンを電子線露光パターンとして抽出する方法がある。この時、前記のように電子線露光と光露光の境界寸法をレジストパターンのパターン幅Ｌとして規定してある場合には、この境界寸法Ｌを２ΔＷ１だけ細めて（Ｌ−２ΔＷ１）を電子線露光パターンを抽出する基準パターン幅として用いることにする。その結果、図５（ｂ）に斜線でハッチングして示してあるゲート電極パターン２３が抽出される。
【００４９】
続いて、Ｐ３工程において抽出したパターンの輪郭線をパターン外側方向にΔＷ２だけ移動させてパターン幅を太める。その結果、図５（ｃ）に示したように、ゲート電極パターン２３のパターン幅は２ΔＷ２だけ太められ、最初の設計パターンと同じ寸法、即ち所望のレジストパターン寸法に戻されて、電子線露光パターン２４となる。この時、ゲート電極パターン２３は、パッドパターン方向にΔＷ２だけ伸びる。
【００５０】
最後のＰ４工程において、電子線露光パターン２４は電子線直接描画装置駆動用データ１１へ変換される。これを用いて電子線露光を行う。
一方、光露光パターンはＰ５工程により、設計パターンから電子線露光と光露光の境界寸法Ｌを基準にして、Ｌを上回る寸法のパッドパターン２０，２１が抽出される。さらにＰ６工程によって、これらのパターンはレチクル描画装置駆動用データ１２に変換される。このレクチル描画装置駆動用データ１２を用いてレチクル描画を行ってレチクルを製作し、光露光を行う。
【００５１】
以上詳述したパターン作成手順を設計パターンデータ２０，２１，２２に作用させた結果、図５（ｄ）のようなパターンが得られる。Ｐ１工程においてパッドとゲート電極の接続位置がパッド側にΔＷ１だけ後退し、Ｐ２工程において抽出されたゲート電極パターン２３がＰ３工程においてさらにΔＷ２だけパッド側に伸びたことから、最終的に（ΔＷ１＋ΔＷ２）だけゲート電極パターンがパッド側に伸びることになる。従って、電子線で露光されるゲート電極パターン２４は、光露光により形成されるパッドパターン２０，２１上にそれぞれ（ΔＷ１＋ΔＷ２）だけ重複した結果が得られることになる。
【００５２】
このようにパターンデータ作成方法が構成されたことによって、電子線露光パターンが光露光パターン上に（ΔＷ１＋ΔＷ２）だけ重複する結果が得られる。（ΔＷ１＋ΔＷ２）が電子線露光と光露光の重ね合わせ位置ずれ量を上回るようにΔＷ１及びΔＷ２を設定するようにすれば、電子線露光パターンと光露光パターンの接続部分は必ず重複するため、重ね合わせずれによってパターンが途切れてしまうという現象を防止することができる。
【００５３】
また、電子線露光パターンは、Ｐ１工程においてパターン幅を２ΔＷ１だけ細められた後、Ｐ３工程において同じく２ΔＷ２だけ太められるので、ΔＷ１＝ΔＷ２となるように輪郭線移動量を設定すれば最終的な電子線露光パターンのパターン幅は、当初の設計パターン通りのパターン幅となっている。一方、光露光パターンについては、パターン幅を変更する処理は施さないため、設計パターン通りのパターン幅となっている。つまり、本実施形態のパターンデータ作成方法においては、最終的に得られるパターンの線幅が変化してしまうという副作用がない。
【００５４】
従って、電子線と光とを用いて同一感光材に露光してパターンを形成する、いわゆる同層ミックスアンドマッチ法において、電子線露光と光露光の接続部分でパターンが劣化することなく、微細なパターンを精度良く形成することが可能となる。
【００５５】
また、本実施形態においては、電子線露光と光露光の重ね合わせ位置誤差のみを考慮して各工程のパターン輪郭線移動量ΔＷ１，ΔＷ２を設定する例を示したが、この他にも描画装置のビームの寸法精度、レジストプロセスの変換差、エッチング変換差などを考慮してパターン輪郭線移動量ΔＷ１，ΔＷ２を設定すれば、これらのパターン寸法精度劣化要因を補正することができ、さらに高精度なパターン形成が可能となる。
【００５６】
（第２の実施形態）
図６は、本発明の第２の実施形態に係わるパターンデータ作成方法におけるデータ作成手順を示す図である。同図において、入力は設計パターンデータ１０であり、出力として電子線直接描画装置駆動用データ１１及びレチクル描画装置駆動用データ１２が作成される。前者は電子線直接描画工程に、後者はレチクル製造を経て光露光工程に用いられる。
【００５７】
電子線直接描画装置駆動用データ１１を作成する工程は、設計パターンの輪郭線をパターン内側方向に第１の量ΔＷ１だけ移動させてパターン幅を細める工程Ｐ１１と、電子線露光パターンと光露光パターンとを分離する工程Ｐ１２と、Ｐ１２工程で電子線露光パターンとして分離されたパターンの輪郭線をパターン外側方向に第２の量ΔＷ２だけ移動させてパターン幅を太める工程Ｐ１３と、電子線直接描画装置駆動用データ１１へ変換する処理工程Ｐ１４と、から構成されている。
【００５８】
また、光露光用レチクル描画装置駆動用データ１２を作成する工程は、Ｐ１１，Ｐ１２の工程に加え、Ｐ１２工程で光露光パターンとして分離されたパターンの輪郭線をパターン外側方向に第３の量ΔＷ３だけ移動させてパターン幅を太める工程Ｐ１５と、Ｐ１５工程の結果得られたパターンをレチクル描画装置駆動用データ１２へ変換する処理工程Ｐ１６と、から構成されている。なお、本実施形態で用いるリソグラフィシステムも、先に説明した図１と同様である。
【００５９】
次に、図７を用いて、本実施形態のパターンデータ作成方法の各工程における作用を説明する。図７は、実施形態１と同様にＭＯＳＦＥＴのゲート電極形成層のパターン３０，３１，３２に本発明によるパターンデータ作成方法を適用することで生じる各処理工程の作用を説明するためのパターン図である。
【００６０】
本実施形態においては、電子線露光と光露光の境界寸法をレジストパターンのパターン幅Ｌとして規定してあるものとし、境界寸法Ｌ以下の寸法のパターンを電子線で、境界寸法Ｌ以上の寸法のパターンを ｄｅｅｐ−ＵＶ光で露光してパターンを形成するものとする。図７（ａ）に示したパターン図においては、Ｌ以下のパターン幅であるゲート電極３２を電子線で、配線層との導通を取るためのパッド３０，３１を ｄｅｅｐ−ＵＶ光で露光して、パターンを形成するものとする。また、パターンを形成した感光材をマスクとして基板を加工するエッチング工程において、パターン寸法が２ΔＷｅだけ太ると仮定し、設計したパターンの寸法よりもレジストパターンを２ΔＷｅだけ細めて形成するものとする。また、電子線露光パターンと光露光パターンの重複部分の所望の大きさは２ΔＷであるとする。
【００６１】
まず、Ｐ１１工程により、設計パターン３０，３１，３２の輪郭線をパターン内側方向にΔＷ１だけ移動させてパターン幅を細める。この時、ΔＷ１＝ΔＷ＋ΔＷｅとする。その結果、図７（ｂ）に示すように、パターン輪郭線がΔＷ１だけ内側に移動することにより、パターン幅が２ΔＷ１だけ細まったパターン３３，３４，３５が得られる。その際、パッド３３，３４とゲート電極３５の接続位置がパッド側にΔＷ１だけ後退する。
【００６２】
次に、Ｐ１２工程により電子線露光パターンと光露光パターンと分離する。ここでは、分離の基準パターン幅を設け、この基準パターン幅を下回るパターン幅のパターンを電子線露光パターンとして抽出する方法を用いる。この時、前記のように電子線露光と光露光の境界寸法をレジストパターンのパターン幅Ｌとして規定してある場合には、（Ｌ−２ΔＷ１）を電子線露光パターンを抽出する基準パターン幅として用いる。その結果、図７（ｂ）のゲート電極パターン３５が電子線露光パターンとして、パッド３３，３４が光露光パターンとして分離される。
【００６３】
続いて、Ｐ１３工程により、分離した電子線露光パターン３５の輪郭線をパターン外側方向にΔＷ２だけ移動させてパターン幅を太める。この時、ΔＷ２＝ΔＷとする。その結果、図７（ｃ）に示したように、ゲート電極パターン３５のパターン幅は２ΔＷ２だけ太められ、電子線露光パターン３８となる。この時、ゲート電極パターン３８は、パッドパターン方向にΔＷ２だけ伸びる。
【００６４】
さらに、Ｐ１４工程において、電子線露光パターン３８は電子線直接描画装置駆動用データ１１へ変換される。これを用いて電子線露光を行う。
一方、Ｐ１２工程によって光露光パターンとして分離されたパターン３３，３４は、Ｐ１５工程において、その輪郭線をパターン外側方向にΔＷ３だけ移動させてパターン幅を太められる。この時、ΔＷ３＝ΔＷとする。その結果、図７（ｃ）に示したように、パッドパターン３３，３４のパターン幅は２ΔＷ３だけ太められ、光露光パターン３６，３７となる。さらにＰ１６工程によって、これらのパターン３６，３７はレチクル描画装置駆動用データ１２に変換される。このレチクル描画装置駆動用データ１２を用いてレチクル描画を行ってレチクルを製作し、光露光を行う。
【００６５】
以上詳述したパターン作成手順を設計パターンデータ３０，３１，３２に作用させた結果、図７（ｄ）のようなパターンが得られる。Ｐ１１の工程の結果、パッドとゲート電極の接続位置がパッド側にΔＷ１だけ後退し、さらにＰ１２工程において電子線露光パターンとして分離されたゲート電極パターンがＰ１３工程においてさらにΔＷ２だけパッド側に伸びたことから、最終的に（ΔＷ１＋ΔＷ２）だけゲート電極パターンがパッド側に伸びることになる。一方、光露光パターンは、Ｐ１１工程によりΔＷ１だけ細められ、Ｐ１５工程によりΔＷ３だけ太められる。従って、（−ΔＷ１＋ΔＷ３）だけパターン幅が変化したことになる。そのため、最終的に得られる電子線露光パターンと光露光パターンの重複量は、（ΔＷ１＋ΔＷ２）＋（−ΔＷ１＋ΔＷ３）＝ΔＷ２＋ΔＷ３＝２ΔＷとなり、所望の重複量が得られることが分かる。
【００６６】
このようにパターンデータ作成方法が構成されたことによって、電子線露光パターンが光露光パターン上に２ΔＷだけ重複する結果が得られる。２ΔＷが電子線露光と光露光の重ね合わせ位置ずれ量を上回るようにΔＷを設定するようにすれば、電子線露光パターンと光露光パターンの接続部分は必ず重複するため、重ね合わせずれによってパターンが途切れてしまうという現象を防止することができる。
【００６７】
また、電子線露光パターンは、Ｐ１１工程においてパターン幅を２ΔＷ１だけ細められた後、Ｐ１３工程において２ΔＷ２だけ太められるので、最終的な電子線露光パターンのパターン幅は、（−２ΔＷ１＋２ΔＷ２）＝−２ΔＷｅとなっている。また、光露光パターンについては、Ｐ１１工程においてパターン幅を２ΔＷ１だけ細められた後、Ｐ１５工程において２ΔＷ３だけ太められるので、最終的な光露光パターンのパターン幅もまた（−２ΔＷ１＋２ΔＷ３）＝−２ΔＷｅとなっている。いずれも−２ΔＷｅだけ細められており、本実施形態のパターンデータ作成方法を適用することにより、エッチング変換差を考慮した所望のレジスト寸法が得られることが分かる。
【００６８】
従って、電子線と光とを用いて同一感光材に露光してパターンを形成する、いわゆる同層ミックスアンドマッチ法において、レジストパターン形成だけでなくエッチングまで含めて、電子線露光と光露光の接続部分でパターンが劣化することなく、所望の寸法の微細なパターンを精度良く形成することが可能となる。
【００６９】
また、本実施形態においては、電子線露光と光露光の重ね合わせ位置誤差とエッチング変換差とを考慮して各工程のパターン輪郭線移動量ΔＷ１，ΔＷ２，ΔＷ３を設定する例を示したが、この他にも描画装置のビームの寸法精度、レチクル製作プロセスの変換差、レジストプロセスの変換差などを考慮してパターン輪郭線移動量ΔＷ１，ΔＷ２，ΔＷ３を設定すれば、これらのパターン寸法精度劣化要因を補正することができ、さらに高精度なパターン形成が可能となる。
【００７０】
（実施形態３）
図８は、本発明の第３の実施形態に係わるパターンデータ作成方法におけるデータ作成手順を示す図である。同図において、入力は設計パターンデータ１０であり、出力として電子線直接描画装置駆動用データ１１及びレチクル描画装置駆動用データ１２が作成される。前者は電子線直接描画工程に、後者はレチクル製造を経て光露光工程に用いられる。
【００７１】
本実施形態におけるデータを作成工程の構成は、第２の実施形態で説明した図６の構成とほぼ同様であるが、電子線露光パターンの輪郭線の短辺をΔＷ４だけ移動させる工程Ｐ２１が追加された構成となっている。
【００７２】
図９は、第２の実施形態で説明した図７と同様のパターンについて、本実施形態のパターン作成方法を適用した場合の作用を説明する図である。Ｐ１２工程において電子線露光パターンとして分離されたゲート電極パターン３５は、Ｐ１３工程においてパターン輪郭線を第２の量ΔＷ２だけパターン外側方向に移動させられてパターン幅を太められてパターン３８となっている。
【００７３】
次に、Ｐ２１工程において、電子線露光パターンの輪郭線の短辺をパターン外側方向にΔＷ４だけ移動させる。即ち、図９（ａ）に示すように、ゲート電極パターン３８は、光で露光されるパッドパターン方向にΔＷ４だけ伸びることになる。従って、光露光パターンとの重複量がΔＷ４だけ増加し、結果として光露光パターンと電子線露光パターンとの重複量は、Ｗ２＋Ｗ３＋Ｗ４となる。
【００７４】
前記した第２の実施形態で示したパターンデータ作成方法の場合、Ｐ１１工程の結果、パッドとゲート電極の接続位置がパッド側にΔＷ１だけ後退し、さらにＰ１２工程において電子線露光パターンとして分離されたゲート電極パターンがＰ１３工程においてさらにΔＷ２だけパッド側に伸びたことから、最終的に（ΔＷ１＋ΔＷ２）だけゲート電極パターンがパッド側に伸びることになる。一方、光露光パターンは、Ｐ１１工程によりΔＷ１だけ細められ、Ｐ１５工程によりΔＷ３だけ太められている。従って、（−ΔＷ１＋ΔＷ３）だけパターン幅が変化したことになる。そのため、最終的に得られる電子線露光パターンと光露光パターンの重複量は、（ΔＷ１＋ΔＷ２）＋（−ΔＷ１＋ΔＷ３）＝ΔＷ２＋ΔＷ３となる。
【００７５】
ここで注意しなければならないのは、パターン幅太め量２ΔＷ２及び２ΔＷ３は、パターン細め量２ΔＷ１を越えると、最終的に得られるパターン寸法が設計パターン寸法よりも太ってしまうという点である。また、パターン細め量２ΔＷ１が設計パターンの最小寸法Ｗｍｉｎ を超えると、細めた結果最小寸法パターンは消滅してしまう。従って、２ΔＷ１はＷｍｉｎ により制限される。まとめると、第２の実施形態のパターンデータ作成方法によって得られる電子線露光パターンと光露光パターンの重複量（ΔＷ２＋ΔＷ３）は、Ｗｍｉｎ を超えることはできない。即ち、所望のパターン重複量２ΔＷが設計パターンの最小寸法Ｗｍｉｎ よりも大きい場合には、期待する効果が得られないことになる。
【００７６】
これに対し本実施形態のパターンデータ作成方法では、任意の寸法ΔＷ４だけパターン重複量を増やすことができるため、所望のパターン重複量を必ず得ることができる。従って、電子線と光とを用いて同一感光材に露光してパターンを形成する、いわゆる同層ミックスアンドマッチ法において、レジストパターン形成だけでなくエッチングまで含めて、電子線露光と光露光の接続部分でパターンが劣化することなく、所望の寸法の微細なパターンを精度良く形成することが可能となる。
【００７７】
（第４の実施形態）
図１０は、本発明の第４の実施形態に係わるパターン作成方法を説明するための図で、記憶装置とロジック回路とを混載した半導体デバイスのゲート層パターンの作成に適用した例である。同図において、入力はロジック回路−記憶装置混載デバイスの設計パターンデータ１０であり、出力として電子線直接描画装置駆動用データ１１及びレチクル描画装置駆動用データ１２が作成される。前者は電子線直接描画工程に、後者はレチクル製造を経て光露光工程に用いられる。
【００７８】
本実施形態は、記憶装置領域とロジック回路領域を分離する工程（Ｐ３０）と、記憶装置領域のパターンを部分一括露光方式電子線露光用の描画データに変換する工程（Ｐ３１）と、ロジック回路領域のパターンを第１〜第３の実施形態で述べた方法により電子線露光パターンと光露光パターンに分離する工程と、記憶装置パターンとロジック回路領域の電子線露光パターンとを融合して電子線露光装置駆動用データに変換する工程（Ｐ３２）と、から構成されている。
【００７９】
次に、このように構成されたパターンデータ作成方法の作用を説明する。記憶装置とロジック回路とを混載した半導体デバイスのゲート層パターンは、Ｐ３０工程により記憶装置領域とロジック回路領域とに分離される。記憶装置領域のパターンは、Ｐ３１工程において部分一括露光方式電子線露光用の描画データに変換される。ロジック回路領域のパターンは、第１〜第３の実施形態で述べた方法により電子線露光パターンと光露光パターンとに分離される。光露光パターンは、光露光用レチクル作成のためにレチクル描画装置駆動用データに変換される。電子線露光パターンは、Ｐ３２工程において、Ｐ３１工程で作成された部分一括露光方式電子線露光用描画データと融合され、電子線露光装置駆動用描画データに変換される。
【００８０】
このように光露光と電子線露光が露光パターンを分担するように構成されたことによって、光では形成困難な０．１５μｍルールの微細パターンを含むデバイスパターンを高スループットで形成することができる。下記の（表２）は本パターン形成方法のスループットを試算した結果である。
【００８１】
【表２】
【００８２】
スループット試算に使った露光パターンは、０．１５μｍルールの６４ビットＲＩＳＣプロセッサのゲート層である。このパターンを８インチウェハ全面に８０チップ並べて露光したときのスループットを試算した。レジストの感度は１０μＣ／ｃｍ２ とした。試算に使った電子線描画装置は日立製のＨＬ−８００Ｄである。この装置の性能は、前記文献１〜３を参照した。なお、この試算ではステッパと電子線露光装置は１台づつの構成とした。
【００８３】
部分一括露光方式と可変矩形ビーム方式を組み合わせて電子線露光だけで露光した場合のスループットは０．７枚／ｈ、これに対してキャッシュメモリ部は部分一括露光方式、ロジック回路部はゲート電極パターンのみを電子線で露光し、それ以外のパターンを Ｄｅｅｐ−ＵＶステッパで露光した場合には、２．９枚／時となり、スループットは実に４倍以上になる。電子線露光装置を４台配置して、ステッパからのウェハを並列で処理できるようにすれば十分に量産ツールとして使えるスループットを確保できると判断される。
【００８４】
このように本実施形態によれば、電子線露光の持つ光を越える優れた解像力と光ステッパと同等のスループットを兼ね備えた光リソグラフィ以降の量産システムを提供することができる。
【００８５】
なお、本実施形態では、キャッシュメモリ領域を部分一括露光方式の電子線描画装置で露光を行ったが、光露光でもパターン解像が可能であれば、この領域を ｄｅｅｐ−ＵＶ光で露光するようにしてもよい。その場合、電子線露光パターン数が減少して描画スループットは更に向上するので、より高スループットな同層のミックスアンドマッチ式リソグラフィシステムを構築することが可能となる。
【００８６】
以上、本発明の実施形態について説明したが、本発明はこれに限定されることなく、その趣旨を逸脱しない範囲で種々の改良・変更が可能であることは勿論である。実施形態では、ゲート電極形成層を例に説明したが、半導体素子の製造過程におけるその他のパターン層においても本発明のパターンデータ作成方法を適用することができ、同様の効果が得られることは言うまでもない。さらに、本実施形態では、基準寸法を設けて電子線露光パターン或いは光露光パターンを抽出する方法を例として用いたが、その他の方法を用いてパターンを抽出する場合でも、同様の効果が得られることを付記しておく。
【００８７】
また、実施形態において記載した手法は、コンピュータに実行させることのできるプログラムとして、例えば磁気ディスク（フロッピーディスク，ハードディスク等）、光ディスク（ＣＤ−ＲＯＭ，ＤＶＤ等）、半導体メモリなどの記録媒体に書き込んで各種装置に適用したり、通信媒体により伝送して各種装置に適用することも可能である。本装置を実現するコンピュータは、記録媒体に記録されたプログラムを読み込み、このプログラムによって動作が制御されることにより、上述した処理を実行する。
【００８８】
【発明の効果】
以上詳述したように本発明によれば、デバイス設計パターンを所定の寸法だけ細めた後、電子線露光パターンを取り出しこの電子線露光パターンを所定の寸法だけ太めることにより、光露光パターンや電子線露光パターンを太らせることなく、光露光と電子線露光の合わせずれに起因する各々のパターンの接続部分でのパターン形成精度劣化を防止することができる。従って、電子線露光の持つ光を越える優れた解像力と、高精度なパターン形成精度とを有し、かつ光ステッパと同等のスループットを兼ね備えた光リソグラフィ以降の量産にも対応可能なリソグラフィシステムを実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の各実施形態に用いたリソグラフィシステムの基本概念を示す図。
【図２】従来のパターン形成方法で形成したレジストパターンの一例を示す図。
【図３】従来例における光露光と電子線露光との重ね合わせ誤差に起因するパターン形状劣化を説明するための図。
【図４】第１の実施形態に係わるパターンデータ作成方法におけるデータ作成手順を示す図。
【図５】第１の実施形態に係わるパターンデータ作成方法の各工程における作用を説明するための図。
【図６】第２の実施形態に係わるパターンデータ作成方法におけるデータ作成手順を示す図。
【図７】第２の実施形態に係わるパターンデータ作成方法の各工程における作用を説明するための図。
【図８】第３の実施形態に係わるパターンデータ作成方法におけるデータ作成手順を示す図。
【図９】第３の実施形態に係わるパターンデータ作成方法の各工程における作用を説明するための図。
【図１０】第４の実施形態に係わるパターンデータ作成方法の各工程における作用を説明するための図。
【符号の説明】
１… ｄｅｅｐ−ＵＶステッパ
２…電子線描画装置
３…レジスト塗布・現像装置
４…ウェハ搬送機構
１０…設計パターンデータ
１１…電子線直接描画装置駆動用データ
１２…レチクル描画装置駆動用データ
【発明の属する技術分野】
本発明は、微細パターンを高精度かつ高スループットで形成するためのパターン形成方法に係わり、特に同一感光材に対するパターン転写を光露光と電子線露光を用いて行う際に、デバイス設計パターンから光露光と電子線露光のためのパターンデータを作成するパターンデータ作成方法に関する。
【０００２】
【従来の技術】
半導体製造工程における光リソグラフィは、そのプロセス簡易性，低コストなどの利点により、広くデバイス生産に用いられてきた。常に技術革新が続けられており、近年では短波長化（ＫｒＦエキシマレーザ光源）により０．２５μｍ以下の素子の微細化が達成されつつある。さらに微細化を進めようと、より短波長のＡｒＦエキシマレーザ光源やレベンソン型の位相シフトマスクの開発が進められており、０．１５μｍルール対応の量産リソグラフィツールとして期待されている。しかし、これを実現するための課題も多く、その開発に係わる時間が長期化しており、デバイスの微細化のスピードに追いつかなくなることが心配されつつある。
【０００３】
これに対して、ポスト光リソグラフィの第一候補である電子線リソグラフィは、細く絞ったビームを用いて０．０１μｍまでの加工ができることは実証済みである。微細化という観点では、当面問題なさそうであるが、デバイス量産ツールとしてはスループットに問題がある。即ち、細かいパターンを一つ一つ順番に描いていくために、描画時間が長くなるのを避けられない。この描画時間を短縮するために、ＵＬＳＩパターンの繰り返し部分を部分的に一括して描画する部分一括露光方式（セルプロジェクション方式）など幾つかの装置が開発されている。しかしながら、これらの装置を用いても光リソグラフィのスループットに追いつくまでには至っていない。
【０００４】
電子線リソグラフィのスループットを増大させる方法として、同一レジストに対するパターン転写を光露光と電子線露光で行い、電子線露光の露光領域を少なくし、電子線描画装置が一時間当たりに処理できるウェハ枚数を増やすこと、いわゆる光と電子線（ＥＢ）との同層のミックスアンドマッチが提案されている。
【０００５】
しかしながら、この種のミックスアンドマッチの問題点の一つとして、光露光と電子線露光の重ね合わせずれの問題がある。ＬＳＩは、多数のリソグラフィ工程を繰り返して製造されるため、各工程における加工のばらつきや、層間の重ね合わせ誤差が生じる。これらを可能な限り小さく抑え込むように様々な工夫がなされているが、完全に無くすことが不可能である。同様に、同一レジストに対してパターン転写を光露光と電子線露光とを用いて行う場合にも重ね合わせ誤差が生じる。
【０００６】
ここで、図３を用いて、この重ね合わせずれの問題を説明する。単純に寸法を基準にして、設計パターンを光露光パターンＡと電子線露光パターンＢに分割すると、光露光パターンＡと電子線露光パターンＢは接触した形になるため（図３（ａ））、先に述べた光露光と電子線露光の重ね合わせ誤差があると、本来接触していなければならない部分で間隙が生じてしまい（図３（ｂ））、素子が正常に動作しなくなるという問題がある。
【０００７】
文献“Ｅｌｅｃｔｒｏｎ ｂｅａｍ／ＤＵＶ ｉｎｔｒａ−ｌｅｖｅｌ ｍｉｘ−ａｎｄ−ｍａｔｃｈ ｌｉｔｈｏｇｒａｐｈｙ ｆｏｒ ｒａｎｄｏｍ ｌｏｇｉｃ ０．２５ μｍ ＣＭＯＳ”（Ｒ．Ｊｏｎｃｋｈｅｅｒｅ ｅｔ ａｌ．，Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｉｎｇ ２７ （１９９５）ｐｐ．２３１−２３４） では、パターン形成のリソグラフィ工程において、同一レジストに対するパターン転写を Ｄｅｅｐ−ＵＶステッパを用いた光露光と、ガウシアン電子線描画装置を用いた電子線露光とを用いて行う同層のミックスアンドマッチが開示されており、０．４μｍを基準にしてパターンを分離し、０．４μｍ以上のパターンを Ｄｅｅｐ−ＵＶ光で露光し、０．４μｍ以下のパターンを電子線でウェハ上に直接描画している。そして、光露光と電子線露光の重ね合わせ誤差を吸収するため、光露光パターンと電子線露光パターンが０．１μｍだけ重複するようにして（図３（ｃ））露光する方法が開示されている。このようにパターンを重複させるようにすると、重ね合わせずれがあっても、接続部分でパターンが途切れるという現象を防止することができる（図３（ｄ））。
【０００８】
当該文献では、このような重複パターンを作成する方法として、光露光パターンの輪郭線をパターン外側方向に移動させてパターン寸法を太らせて電子線露光パターンと重複させる方法（このような処理をサイジング処理或いはリサイズ処理と呼んでいる）と、逆に電子線露光パターンの輪郭線をパターン外側方向に移動させてパターン寸法を太らせて光露光パターンと重複させる方法とが示されている。しかしながら、前者の方法では、光露光パターンを太らせることによりパターン間の距離が狭まり、デザインルールに違反してしまう問題がある。また、後者の方法では、重複量だけパターンが太ってしまい、所望の寸法のパターンが得られないという問題点があった。
【０００９】
【発明が解決しようとする課題】
このように、従来実施されていた光と電子線との同層のミックスアンドマッチでは、光露光と電子線露光の合わせずれにより、光露光パターンと電子線露光パターンの接続部分でパターン形成精度が劣化するという問題点があった。また、これを回避しようとすると、所望のパターンサイズが得られないという問題があった。
【００１０】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、光露光パターンや電子線露光パターンを太らせることなく、光露光と電子線露光の合わせずれに起因する各々のパターンの接続部分でのパターン形成精度劣化を防止することができるパターンデータ作成方法を提供することにある。
【００１１】
そしてこれにより、電子線露光の持つ光を越える優れた解像力と、高精度なパターン形成精度とを有し、かつ光ステッパと同等のスループットを兼ね備えた光リソグラフィ以降の量産にも対応可能なリソグラフィシステムを実現することにある。
【００１２】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は、次のような構成を採用している。
即ち、本発明（請求項１）は、光露光と電子線露光を用いて同一感光材に対するパターン転写を行うに際し、デバイス設計パターンから光露光と電子線露光のためのパターンデータを作成するパターンデータ作成方法において、前記デバイス設計パターンの輪郭線を第１の量だけ内側に移動させる工程と、前記輪郭線を移動させたデバイス設計パターンから電子線露光パターンを抽出する工程と、前記抽出した電子線露光パターンの輪郭線を外側に第２の量だけ移動させる工程と、前記輪郭線を移動させた電子線露光パターンを電子線描画装置のデータ形式に変換する工程と、前記デバイス設計パターンから光露光パターンを抽出する工程と、前記光露光パターンをマスク描画装置のデータ形式に変換する工程とを含むことを特徴とする。
【００１３】
ここで、本発明の望ましい実施態様としては次のものがあげられる。
（１） 第１の輪郭線移動量と第２の輪郭線移動量との絶対値が等しいこと。
（２） 第１の輪郭線移動量と第２の輪郭線移動量との絶対値が異なること。
【００１４】
（３） 同一感光材に対する光露光と電子線露光の位置合わせ誤差、電子線描画装置の電子線の寸法精度、レジストプロセスの変換差、及びエッチングの変換差を考慮して、第１及び第２の輪郭線移動量を決めること。
【００１５】
（４） 電子線露光パターンの抽出は、ある基準寸法よりも小さい寸法のパターンを抜き出すことによって行うこと。
（５） 光露光と電子線露光との境界寸法を定め、これを第１の輪郭線移動量によって補正した値を基準寸法とし、この基準寸法よりも小さい寸法のパターンを電子線露光パターンとして抜き出すこと。
【００１６】
（６） 電子線露光パターンを電子線描画装置のデータ形式に変換する工程の前に、抽出された電子線露光パターンの短辺若しくは長辺の少なくとも一方について、これと垂直な方向に辺の位置を移動させる工程を含むこと。
（７） 電子線露光パターンを電子線描画装置のデータ形式に変換する工程の前に、抽出電子線露光パターンのうちで光露光パターンと接触している辺について、これと垂直な方向にその位置を移動させる工程を含むこと。
【００１７】
また、本発明（請求項２）は、光露光と電子線露光を用いて同一感光材に対するパターン転写を行うに際し、デバイス設計パターンから光露光と電子線露光のためのパターンデータを作成するパターンデータ作成方法において、前記デバイス設計パターンの輪郭線を第１の量だけ内側に移動させる工程と、前記輪郭線を移動させたデバイス設計パターンを光露光パターンと電子線露光パターンに分離する工程と、前記光露光パターンの輪郭線を外側に第２の量だけ移動させる工程と、前記電子線露光パターンの輪郭線を外側に第３の量だけ移動させる工程と、前記輪郭線を移動させた光露光パターンをマスク描画装置のデータ形式に変換する工程と、前記輪郭線を移動させた電子線露光パターンを電子線描画装置のデータ形式に変換する工程とを含むことを特徴とする。
【００１８】
ここで、本発明の望ましい実施態様としては次のものがあげられる。
（１） 第１，第２，第３の輪郭線移動量の絶対値がそれぞれ等しいこと。
（２） 第１，第２，第３の輪郭線移動量の絶対値がそれぞれ異なること。
【００１９】
（３） 同一感光材に対する光露光と電子線露光の位置合わせ誤差、電子線描画装置の電子線の寸法精度、レジストプロセスの変換差、及びエッチングの変換差を考慮して、第１，第２，第３の輪郭線移動量を決めること。
【００２０】
（４） 光露光と電子線露光との境界寸法を定め、その境界寸法よりも小さいパターンを電子線露光パターンに、境界寸法よりも大きいパターンを光露光パターンに振り分けること。
（５） 光露光と電子線露光との境界寸法を定め、これを第１の輪郭線移動量によって補正した値を基準寸法とし、この基準寸法よりも大きいパターンを光露光パターンに、基準寸法よりも小さいパターンを電子線露光パターンに振り分けること。
【００２１】
（６） 電子線露光パターンを電子線描画装置のデータ形式に変換する工程の前に、分離された電子線露光パターンの短辺若しくは長辺の少なくとも一方について、これと垂直な方向に辺の位置を移動させる工程を含むこと。
（７） 電子線露光パターンを電子線描画装置のデータ形式に変換する工程の前に、分離された電子線露光パターンのうちで光露光パターンと接触している辺について、これと垂直な方向にその位置を移動させる工程を含むこと。
【００２２】
また、本発明（請求項１０）は、メモリ素子とロジック素子を混載した半導体装置を製造するために、光露光と電子線露光を用いて同一感光材に対するパターン転写を行うパターン形成方法において、前記請求項１又は２に記載のパターンデータ作成方法によって得られたパターンデータに基づいてロジック素子のパターンを形成し、部分一括露光方式電子線露光方法又は光露光方法によってメモリ素子のパターンを形成することを特徴とする。
【００２３】
また本発明は、デバイス設計パターンから光露光と電子線露光のためのパターンデータを作成するプログラムを格納したコンピュータ読み取り可能な記録媒体であって、デバイス設計パターンの輪郭線を第１の量だけ内側に移動させ、輪郭線を移動させたデバイス設計パターンから電子線露光パターンを抽出し、抽出した電子線露光パターンの輪郭線を外側に第２の量だけ移動させ、輪郭線を移動させた電子線露光パターンを電子線描画装置のデータ形式に変換し、デバイス設計パターンから光露光パターンを抽出し、光露光パターンをマスク描画装置のデータ形式に変換するようにコンピュータを制御するためのプログラムを格納したことを特徴とする。
【００２４】
また本発明は、デバイス設計パターンから光露光と電子線露光のためのパターンデータを作成するプログラムを格納したコンピュータ読み取り可能な記録媒体であって、デバイス設計パターンの輪郭線を第１の量だけ内側に移動させ、輪郭線を移動させたデバイス設計パターンを光露光パターンと電子線露光パターンに分離し、光露光パターンの輪郭線を外側に第２の量だけ移動させ、電子線露光パターンの輪郭線を外側に第３の量だけ移動させ、輪郭線を移動させた光露光パターンをマスク描画装置のデータ形式に変換し、輪郭線を移動させた電子線露光パターンを電子線描画装置のデータ形式に変換するようにコンピュータを制御するためのプログラムを格納したことを特徴とする。
【００２５】
（作用）
本発明（請求項１）によれば、設計パターンの寸法が所望のパターン寸法よりも小さくなるようにパターン輪郭線を第１の量ΔＷ１だけ移動させてパターン幅を細めた後、電子線露光パターンを抽出し、抽出した電子線露光パターンの寸法が所望のパターン寸法となるようにパターン輪郭線を第２の量ΔＷ２だけ移動させてパターン幅を太める処理を行うようにしている。これにより、電子線露光パターンと光露光パターンとの接続部分において、電子線露光パターンが光露光パターンに重複するようになる。その重複量は、第１の輪郭線移動量ΔＷ１と第２の輪郭線移動量ΔＷ２の和となる。
【００２６】
また、電子線露光と光露光の重ね合わせ位置ずれ量を考慮して、パターン重複量（ΔＷ１＋ΔＷ２）が重ね合わせ位置ずれ量を上回るようにΔＷ１とΔＷ２の量を設定することにより、電子線露光パターンと光露光パターンの接続部分は必ず重複するため、重ね合わせずれによってパターンが途切れてしまうという現象を防止することができる。
【００２７】
また、ΔＷ１＝ΔＷ２となるように輪郭線移動量を設定することにより、電子線露光パターンは、パターン重複量（ΔＷ１＋ΔＷ２）が得られると同時に、パターン幅が変化するということを回避することができる。従って、当初の設計通りのパターン幅のパターンデータが得られることになる。つまり、本発明のパターンデータ作成方法においては、最終的に得られるパターンの線幅が変化してしまうという副作用がない。
【００２８】
また、電子線露光と光露光の重ね合わせ位置ずれに加えて、描画装置のビームの寸法精度、レジストプロセスの変換差、エッチング変換差などを考慮してパターン輪郭線移動量ΔＷ１，ΔＷ２を設定することにより、これらのパターン寸法精度劣化要因を補正することができ、更に高精度なパターン形成が可能となる。従って、電子線と光とを用いて同一感光材に露光してパターンを形成する、いわゆる同層ミックスアンドマッチ法において、電子線露光と光露光の接続部分でパターンが劣化することなく、微細なパターンを精度良く形成することが可能となる。
【００２９】
また、本発明（請求項２）によれば、設計パターンの寸法が所望のパターン寸法よりも小さくなるようにパターン輪郭線を第１の量ΔＷ１だけ移動させてパターン幅を細めた後、電子線露光パターンと光露光パターンとを分離し、抽出した電子線露光パターンの寸法が所望のパターン寸法となるようにパターン輪郭線を第２の量ΔＷ２だけ移動させてパターン幅を太める処理を行うようにしている。さらに、抽出した光露光パターンの寸法が所望のパターン寸法となるようにパターン輪郭線を第３の量ΔＷ３だけ移動させてパターン幅を太める処理を行うようにしている。これにより、電子線露光パターンと光露光パターンとの接続部分において、電子線露光パターンが光露光パターンに重複するようになる。その重複量は、第２の輪郭線移動量ΔＷ２と第３の輪郭線移動量ΔＷ３の和となる。
【００３０】
また、電子線露光と光露光の重ね合わせ位置ずれ量を考慮して、パターン重複量（ΔＷ２＋ΔＷ３）が重ね合わせ位置ずれ量を上回るようにΔＷ２とΔＷ３の量を設定することにより、電子線露光パターンと光露光パターンの接続部分は必ず重複するため、重ね合わせずれによってパターンが途切れてしまうという現象を防止することができる。
【００３１】
また、電子線露光と光露光の重ね合わせ位置ずれに加えて、描画装置のビームの寸法精度、レチクル製作プロセスの変換差、レジストプロセスの変換差、エッチング変換差などを考慮してパターン輪郭線移動量ΔＷ１，ΔＷ２，ΔＷ３を設定することにより、これらのパターン寸法精度劣化要因を補正することができ、さらに高精度なパターン形成が可能となる。
【００３２】
また、電子線露光パターンの短辺の位置を任意の量ΔＷ４だけ移動させることにより、設計パターンの最小寸法に制限されることなく、パターン重複量を任意の大きさに設定することができるようになる。従って、電子線と光とを用いて同一感光材に露光してパターンを形成する、いわゆる同層ミックスアンドマッチ法において、レジストパターン形成だけでなくエッチングまで含めて、電子線露光と光露光の接続部分でパターンが劣化することなく、所望の寸法の微細なパターンを精度良く形成することが可能となる。
【００３３】
また、本発明（請求項１０）によれば、記憶素子とロジック素子とを混載するデバイスのパターン形成において、記憶素子領域とロジック素子領域とを分離し、記憶素子領域のパターンを部分一括露光方式電子線露光方法或いは光露光技術を用いて形成し、ロジック素子のパターンを本発明の方法である光露光と電子線露光とを組み合わせた方法により形成するようにしている。これにより、電子線露光の持つ光を超える優れた解像力と光ステッパと同等のスループットを兼ね備えた光リソグラフィ以降の量産システムを提供することが可能となる。
【００３４】
【発明の実施の形態】
まず、本発明の実施形態を説明する前に、本発明で用いるリソグラフィシステムの例として、本発明者らが既に提案している電子線露光の持つ光を越える優れた解像力と光ステッパと同等のスループットを兼ね備えた、光と電子線により同一感光材を露光するリソグラフィシステムを説明しておく（特願平９−４６６８３号）。図１は、そのパターン形成方法及びリソグラフィシステムの基本概念を示す図である。同図において、１はステッパ、例えば ｄｅｅｐ−ＵＶステッパ、２は部分一括露光方式の電子線描画装置、３はレジストの塗布・現像装置、４はレジストをインラインプロセスで処理するために前記１，２，３の装置間を雰囲気制御された環境下で搬送するためのウェハ搬送機構である。
【００３５】
このように構成されたシステムの作用について述べる。レジスト塗布・現像装置３でレジストを塗布されたウェハは、搬送機構４によってステッパ１に運ばれ、ウェハ上の全面にレチクルのパターンが縮小されて順次露光される。露光が終了すると、ウェハは搬送機構４によって電子線描画装置２に運ばれる。光露光されたウェハに対して電子線露光するべきパターンの位置合わせが完了した後、電子線によってウェハ全面の各チップに対して露光が順次なされていく。
【００３６】
この際に電子線露光のスループットを高めるために、繰り返しパターンは部分一括露光方式で露光する。さらに、ステッパ１のスループットに比べて電子線露光のスループットは一般的に低いことから、電子線描画装置２を複数台配置してステッパ１の処理能力が電子線描画装置の処理能力で律速されないようにシステムを構成して、ステッパ１から搬出されたウェハを複数の電子線描画装置２で並列処理できるようにしている。これによって、電子線露光の高い解像性とステッパの高いスループットが両立される。全てのパターンがウェハ全面の全チップに対して描画された後、搬送機構４によってウェハは塗布・現像装置３に戻され、現像されてパターン形成が完了する。
【００３７】
このようなシステムで使うことができるレジストは、高い解像性と高い感度を有する化学増幅型のレジスト、例えばＵＶ２ＨＳやＵＶＮ−ＨＳ（シプレー社製）である。この種の化学増幅型のレジストは空気中の様々な化学物質でその性能が簡単に劣化するため、搬送機構４を設置して各種装置１，２，３内及び各種装置１，２，３間で環境制御された環境下で取り扱うようにしている。これによって、露光前後でのパターン寸法の変化などを抑えている。
【００３８】
このようにリソグラフィシステムが構成されたことによって、０．１μｍルールの微細パターンを含むデバイスパターンを高スループットで形成することができる。図２は、このリソグラフィシステムを用いて０．６５μｍ厚の化学増幅型ネガレジストＵＶＮに形成した微細パターンの一例である。 ｄｅｅｐ−ＵＶステッパを用いて０．２５μｍまでのパターン形成を行い、０．２５μｍ以下のパターンを電子線で露光した。現像液はＴＭＡＨ水溶液、現像の条件は０．１４規定で６０秒であった。０．１μｍまでのパターンが確実に形成できており、解像力的にはこのリソグラフィシステムが十分な性能を持つことが分った。
下記の（表１）は本リソグラフィシステムのスループットを試算した結果である。
【００３９】
【表１】
スループット試算に使った露光パターンは、０．１５μｍルールの２５６ＭビットｄＲＡＭのゲート層である。このパターンを８インチウェハ全面に１００チップ並べて露光したときのスループットを試算した。レジストの感度は１０μＣ／ｃｍ２ とした。試算に使った電子線描画装置は、日立製作所製のＨＬ−８００Ｄである。この装置の性能は、文献１（Ｙ．Ｎａｋａｙａｍａ ｅｔ ａｌ．，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ｂ８（６），１９９０，ｐ１８３６ ）、文献２（Ｙ．Ｓｏｈｄａ ｅｔ ａｌ．，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ｂ９（６），１９９１，ｐ２９４０）、文献３（Ｈ．Ｉｔｏｈ ｅｔ ａｌ．，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ｂ１０（６），１９９２，ｐ２７９９）を参照した。なお、この試算ではステッパと電子線描画装置は１台ずつの構成とした。
【００４１】
部分一括露光方式を使って（セル数：５個）電子線露光だけで露光した場合のスループットは０．３枚／時、これに対して０．２５μｍルール以上のパターンは ｄｅｅｐ−ＵＶステッパで露光し、それ以下のパターンをセルフプロジェクションを使って（セル数：５個）電子線で露光した場合には２．８枚／時と遥かに高い値を示す。電子線描画装置を３台配置して、ステッパからのウェハを並列で処理できるようにすれば十分に量産ツールとして使えるスループットを確保できると判断される。従って、このようなリソグラフィシステムによれば、電子線露光の持つ光を越える優れた解像力と光ステッパと同等のスループットを兼ね備えた光リソグラフィ以降の量産システムを実現することができる。
【００４２】
以下、本発明の詳細を図示の実施形態によって説明する。
（第１の実施形態）
図４は、本発明の第１の実施形態に係わるパターンデータ作成方法におけるデータ作成手順を示す図である。同図において、入力は設計パターンデータ１０であり、出力として電子線直接描画装置駆動用データ１１及びレチクル描画装置駆動用データ１２が作成される。前者は電子線直接描画工程に、後者はレチクル製造を経て光露光工程に用いられる。また、この手順は、例えば磁気ディスク等の記録媒体に記録されたプログラムを読み込み、このプログラムによって動作が制御されるコンピュータによって実現してもよい。
【００４３】
電子線直接描画装置駆動用データ１１を作成する工程は、設計パターンの輪郭線をパターン内側方向に第１の量ΔＷ１だけ移動させてパターン幅を細める工程Ｐ１と、電子線露光パターンを抽出する工程Ｐ２と、抽出した電子線露光パターンの輪郭線をパターン外側方向に第２の量ΔＷ２だけ移動させてパターン幅を太める工程Ｐ３と、電子線直接描画装置駆動用データへ変換する処理工程Ｐ４と、から構成されている。
【００４４】
また、光露光パターンデータ１２の作成工程は、設計パターンデータ１０から光露光パターンを抽出する工程Ｐ５と、抽出された光露光パターンをレチクル描画装置駆動用データへ変換する処理工程Ｐ６と、から構成されている。なお、本実施形態で用いるリソグラフィシステムは、先に説明した図１と同様である。
【００４５】
次に、図５を用いて、本実施形態のパターンデータ作成方法の各工程における作用を説明する。図５は、ＭＯＳＦＥＴのゲート電極形成層のパターン２０，２１，２２に本発明によるパターンデータ作成方法を適用することで生じる各処理工程の作用を説明するためのパターン図である。
【００４６】
本実施形態においては、設計パターン１０は、拡大・縮小処理或いはパターン幅太め・細め処理などの各種処理を施されて所望のレジストパターン寸法に調整されているものとし、電子線露光と光露光の境界寸法をレジストパターンのパターン幅Ｌとして規定してあるものとし、境界寸法Ｌ以下の寸法のパターンを電子線で、境界寸法Ｌ以上の寸法のパターンを ｄｅｅｐ−ＵＶ光で露光し、レジストパターンを形成するものとする。図５（ａ）に示したパターン図においては、Ｌ以下のパターン幅であるゲート電極２２を電子線で、配線層との導通を取るためのパッド２０，２１を ｄｅｅｐ−ＵＶ光で露光して、パターンを形成するものとする。
【００４７】
まず、Ｐ１工程により、設計パターン１０の輪郭線をパターン内側方向にΔＷ１だけ移動させてパターン幅を細める。その結果、図５（ｂ）に示すように、パターン輪郭線がΔＷ１だけ内側に移動することにより、パターン幅は２ΔＷ１だけ細まると共に、パッド２０，２１とゲート電極２２の接続位置がパッド側にΔＷ１だけ後退する。
【００４８】
次に、Ｐ２工程により電子線露光パターンを抽出する。抽出する方法は、例えばパターン幅を基準にして、この基準パターン幅を下回るパターン幅のパターンを電子線露光パターンとして抽出する方法がある。この時、前記のように電子線露光と光露光の境界寸法をレジストパターンのパターン幅Ｌとして規定してある場合には、この境界寸法Ｌを２ΔＷ１だけ細めて（Ｌ−２ΔＷ１）を電子線露光パターンを抽出する基準パターン幅として用いることにする。その結果、図５（ｂ）に斜線でハッチングして示してあるゲート電極パターン２３が抽出される。
【００４９】
続いて、Ｐ３工程において抽出したパターンの輪郭線をパターン外側方向にΔＷ２だけ移動させてパターン幅を太める。その結果、図５（ｃ）に示したように、ゲート電極パターン２３のパターン幅は２ΔＷ２だけ太められ、最初の設計パターンと同じ寸法、即ち所望のレジストパターン寸法に戻されて、電子線露光パターン２４となる。この時、ゲート電極パターン２３は、パッドパターン方向にΔＷ２だけ伸びる。
【００５０】
最後のＰ４工程において、電子線露光パターン２４は電子線直接描画装置駆動用データ１１へ変換される。これを用いて電子線露光を行う。
一方、光露光パターンはＰ５工程により、設計パターンから電子線露光と光露光の境界寸法Ｌを基準にして、Ｌを上回る寸法のパッドパターン２０，２１が抽出される。さらにＰ６工程によって、これらのパターンはレチクル描画装置駆動用データ１２に変換される。このレクチル描画装置駆動用データ１２を用いてレチクル描画を行ってレチクルを製作し、光露光を行う。
【００５１】
以上詳述したパターン作成手順を設計パターンデータ２０，２１，２２に作用させた結果、図５（ｄ）のようなパターンが得られる。Ｐ１工程においてパッドとゲート電極の接続位置がパッド側にΔＷ１だけ後退し、Ｐ２工程において抽出されたゲート電極パターン２３がＰ３工程においてさらにΔＷ２だけパッド側に伸びたことから、最終的に（ΔＷ１＋ΔＷ２）だけゲート電極パターンがパッド側に伸びることになる。従って、電子線で露光されるゲート電極パターン２４は、光露光により形成されるパッドパターン２０，２１上にそれぞれ（ΔＷ１＋ΔＷ２）だけ重複した結果が得られることになる。
【００５２】
このようにパターンデータ作成方法が構成されたことによって、電子線露光パターンが光露光パターン上に（ΔＷ１＋ΔＷ２）だけ重複する結果が得られる。（ΔＷ１＋ΔＷ２）が電子線露光と光露光の重ね合わせ位置ずれ量を上回るようにΔＷ１及びΔＷ２を設定するようにすれば、電子線露光パターンと光露光パターンの接続部分は必ず重複するため、重ね合わせずれによってパターンが途切れてしまうという現象を防止することができる。
【００５３】
また、電子線露光パターンは、Ｐ１工程においてパターン幅を２ΔＷ１だけ細められた後、Ｐ３工程において同じく２ΔＷ２だけ太められるので、ΔＷ１＝ΔＷ２となるように輪郭線移動量を設定すれば最終的な電子線露光パターンのパターン幅は、当初の設計パターン通りのパターン幅となっている。一方、光露光パターンについては、パターン幅を変更する処理は施さないため、設計パターン通りのパターン幅となっている。つまり、本実施形態のパターンデータ作成方法においては、最終的に得られるパターンの線幅が変化してしまうという副作用がない。
【００５４】
従って、電子線と光とを用いて同一感光材に露光してパターンを形成する、いわゆる同層ミックスアンドマッチ法において、電子線露光と光露光の接続部分でパターンが劣化することなく、微細なパターンを精度良く形成することが可能となる。
【００５５】
また、本実施形態においては、電子線露光と光露光の重ね合わせ位置誤差のみを考慮して各工程のパターン輪郭線移動量ΔＷ１，ΔＷ２を設定する例を示したが、この他にも描画装置のビームの寸法精度、レジストプロセスの変換差、エッチング変換差などを考慮してパターン輪郭線移動量ΔＷ１，ΔＷ２を設定すれば、これらのパターン寸法精度劣化要因を補正することができ、さらに高精度なパターン形成が可能となる。
【００５６】
（第２の実施形態）
図６は、本発明の第２の実施形態に係わるパターンデータ作成方法におけるデータ作成手順を示す図である。同図において、入力は設計パターンデータ１０であり、出力として電子線直接描画装置駆動用データ１１及びレチクル描画装置駆動用データ１２が作成される。前者は電子線直接描画工程に、後者はレチクル製造を経て光露光工程に用いられる。
【００５７】
電子線直接描画装置駆動用データ１１を作成する工程は、設計パターンの輪郭線をパターン内側方向に第１の量ΔＷ１だけ移動させてパターン幅を細める工程Ｐ１１と、電子線露光パターンと光露光パターンとを分離する工程Ｐ１２と、Ｐ１２工程で電子線露光パターンとして分離されたパターンの輪郭線をパターン外側方向に第２の量ΔＷ２だけ移動させてパターン幅を太める工程Ｐ１３と、電子線直接描画装置駆動用データ１１へ変換する処理工程Ｐ１４と、から構成されている。
【００５８】
また、光露光用レチクル描画装置駆動用データ１２を作成する工程は、Ｐ１１，Ｐ１２の工程に加え、Ｐ１２工程で光露光パターンとして分離されたパターンの輪郭線をパターン外側方向に第３の量ΔＷ３だけ移動させてパターン幅を太める工程Ｐ１５と、Ｐ１５工程の結果得られたパターンをレチクル描画装置駆動用データ１２へ変換する処理工程Ｐ１６と、から構成されている。なお、本実施形態で用いるリソグラフィシステムも、先に説明した図１と同様である。
【００５９】
次に、図７を用いて、本実施形態のパターンデータ作成方法の各工程における作用を説明する。図７は、実施形態１と同様にＭＯＳＦＥＴのゲート電極形成層のパターン３０，３１，３２に本発明によるパターンデータ作成方法を適用することで生じる各処理工程の作用を説明するためのパターン図である。
【００６０】
本実施形態においては、電子線露光と光露光の境界寸法をレジストパターンのパターン幅Ｌとして規定してあるものとし、境界寸法Ｌ以下の寸法のパターンを電子線で、境界寸法Ｌ以上の寸法のパターンを ｄｅｅｐ−ＵＶ光で露光してパターンを形成するものとする。図７（ａ）に示したパターン図においては、Ｌ以下のパターン幅であるゲート電極３２を電子線で、配線層との導通を取るためのパッド３０，３１を ｄｅｅｐ−ＵＶ光で露光して、パターンを形成するものとする。また、パターンを形成した感光材をマスクとして基板を加工するエッチング工程において、パターン寸法が２ΔＷｅだけ太ると仮定し、設計したパターンの寸法よりもレジストパターンを２ΔＷｅだけ細めて形成するものとする。また、電子線露光パターンと光露光パターンの重複部分の所望の大きさは２ΔＷであるとする。
【００６１】
まず、Ｐ１１工程により、設計パターン３０，３１，３２の輪郭線をパターン内側方向にΔＷ１だけ移動させてパターン幅を細める。この時、ΔＷ１＝ΔＷ＋ΔＷｅとする。その結果、図７（ｂ）に示すように、パターン輪郭線がΔＷ１だけ内側に移動することにより、パターン幅が２ΔＷ１だけ細まったパターン３３，３４，３５が得られる。その際、パッド３３，３４とゲート電極３５の接続位置がパッド側にΔＷ１だけ後退する。
【００６２】
次に、Ｐ１２工程により電子線露光パターンと光露光パターンと分離する。ここでは、分離の基準パターン幅を設け、この基準パターン幅を下回るパターン幅のパターンを電子線露光パターンとして抽出する方法を用いる。この時、前記のように電子線露光と光露光の境界寸法をレジストパターンのパターン幅Ｌとして規定してある場合には、（Ｌ−２ΔＷ１）を電子線露光パターンを抽出する基準パターン幅として用いる。その結果、図７（ｂ）のゲート電極パターン３５が電子線露光パターンとして、パッド３３，３４が光露光パターンとして分離される。
【００６３】
続いて、Ｐ１３工程により、分離した電子線露光パターン３５の輪郭線をパターン外側方向にΔＷ２だけ移動させてパターン幅を太める。この時、ΔＷ２＝ΔＷとする。その結果、図７（ｃ）に示したように、ゲート電極パターン３５のパターン幅は２ΔＷ２だけ太められ、電子線露光パターン３８となる。この時、ゲート電極パターン３８は、パッドパターン方向にΔＷ２だけ伸びる。
【００６４】
さらに、Ｐ１４工程において、電子線露光パターン３８は電子線直接描画装置駆動用データ１１へ変換される。これを用いて電子線露光を行う。
一方、Ｐ１２工程によって光露光パターンとして分離されたパターン３３，３４は、Ｐ１５工程において、その輪郭線をパターン外側方向にΔＷ３だけ移動させてパターン幅を太められる。この時、ΔＷ３＝ΔＷとする。その結果、図７（ｃ）に示したように、パッドパターン３３，３４のパターン幅は２ΔＷ３だけ太められ、光露光パターン３６，３７となる。さらにＰ１６工程によって、これらのパターン３６，３７はレチクル描画装置駆動用データ１２に変換される。このレチクル描画装置駆動用データ１２を用いてレチクル描画を行ってレチクルを製作し、光露光を行う。
【００６５】
以上詳述したパターン作成手順を設計パターンデータ３０，３１，３２に作用させた結果、図７（ｄ）のようなパターンが得られる。Ｐ１１の工程の結果、パッドとゲート電極の接続位置がパッド側にΔＷ１だけ後退し、さらにＰ１２工程において電子線露光パターンとして分離されたゲート電極パターンがＰ１３工程においてさらにΔＷ２だけパッド側に伸びたことから、最終的に（ΔＷ１＋ΔＷ２）だけゲート電極パターンがパッド側に伸びることになる。一方、光露光パターンは、Ｐ１１工程によりΔＷ１だけ細められ、Ｐ１５工程によりΔＷ３だけ太められる。従って、（−ΔＷ１＋ΔＷ３）だけパターン幅が変化したことになる。そのため、最終的に得られる電子線露光パターンと光露光パターンの重複量は、（ΔＷ１＋ΔＷ２）＋（−ΔＷ１＋ΔＷ３）＝ΔＷ２＋ΔＷ３＝２ΔＷとなり、所望の重複量が得られることが分かる。
【００６６】
このようにパターンデータ作成方法が構成されたことによって、電子線露光パターンが光露光パターン上に２ΔＷだけ重複する結果が得られる。２ΔＷが電子線露光と光露光の重ね合わせ位置ずれ量を上回るようにΔＷを設定するようにすれば、電子線露光パターンと光露光パターンの接続部分は必ず重複するため、重ね合わせずれによってパターンが途切れてしまうという現象を防止することができる。
【００６７】
また、電子線露光パターンは、Ｐ１１工程においてパターン幅を２ΔＷ１だけ細められた後、Ｐ１３工程において２ΔＷ２だけ太められるので、最終的な電子線露光パターンのパターン幅は、（−２ΔＷ１＋２ΔＷ２）＝−２ΔＷｅとなっている。また、光露光パターンについては、Ｐ１１工程においてパターン幅を２ΔＷ１だけ細められた後、Ｐ１５工程において２ΔＷ３だけ太められるので、最終的な光露光パターンのパターン幅もまた（−２ΔＷ１＋２ΔＷ３）＝−２ΔＷｅとなっている。いずれも−２ΔＷｅだけ細められており、本実施形態のパターンデータ作成方法を適用することにより、エッチング変換差を考慮した所望のレジスト寸法が得られることが分かる。
【００６８】
従って、電子線と光とを用いて同一感光材に露光してパターンを形成する、いわゆる同層ミックスアンドマッチ法において、レジストパターン形成だけでなくエッチングまで含めて、電子線露光と光露光の接続部分でパターンが劣化することなく、所望の寸法の微細なパターンを精度良く形成することが可能となる。
【００６９】
また、本実施形態においては、電子線露光と光露光の重ね合わせ位置誤差とエッチング変換差とを考慮して各工程のパターン輪郭線移動量ΔＷ１，ΔＷ２，ΔＷ３を設定する例を示したが、この他にも描画装置のビームの寸法精度、レチクル製作プロセスの変換差、レジストプロセスの変換差などを考慮してパターン輪郭線移動量ΔＷ１，ΔＷ２，ΔＷ３を設定すれば、これらのパターン寸法精度劣化要因を補正することができ、さらに高精度なパターン形成が可能となる。
【００７０】
（実施形態３）
図８は、本発明の第３の実施形態に係わるパターンデータ作成方法におけるデータ作成手順を示す図である。同図において、入力は設計パターンデータ１０であり、出力として電子線直接描画装置駆動用データ１１及びレチクル描画装置駆動用データ１２が作成される。前者は電子線直接描画工程に、後者はレチクル製造を経て光露光工程に用いられる。
【００７１】
本実施形態におけるデータを作成工程の構成は、第２の実施形態で説明した図６の構成とほぼ同様であるが、電子線露光パターンの輪郭線の短辺をΔＷ４だけ移動させる工程Ｐ２１が追加された構成となっている。
【００７２】
図９は、第２の実施形態で説明した図７と同様のパターンについて、本実施形態のパターン作成方法を適用した場合の作用を説明する図である。Ｐ１２工程において電子線露光パターンとして分離されたゲート電極パターン３５は、Ｐ１３工程においてパターン輪郭線を第２の量ΔＷ２だけパターン外側方向に移動させられてパターン幅を太められてパターン３８となっている。
【００７３】
次に、Ｐ２１工程において、電子線露光パターンの輪郭線の短辺をパターン外側方向にΔＷ４だけ移動させる。即ち、図９（ａ）に示すように、ゲート電極パターン３８は、光で露光されるパッドパターン方向にΔＷ４だけ伸びることになる。従って、光露光パターンとの重複量がΔＷ４だけ増加し、結果として光露光パターンと電子線露光パターンとの重複量は、Ｗ２＋Ｗ３＋Ｗ４となる。
【００７４】
前記した第２の実施形態で示したパターンデータ作成方法の場合、Ｐ１１工程の結果、パッドとゲート電極の接続位置がパッド側にΔＷ１だけ後退し、さらにＰ１２工程において電子線露光パターンとして分離されたゲート電極パターンがＰ１３工程においてさらにΔＷ２だけパッド側に伸びたことから、最終的に（ΔＷ１＋ΔＷ２）だけゲート電極パターンがパッド側に伸びることになる。一方、光露光パターンは、Ｐ１１工程によりΔＷ１だけ細められ、Ｐ１５工程によりΔＷ３だけ太められている。従って、（−ΔＷ１＋ΔＷ３）だけパターン幅が変化したことになる。そのため、最終的に得られる電子線露光パターンと光露光パターンの重複量は、（ΔＷ１＋ΔＷ２）＋（−ΔＷ１＋ΔＷ３）＝ΔＷ２＋ΔＷ３となる。
【００７５】
ここで注意しなければならないのは、パターン幅太め量２ΔＷ２及び２ΔＷ３は、パターン細め量２ΔＷ１を越えると、最終的に得られるパターン寸法が設計パターン寸法よりも太ってしまうという点である。また、パターン細め量２ΔＷ１が設計パターンの最小寸法Ｗｍｉｎ を超えると、細めた結果最小寸法パターンは消滅してしまう。従って、２ΔＷ１はＷｍｉｎ により制限される。まとめると、第２の実施形態のパターンデータ作成方法によって得られる電子線露光パターンと光露光パターンの重複量（ΔＷ２＋ΔＷ３）は、Ｗｍｉｎ を超えることはできない。即ち、所望のパターン重複量２ΔＷが設計パターンの最小寸法Ｗｍｉｎ よりも大きい場合には、期待する効果が得られないことになる。
【００７６】
これに対し本実施形態のパターンデータ作成方法では、任意の寸法ΔＷ４だけパターン重複量を増やすことができるため、所望のパターン重複量を必ず得ることができる。従って、電子線と光とを用いて同一感光材に露光してパターンを形成する、いわゆる同層ミックスアンドマッチ法において、レジストパターン形成だけでなくエッチングまで含めて、電子線露光と光露光の接続部分でパターンが劣化することなく、所望の寸法の微細なパターンを精度良く形成することが可能となる。
【００７７】
（第４の実施形態）
図１０は、本発明の第４の実施形態に係わるパターン作成方法を説明するための図で、記憶装置とロジック回路とを混載した半導体デバイスのゲート層パターンの作成に適用した例である。同図において、入力はロジック回路−記憶装置混載デバイスの設計パターンデータ１０であり、出力として電子線直接描画装置駆動用データ１１及びレチクル描画装置駆動用データ１２が作成される。前者は電子線直接描画工程に、後者はレチクル製造を経て光露光工程に用いられる。
【００７８】
本実施形態は、記憶装置領域とロジック回路領域を分離する工程（Ｐ３０）と、記憶装置領域のパターンを部分一括露光方式電子線露光用の描画データに変換する工程（Ｐ３１）と、ロジック回路領域のパターンを第１〜第３の実施形態で述べた方法により電子線露光パターンと光露光パターンに分離する工程と、記憶装置パターンとロジック回路領域の電子線露光パターンとを融合して電子線露光装置駆動用データに変換する工程（Ｐ３２）と、から構成されている。
【００７９】
次に、このように構成されたパターンデータ作成方法の作用を説明する。記憶装置とロジック回路とを混載した半導体デバイスのゲート層パターンは、Ｐ３０工程により記憶装置領域とロジック回路領域とに分離される。記憶装置領域のパターンは、Ｐ３１工程において部分一括露光方式電子線露光用の描画データに変換される。ロジック回路領域のパターンは、第１〜第３の実施形態で述べた方法により電子線露光パターンと光露光パターンとに分離される。光露光パターンは、光露光用レチクル作成のためにレチクル描画装置駆動用データに変換される。電子線露光パターンは、Ｐ３２工程において、Ｐ３１工程で作成された部分一括露光方式電子線露光用描画データと融合され、電子線露光装置駆動用描画データに変換される。
【００８０】
このように光露光と電子線露光が露光パターンを分担するように構成されたことによって、光では形成困難な０．１５μｍルールの微細パターンを含むデバイスパターンを高スループットで形成することができる。下記の（表２）は本パターン形成方法のスループットを試算した結果である。
【００８１】
【表２】
スループット試算に使った露光パターンは、０．１５μｍルールの６４ビットＲＩＳＣプロセッサのゲート層である。このパターンを８インチウェハ全面に８０チップ並べて露光したときのスループットを試算した。レジストの感度は１０μＣ／ｃｍ２ とした。試算に使った電子線描画装置は日立製のＨＬ−８００Ｄである。この装置の性能は、前記文献１〜３を参照した。なお、この試算ではステッパと電子線露光装置は１台づつの構成とした。
【００８３】
部分一括露光方式と可変矩形ビーム方式を組み合わせて電子線露光だけで露光した場合のスループットは０．７枚／ｈ、これに対してキャッシュメモリ部は部分一括露光方式、ロジック回路部はゲート電極パターンのみを電子線で露光し、それ以外のパターンを Ｄｅｅｐ−ＵＶステッパで露光した場合には、２．９枚／時となり、スループットは実に４倍以上になる。電子線露光装置を４台配置して、ステッパからのウェハを並列で処理できるようにすれば十分に量産ツールとして使えるスループットを確保できると判断される。
【００８４】
このように本実施形態によれば、電子線露光の持つ光を越える優れた解像力と光ステッパと同等のスループットを兼ね備えた光リソグラフィ以降の量産システムを提供することができる。
【００８５】
なお、本実施形態では、キャッシュメモリ領域を部分一括露光方式の電子線描画装置で露光を行ったが、光露光でもパターン解像が可能であれば、この領域を ｄｅｅｐ−ＵＶ光で露光するようにしてもよい。その場合、電子線露光パターン数が減少して描画スループットは更に向上するので、より高スループットな同層のミックスアンドマッチ式リソグラフィシステムを構築することが可能となる。
【００８６】
以上、本発明の実施形態について説明したが、本発明はこれに限定されることなく、その趣旨を逸脱しない範囲で種々の改良・変更が可能であることは勿論である。実施形態では、ゲート電極形成層を例に説明したが、半導体素子の製造過程におけるその他のパターン層においても本発明のパターンデータ作成方法を適用することができ、同様の効果が得られることは言うまでもない。さらに、本実施形態では、基準寸法を設けて電子線露光パターン或いは光露光パターンを抽出する方法を例として用いたが、その他の方法を用いてパターンを抽出する場合でも、同様の効果が得られることを付記しておく。
【００８７】
また、実施形態において記載した手法は、コンピュータに実行させることのできるプログラムとして、例えば磁気ディスク（フロッピーディスク，ハードディスク等）、光ディスク（ＣＤ−ＲＯＭ，ＤＶＤ等）、半導体メモリなどの記録媒体に書き込んで各種装置に適用したり、通信媒体により伝送して各種装置に適用することも可能である。本装置を実現するコンピュータは、記録媒体に記録されたプログラムを読み込み、このプログラムによって動作が制御されることにより、上述した処理を実行する。
【００８８】
【発明の効果】
以上詳述したように本発明によれば、デバイス設計パターンを所定の寸法だけ細めた後、電子線露光パターンを取り出しこの電子線露光パターンを所定の寸法だけ太めることにより、光露光パターンや電子線露光パターンを太らせることなく、光露光と電子線露光の合わせずれに起因する各々のパターンの接続部分でのパターン形成精度劣化を防止することができる。従って、電子線露光の持つ光を越える優れた解像力と、高精度なパターン形成精度とを有し、かつ光ステッパと同等のスループットを兼ね備えた光リソグラフィ以降の量産にも対応可能なリソグラフィシステムを実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の各実施形態に用いたリソグラフィシステムの基本概念を示す図。
【図２】従来のパターン形成方法で形成したレジストパターンの一例を示す図。
【図３】従来例における光露光と電子線露光との重ね合わせ誤差に起因するパターン形状劣化を説明するための図。
【図４】第１の実施形態に係わるパターンデータ作成方法におけるデータ作成手順を示す図。
【図５】第１の実施形態に係わるパターンデータ作成方法の各工程における作用を説明するための図。
【図６】第２の実施形態に係わるパターンデータ作成方法におけるデータ作成手順を示す図。
【図７】第２の実施形態に係わるパターンデータ作成方法の各工程における作用を説明するための図。
【図８】第３の実施形態に係わるパターンデータ作成方法におけるデータ作成手順を示す図。
【図９】第３の実施形態に係わるパターンデータ作成方法の各工程における作用を説明するための図。
【図１０】第４の実施形態に係わるパターンデータ作成方法の各工程における作用を説明するための図。
【符号の説明】
１… ｄｅｅｐ−ＵＶステッパ
２…電子線描画装置
３…レジスト塗布・現像装置
４…ウェハ搬送機構
１０…設計パターンデータ
１１…電子線直接描画装置駆動用データ
１２…レチクル描画装置駆動用データ
Claims (9)
- 光露光と電子線露光を用いて同一感光材に対するパターン転写を行うに際し、デバイス設計パターンから光露光と電子線露光のためのパターンデータを作成するパターンデータ作成方法において、
前記デバイス設計パターンの輪郭線を第１の量だけ内側に移動させる工程と、前記輪郭線を移動させたデバイス設計パターンから予め定められた光露光と電子線露光との境界寸法に基づいて電子線露光パターンを抽出する工程と、前記抽出した電子線露光パターンの輪郭線を外側に第２の量だけ移動させる工程と、前記輪郭線を移動させた電子線露光パターンを電子線描画装置のデータ形式に変換する工程と、前記デバイス設計パターンから光露光パターンを抽出する工程と、前記光露光パターンをマスク描画装置のデータ形式に変換する工程と、を含むことを特徴とするパターンデータ作成方法。 - 光露光と電子線露光を用いて同一感光材に対するパターン転写を行うに際し、デバイス設計パターンから光露光と電子線露光のためのパターンデータを作成するパターンデータ作成方法において、
前記デバイス設計パターンの輪郭線を第１の量だけ内側に移動させる工程と、前記輪郭線を移動させたデバイス設計パターンを予め定められた光露光と電子線露光との境界寸法に基づいて光露光パターンと電子線露光パターンに分離する工程と、前記電子線露光パターンの輪郭線を外側に第２の量だけ移動させる工程と、前記光露光パターンの輪郭線を外側に第３の量だけ移動させる工程と、前記輪郭線を移動させた光露光パターンをマスク描画装置のデータ形式に変換する工程と、前記輪郭線を移動させた電子線露光パターンを電子線描画装置のデータ形式に変換する工程と、を含むことを特徴とするパターンデータ作成方法。 - 第１の輪郭線移動量と第２の輪郭線移動量との絶対値が等しい、又は第１，第２，第３の輪郭線移動量の絶対値がそれぞれ等しいことを特徴とする請求項１又は２記載のパターンデータ作成方法。
- 第１の輪郭線移動量と第２の輪郭線移動量の絶対値が異なる、又は第１，第２，第３の輪郭線移動量の絶対値がそれぞれ異なることを特徴とする請求項１又は２記載のパターンデータ作成方法。
- 同一感光材に対する光露光と電子線露光の位置合わせ誤差、電子線描画装置の電子線の寸法精度、レジストプロセスの変換差、及びエッチングの変換差を考慮して、各輪郭線移動量を決めることを特徴とする請求項１又は２記載のパターンデータ作成方法。
- 前記境界寸法を第１の輪郭線移動量によって補正した値を基準寸法とし、この基準寸法に基づいて電子線露光パターンの抽出、又は光露光パターンと電子線露光パターンとの分離を行うことを特徴とする請求項１又は２記載のパターンデータ作成方法。
- 前記電子線露光パターンを電子線描画装置のデータ形式に変換する工程の前に、前記抽出又は分離された電子線露光パターンの短辺若しくは長辺の少なくとも一方について、これと垂直な方向に辺の位置を移動させる工程を含むことを特徴とする請求項１又は２記載のパターンデータ作成方法。
- 前記電子線露光パターンを電子線描画装置のデータ形式に変換する工程の前に、前記抽出又は分離された電子線露光パターンのうちで前記光露光パターンと接触している辺について、これと垂直な方向にその位置を移動させる工程を含むことを特徴とする請求項１又は２記載のパターンデータ作成方法。
- メモリ素子とロジック素子を混載した半導体装置を製造するために、光露光と電子線露光を用いて同一感光材に対するパターン転写を行うパターン形成方法において、
前記請求項１〜８のいずれかに記載のパターンデータ作成方法によって得られたパターンデータに基づいてロジック素子のパターンを形成し、部分一括露光方式電子線露光方法又は光露光方法によってメモリ素子のパターンを形成することを特徴とするパターン形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00650398A JP3588543B2 (ja) | 1998-01-16 | 1998-01-16 | パターンデータ作成方法 |
| US09/163,421 US6316163B1 (en) | 1997-10-01 | 1998-09-30 | Pattern forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00650398A JP3588543B2 (ja) | 1998-01-16 | 1998-01-16 | パターンデータ作成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204407A JPH11204407A (ja) | 1999-07-30 |
| JP3588543B2 true JP3588543B2 (ja) | 2004-11-10 |
Family
ID=11640250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00650398A Expired - Fee Related JP3588543B2 (ja) | 1997-10-01 | 1998-01-16 | パターンデータ作成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3588543B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3788194B2 (ja) * | 2000-05-24 | 2006-06-21 | 日本電気株式会社 | パターンデータ作成方法 |
| JP2004361507A (ja) * | 2003-06-02 | 2004-12-24 | Renesas Technology Corp | フォトマスクの製造方法およびフォトマスク描画システム |
| JP4529398B2 (ja) * | 2003-09-26 | 2010-08-25 | ソニー株式会社 | ダミーパターン情報生成装置、パターン情報生成装置、マスク作成方法、ダミーパターン情報生成方法、プログラム及び上記プログラムを記録したコンピュータ読み取り可能な記録媒体 |
-
1998
- 1998-01-16 JP JP00650398A patent/JP3588543B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11204407A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11748540B2 (en) | Method and structure for mandrel and spacer patterning | |
| US6316163B1 (en) | Pattern forming method | |
| US9747408B2 (en) | Generating final mask pattern by performing inverse beam technology process | |
| US6093931A (en) | Pattern-forming method and lithographic system | |
| JP4009459B2 (ja) | 半導体集積回路装置の製造方法及びマスクの作製方法 | |
| TWI295479B (en) | A novel wafer repair method using direct-writing | |
| JP3350416B2 (ja) | パターン形成方法 | |
| US10417376B2 (en) | Source beam optimization method for improving lithography printability | |
| US9513552B2 (en) | Multiple-patterning photolithographic mask and method | |
| US7005215B2 (en) | Mask repair using multiple exposures | |
| JP4115615B2 (ja) | マスクパターン設計方法 | |
| US7818711B2 (en) | System and method for making photomasks | |
| JP3588543B2 (ja) | パターンデータ作成方法 | |
| US7524591B2 (en) | Photomask and manufacturing method thereof, fabrication process of an electron device | |
| CN107342262B (zh) | 集成电路制造方法 | |
| US20210208505A1 (en) | Lithography Method With Reduced Impacts of Mask Defects | |
| JP2003248296A (ja) | 露光マスクおよびその製造方法、ならびに転写パターンの形成方法 | |
| JP2008294352A (ja) | 露光方法及び露光用フォトマスク | |
| JP2000021978A (ja) | フォトマスクおよびパターン形成方法 | |
| CN113504710B (zh) | 光刻工艺中的多次曝光的方法 | |
| JP3920515B2 (ja) | パターンデータ作成方法及びパターン形成方法 | |
| US20230335401A1 (en) | Ion implantation method for reducing roughness of patterned resist lines | |
| JP4216860B2 (ja) | パターン形成方法 | |
| CN117912938A (zh) | 一种双重图形化的方法、半导体器件及电子设备 | |
| US7910268B2 (en) | Method for fabricating fine pattern in photomask |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |