JP3584342B2 - 複数ｉｃの同期動作スタート／ストップ制御システム - Google Patents
複数ｉｃの同期動作スタート／ストップ制御システム Download PDFInfo
- Publication number
- JP3584342B2 JP3584342B2 JP09810695A JP9810695A JP3584342B2 JP 3584342 B2 JP3584342 B2 JP 3584342B2 JP 09810695 A JP09810695 A JP 09810695A JP 9810695 A JP9810695 A JP 9810695A JP 3584342 B2 JP3584342 B2 JP 3584342B2
- Authority
- JP
- Japan
- Prior art keywords
- stop
- synchronous
- control
- command
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Programmable Controllers (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は同期動作スタート／ストップ制御に関し、特に、複数の被制御ＩＣの高速同期同時動作を可能とする同期動作スタート／ストップ制御システムに関する。
【０００２】
【従来の技術】
複数個の装置を制御装置側からの制御信号により同期、同時動作させる同期動作スタート制御方式は、種々の分野において広く採用されている。例えば、ＮＣ加工機械においては、Ｘ軸、Ｙ軸、Ｚ軸、θ軸に関するワークや切削工具の移動を行なわせるため、各軸駆動用のステッピングモータを回転駆動させるためのパルス発生機能を有する複数個のＩＣを同時に、個別に動作させる必要がある。
【０００３】
複数個のＩＣを同時に動作させるには、従来、ＣＰＵからデータバスを介して送信された予め定めた特定パターンと被制御対象のＩＣを指定するアドレスとで構成されたスタートコマンドを受信したＩＣが、受信スタートコマンドを解釈し、解釈されたアドレスが自己ＩＣのアドレスと一致したときに、その動作を開始させている。図４と図５には、従来の同期動作スタート制御方式において、ｎ個のＩＣ２（１）〜２（ｎ）をＣＰＵ１で略同時同期状態で動作させるためのシステム構成図と、その動作タイミングチャートが示されている。
【０００４】
図４と図５において、複数個のＩＣ２（１）〜２（ｎ）は、データバスを介してＣＰＵ１に接続されており、ＣＰＵ１からは、動作対象となるＩＣを指定するアドレスとスタート指示特定パターンを含むＩＣ２（１）〜２（ｎ）に対するスタートコマンドＳ１、Ｓ２、…、Ｓｎが時系列的に順次送出される。スタートコマンドＳ１を受信、解釈したＩＣ２（１）は、自己指定アドレスであることを認識して動作を開始し、スタートコマンドＳ２を受信したＩＣ２（２）は、同様に、自己指定アドレスであることを認識して動作を開始し、以後、同様な動作が各ＩＣにおいて実行され、最後に、ＩＣ２（ｎ）がスタートコマンドＳｎを受信して動作が開始される。このことは、同期して動作をストップ制御させる同期動作ストップ制御においても同様である。
【０００５】
【発明が解決しようとする課題】
このように、従来の同期動作スタート／ストップ制御方式では、ＣＰＵ１から時系列的に送出されたスタート／ストップコマンドに同期して各ＩＣの動作が開始／停止される。
【０００６】
したがって、各ＩＣの動作開始にはズレが生じ、特にＣＰＵの動作速度が遅い場合にはズレが大きくなり、各ＩＣの同期、または同時動作が困難になるという問題がある。
【０００７】
そこで、本発明の目的は、複数個の被制御ＩＣの同期、同時動作を可能とする同期動作スタート／ストップ制御システムを提供することにある。
【０００８】
【課題を解決するための手段】
前述の課題を解決するために本発明による複数ＩＣの同期動作スタート／ストップ制御システムは、複数の被制御ＩＣがバスを介して固有のアドレス指定をもってＣＰＵに接続され、該ＣＰＵから前記バスを介して送出される制御コマンドにより前記複数の被制御ＩＣを同期動作スタート／ストップ制御するに、前記ＣＰＵは、前記制御コマンドとして、前記それぞれの被制御ＩＣの動作を規定するコマンドデータと、該コマンドデータを実行せしめる同期スタート／ストップコマンドとを送出するように構成され、前記各被制御ＩＣは、前記バスを各被制御ＩＣに備えられたレジスタに対して接続せしめ、それぞれのレジスタで前記制御コマンドを受信し、かつ、前記コマンドデータを一時記憶するよう構成されると共に、前記それぞれの被制御ＩＣに、同期スタート／ストップ端子を設けて、これら各同期スタート／ストップ端子を相互に接続せしめて構成され、該相互接続された同期スタート／ストップ端子は、少なくとも一つの同期スタート／ストップ端子が、前記ＣＰＵから送出された前記同期スタート／ストップコマンドを当該レジスタで受信することに応答してアクティブになり、他の各端子が、前記アクティブとなった信号を同時受信することで、前記複数の被制御ＩＣのすべての動作を同期した状態でスタート／ストップさせるように構成される。
【０００９】
ここで、前記被制御ＩＣは、前記ＣＰＵから送出される前記被制御ＩＣを個別に動作スタート／ストップさせるスタート／ストップコマンドの受信に応答して動作スタート／ストップさせる手段を更に有し、また、前記被制御ＩＣは、パルス発生態様を制御するパルス発生制御ＩＣとすることができる。
【００１０】
【作用】
本発明では、バスを介してＣＰＵ１に接続されている複数の被制御ＩＣ２（１）〜２（ｎ）のそれぞれにレジスタ２１〜２（ｎ）と、互いに接続された同期スタート／ストップ端子Ｄ（１）〜Ｄ（ｎ）とを設け、ＣＰＵ１からの被制御ＩＣ２（１）〜２（ｎ）それぞれの動作を規定するコマンドデータと同期スタート／ストップのうちコマンドデータをレジスタに一時記憶し、上記同期スタート／ストップ端子Ｄ（１）〜Ｄ（ｎ）の少なくとも一つの同期スタート／ストップ端子が、上記同期スタート／ストップコマンドをレジスタで受信したときにアクティブになり、このアクティブ信号を他の端子が受信することで複数の被制御ＩＣのすべての動作をスタート／ストップさせている。
【００１１】
【実施例】
次に、本発明の実施例について図面を参照しながら説明する。
図１は、本発明による同期動作スタート／ストップ制御方式の一実施例を示す同期動作スタート制御方式のシステム構成図である。
【００１２】
本実施例では、複数個のＩＣ２（１）〜２（ｎ）がデータバスを介してＣＰＵに接続されている。ＩＣ２（１）、２（２）、……、２（ｎ）には、それぞれが共通接続されている同期スタート端子Ｄ（１）、Ｄ（２）、…、Ｄ（ｎ）が設けられている。ＩＣ２（１）、２（２）、…、２（ｎ）には、また、データバスを介してＣＰＵ１に接続され、ＣＰＵ１から送出される各ＩＣ対応の動作を指定するコマンドデータを一時記憶するレジスタ２１、２２、…、２ｎが設けられている。
【００１３】
図１に示す実施例の動作タイミングチャートを示す図２を参照して、本実施例の動作を説明すると、ＣＰＵ１からは、上記コマンドデータを含み、レジスタに当該コマンドデータを一時記憶せしめるための保留コマンドがデータバスを介して各ＩＣに送出される。
【００１４】
先ず、ＩＣ１に対する保留コマンドＨ１を受信、解釈したＩＣ２（１）は受信したコマンドデータをレジスタ２１に一時記憶する。続いてＣＰＵ１から送信された保留コマンドＨ２に対応してＩＣ２（２）は受信コマンドデータをレジスタ２２に一時記憶し、以降同様に受信コマンドデータが対応ＩＣのレジスタに一時記憶され、最後に、ＩＣ２（ｎ）のレジスタ２ｎに対応する受信コマンドデータが一時記憶される。
【００１５】
こうして全てのコマンドデータが対応するＩＣのレジスタに記憶された後に、ＣＰＵ１から送出される同期スタートコマンドＤがＩＣ２（１）に受信される。
【００１６】
同期スタート端子をアクティブにする同期スタートコマンドを受信したＩＣ２（１）は、直ちにレジスタ２１に記憶されているコマンドに従った動作を開始する。一方、他のＩＣ２（２）、…、２（ｎ）の同期スタート端子Ｄ（２）、…、Ｄ（ｎ）はＤ（１）と共通接続されているから、ＩＣ２（２）、…、２（ｎ）も同期スタート端子アクティブ信号を同時受信することになり、結局、ＩＣ２（１）〜２（ｎ）の動作は同期した状態で同時に動作が開始されることになる。
【００１７】
図３は、上述の実施例で用いることができるＩＣの動作制御部の構成例を示す。本構成は各ＩＣの同期、同時動作だけでなく、従来のようなＩＣの個別の独立動作をも可能とする回路である。
【００１８】
データバスを介して受信した同期スタートコマンドによりワンショットタイマー２２がアクティブになると、ハイレベルパルスがスイッチング回路としてのＮＰＮトランジスタ２３のベースに供給される。ＮＰＮトランジスタ２３のエミッタは接地され、ベースにワンショットタイマー２２からハイレベルパルスが供給されると、ＮＰＮトランジスタ２３はＯＮ動作し、同期スタート端子２（１）Ｄがローレベルとなり、共通接続されている他のＩＣ２（２）、…、２（ｎ）の同期スタート端子Ｄ（２）、…、Ｄ（ｎ）にもローレベルデータが送出される。
【００１９】
このローレベルデータは、インバータ２４で反転され、ハイレベルデータとなってＯＲゲート２５の一入力端子に供給される。ＯＲゲート２５の他入力端子には、従来と同様な通常スタートコマンドが供給されており、ＯＲゲート２５の出力によってＩＣの動作がスタートする。したがって、各ＩＣの動作は、通常スタートコマンドまたは同期スタートコマンドの受信に応答して、スタートされることになり、各ＩＣの独立動作制御及び同期、同時動作制御が可能となる。
【００２０】
以上の実施例では、同期動作スタート制御方式であるが、本発明は全く同様にして同期動作ストップ制御方式とすることもできることは明らかである。
【００２１】
【発明の効果】
以上説明したように、本発明の複数ＩＣの同期動作スタート／ストップ制御システムによれば、ＣＰＵと複数の制御ＩＣとがバスを介して固有のアドレス指定をもって接続されたものでありながら、これら複数個の被制御ＩＣの同期、同時動作を可能とし得るばかりか、従来ＩＣのもつ個別の独立動作をも可能ならしめることができる。
【図面の簡単な説明】
【図１】本発明による同期動作スタート／ストップ制御方式の一実施例を示す同期動作スタート制御方式のシステム構成図である。
【図２】図１に示す実施例の動作タイミングチャート図である。
【図３】図１に示す実施例で用いられるＩＣの動作制御部の回路図である。
【図４】従来の同期動作スタート制御方式におけるシステム構成図である。
【図５】従来の同期動作スタート制御方式の動作タイミングチャートである。
【符号の説明】
１ ＣＰＵ
２（２）、…、２（ｎ） ＩＣ
２１、２２、…、２（ｎ） レジスタ
Ｄ（１）、Ｄ（２）、…、Ｄ（ｎ） 同期スタート端子
【産業上の利用分野】
本発明は同期動作スタート／ストップ制御に関し、特に、複数の被制御ＩＣの高速同期同時動作を可能とする同期動作スタート／ストップ制御システムに関する。
【０００２】
【従来の技術】
複数個の装置を制御装置側からの制御信号により同期、同時動作させる同期動作スタート制御方式は、種々の分野において広く採用されている。例えば、ＮＣ加工機械においては、Ｘ軸、Ｙ軸、Ｚ軸、θ軸に関するワークや切削工具の移動を行なわせるため、各軸駆動用のステッピングモータを回転駆動させるためのパルス発生機能を有する複数個のＩＣを同時に、個別に動作させる必要がある。
【０００３】
複数個のＩＣを同時に動作させるには、従来、ＣＰＵからデータバスを介して送信された予め定めた特定パターンと被制御対象のＩＣを指定するアドレスとで構成されたスタートコマンドを受信したＩＣが、受信スタートコマンドを解釈し、解釈されたアドレスが自己ＩＣのアドレスと一致したときに、その動作を開始させている。図４と図５には、従来の同期動作スタート制御方式において、ｎ個のＩＣ２（１）〜２（ｎ）をＣＰＵ１で略同時同期状態で動作させるためのシステム構成図と、その動作タイミングチャートが示されている。
【０００４】
図４と図５において、複数個のＩＣ２（１）〜２（ｎ）は、データバスを介してＣＰＵ１に接続されており、ＣＰＵ１からは、動作対象となるＩＣを指定するアドレスとスタート指示特定パターンを含むＩＣ２（１）〜２（ｎ）に対するスタートコマンドＳ１、Ｓ２、…、Ｓｎが時系列的に順次送出される。スタートコマンドＳ１を受信、解釈したＩＣ２（１）は、自己指定アドレスであることを認識して動作を開始し、スタートコマンドＳ２を受信したＩＣ２（２）は、同様に、自己指定アドレスであることを認識して動作を開始し、以後、同様な動作が各ＩＣにおいて実行され、最後に、ＩＣ２（ｎ）がスタートコマンドＳｎを受信して動作が開始される。このことは、同期して動作をストップ制御させる同期動作ストップ制御においても同様である。
【０００５】
【発明が解決しようとする課題】
このように、従来の同期動作スタート／ストップ制御方式では、ＣＰＵ１から時系列的に送出されたスタート／ストップコマンドに同期して各ＩＣの動作が開始／停止される。
【０００６】
したがって、各ＩＣの動作開始にはズレが生じ、特にＣＰＵの動作速度が遅い場合にはズレが大きくなり、各ＩＣの同期、または同時動作が困難になるという問題がある。
【０００７】
そこで、本発明の目的は、複数個の被制御ＩＣの同期、同時動作を可能とする同期動作スタート／ストップ制御システムを提供することにある。
【０００８】
【課題を解決するための手段】
前述の課題を解決するために本発明による複数ＩＣの同期動作スタート／ストップ制御システムは、複数の被制御ＩＣがバスを介して固有のアドレス指定をもってＣＰＵに接続され、該ＣＰＵから前記バスを介して送出される制御コマンドにより前記複数の被制御ＩＣを同期動作スタート／ストップ制御するに、前記ＣＰＵは、前記制御コマンドとして、前記それぞれの被制御ＩＣの動作を規定するコマンドデータと、該コマンドデータを実行せしめる同期スタート／ストップコマンドとを送出するように構成され、前記各被制御ＩＣは、前記バスを各被制御ＩＣに備えられたレジスタに対して接続せしめ、それぞれのレジスタで前記制御コマンドを受信し、かつ、前記コマンドデータを一時記憶するよう構成されると共に、前記それぞれの被制御ＩＣに、同期スタート／ストップ端子を設けて、これら各同期スタート／ストップ端子を相互に接続せしめて構成され、該相互接続された同期スタート／ストップ端子は、少なくとも一つの同期スタート／ストップ端子が、前記ＣＰＵから送出された前記同期スタート／ストップコマンドを当該レジスタで受信することに応答してアクティブになり、他の各端子が、前記アクティブとなった信号を同時受信することで、前記複数の被制御ＩＣのすべての動作を同期した状態でスタート／ストップさせるように構成される。
【０００９】
ここで、前記被制御ＩＣは、前記ＣＰＵから送出される前記被制御ＩＣを個別に動作スタート／ストップさせるスタート／ストップコマンドの受信に応答して動作スタート／ストップさせる手段を更に有し、また、前記被制御ＩＣは、パルス発生態様を制御するパルス発生制御ＩＣとすることができる。
【００１０】
【作用】
本発明では、バスを介してＣＰＵ１に接続されている複数の被制御ＩＣ２（１）〜２（ｎ）のそれぞれにレジスタ２１〜２（ｎ）と、互いに接続された同期スタート／ストップ端子Ｄ（１）〜Ｄ（ｎ）とを設け、ＣＰＵ１からの被制御ＩＣ２（１）〜２（ｎ）それぞれの動作を規定するコマンドデータと同期スタート／ストップのうちコマンドデータをレジスタに一時記憶し、上記同期スタート／ストップ端子Ｄ（１）〜Ｄ（ｎ）の少なくとも一つの同期スタート／ストップ端子が、上記同期スタート／ストップコマンドをレジスタで受信したときにアクティブになり、このアクティブ信号を他の端子が受信することで複数の被制御ＩＣのすべての動作をスタート／ストップさせている。
【００１１】
【実施例】
次に、本発明の実施例について図面を参照しながら説明する。
図１は、本発明による同期動作スタート／ストップ制御方式の一実施例を示す同期動作スタート制御方式のシステム構成図である。
【００１２】
本実施例では、複数個のＩＣ２（１）〜２（ｎ）がデータバスを介してＣＰＵに接続されている。ＩＣ２（１）、２（２）、……、２（ｎ）には、それぞれが共通接続されている同期スタート端子Ｄ（１）、Ｄ（２）、…、Ｄ（ｎ）が設けられている。ＩＣ２（１）、２（２）、…、２（ｎ）には、また、データバスを介してＣＰＵ１に接続され、ＣＰＵ１から送出される各ＩＣ対応の動作を指定するコマンドデータを一時記憶するレジスタ２１、２２、…、２ｎが設けられている。
【００１３】
図１に示す実施例の動作タイミングチャートを示す図２を参照して、本実施例の動作を説明すると、ＣＰＵ１からは、上記コマンドデータを含み、レジスタに当該コマンドデータを一時記憶せしめるための保留コマンドがデータバスを介して各ＩＣに送出される。
【００１４】
先ず、ＩＣ１に対する保留コマンドＨ１を受信、解釈したＩＣ２（１）は受信したコマンドデータをレジスタ２１に一時記憶する。続いてＣＰＵ１から送信された保留コマンドＨ２に対応してＩＣ２（２）は受信コマンドデータをレジスタ２２に一時記憶し、以降同様に受信コマンドデータが対応ＩＣのレジスタに一時記憶され、最後に、ＩＣ２（ｎ）のレジスタ２ｎに対応する受信コマンドデータが一時記憶される。
【００１５】
こうして全てのコマンドデータが対応するＩＣのレジスタに記憶された後に、ＣＰＵ１から送出される同期スタートコマンドＤがＩＣ２（１）に受信される。
【００１６】
同期スタート端子をアクティブにする同期スタートコマンドを受信したＩＣ２（１）は、直ちにレジスタ２１に記憶されているコマンドに従った動作を開始する。一方、他のＩＣ２（２）、…、２（ｎ）の同期スタート端子Ｄ（２）、…、Ｄ（ｎ）はＤ（１）と共通接続されているから、ＩＣ２（２）、…、２（ｎ）も同期スタート端子アクティブ信号を同時受信することになり、結局、ＩＣ２（１）〜２（ｎ）の動作は同期した状態で同時に動作が開始されることになる。
【００１７】
図３は、上述の実施例で用いることができるＩＣの動作制御部の構成例を示す。本構成は各ＩＣの同期、同時動作だけでなく、従来のようなＩＣの個別の独立動作をも可能とする回路である。
【００１８】
データバスを介して受信した同期スタートコマンドによりワンショットタイマー２２がアクティブになると、ハイレベルパルスがスイッチング回路としてのＮＰＮトランジスタ２３のベースに供給される。ＮＰＮトランジスタ２３のエミッタは接地され、ベースにワンショットタイマー２２からハイレベルパルスが供給されると、ＮＰＮトランジスタ２３はＯＮ動作し、同期スタート端子２（１）Ｄがローレベルとなり、共通接続されている他のＩＣ２（２）、…、２（ｎ）の同期スタート端子Ｄ（２）、…、Ｄ（ｎ）にもローレベルデータが送出される。
【００１９】
このローレベルデータは、インバータ２４で反転され、ハイレベルデータとなってＯＲゲート２５の一入力端子に供給される。ＯＲゲート２５の他入力端子には、従来と同様な通常スタートコマンドが供給されており、ＯＲゲート２５の出力によってＩＣの動作がスタートする。したがって、各ＩＣの動作は、通常スタートコマンドまたは同期スタートコマンドの受信に応答して、スタートされることになり、各ＩＣの独立動作制御及び同期、同時動作制御が可能となる。
【００２０】
以上の実施例では、同期動作スタート制御方式であるが、本発明は全く同様にして同期動作ストップ制御方式とすることもできることは明らかである。
【００２１】
【発明の効果】
以上説明したように、本発明の複数ＩＣの同期動作スタート／ストップ制御システムによれば、ＣＰＵと複数の制御ＩＣとがバスを介して固有のアドレス指定をもって接続されたものでありながら、これら複数個の被制御ＩＣの同期、同時動作を可能とし得るばかりか、従来ＩＣのもつ個別の独立動作をも可能ならしめることができる。
【図面の簡単な説明】
【図１】本発明による同期動作スタート／ストップ制御方式の一実施例を示す同期動作スタート制御方式のシステム構成図である。
【図２】図１に示す実施例の動作タイミングチャート図である。
【図３】図１に示す実施例で用いられるＩＣの動作制御部の回路図である。
【図４】従来の同期動作スタート制御方式におけるシステム構成図である。
【図５】従来の同期動作スタート制御方式の動作タイミングチャートである。
【符号の説明】
１ ＣＰＵ
２（２）、…、２（ｎ） ＩＣ
２１、２２、…、２（ｎ） レジスタ
Ｄ（１）、Ｄ（２）、…、Ｄ（ｎ） 同期スタート端子
Claims (3)
- 複数の被制御ＩＣがバスを介して固有のアドレス指定をもってＣＰＵに接続され、該ＣＰＵから前記バスを介して送出される制御コマンドにより前記複数の被制御ＩＣを同期動作スタート／ストップ制御するに、
前記ＣＰＵは、前記制御コマンドとして、前記それぞれの被制御ＩＣの動作を規定するコマンドデータと、該コマンドデータを実行せしめる同期スタート／ストップコマンドとを送出するように構成され、
前記各被制御ＩＣは、前記バスを各被制御ＩＣに備えられたレジスタに対して接続せしめ、それぞれのレジスタで前記制御コマンドを受信し、かつ、前記コマンドデータを一時記憶するよう構成されると共に、前記それぞれの被制御ＩＣに、同期スタート／ストップ端子を設けて、これら各同期スタート／ストップ端子を相互に接続せしめて構成され、
該相互接続された同期スタート／ストップ端子は、少なくとも一つの同期スタート／ストップ端子が、前記ＣＰＵから送出された前記同期スタート／ストップコマンドを当該レジスタで受信することに応答してアクティブになり、他の各端子が、前記アクティブとなった信号を同時受信することで、前記複数の被制御ＩＣのすべての動作を同期した状態でスタート／ストップさせるように構成されることを特徴とする複数ＩＣの同期動作スタート／ストップ制御システム。 - 前記被制御ＩＣは、前記ＣＰＵから送出される前記被制御ＩＣを個別に動作スタート／ストップさせるスタート／ストップコマンドの受信に応答して動作スタート／ストップさせる手段を更に有する請求項１に記載の複数ＩＣの同期動作スタート／ストップ制御システム。
- 前記被制御ＩＣはパルス発生態様を制御するパルス発生制御回路である請求項１に記載の複数ＩＣの同期動作スタート／ストップ制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09810695A JP3584342B2 (ja) | 1995-03-30 | 1995-03-30 | 複数ｉｃの同期動作スタート／ストップ制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09810695A JP3584342B2 (ja) | 1995-03-30 | 1995-03-30 | 複数ｉｃの同期動作スタート／ストップ制御システム |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003321503A Division JP3849100B2 (ja) | 2003-09-12 | 2003-09-12 | 同期動作制御ｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08272410A JPH08272410A (ja) | 1996-10-18 |
| JP3584342B2 true JP3584342B2 (ja) | 2004-11-04 |
Family
ID=14211084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09810695A Expired - Fee Related JP3584342B2 (ja) | 1995-03-30 | 1995-03-30 | 複数ｉｃの同期動作スタート／ストップ制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3584342B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434149B1 (ko) * | 2002-03-14 | 2004-06-04 | 엘지산전 주식회사 | 위치 결정 모듈의 동시 기동 장치 |
-
1995
- 1995-03-30 JP JP09810695A patent/JP3584342B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08272410A (ja) | 1996-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0135879A2 (en) | Interface circuit and method for connecting a memory controller with a synchronous or an asynchronous bus system | |
| JPH1117712A (ja) | 通信制御装置 | |
| JPH04290102A (ja) | サーボ機構への情報伝送装置 | |
| JP3584342B2 (ja) | 複数ｉｃの同期動作スタート／ストップ制御システム | |
| JP3849100B2 (ja) | 同期動作制御ｉｃ | |
| EP0077835A1 (en) | Data exchanging method and device | |
| JP3346847B2 (ja) | 子局同時起動方法 | |
| JP2004180417A (ja) | 複数モータ同時制御方法、複数モータ制御システム、複数モータ制御用パルス発生回路及び複数モータ制御用パルス発生ｉｃ | |
| JPH0619660B2 (ja) | 分散形数値制御装置 | |
| JPH07191727A (ja) | 分散制御システムの同期方式 | |
| KR100221491B1 (ko) | 다수의 로보트 제어방법 | |
| US6516233B1 (en) | Pulse plating rectifiers and methods, systems and computer program products for controlling pulse plating rectifiers in master/slave mode | |
| KR200141189Y1 (ko) | 피엘씨 위치결정유니트의 다축운전장치 | |
| WO1989005483A1 (en) | Cnc control system | |
| JPS61175809A (ja) | クロツク制御装置 | |
| JPS63282502A (ja) | 制御装置 | |
| JPH08137792A (ja) | 複数のクロック信号を用いて回路を同期させる装置と方法 | |
| JPH0447841B2 (ja) | ||
| JPH11259105A (ja) | 外部同期可能なプログラマブルコントローラ装置 | |
| KR100395216B1 (ko) | 버스 시스템의 시스템 동기 장치 및 그 방법 | |
| JP2000316295A (ja) | シリアル通信システム及び画像形成装置 | |
| JPS63311553A (ja) | 同期制御方式のマイクロプロセツサ周辺回路 | |
| JP2663727B2 (ja) | 複数機器制御システム | |
| JPH0224703A (ja) | 数値制御装置 | |
| JPH11338516A (ja) | 位置制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040720 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |