JP3580052B2 - Method for manufacturing silicon carbide semiconductor device - Google Patents

Method for manufacturing silicon carbide semiconductor device Download PDF

Info

Publication number
JP3580052B2
JP3580052B2 JP27512996A JP27512996A JP3580052B2 JP 3580052 B2 JP3580052 B2 JP 3580052B2 JP 27512996 A JP27512996 A JP 27512996A JP 27512996 A JP27512996 A JP 27512996A JP 3580052 B2 JP3580052 B2 JP 3580052B2
Authority
JP
Japan
Prior art keywords
silicon carbide
film
semiconductor device
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP27512996A
Other languages
Japanese (ja)
Other versions
JPH10125611A (en
Inventor
孝昌 鈴木
光浩 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP27512996A priority Critical patent/JP3580052B2/en
Priority to US08/951,646 priority patent/US5952679A/en
Publication of JPH10125611A publication Critical patent/JPH10125611A/en
Application granted granted Critical
Publication of JP3580052B2 publication Critical patent/JP3580052B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、炭化珪素（以下、ＳｉＣという）半導体装置をトレンチゲート型ＳｉＣパワーＭＯＳＦＥＴに用いたものが、特開平７−３２６７５５号公報、あるいは特開平８−７０１２４号公報に開示されている。このトレンチゲート型ＳｉＣパワーＭＯＳＦＥＴは、低オン抵抗、高耐圧等の優れた特性を有するものである。図２に、その断面構成を示す。
【０００３】
表面の面方位が（０００１−）カーボン面である六方晶系の低抵抗層としてのｎ＋ 型単結晶ＳｉＣの半導体基板１上に、高抵抗層としてのｎ− 型エピタキシャル層２と半導体層としてのｐ型エピタキシャル層３が順次積層されている。
ｐ型エピタキシャル層３内には、ｎ＋ ソース領域５が形成され、このｎ＋ ソース領域５とｐ型エピタキシャル層３を貫通しｎ− 型エピタキシャル層２に達するトレンチ６が形成されている。トレンチ６内には、ゲート熱酸化膜７が形成され、その上にゲート電極層８（８ａ、８ｂ）が形成されている。さらに、層間絶縁膜９、ｎ＋ ソース領域５の表面、およびｐ型エピタキシャル層３の表面には、ソース電極層１０が形成され、半導体基板１の裏面には、ドレイン電極層１１が形成されている。
【０００４】
上記構成において、トレンチ６の側面６ａでのｐ型エピタキシャル層３の表面がチャネルとなっており、ゲート電極８に正電圧が印加されてチャネルが形成されると、ソース・ドレイン間に電流が流れる。
上記したトレンチゲート型ＳｉＣパワーＭＯＳＦＥＴの製造工程の概要を、図３〜図７を用いて説明する。
【０００５】
まず、図３に示すように、表面の面方位が（０００１−）カーボン面であるｎ＋ 型単結晶ＳｉＣの半導体基板１を用意する。そして、その半導体基板１の表面に、ＣＶＤ法を用いてｎ− 型エピタキシャル層２とｐ型エピタキシャル層３を順次積層して、ＳｉＣ基板（ウェハ）１００を構成する。
続いて、図４に示すように、ｐ型エピタキシャル層３に対しマスク材１２を用いてイオン注入法によりｎ＋ ソース領域５を形成する。次に、マスク材１２を除去した後、図５に示すように、マスク材１３を用いて反応性イオンエッチング（ＲＩＥ）法により、ｎ＋ ソース領域５とｐ型エピタキシャル層３を貫通しｎ− 型エピタキシャル層２に達するトレンチ６を形成する。
【０００６】
次に、図６に示すように、熱酸化法によりゲート熱酸化膜７を形成する。そして、図７に示すように、トレンチ６内を、第１及び第２ポリシリコン層８ａ、８ｂにより順次埋め戻す。
この後、ＣＶＤ法により層間絶縁層９を形成し、ソースコンタクト予定位置のｎ＋ ソース領域５とｐ型エピタキシャル層３の表面上にあるゲート熱酸化膜７と層間絶縁層９を除去する。そして、ｎ＋ ソース領域５とｐ型エピタキシャル層３及び層間絶縁層９上にソース電極層１０を形成するとともに、半導体基板１の裏面にドレイン電極層１１を形成して、図２に示すトレンチゲート型ＳｉＣパワーＭＯＳＦＥＴを完成させる。
【０００７】
【発明が解決しようとする課題】
上記したトレンチゲート型ＳｉＣパワーＭＯＳＦＥＴにおいて、ｎ＋ ソース領域５は、ソース電極層１０とオーミックコンタクトされる領域であるため、できるだけ低抵抗のものが好ましく、このためにはキャリア濃度を高くする必要がある。
【０００８】
本発明者らの検討によれば、上記したｎ＋ ソース領域５は、ドーパントとしてＮ＋ をＳｉＣ基板１００にイオン注入した後、ＳｉＣ基板１００の温度、すなわち基板温度を１３００℃にして真空中あるいはＡｒ雰囲気で活性化アニールすることによって形成することができる。基板温度を１３００℃にしているのは、それより高い温度にすると、イオン注入した不純物であるＮや母材であるＳｉ、Ｃがアウトディフュージョンして、良好なオーミックコンタクトが形成できなくなるためである。
【０００９】
しかしながら、基板温度を１３００℃に抑えていたのでは、活性化アニール時の活性化率を高めることができず、ｎ＋ ソース領域５を低抵抗化するための十分なキャリア濃度を得ることができない。
そこで、イオン注入した不純物であるＮや母材であるＳｉ、Ｃがアウトディフュージョンしないようにキャップ膜を形成し、基板温度を１３００℃より高くして活性化アニール時の活性化率を高め、キャリア濃度を高くすることが考えられる。例えば、Ｓｉ基板において活性化アニール時に用いられているＳｉＮやＳｉＯ２ のキャップ膜を形成することが考えられる。
【００１０】
しかしながら、このようなキャップ膜では、１２００℃〜１３００℃以上の高温にした場合、キャップ膜が変質する（ばりばりになって壊れる状態になる）ため、ＳｉＣ基板に対してはキャップ膜として用いることができない。
本発明は上記問題に鑑みたもので、ＳｉＣ基板にイオン注入を行った後の活性化アニールにおいて、アウトディフュージョンを防止するキャップ膜を形成して、十分なキャリア濃度を得ることができるようにすることを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、ＳｉＣ基板にドーパントをイオン注入した後、ＳｉＣ基板を１３００℃より高い温度にした状態でＳｉＨ 4 、Ｃ 3 Ｈ 8 を流しながらＳｉＣ基板の表面にエピタキシャル膜を形成しつつ活性化アニールを行うことを特徴としている。
【００１２】
エピタキシャル膜をキャップ膜とした活性化アニールを行うことにより、基板温度を１３００℃より高くしてもキャップ膜が変質することがないため、活性化アニールによって十分なキャリア濃度を得ることができる。また、この発明によれば、エピタキシャル膜の形成と同時に活性化アニールを行うことができる。
【００１４】
また、半導体領域が電極層とオーミックコンタクトされる領域である場合には、請求項２に記載のように、活性化アニールを行った後、エピタキシャル膜を酸化によって除去する。この場合、請求項３に記載の発明のように、エピタキシャル膜を２０００Å以上３０００Å以下の膜厚で形成すれば、アウトディフュージョンを防止するキャップ膜として十分機能させるとともに、活性化アニール後のエピタキシャル膜を容易に除去することができる。
【００１５】
請求項４に記載の発明においては、ＳｉＣ基板にドーパントをイオン注入した後、ＳｉＣ基板の表面にＳｉＣ基板と同一材料の膜を形成し、この膜をキャップ膜として活性化アニールを行うことを特徴としている。ＳｉＣ基板と同一材料の膜であれば活性化アニール時に変質することがないため、活性化アニールによって十分なキャリア濃度を得ることができる。
【００１６】
【発明の実施の形態】
本発明をトレンチゲート型ＳｉＣパワーＭＯＳＦＥＴの製造方法に適用した実施形態について説明する。
まず、図３に示すＳｉＣ基板１００を用意する。
そして、図１（ａ）に示すように、酸化膜を堆積し、パターニングしてマスク材１２を形成する。この後、基板温度を７００℃以上にしドーパントとしてＮ＋ をイオン注入する。
【００１７】
次に、図１（ｂ）に示すように、ＬＰ−ＣＶＤ装置内にＳｉＣ基板１００を配置し、基板温度を１５００℃まで昇温させて、ＳｉＨ４ 、Ｃ３ Ｈ８ 、キャリアガス（Ｈ２ ガス）を流し、基板表面にエピタキシャル膜２０を成長させる。このエピタキシャル膜２０が、イオン注入した不純物であるＮや母材であるＳｉ、Ｃのアウトディフュージョンを防止するキャップ膜として機能する。そして、エピタキシャル膜２０を約１０秒間堆積させ、その間、基板温度を１５００℃に保持して、イオン注入した不純物であるＮを活性化させる。図１（ａ）中の×印は不純物であるＮが活性化する前の状態、図１（ｂ）中の丸印は不純物であるＮが活性化した状態を示す。そして、基板温度を下げて、ＳｉＣ基板１００をＬＰ−ＣＶＤ装置から取り出す。
【００１８】
この後、図１（ｃ）に示すように、エピタキシャル膜２０をドライエッチングあるいは酸化によって除去し、図４に示す状態を得る。
この後は、図５以後の工程を実施し、図２に示すトレンチゲート型ＳｉＣパワーＭＯＳＦＥＴを完成させる。
なお、エピタキシャル膜２０の膜厚としては、２０００Å〜３０００Åが好ましい。これは、膜厚が薄すぎるとアウトディフュージョンを十分防止できず、逆に厚すぎるとエピタキシャル膜２０の除去が困難になるからである。
【００１９】
また、図１（ｂ）の工程で、基板温度を１５００℃にするものを示したが、基板温度としては１３００℃より高く１６００℃以下が望ましい。
さらに、上記実施形態では、エピタキシャル膜２０の形成と活性化アニールを同時に行うものを示したが、低温でエピタキシャル膜２０を形成し、その後、基板温度を１５００℃に高め、エピタキシャル膜２０をキャップ膜として活性化アニールを行うようにしてもよい。
【００２０】
また、イオン注入法により形成される半導体領域は、ソース領域５に限らず、他の半導体領域であってもよい。例えば、上記したＭＯＳＦＥＴのセル領域の外周に形成されるガードリングであってもよい。
また、本発明は上記したトレンチゲート型ＳｉＣパワーＭＯＳＦＥＴの製造方法に限らず、ＳｉＣ基板にイオン注入して半導体領域を形成するものであれば、他のＳｉＣ半導体装置の製造方法にも適用することができる。
【００２１】
なお、本明細書において、六方晶系の単結晶ＳｉＣの面方位を表す場合、本来ならば所要の数字の上にバーを付した表現をとるべきであるが、表現手段に制約があるため、所要の数字の上にバーを付す表現の代わりに、所要数字の後ろに「−」を付して表現している。
【図面の簡単な説明】
【図１】本発明をトレンチゲート型ＳｉＣパワーＭＯＳＦＥＴの製造方法に適用した実施形態において、ＳｉＣ基板１００の表面にｎ＋ ソース領域５を形成する工程を説明するための断面図である。
【図２】ＳｉＣパワーＭＯＳＦＥＴの断面図である。
【図３】ＳｉＣ基板１００を形成する工程を説明するための断面図である。
【図４】ＳｉＣ基板１００の表面にｎ＋ ソース領域５を形成する工程を説明するための断面図である。
【図５】図４に続く製造工程で、トレンチ６を形成する工程を説明するための断面図である。
【図６】図５に続く製造工程で、ゲート熱酸化膜７を形成する工程を説明するための断面図である。
【図７】図６に続く製造工程で、ゲート電極層８（８ａ、８ｂ）を形成する工程を説明するための断面図である。
【符号の説明】
１…ｎ＋ 型単結晶半導体基板、２…ｎ− 型エピタキシャル層、
３…ｐ型エピタキシャル層、５…ｎ＋ ソース領域、６…トレンチ、
７…ゲート熱酸化膜、８…ゲート電極層、９…層間絶縁層、
１０…ソース電極層、１１…ドレイン電極層、２０…エピタキシャル膜、
１００…ＳｉＣ基板。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a silicon carbide semiconductor device.
[0002]
[Prior art]
Conventionally, a device using a silicon carbide (hereinafter referred to as SiC) semiconductor device as a trench gate type SiC power MOSFET is disclosed in Japanese Patent Application Laid-Open No. 7-326755 or Japanese Patent Application Laid-Open No. 8-70124. This trench gate type SiC power MOSFET has excellent characteristics such as low on-resistance and high withstand voltage. FIG. 2 shows a cross-sectional configuration thereof.
[0003]
The plane orientation of the surface (0001-) on a semiconductor substrate 1 of n + type single crystal SiC as a low-resistance layer of hexagonal a carbon face, n as a high-resistance layer - as the type epitaxial layer 2 and the semiconductor layer P-type epitaxial layers 3 are sequentially stacked.
An n + source region 5 is formed in the p-type epitaxial layer 3, and a trench 6 that penetrates the n + source region 5 and the p-type epitaxial layer 3 and reaches the n − -type epitaxial layer 2 is formed. A gate thermal oxide film 7 is formed in the trench 6, and a gate electrode layer 8 (8a, 8b) is formed thereon. Further, source electrode layer 10 is formed on interlayer insulating film 9, the surface of n + source region 5, and the surface of p-type epitaxial layer 3, and drain electrode layer 11 is formed on the back surface of semiconductor substrate 1. I have.
[0004]
In the above configuration, the surface of the p-type epitaxial layer 3 on the side surface 6a of the trench 6 serves as a channel, and when a positive voltage is applied to the gate electrode 8 to form a channel, a current flows between the source and the drain. .
The outline of the manufacturing process of the above-described trench gate type SiC power MOSFET will be described with reference to FIGS.
[0005]
First, as shown in FIG. 3, a semiconductor substrate 1 of n + -type single crystal SiC whose surface orientation is a (0001-) carbon plane is prepared. Then, an n − -type epitaxial layer 2 and a p-type epitaxial layer 3 are sequentially stacked on the surface of the semiconductor substrate 1 by using the CVD method, thereby forming a SiC substrate (wafer) 100.
Subsequently, as shown in FIG. 4, an n + source region 5 is formed in the p-type epitaxial layer 3 by ion implantation using a mask material 12. Next, after the mask material 12 is removed, as shown in FIG. 5, the mask material 13 is used to penetrate the n + source region 5 and the p-type epitaxial layer 3 by the reactive ion etching (RIE) method so that n − A trench 6 reaching the epitaxial layer 2 is formed.
[0006]
Next, as shown in FIG. 6, a gate thermal oxide film 7 is formed by a thermal oxidation method. Then, as shown in FIG. 7, the inside of the trench 6 is sequentially backfilled with the first and second polysilicon layers 8a and 8b.
Thereafter, an interlayer insulating layer 9 is formed by the CVD method, and the n + source region 5 at the position where the source contact is to be expected, the gate thermal oxide film 7 on the surface of the p-type epitaxial layer 3 and the interlayer insulating layer 9 are removed. Then, a source electrode layer 10 is formed on the n + source region 5, the p-type epitaxial layer 3 and the interlayer insulating layer 9, and a drain electrode layer 11 is formed on the back surface of the semiconductor substrate 1. Type SiC power MOSFET is completed.
[0007]
[Problems to be solved by the invention]
In the above-described trench gate type SiC power MOSFET, since the n + source region 5 is a region that is in ohmic contact with the source electrode layer 10, it is preferable that the resistance be as low as possible. For this purpose, it is necessary to increase the carrier concentration. is there.
[0008]
According to the study of the present inventors, the above-mentioned n + source region 5 is formed by ion-implanting N + into the SiC substrate 100 as a dopant, and then setting the temperature of the SiC substrate 100, that is, the substrate temperature to 1300 ° C., in vacuum or It can be formed by activation annealing in an Ar atmosphere. The reason why the substrate temperature is set to 1300 ° C. is that if the temperature is higher than that, N which is an ion-implanted impurity and Si and C which are base materials are out-diffused and a good ohmic contact cannot be formed. .
[0009]
However, if the substrate temperature is suppressed to 1300 ° C., the activation rate during activation annealing cannot be increased, and a sufficient carrier concentration for lowering the resistance of the n + source region 5 cannot be obtained. .
Therefore, a cap film is formed so that the ion-implanted impurities N and the base materials Si and C do not become out-diffused, the substrate temperature is raised to more than 1300 ° C., and the activation rate at the time of activation annealing is increased. It is conceivable to increase the concentration. For example, it is conceivable to form the SiN or SiO 2 cap film used at the time of activation annealing in Si substrate.
[0010]
However, with such a cap film, when the temperature is increased to 1200 ° C. to 1300 ° C. or higher, the cap film is deteriorated (it becomes burred and broken). Can not.
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problem, and forms a cap film for preventing out-diffusion in activation annealing after ion implantation into a SiC substrate so that a sufficient carrier concentration can be obtained. The purpose is to:
[0011]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, after the dopant is ion-implanted into the SiC substrate, the SiH 4 substrate is heated to a temperature higher than 1300 ° C. , C 3 Activation annealing is performed while forming an epitaxial film on the surface of the SiC substrate while flowing H 8 .
[0012]
By performing the activation annealing using the epitaxial film as the cap film, the cap film does not deteriorate even when the substrate temperature is higher than 1300 ° C., so that a sufficient carrier concentration can be obtained by the activation annealing. Further, according to the present invention, activation annealing can be performed simultaneously with the formation of the epitaxial film.
[0014]
Further, when the semiconductor region is a region that is ohmic contact with the electrode layer, as claimed in claim 2, after the activation annealing, to remove the epitaxial film by oxidation. In this case, when the epitaxial film is formed to have a thickness of 2000 to 3000 mm as in the invention according to claim 3 , the epitaxial film after activation annealing can function sufficiently as a cap film for preventing out-diffusion. It can be easily removed.
[0015]
According to the fourth aspect of the present invention, after the dopant is ion-implanted into the SiC substrate, a film of the same material as the SiC substrate is formed on the surface of the SiC substrate, and activation annealing is performed using this film as a cap film. And If the film is made of the same material as the SiC substrate, there is no deterioration during activation annealing, so that a sufficient carrier concentration can be obtained by activation annealing.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment in which the present invention is applied to a method of manufacturing a trench gate type SiC power MOSFET will be described.
First, the SiC substrate 100 shown in FIG. 3 is prepared.
Then, as shown in FIG. 1A, an oxide film is deposited and patterned to form a mask material 12. Thereafter, the substrate temperature is set to 700 ° C. or higher, and N + ions are implanted as a dopant.
[0017]
Next, as shown in FIG. 1B, the SiC substrate 100 is placed in an LP-CVD apparatus, the substrate temperature is raised to 1500 ° C., and SiH 4 , C 3 H 8 , and a carrier gas (H 2 Gas) to grow an epitaxial film 20 on the substrate surface. The epitaxial film 20 functions as a cap film for preventing out-diffusion of N, which is an ion-implanted impurity, and Si, C, which are base materials. Then, the epitaxial film 20 is deposited for about 10 seconds, during which the substrate temperature is maintained at 1500 ° C. to activate N, which is an ion-implanted impurity. 1A shows a state before N as an impurity is activated, and a circle in FIG. 1B shows a state where N as an impurity is activated. Then, the substrate temperature is lowered, and the SiC substrate 100 is taken out of the LP-CVD apparatus.
[0018]
Thereafter, as shown in FIG. 1C, the epitaxial film 20 is removed by dry etching or oxidation to obtain the state shown in FIG.
Thereafter, the steps after FIG. 5 are performed to complete the trench gate type SiC power MOSFET shown in FIG.
Note that the thickness of the epitaxial film 20 is preferably 2000 to 3000 degrees. This is because if the film thickness is too small, outdiffusion cannot be sufficiently prevented, and if it is too large, it becomes difficult to remove the epitaxial film 20.
[0019]
Although the substrate temperature is set to 1500 ° C. in the process of FIG. 1B, the substrate temperature is desirably higher than 1300 ° C. and 1600 ° C. or lower.
Further, in the above embodiment, the formation of the epitaxial film 20 and the activation annealing are performed simultaneously. However, the epitaxial film 20 is formed at a low temperature, and thereafter, the substrate temperature is increased to 1500 ° C. The activation annealing may be performed as follows.
[0020]
The semiconductor region formed by the ion implantation method is not limited to the source region 5, but may be another semiconductor region. For example, a guard ring formed on the outer periphery of the cell region of the MOSFET described above may be used.
In addition, the present invention is not limited to the above-described method of manufacturing a trench gate type SiC power MOSFET, but may be applied to another method of manufacturing a SiC semiconductor device as long as a semiconductor region is formed by ion implantation into a SiC substrate. Can be.
[0021]
In this specification, when the plane orientation of hexagonal single crystal SiC is to be expressed, a bar should be added to a required number in the original case. Instead of using a bar above the required number, a "-" is added after the required number.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a step of forming an n + source region 5 on the surface of a SiC substrate 100 in an embodiment in which the present invention is applied to a method of manufacturing a trench gate type SiC power MOSFET.
FIG. 2 is a sectional view of a SiC power MOSFET.
FIG. 3 is a cross-sectional view for describing a step of forming a SiC substrate 100.
FIG. 4 is a cross-sectional view for explaining a step of forming an n + source region 5 on the surface of a SiC substrate 100.
FIG. 5 is a cross-sectional view for explaining a step of forming a trench 6 in a manufacturing step following FIG. 4;
FIG. 6 is a cross-sectional view for explaining a step of forming a gate thermal oxide film 7 in a manufacturing step following FIG. 5;
FIG. 7 is a cross-sectional view for explaining a step of forming a gate electrode layer 8 (8a, 8b) in a manufacturing step following FIG.
[Explanation of symbols]
1 ... n + type single crystal semiconductor substrate, 2 ... n − type epitaxial layer,
3 ... p-type epitaxial layer, 5 ... n + source region, 6 ... trench,
7: gate thermal oxide film, 8: gate electrode layer, 9: interlayer insulating layer,
10: source electrode layer, 11: drain electrode layer, 20: epitaxial film,
100 ... SiC substrate.

Claims (4)

炭化珪素基板（１００）にイオン注入法により形成された半導体領域を（５）有する炭化珪素半導体装置の製造方法において、
前記炭化珪素基板にドーパントをイオン注入した後、前記炭化珪素基板を１３００℃より高い温度にした状態でＳｉＨ 4 、Ｃ 3 Ｈ 8 を流しながら前記炭化珪素基板の表面にエピタキシャル膜（２０）を形成しつつ活性化アニールを行って前記半導体領域を形成することを特徴とする炭化珪素半導体装置の製造方法。In a method for manufacturing a silicon carbide semiconductor device having (5) a semiconductor region formed by ion implantation on a silicon carbide substrate (100),
After ion implantation of dopant into the silicon carbide substrate, SiH 4 while the silicon carbide substrate to a temperature above 1300 ° C. , C 3 A method for manufacturing a silicon carbide semiconductor device, comprising performing activation annealing while forming an epitaxial film (20) on the surface of the silicon carbide substrate while flowing H 8 to form the semiconductor region. 前記半導体領域は、電極層（１０）とオーミックコンタクトされる領域であって、前記活性化アニールを行った後、前記エピタキシャル膜を酸化によって除去することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。The silicon carbide according to claim 1 , wherein the semiconductor region is a region that is in ohmic contact with the electrode layer (10), and after performing the activation annealing, the epitaxial film is removed by oxidation. A method for manufacturing a semiconductor device. 前記エピタキシャル膜を、２０００Å以上３０００Å以下の膜厚で形成することを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。 3. The method of manufacturing a silicon carbide semiconductor device according to claim 2 , wherein said epitaxial film is formed to a thickness of 2,000 to 3,000. 炭化珪素基板（１００）にイオン注入法により形成された半導体領域（５）を有する炭化珪素半導体装置の製造方法において、
前記炭化珪素基板にドーパントをイオン注入した後、前記炭化珪素基板の表面に前記炭化珪素基板と同一材料の膜（２０）を形成し、この膜をキャップ膜として活性化アニールを行い前記半導体領域を形成することを特徴とする炭化珪素半導体装置の製造方法。In a method for manufacturing a silicon carbide semiconductor device having a semiconductor region (5) formed on a silicon carbide substrate (100) by an ion implantation method,
After ion implantation of a dopant into the silicon carbide substrate, a film (20) of the same material as the silicon carbide substrate is formed on the surface of the silicon carbide substrate, and activation anneal is performed by using this film as a cap film to form the semiconductor region. A method for manufacturing a silicon carbide semiconductor device, comprising: forming a silicon carbide semiconductor device;
JP27512996A 1996-10-17 1996-10-17 Method for manufacturing silicon carbide semiconductor device Expired - Lifetime JP3580052B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27512996A JP3580052B2 (en) 1996-10-17 1996-10-17 Method for manufacturing silicon carbide semiconductor device
US08/951,646 US5952679A (en) 1996-10-17 1997-10-16 Semiconductor substrate and method for straightening warp of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27512996A JP3580052B2 (en) 1996-10-17 1996-10-17 Method for manufacturing silicon carbide semiconductor device

Publications (2)

Publication Number Publication Date
JPH10125611A JPH10125611A (en) 1998-05-15
JP3580052B2 true JP3580052B2 (en) 2004-10-20

Family

ID=17551112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27512996A Expired - Lifetime JP3580052B2 (en) 1996-10-17 1996-10-17 Method for manufacturing silicon carbide semiconductor device

Country Status (1)

Country Link
JP (1) JP3580052B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3956487B2 (en) * 1998-06-22 2007-08-08 富士電機デバイステクノロジー株式会社 Method for manufacturing silicon carbide semiconductor device
JP4581238B2 (en) * 2000-12-12 2010-11-17 株式会社デンソー Silicon carbide semiconductor manufacturing apparatus and silicon carbide semiconductor manufacturing method using the same
JP4792645B2 (en) * 2001-03-12 2011-10-12 株式会社デンソー Method for manufacturing silicon carbide semiconductor device
JP4961633B2 (en) * 2001-04-18 2012-06-27 株式会社デンソー Method for manufacturing silicon carbide semiconductor device
JP3539417B2 (en) * 2001-11-14 2004-07-07 日産自動車株式会社 Silicon carbide semiconductor device and method of manufacturing the same
JP5398168B2 (en) * 2008-04-30 2014-01-29 株式会社東芝 Method and apparatus for manufacturing silicon carbide semiconductor element
JP5659882B2 (en) 2011-03-09 2015-01-28 住友電気工業株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPH10125611A (en) 1998-05-15

Similar Documents

Publication Publication Date Title
JP3180895B2 (en) Method for manufacturing silicon carbide semiconductor device
JP3959856B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP4450122B2 (en) Silicon carbide semiconductor device
JP4892787B2 (en) Schottky diode and manufacturing method thereof
TWI545640B (en) Methods of fabricating silicon carbide devices having smooth channels
JP4192281B2 (en) Silicon carbide semiconductor device
JP3534056B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2008210848A (en) Process for fabricating silicon carbide semiconductor device
US5952679A (en) Semiconductor substrate and method for straightening warp of semiconductor substrate
JPH09283440A (en) Method for forming selective epitaxial film
EP0052198B1 (en) Method of manufacturing semiconductor devices using self-alignment techniques
JP3580052B2 (en) Method for manufacturing silicon carbide semiconductor device
JP3972450B2 (en) Method for manufacturing silicon carbide semiconductor device
JP4075150B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
TWI284348B (en) Method for fabricating raised source/drain of semiconductor device
JP2003031808A (en) Semiconductor device and its manufacturing method
JP3750311B2 (en) Semiconductor device and manufacturing method thereof
JPH10125905A (en) Semiconductor substrate, and method for correcting warping of semiconductor substrate
JP3893734B2 (en) Method for manufacturing silicon carbide semiconductor device
JP3539417B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP3707424B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JPH0748562B2 (en) Method for manufacturing semiconductor device
JP4951872B2 (en) Manufacturing method of semiconductor device
JP2006179662A (en) Manufacturing method of semiconductor device
EP0194199B1 (en) Double gate static induction thyristor and method for manufacturing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term