JP4961633B2 - Method for manufacturing silicon carbide semiconductor device - Google Patents

Method for manufacturing silicon carbide semiconductor device Download PDF

Info

Publication number
JP4961633B2
JP4961633B2 JP2001120165A JP2001120165A JP4961633B2 JP 4961633 B2 JP4961633 B2 JP 4961633B2 JP 2001120165 A JP2001120165 A JP 2001120165A JP 2001120165 A JP2001120165 A JP 2001120165A JP 4961633 B2 JP4961633 B2 JP 4961633B2
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide semiconductor
cap layer
oxide film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001120165A
Other languages
Japanese (ja)
Other versions
JP2002314071A (en
Inventor
伸治 天野
広希 中村
利夫 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001120165A priority Critical patent/JP4961633B2/en
Publication of JP2002314071A publication Critical patent/JP2002314071A/en
Application granted granted Critical
Publication of JP4961633B2 publication Critical patent/JP4961633B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素半導体装置及びその製造方法に関し、特に絶縁ゲート型電界効果トランジスタ、とりわけ大電力用の縦型パワーＭＯＳＦＥＴに関するものである。
【０００２】
【従来の技術】
ＳｉＣにおける不純物層形成は、イオン注入および注入されたイオンの活性化熱処理によって行われる。ＳｉＣでは、不純物、特にｐ型不純物が熱処理によって活性化し難いため、活性化のための熱処理温度を上げることで不純物の活性化率を向上させようとしている。
【０００３】
【発明が解決しようとする課題】
例えば、エピタキシャル膜（以下、エピ膜という）の形成を容易にするためにオフ角のあるウェハを用い、１６００℃での活性化熱処理を行った後にエピ膜に形成した不純物層の表面をＡＦＭで観察したところ、ステップ状の表面荒れが発生していることが確認された。この表面荒れの大きさを調べたところ、表面荒れ量Ｒａ＝３．０ｎｍであった。また、１７００℃での活性化熱処理を行なった後に、エピ膜に形成した不純物層の表面をＡＥＳ（オージェ電子分析）で調べたところ、図７のように表面に組成異常が確認された。この組成異常層は表面から約１０ｎｍまで形成されており、炭化珪素本来の組成比に比べ炭素が過剰になっていた。
【０００４】
このような表面荒れや表面の組成比異常は、活性化熱処理時に生じるマイグレーションに起因して発生すると考えられる。すなわち、オフ角を有するウェハの場合には表面に細かいステップが存在するため、活性化熱処理（特に、高温熱処理が必要とされるｐ型不純物の活性化熱処理）の際に最もエネルギー的に不安定なステップのエッジ部分でＳｉ抜けが発生すると共に、このＳｉ抜けによってマイグレーションや組成比異常を起こし、マイグレーションや組成比異常を起こした原子が安定な（０００１）面を形成しながら再結晶化してしまうために、表面荒れが発生するのである。
【０００５】
このような表面荒れと組成比異常を抑制する方法として、特開平１０−１７４２８４号公報に示されるようなＳｉキャップによって不純物注入領域を覆う方法が提案されているが、ＳｉＣの活性化熱処理温度が１５００〜１７００℃と非常に高く、Ｓｉの融点である１４２０℃を大きく超えていることから、表面荒れ抑制効果を得ることができない。
【０００６】
本発明は上記点に鑑みて、ＳｉＣにおいて、不純物の活性化のための熱処理による表面荒れと組成比異常を抑制できる炭化珪素半導体装置の製造方法を適用することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、炭化珪素半導体（２）にイオン注入を行ったのち、熱処理を施すことで注入されたイオンを活性化させ、不純物層（４、５）を形成する不純物層形成工程を含んだ炭化珪素半導体装置の製造方法において、不純物層形成工程では、炭化珪素半導体にシリコン酸化膜からなるキャップ層（６）を配置したのち、キャップ層によって不純物層の表面を覆った状態、かつキャップ層を構成するシリコン酸化膜が昇華し難い状態となるようにキャップ層に対してシリコン酸化膜を有する基板を向かい合わせた状態で活性化を行うことを特徴とする。
【０００８】
このように、シリコン酸化膜からなるキャップ層を用いれば、高温でも有効にキャップ層としての役割を果たし、不純物の活性化のための熱処理による表面荒れと組成比異常を抑制することができる。また、シリコン酸化膜は、１２００℃以上の高温雰囲気において、炭化珪素半導体の表面の過剰炭素と反応して過剰炭素を低減させることができるため、より不純物の活性化のための熱処理による表面荒れと組成比異常を抑制できる。
ただし、活性化時の雰囲気圧力に応じてシリコン酸化膜が昇華して無くなっていくため、請求項１０に示すように、活性化時の雰囲気圧力に応じてキャップ層の膜厚を調整し、キャップ層が活性化時に残存する厚みとなるようにすると良い。
【０００９】
具体的には、請求項１に記載の発明では、キャップ層を構成するシリコン酸化膜が昇華し難い状態となるように活性化を行うようにしており、、キャップ層に対してシリコン酸化膜を有する基板を向かい合わせた状態で活性化を行っている。また、請求項２に示すように、活性化時における雰囲気ガスとして不活性ガスを用いると共に、雰囲気圧力を常圧〜１０気圧にしても良い。また、請求項３に示すように、活性化時の雰囲気をシランもしくはジシランを含むシリコン化合物雰囲気としても良い。
【００１０】
さらに、請求項４に示すように、活性化時の雰囲気をシリコン酸化膜が生成される雰囲気としても良い。例えば、請求項５に示すように、シリコン酸化膜が生成される雰囲気として、シランとＯ2、シランとＮ2Ｏ、シランとＣＯ2とＨ2、ＳｉＨ2Ｃｌ2とＮ2Ｏのいずれかの雰囲気、又は、ＢＰＳＧ、ＢＳＧ、ＰＳＧ、ＡｓＳＧのいずれかが生成される雰囲気を採用することができる。
【００１１】
請求項６に記載の発明では、キャップ層の表面に耐高温の別材料（１２）を形成することでダブルキャップ構造とし、このダブルキャップ構造とした状態、かつキャップ層を構成するシリコン酸化膜が昇華し難い状態となるようにキャップ層の表面に耐高温の別材料（１２）を形成することでダブルキャップ構造とした状態で活性化を行うことを特徴とする。このように、ダブルキャップ構造とした状態とすることで、シリコン酸化膜が昇華し難くなるようにできる。
【００１２】
この耐高温の別材料としては、請求項７に示すようなカーボン、請求項８に示すような炭化珪素を用いることが可能である。なお、炭化珪素の場合には、不純物層が形成される炭化珪素半導体と同材料であるため、工程に追加することが容易である。
【００１３】
なお、請求項９に示すように、キャップ層の表面に耐高温の炭化珪素を生成させながら活性化を行っても良い。このようにすることで、熱処理と炭化珪素膜形成を同時に処理することが可能となり、製造工程の簡略化を図ることも可能である。
【００１４】
請求項１１に記載の発明では、不純物層形成工程では、炭化珪素半導体の表面にキャップ層を配置したのち、キャップ層をスルーさせたイオン注入を行うことで不純物を炭化珪素半導体に注入することを特徴としている。このようにキャップ層をスルーさせることで、イオン注入時の汚染を防止することができる。
【００１５】
請求項１２に記載の発明では、不純物層形成工程では、熱処理をランプアニール装置によって行うことを特徴としている。このようにランプアニール装置を用いて熱処理を行うことで、昇温、降温時間を短くすることができ、シリコン酸化膜の昇華量を減少させることができる。
【００１６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１７】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の一実施形態を適用した半導体装置の製造工程を示し、この図に基づいて本実施形態における半導体装置の製造方法についての説明を行う。
【００１８】
〔図１（ａ）に示す工程〕
まず、ＳｉＣからなるｎ+型基板１を用意する。ここでは、ｎ+型基板１として、後工程でエピ膜の形成を容易にするためにオフ角のあるウェハを用いている。そして、このｎ+型基板１の表面にｎ-型エピ膜２をエピタキシャル成長させる。
【００１９】
〔図１（ｂ）に示す工程〕
ｎ-型エピ膜２の表面にマスク材３を成膜したのち、フォトリソグラフィによってマスク材３をパターニングする。そして、マスク材３をマスクとして用い、ｐ型不純物であるＢ又はＡｌをイオン注入することでソース領域４及びドレイン領域５を形成する。
【００２０】
〔図１（ｃ）、（ｄ）に示す工程〕
まず、図１（ｃ）に示すようにマスク材３を除去したのち、図１（ｄ）に示すようにソース領域４及びドレイン領域５の上を含み、ｎ-型エピ膜２の表面全面にシリコン酸化膜６を成膜する。
【００２１】
その後、上記工程を経た基板を熱処理用の加熱炉、例えば昇温、降温時間を短くできるランプアニール装置内に入れ、加熱炉内に雰囲気ガスとして不活性ガス（例えばＡｒ）を導入し、雰囲気圧力を調整する。そして、シリコン酸化膜６によってｎ-型エピ膜２、ソース領域４及びドレイン領域５を覆った状態で、つまりシリコン酸化膜６をキャップ層として用いた状態で熱処理を行い、ソース領域４及びドレイン領域５におけるｐ型不純物を活性化させる。
【００２２】
このとき、キャップ層をシリコン酸化膜６で構成していることから、高温下においてもキャップ層としての役割を果たすことができ、活性化時におけるＳｉ抜けやマイグレーション及び表面の組成比異常の発生を抑制することができる。このため、ｎ-型エピ膜２、ソース領域４及びドレイン領域５の表面荒れと組成比異常を抑制することが可能となる。
【００２３】
ただし、キャップ層として用いるシリコン酸化膜６も高温下において昇華するため、熱処理期間中にシリコン酸化膜６がすべて昇華してしまわないようにシリコン酸化膜６の膜厚を設定する必要がある。具体的には、このときのシリコン酸化膜６の昇華量は熱処理を行う炉内の雰囲気圧力に応じて決まるため、その雰囲気圧力に応じてシリコン酸化膜６の膜厚を調整し、熱処理期間中にシリコン酸化膜６が残存する厚みに設定する。これにより、熱処理期間中、シリコン酸化膜６がキャップ層としての役割を果たし、上記効果を得ることが可能となる。
【００２４】
なお、実験により、温度１６００℃、時間３０ｍｉｎ、雰囲気ガスとしてＡｒを導入し、雰囲気圧力を０．９５×１０5Ｐａとした条件で活性化のための熱処理を行い、表面荒れについて観察を行った。その結果、シリコン酸化膜６によるキャップ層を設けていない場合には表面荒れ量Ｒａが３．０３７３ｎｍであったのに対し、キャップ層を２μｍ設けた場合には表面荒れ量Ｒａが０．３６７３ｎｍとなっており、表面荒れ量が１／１０程度に低減されていた。このように、実験結果からもシリコン酸化膜６をキャップ層として用いることで、十分に表面荒れを抑制することができることが分かる。
【００２５】
また、１７００℃、時間３０ｍｉｎ、雰囲気ガスとしてＡｒを導入し、雰囲気圧力を０．９５×１０5Ｐａとした条件で活性化のための熱処理を行い、表面組成異常について観察を行った。その結果、シリコン酸化膜６によるキャップ層を設けていない場合には図７に示すように炭素過剰の組成異常が表面から約１０ｎｍまで形成されていたのに対し、キャップ層を２μｍ設けた場合には図２に示すように表面の炭素過剰層が５ｎｍへ低減されていた。
【００２６】
上記条件での熱処理においては、シリコン酸化膜のみによるキャップ層２μｍが熱処理の途中に失われてしまったため、表面の組成異常の抑制効果はある程度にとどまっていたが、この実験結果からもシリコン酸化膜６をキャップ層として用いることで、一定の表面組成異常を抑制する効果があることが分かる。
【００２７】
〔図１（ｅ）、（ｆ）に示す工程〕
まず、図１（ｅ）に示すようにシリコン酸化膜６を除去する。その後、図１（ｆ）に示すようにゲート酸化膜７やゲート電極８を形成したのち、層間絶縁膜９を形成し、さらに、層間絶縁膜９にコンタクトホールを形成したのち、ソース領域４に電気的に接続されるソース電極１０、ドレイン領域５に電気的に接続されるドレイン電極１１を形成することで半導体装置としてＭＯＳトランジスタが完成する。
【００２８】
以上説明したように、不純物層であるソース領域４やドレイン領域５の活性化のための熱処理時にシリコン酸化膜６をキャップ層として用いることで、表面荒れと組成比異常を抑制することが可能である。
【００２９】
（第２実施形態）
図３に、本発明の第２実施形態における半導体装置の製造工程を示す。ただし、図３では、第１実施形態と異なる工程についてのみ示してある。上記第１実施形態では、図１（ｅ）に示す工程においてキャップ層として用いたシリコン酸化膜６を除去した後に、新たにゲート酸化膜７を形成するようにしているが、熱処理後におけるシリコン酸化膜６の膜厚（残存量）を調整することで、図３に示すように、シリコン酸化膜６をゲート酸化膜７の代りに用いることも可能である。
【００３０】
（第３実施形態）
図４に、本発明の第３実施形態における半導体装置の製造工程を示す。ただし、図４では、第１実施形態と異なる工程についてのみ示してある。上記第１実施形態では、図１（ｂ）に示す工程においてソース領域４及びドレイン領域５のためのｐ型不純物のイオン注入を行ってから、図１（ｄ）に示す工程においてキャップ層となるシリコン酸化膜６を形成しているが、本実施形態ではその順序を逆にする。
【００３１】
まず、図４（ａ）に示すようにｎ-型エピ層２を形成する。その後、図４（ｂ）に示すようにキャップ層となるシリコン酸化膜６を形成しのち、シリコン酸化膜６の上にマスク材３を配置し、シリコン酸化膜６をスルー膜としたイオン注入を行うことでソース領域４及びドレイン領域５を形成する。そして、図４（ｃ）に示すようにマスク材３を除去した後、上述した図１（ｄ）と同様の工程を行う。
【００３２】
このように、シリコン酸化膜６をソース領域４及びドレイン領域５のためのイオン注入の前に形成しておき、シリコン酸化膜６をスルー膜としてソース領域４及びドレイン領域５を形成することが可能である。このようにすれば、ソース領域４及びドレイン領域５のためのイオン注入時に生じ得る汚染を防ぐことができる。
【００３３】
（第４実施形態）
図５に、本発明の第４実施形態における半導体装置の製造工程を示す。ただし、図５では、第１〜第３実施形態と異なる工程についてのみ示してある。上記第１〜第３実施形態では、キャップ層としてシリコン酸化膜６のみを用いるようにしているが、図１（ｄ）の工程においてシリコン酸化膜６を形成したのち、図５（ａ）に示すようにシリコン酸化膜６の上に耐高温の別材料としてカーボン層１２を形成することでダブルキャップ構造とする。そして、この状態で活性化のための熱処理を行ったのち、図５（ｂ）に示すようにカーボン層１２及びシリコン酸化膜６を除去する。
【００３４】
このように、シリコン酸化膜６の上に耐高温の別材料となるカーボン層１２を形成することで、熱処理中にシリコン酸化膜６が昇華することを防止することができる。このため、雰囲気圧力やシリコン酸化膜６の膜厚によらず、上記各実施形態と同様の効果を得ることができる。
【００３５】
なお、ここでは耐高温の別材料としてカーボン層１２を用いているが、ＳｉＣを用いても良い。このようにＳｉＣを用いれば、高温に耐え、かつｎ+型基板１等と同材料であることから、ＳｉＣにて半導体装置を製造する場合の工程に追加することが用意である。また、ＳｉＣを用いる場合、熱処理中にＳｉＣが形成されるような条件とすることも可能であるため、このようにすることで熱処理とＳｉＣ形成を同時に行うことができ、製造工程の削減を図ることも可能となる。
【００３６】
実験により、温度１６００℃、時間３０ｍｉｎ、雰囲気ガスとしてＡｒを導入して雰囲気圧力を０．９５×１０5Ｐａと、シリコン酸化膜６の膜厚を４μｍにすると共にシリコン酸化膜６の上にＳｉＣを配置した条件で活性化のための熱処理を行い、表面荒れについて観察を行った。その結果、シリコン酸化膜６によるキャップ層を設けていない場合には表面荒れ量Ｒａが３．０ｎｍであったのに対し、キャップ層を設けた場合には表面荒れ量Ｒａが０．２ｎｍとなっており、表面荒れ量が１／１０程度に低減されていた。このように、実験結果からもシリコン酸化膜６をキャップ層として用いることで、十分に表面荒れを抑制することができることが分かる。
【００３７】
また、１７００℃、時間３０ｍｉｎ、雰囲気ガスとしてＡｒを導入し、雰囲気圧力を０．９５×１０5Ｐａとして、シリコン酸化膜６の膜厚を４μｍにすると共にシリコン酸化膜６の上にＳｉＣを配した条件で活性化のための熱処理を行い、表面組成異常について観察を行った。その結果、シリコン酸化膜６によるキャップ層を設けていない場合には図７に示すように炭素過剰の組成異常が表面から約１０ｎｍまで形成されていたのに対し、キャップ層を２μｍ設けた場合には図６に示すように表面の組成異常が発生していなかった。
【００３８】
このように、実験結果からもシリコン酸化膜６をキャップ層として用いることで、十分に表面組成異常を抑制することができると分かる。
【００３９】
（他の実施形態）
上記第１実施形態では、雰囲気圧力に応じてシリコン酸化膜６の膜厚を調整することで、熱処理期間中にシリコン酸化膜６が残存するようにしているが、シリコン酸化膜６が昇華し難い条件とするようにしても良い。
【００４０】
例えば、キャップ層となるシリコン酸化膜６に対してシリコン酸化膜を有する基板を向かい合わせて配置し、この状態で活性化を行うようにすることで、シリコン酸化膜６の昇華を抑制することが可能である。
【００４１】
また、熱処理中の炉内の雰囲気圧力を１〜１０気圧程度となるように制御することによっても可能であり、活性化時の雰囲気をシランもしくはジシランを含むシリコン化合物雰囲気とすることによっても可能である。さらに、活性化時の雰囲気をシリコン酸化膜が生成される雰囲気とすること、例えば、シランとＯ2、シランとＮ2Ｏ、シランとＣＯ2とＨ2、ＳｉＨ2Ｃｌ2とＮ2Ｏのいずれかの雰囲気としたり、又は、ＢＰＳＧ、ＢＳＧ、ＰＳＧ、ＡｓＳＧのいずれかが生成される周知の雰囲気とすることによっても可能である。
【００４２】
なお、上記各実施形態では、半導体装置としてラテラル型のＭＯＳトランジスタを例に挙げて説明しているが、この他の半導体装置、例えばプレーナ型の縦型パワーＭＯＳＦＥＴ、トレンチゲート型の縦型パワーＭＯＳＦＥＴ等に関しても本発明を適用することが可能である。また、上記各実施形態ではｐ型の不純物層（ソース領域４及びドレイン領域５）に関する活性化熱処理について説明しているが、勿論、ｎ型の不純物層の活性化熱処理に適用しても良い。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の製造工程を示す図である。
【図２】キャップ層を用いた活性化熱処理後のＳｉＣ表面深さ方向ＡＥＳ分析を示す図である。
【図３】本発明の第２実施形態における半導体装置の製造工程を示す図である。
【図４】本発明の第３実施形態における半導体装置の製造工程を示す図である。
【図５】本発明の第４実施形態における半導体装置の製造工程を示す図である。
【図６】キャップ層を用いた活性化熱処理後のＳｉＣ表面深さ方向ＡＥＳ分析を示す図である。
【図７】キャップ層を用いなかった活性化熱処理後のＳｉＣ表面深さ方向ＡＥＳ分析を示す図である。
【符号の説明】
１…ｎ+型基板、２…ｎ-型エピ層、３…マスク材、４…ソース領域、
５…ドレイン領域、６…シリコン酸化膜、７…ゲート酸化膜、８…ゲート電極、
９…層間絶縁膜、１０…ソース電極、１１…ドレイン電極、１２…カーボン層。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a silicon carbide semiconductor device and a method for manufacturing the same, and more particularly to an insulated gate field effect transistor, particularly a vertical power MOSFET for high power.
[0002]
[Prior art]
The impurity layer formation in SiC is performed by ion implantation and activation heat treatment of the implanted ions. In SiC, since impurities, particularly p-type impurities, are difficult to activate by heat treatment, an attempt is made to improve the activation rate of impurities by raising the heat treatment temperature for activation.
[0003]
[Problems to be solved by the invention]
For example, a wafer having an off-angle is used to facilitate the formation of an epitaxial film (hereinafter referred to as an epi film), and the surface of the impurity layer formed on the epi film after the activation heat treatment at 1600 ° C. is performed by AFM. As a result of observation, it was confirmed that stepped surface roughness occurred. When the surface roughness was examined, the surface roughness Ra was 3.0 nm. Further, after performing the activation heat treatment at 1700 ° C., the surface of the impurity layer formed on the epi film was examined by AES (Auger electron analysis). As a result, a composition abnormality was confirmed on the surface as shown in FIG. This abnormal composition layer was formed from the surface to about 10 nm, and carbon was excessive as compared with the original composition ratio of silicon carbide.
[0004]
Such surface roughness and surface composition ratio abnormality are considered to occur due to migration that occurs during the activation heat treatment. That is, in the case of a wafer having an off angle, since there are fine steps on the surface, it is most unstable in terms of energy during activation heat treatment (particularly, activation heat treatment of p-type impurities that require high-temperature heat treatment). Si occurs at the edge portion of a step, and migration and composition ratio abnormality occur due to this Si loss, and the atom causing the migration and composition ratio abnormality recrystallizes while forming a stable (0001) plane. Therefore, surface roughness occurs.
[0005]
As a method for suppressing such surface roughness and composition ratio abnormality, a method of covering the impurity implantation region with a Si cap as disclosed in Japanese Patent Laid-Open No. 10-174284 has been proposed. Since it is very high as 1500-1700 degreeC and exceeds 1420 degreeC which is melting | fusing point of Si, it cannot obtain the surface roughness suppression effect.
[0006]
In view of the above, an object of the present invention is to apply a method for manufacturing a silicon carbide semiconductor device capable of suppressing surface roughness and composition ratio abnormality due to heat treatment for impurity activation in SiC.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, after ion implantation is performed on the silicon carbide semiconductor (2), the implanted ions are activated by heat treatment, and the impurity layer (4, 5) is activated. In the method for manufacturing a silicon carbide semiconductor device including the step of forming an impurity layer, the cap layer (6) made of a silicon oxide film is disposed on the silicon carbide semiconductor, and then the impurity layer is formed by the cap layer. The activation is performed with the substrate having the silicon oxide film facing the cap layer so that the silicon oxide film constituting the cap layer is not easily sublimated. To do.
[0008]
As described above, when a cap layer made of a silicon oxide film is used, it effectively serves as a cap layer even at a high temperature, and surface roughness due to heat treatment for impurity activation and composition ratio abnormality can be suppressed. In addition, since the silicon oxide film can reduce excess carbon by reacting with excess carbon on the surface of the silicon carbide semiconductor in a high-temperature atmosphere of 1200 ° C. or higher, surface roughness due to heat treatment for activating the impurities can be reduced. Abnormal composition ratio can be suppressed .
However, since the silicon oxide film sublimates and disappears according to the atmospheric pressure at the time of activation, the thickness of the cap layer is adjusted according to the atmospheric pressure at the time of activation, as shown in claim 10. layers may be such a thickness remaining upon activation.
[0009]
Specifically, in the invention according to claim 1, and a silicon oxide film constituting the cap layer so as to activate such a state hardly sublimes, the silicon oxide film with respect to the cap layer The activation is performed with the substrates having facing each other . Further , as shown in claim 2 , an inert gas may be used as the atmospheric gas at the time of activation, and the atmospheric pressure may be set to normal pressure to 10 atm. Further, as shown in claim 3 , the atmosphere at the time of activation may be a silicon compound atmosphere containing silane or disilane.
[0010]
Furthermore, as shown in claim 4, or the atmosphere during the activation as the atmosphere in which the silicon oxide film is generated. For example, as shown in claim 5 , the atmosphere in which the silicon oxide film is formed is any one of silane and O 2 , silane and N 2 O, silane and CO 2 and H 2 , SiH 2 Cl 2 and N 2 O. Or an atmosphere in which any one of BPSG, BSG, PSG, and AsSG is generated can be employed.
[0011]
In the invention described in claim 6, a double cap structure is formed by forming another high temperature resistant material (12) on the surface of the cap layer, and the silicon oxide film constituting the cap layer has a double cap structure. The activation is performed in a double cap structure by forming another high temperature resistant material (12) on the surface of the cap layer so that it is difficult to sublimate . Thus, by setting it as the state made into the double cap structure, it can make it difficult to sublimate a silicon oxide film.
[0012]
As another high temperature resistant material, carbon as shown in claim 7 and silicon carbide as shown in claim 8 can be used. In addition, in the case of silicon carbide, since it is the same material as the silicon carbide semiconductor in which an impurity layer is formed, it is easy to add to a process.
[0013]
In addition, as shown in claim 9 , activation may be performed while generating high-temperature resistant silicon carbide on the surface of the cap layer. By doing in this way, it becomes possible to process heat processing and silicon carbide film formation simultaneously, and it is also possible to simplify a manufacturing process.
[0014]
In the invention according to claim 11 , in the impurity layer forming step, after the cap layer is arranged on the surface of the silicon carbide semiconductor, the impurity is implanted into the silicon carbide semiconductor by performing ion implantation through the cap layer. It is a feature. By passing through the cap layer in this way, contamination during ion implantation can be prevented.
[0015]
The invention according to claim 12 is characterized in that in the impurity layer forming step, the heat treatment is performed by a lamp annealing apparatus. By performing the heat treatment using the lamp annealing apparatus in this manner, the temperature rise / fall time can be shortened and the sublimation amount of the silicon oxide film can be reduced.
[0016]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 shows a manufacturing process of a semiconductor device to which an embodiment of the present invention is applied, and a method for manufacturing a semiconductor device in this embodiment will be described based on this drawing.
[0018]
[Step shown in FIG. 1 (a)]
First, an n + type substrate 1 made of SiC is prepared. Here, a wafer having an off angle is used as the n + -type substrate 1 in order to facilitate the formation of an epi film in a later process. Then, an n − type epitaxial film 2 is epitaxially grown on the surface of the n + type substrate 1.
[0019]
[Step shown in FIG. 1B]
After the mask material 3 is formed on the surface of the n − -type epitaxial film 2, the mask material 3 is patterned by photolithography. Then, using the mask material 3 as a mask, the source region 4 and the drain region 5 are formed by ion implantation of B or Al as a p-type impurity.
[0020]
[Steps shown in FIGS. 1C and 1D]
First, after removing the mask material 3 as shown in FIG. 1C, the source region 4 and the drain region 5 are included over the entire surface of the n − type epitaxial film 2 as shown in FIG. A silicon oxide film 6 is formed.
[0021]
Thereafter, the substrate having undergone the above steps is placed in a heating furnace for heat treatment, for example, a lamp annealing apparatus capable of shortening the temperature rising / falling time, an inert gas (for example, Ar) is introduced into the heating furnace as an atmospheric gas, and the atmospheric pressure Adjust. Then, heat treatment is performed with the silicon oxide film 6 covering the n − -type epi film 2, the source region 4, and the drain region 5, that is, using the silicon oxide film 6 as a cap layer. The p-type impurity in 5 is activated.
[0022]
At this time, since the cap layer is composed of the silicon oxide film 6, it can play a role as a cap layer even at high temperatures, and the occurrence of Si loss and migration and an abnormal composition ratio of the surface at the time of activation. Can be suppressed. For this reason, it becomes possible to suppress the surface roughness and the composition ratio abnormality of the n − -type epitaxial film 2, the source region 4 and the drain region 5.
[0023]
However, since the silicon oxide film 6 used as the cap layer also sublimes at a high temperature, it is necessary to set the film thickness of the silicon oxide film 6 so that the silicon oxide film 6 is not completely sublimated during the heat treatment period. Specifically, since the sublimation amount of the silicon oxide film 6 at this time is determined according to the atmospheric pressure in the furnace in which the heat treatment is performed, the film thickness of the silicon oxide film 6 is adjusted according to the atmospheric pressure, and during the heat treatment period. The thickness at which the silicon oxide film 6 remains is set. Thereby, during the heat treatment period, the silicon oxide film 6 serves as a cap layer, and the above effect can be obtained.
[0024]
In the experiment, Ar was introduced as an atmosphere gas at a temperature of 1600 ° C. for 30 minutes, and the heat treatment for activation was performed under the conditions of an atmospheric pressure of 0.95 × 10 5 Pa, and surface roughness was observed. . As a result, the surface roughness Ra was 3.0373 nm when the cap layer formed of the silicon oxide film 6 was not provided, whereas the surface roughness Ra was 0.3673 nm when the cap layer was provided 2 μm. The surface roughness was reduced to about 1/10. Thus, it can be seen from the experimental results that surface roughness can be sufficiently suppressed by using the silicon oxide film 6 as the cap layer.
[0025]
In addition, Ar was introduced as an atmospheric gas at 1700 ° C. for 30 minutes, and heat treatment for activation was performed under the conditions of an atmospheric pressure of 0.95 × 10 5 Pa, and the surface composition abnormality was observed. As a result, when the cap layer made of the silicon oxide film 6 is not provided, as shown in FIG. 7, the carbon-excess composition abnormality is formed up to about 10 nm from the surface, whereas when the cap layer is provided with 2 μm. As shown in FIG. 2, the carbon excess layer on the surface was reduced to 5 nm.
[0026]
In the heat treatment under the above conditions, since the cap layer 2 μm made of only the silicon oxide film was lost during the heat treatment, the effect of suppressing the surface composition abnormality was limited to some extent. It can be seen that the use of 6 as a cap layer has an effect of suppressing a certain surface composition abnormality.
[0027]
[Steps shown in FIGS. 1E and 1F]
First, as shown in FIG. 1E, the silicon oxide film 6 is removed. Thereafter, as shown in FIG. 1 (f), after forming the gate oxide film 7 and the gate electrode 8, an interlayer insulating film 9 is formed. Further, after forming a contact hole in the interlayer insulating film 9, the source region 4 is formed. By forming the source electrode 10 that is electrically connected and the drain electrode 11 that is electrically connected to the drain region 5, a MOS transistor is completed as a semiconductor device.
[0028]
As described above, by using the silicon oxide film 6 as a cap layer during the heat treatment for activating the source region 4 and the drain region 5 which are impurity layers, it is possible to suppress surface roughness and composition ratio abnormality. is there.
[0029]
(Second Embodiment)
FIG. 3 shows a manufacturing process of a semiconductor device according to the second embodiment of the present invention. However, FIG. 3 shows only the steps different from the first embodiment. In the first embodiment, the gate oxide film 7 is newly formed after removing the silicon oxide film 6 used as the cap layer in the step shown in FIG. 1E. By adjusting the film thickness (remaining amount) of the film 6, the silicon oxide film 6 can be used in place of the gate oxide film 7 as shown in FIG.
[0030]
(Third embodiment)
FIG. 4 shows a manufacturing process of a semiconductor device according to the third embodiment of the present invention. However, FIG. 4 shows only the steps different from the first embodiment. In the first embodiment, after the ion implantation of the p-type impurity for the source region 4 and the drain region 5 is performed in the step shown in FIG. 1B, the cap layer is formed in the step shown in FIG. Although the silicon oxide film 6 is formed, the order is reversed in this embodiment.
[0031]
First, as shown in FIG. 4A, an n − type epi layer 2 is formed. Thereafter, as shown in FIG. 4B, a silicon oxide film 6 serving as a cap layer is formed, and then a mask material 3 is disposed on the silicon oxide film 6 and ion implantation is performed using the silicon oxide film 6 as a through film. By performing, the source region 4 and the drain region 5 are formed. And after removing the mask material 3 as shown in FIG.4 (c), the process similar to FIG.1 (d) mentioned above is performed.
[0032]
In this way, the silicon oxide film 6 is formed before ion implantation for the source region 4 and the drain region 5, and the source region 4 and the drain region 5 can be formed using the silicon oxide film 6 as a through film. It is. In this way, contamination that may occur at the time of ion implantation for the source region 4 and the drain region 5 can be prevented.
[0033]
(Fourth embodiment)
FIG. 5 shows a manufacturing process of a semiconductor device according to the fourth embodiment of the present invention. However, FIG. 5 shows only the steps different from those in the first to third embodiments. In the first to third embodiments, only the silicon oxide film 6 is used as the cap layer. However, after the silicon oxide film 6 is formed in the step of FIG. 1D, it is shown in FIG. In this way, the carbon layer 12 is formed on the silicon oxide film 6 as a high temperature resistant separate material to obtain a double cap structure. Then, after heat treatment for activation in this state, the carbon layer 12 and the silicon oxide film 6 are removed as shown in FIG.
[0034]
In this manner, by forming the carbon layer 12 that is a high temperature resistant separate material on the silicon oxide film 6, it is possible to prevent the silicon oxide film 6 from sublimating during the heat treatment. For this reason, the same effects as those of the above embodiments can be obtained regardless of the atmospheric pressure and the thickness of the silicon oxide film 6.
[0035]
Here, although the carbon layer 12 is used as another high temperature resistant material, SiC may be used. If SiC is used in this way, it can withstand high temperatures and is made of the same material as the n + -type substrate 1 and the like. Therefore, it is ready to be added to the process for manufacturing a semiconductor device using SiC. In addition, when SiC is used, it is possible to set the conditions such that SiC is formed during the heat treatment. Thus, heat treatment and SiC formation can be performed at the same time, thereby reducing the number of manufacturing steps. It is also possible.
[0036]
Through experiments, Ar was introduced as an atmospheric gas at a temperature of 1600 ° C. for 30 minutes, the atmospheric pressure was 0.95 × 10 5 Pa, the thickness of the silicon oxide film 6 was 4 μm, and SiC was formed on the silicon oxide film 6. Heat treatment for activation was performed under the condition where the surface was placed, and surface roughness was observed. As a result, when the cap layer made of the silicon oxide film 6 is not provided, the surface roughness Ra is 3.0 nm, whereas when the cap layer is provided, the surface roughness Ra is 0.2 nm. The surface roughness amount was reduced to about 1/10. Thus, it can be seen from the experimental results that surface roughness can be sufficiently suppressed by using the silicon oxide film 6 as the cap layer.
[0037]
Further, Ar is introduced as an atmospheric gas at 1700 ° C. for 30 minutes, the atmospheric pressure is set to 0.95 × 10 5 Pa, the thickness of the silicon oxide film 6 is set to 4 μm, and SiC is disposed on the silicon oxide film 6. Under the conditions, heat treatment for activation was performed, and surface composition abnormality was observed. As a result, when the cap layer made of the silicon oxide film 6 is not provided, as shown in FIG. 7, the carbon-excess composition abnormality is formed up to about 10 nm from the surface, whereas when the cap layer is provided with 2 μm. As shown in FIG. 6, no surface composition abnormality occurred.
[0038]
Thus, it can be seen from the experimental results that the surface composition abnormality can be sufficiently suppressed by using the silicon oxide film 6 as the cap layer.
[0039]
(Other embodiments)
In the first embodiment, the thickness of the silicon oxide film 6 is adjusted according to the atmospheric pressure so that the silicon oxide film 6 remains during the heat treatment period. However, the silicon oxide film 6 is difficult to sublime. It may be set as a condition.
[0040]
For example, the sublimation of the silicon oxide film 6 can be suppressed by arranging the substrate having the silicon oxide film facing the silicon oxide film 6 serving as the cap layer and activating in this state. Is possible.
[0041]
It is also possible to control the atmospheric pressure in the furnace during the heat treatment to be about 1 to 10 atmospheres, and it is also possible to change the atmosphere at the time of activation to a silicon compound atmosphere containing silane or disilane. is there. Further, the activation atmosphere is an atmosphere in which a silicon oxide film is generated, for example, silane and O 2 , silane and N 2 O, silane and CO 2 and H 2 , SiH 2 Cl 2 and N 2 O. It is possible to use any atmosphere or a known atmosphere in which any one of BPSG, BSG, PSG, and AsSG is generated.
[0042]
In each of the above embodiments, a lateral type MOS transistor is described as an example of the semiconductor device. However, other semiconductor devices such as a planar type vertical power MOSFET and a trench gate type vertical power MOSFET are described. The present invention can also be applied to the above. In each of the above embodiments, the activation heat treatment for the p-type impurity layer (the source region 4 and the drain region 5) has been described. Of course, the activation heat treatment may be applied to the n-type impurity layer.
[Brief description of the drawings]
FIG. 1 is a diagram showing manufacturing steps of a semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a diagram showing an AES analysis in the SiC surface depth direction after activation heat treatment using a cap layer.
FIG. 3 is a diagram showing a manufacturing process of a semiconductor device in a second embodiment of the present invention.
FIG. 4 is a diagram showing a manufacturing process of a semiconductor device in a third embodiment of the present invention.
FIG. 5 is a diagram showing a manufacturing process of a semiconductor device in a fourth embodiment of the present invention.
FIG. 6 is a diagram showing an AES analysis in a SiC surface depth direction after activation heat treatment using a cap layer.
FIG. 7 is a diagram showing an AES analysis in a SiC surface depth direction after activation heat treatment without using a cap layer.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... n <+> type | mold substrate, 2 ... n < - > type | mold epilayer, 3 ... Mask material, 4 ... Source region,
5 ... Drain region, 6 ... Silicon oxide film, 7 ... Gate oxide film, 8 ... Gate electrode,
9 ... interlayer insulating film, 10 ... source electrode, 11 ... drain electrode, 12 ... carbon layer.

Claims (12)

炭化珪素半導体（２）にイオン注入を行ったのち、熱処理を施すことで前記注入されたイオンを活性化させ、不純物層（４、５）を形成する不純物層形成工程を含んだ炭化珪素半導体装置の製造方法において、
前記不純物層形成工程では、前記炭化珪素半導体にシリコン酸化膜からなるキャップ層（６）を配置したのち、該キャップ層によって前記不純物層の表面を覆った状態で、かつ前記キャップ層を構成するシリコン酸化膜が昇華し難い状態となるように前記キャップ層に対してシリコン酸化膜を有する基板を向かい合わせた状態で前記活性化を行うことを特徴とする炭化珪素半導体装置の製造方法。A silicon carbide semiconductor device including an impurity layer forming step of forming an impurity layer (4, 5) by activating the implanted ions by performing ion implantation on the silicon carbide semiconductor (2) and then performing heat treatment In the manufacturing method of
In the impurity layer forming step, after a cap layer (6) made of a silicon oxide film is disposed on the silicon carbide semiconductor, the silicon constituting the cap layer is covered with the surface of the impurity layer by the cap layer. A method of manufacturing a silicon carbide semiconductor device , wherein the activation is performed in a state where a substrate having a silicon oxide film faces the cap layer so that the oxide film is hardly sublimated . 前記不純物層形成工程では、前記活性化時における雰囲気ガスとして不活性ガスを用いると共に、雰囲気圧力を１〜１０気圧にすることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。2. The method for manufacturing a silicon carbide semiconductor device according to claim 1 , wherein in the impurity layer forming step, an inert gas is used as an atmosphere gas at the time of activation, and an atmospheric pressure is set to 1 to 10 atm. 炭化珪素半導体（２）にイオン注入を行ったのち、熱処理を施すことで前記注入されたイオンを活性化させ、不純物層（４、５）を形成する不純物層形成工程を含んだ炭化珪素半導体装置の製造方法において、
前記不純物層形成工程では、前記炭化珪素半導体にシリコン酸化膜からなるキャップ層（６）を配置したのち、該キャップ層によって前記不純物層の表面を覆った状態で、かつ前記キャップ層を構成するシリコン酸化膜が昇華し難い状態となるようにシランもしくはジシランを含むシリコン化合物雰囲気で前記活性化を行うことを特徴とする炭化珪素半導体装置の製造方法。A silicon carbide semiconductor device including an impurity layer forming step of forming an impurity layer (4, 5) by activating the implanted ions by performing ion implantation on the silicon carbide semiconductor (2) and then performing heat treatment In the manufacturing method of
In the impurity layer forming step, after a cap layer (6) made of a silicon oxide film is disposed on the silicon carbide semiconductor, the silicon constituting the cap layer is covered with the surface of the impurity layer by the cap layer. A method for manufacturing a silicon carbide semiconductor device , wherein the activation is performed in a silicon compound atmosphere containing silane or disilane so that the oxide film is hardly sublimated . 炭化珪素半導体（２）にイオン注入を行ったのち、熱処理を施すことで前記注入されたイオンを活性化させ、不純物層（４、５）を形成する不純物層形成工程を含んだ炭化珪素半導体装置の製造方法において、
前記不純物層形成工程では、前記炭化珪素半導体にシリコン酸化膜からなるキャップ層（６）を配置したのち、該キャップ層によって前記不純物層の表面を覆った状態で、かつ前記キャップ層を構成するシリコン酸化膜が昇華し難い状態となるようにシリコン酸化膜が生成される雰囲気で前記活性化を行うことを特徴とする炭化珪素半導体装置の製造方法。A silicon carbide semiconductor device including an impurity layer forming step of forming an impurity layer (4, 5) by activating the implanted ions by performing ion implantation on the silicon carbide semiconductor (2) and then performing heat treatment In the manufacturing method of
In the impurity layer forming step, after a cap layer (6) made of a silicon oxide film is disposed on the silicon carbide semiconductor, the silicon constituting the cap layer is covered with the surface of the impurity layer by the cap layer. A method for manufacturing a silicon carbide semiconductor device , wherein the activation is performed in an atmosphere in which a silicon oxide film is generated so that the oxide film is hardly sublimated . 前記シリコン酸化膜が生成される雰囲気として、シランとＯ2、シランとＮ2Ｏ、シランとＣＯ2とＨ2、ＳｉＨ2Ｃｌ2とＮ2Ｏのいずれかの雰囲気、又は、ＢＰＳＧ、ＢＳＧ、ＰＳＧ、ＡｓＳＧのいずれかが生成される雰囲気とすることを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。The atmosphere in which the silicon oxide film is generated is silane and O 2 , silane and N 2 O, silane and CO 2 and H 2 , SiH 2 Cl 2 and N 2 O, or BPSG, BSG, The method for manufacturing a silicon carbide semiconductor device according to claim 4 , wherein an atmosphere is generated in which either PSG or AsSG is generated. 炭化珪素半導体（２）にイオン注入を行ったのち、熱処理を施すことで前記注入されたイオンを活性化させ、不純物層（４、５）を形成する不純物層形成工程を含んだ炭化珪素半導体装置の製造方法において、
前記不純物層形成工程では、前記炭化珪素半導体にシリコン酸化膜からなるキャップ層（６）を配置したのち、該キャップ層によって前記不純物層の表面を覆った状態で、かつ前記キャップ層を構成するシリコン酸化膜が昇華し難い状態となるように前記キャップ層の表面に耐高温の別材料（１２）を形成することでダブルキャップ構造とした状態で前記活性化を行うことを特徴とする炭化珪素半導体装置の製造方法。A silicon carbide semiconductor device including an impurity layer forming step of forming an impurity layer (4, 5) by activating the implanted ions by performing ion implantation on the silicon carbide semiconductor (2) and then performing heat treatment In the manufacturing method of
In the impurity layer forming step, after a cap layer (6) made of a silicon oxide film is disposed on the silicon carbide semiconductor, the silicon constituting the cap layer is covered with the surface of the impurity layer by the cap layer. A silicon carbide semiconductor , wherein the activation is performed in a double cap structure by forming another high temperature resistant material (12) on the surface of the cap layer so that the oxide film is not easily sublimated. Device manufacturing method. 前記耐高温の別材料としてカーボンを用いることを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。The method of manufacturing a silicon carbide semiconductor device according to claim 6 , wherein carbon is used as the high temperature resistant separate material. 前記耐高温の別材料として炭化珪素を用いることを特徴とする請求項７に記載の炭化珪素半導体装置の製造方法。The method for manufacturing a silicon carbide semiconductor device according to claim 7 , wherein silicon carbide is used as the high temperature resistant separate material. 炭化珪素半導体（２）にイオン注入を行ったのち、熱処理を施すことで前記注入されたイオンを活性化させ、不純物層（４、５）を形成する不純物層形成工程を含んだ炭化珪素半導体装置の製造方法において、
前記不純物層形成工程では、前記炭化珪素半導体にシリコン酸化膜からなるキャップ層（６）を配置したのち、該キャップ層によって前記不純物層の表面を覆った状態で、かつ前記キャップ層を構成するシリコン酸化膜が昇華し難い状態となるように前記キャップ層の表面に耐高温の炭化珪素を生成させながら前記活性化を行うことを特徴とする炭化珪素半導体装置の製造方法。A silicon carbide semiconductor device including an impurity layer forming step of forming an impurity layer (4, 5) by activating the implanted ions by performing ion implantation on the silicon carbide semiconductor (2) and then performing heat treatment In the manufacturing method of
In the impurity layer forming step, after a cap layer (6) made of a silicon oxide film is disposed on the silicon carbide semiconductor, the silicon constituting the cap layer is covered with the surface of the impurity layer by the cap layer. A method of manufacturing a silicon carbide semiconductor device, wherein the activation is performed while generating high-temperature resistant silicon carbide on the surface of the cap layer so that the oxide film is hardly sublimated . 前記不純物層形成工程では、前記活性化時の雰囲気圧力に応じて前記キャップ層の膜厚を調整し、前記キャップ層が前記熱処理期間中に残存する厚みとすることを特徴とする請求項１乃至９のいずれか１つに記載の炭化珪素半導体装置の製造方法。The said impurity layer formation process adjusts the film thickness of the said cap layer according to the atmospheric pressure at the time of the said activation, It is set as the thickness which the said cap layer remains in the said heat processing period. 10. A method for manufacturing a silicon carbide semiconductor device according to any one of 9 above. 前記不純物層形成工程では、前記炭化珪素半導体の表面に前記キャップ層を配置したのち、前記キャップ層をスルーさせたイオン注入を行うことで前記不純物を前記炭化珪素半導体に注入することを特徴とする請求項１乃至１０のいずれか１つに記載の炭化珪素半導体装置の製造方法。In the impurity layer forming step, after the cap layer is disposed on the surface of the silicon carbide semiconductor, the impurity is implanted into the silicon carbide semiconductor by performing ion implantation through the cap layer. the method for manufacturing the silicon carbide semiconductor device according to any one of claims 1 to 10. 前記不純物層形成工程では、前記熱処理をランプアニール装置によって行うことを特徴とする請求項１乃至１１のいずれか１つに記載の炭化珪素半導体装置の製造方法。In the impurity layer forming step, the method for manufacturing the silicon carbide semiconductor device according to any one of claims 1 to 11, characterized in that the heat treatment by lamp annealing apparatus.
JP2001120165A 2001-04-18 2001-04-18 Method for manufacturing silicon carbide semiconductor device Expired - Fee Related JP4961633B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001120165A JP4961633B2 (en) 2001-04-18 2001-04-18 Method for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001120165A JP4961633B2 (en) 2001-04-18 2001-04-18 Method for manufacturing silicon carbide semiconductor device

Publications (2)

Publication Number Publication Date
JP2002314071A JP2002314071A (en) 2002-10-25
JP4961633B2 true JP4961633B2 (en) 2012-06-27

Family

ID=18970257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001120165A Expired - Fee Related JP4961633B2 (en) 2001-04-18 2001-04-18 Method for manufacturing silicon carbide semiconductor device

Country Status (1)

Country Link
JP (1) JP4961633B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462540B2 (en) 2004-02-06 2008-12-09 Panasonic Corporation Silicon carbide semiconductor device and process for producing the same
JP4708722B2 (en) * 2004-03-25 2011-06-22 新日本無線株式会社 Method for manufacturing silicon carbide semiconductor device
US7118970B2 (en) * 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
EP2400530A3 (en) * 2005-06-20 2012-04-18 Nippon Telegraph And Telephone Corporation Diamond semiconductor element and process for producing the same
JP5037165B2 (en) * 2007-02-22 2012-09-26 三菱電機株式会社 Manufacturing method of semiconductor device
WO2008120469A1 (en) 2007-03-29 2008-10-09 Panasonic Corporation Method for manufacturing silicon carbide semiconductor element
JP5621185B2 (en) * 2008-06-02 2014-11-05 日産自動車株式会社 Semiconductor device manufacturing method and semiconductor device
JP2010034481A (en) * 2008-07-31 2010-02-12 Sumitomo Electric Ind Ltd Method of manufacturing semiconductor device, and semiconductor device
JP2010135552A (en) * 2008-12-04 2010-06-17 Mitsubishi Electric Corp Method of manufacturing silicon carbide semiconductor device
JP5991629B2 (en) * 2009-07-21 2016-09-14 ローム株式会社 Semiconductor device and manufacturing method of semiconductor device
JP5659882B2 (en) * 2011-03-09 2015-01-28 住友電気工業株式会社 Manufacturing method of semiconductor device
JP6376729B2 (en) * 2013-05-21 2018-08-22 ローム株式会社 Manufacturing method of semiconductor device
JP6614083B2 (en) * 2016-09-26 2019-12-04 豊田合成株式会社 Method of manufacturing nitride semiconductor device
CN109979829A (en) * 2017-12-27 2019-07-05 无锡华润微电子有限公司 Silicon carbide activates method for annealing
JP7458217B2 (en) * 2020-03-19 2024-03-29 株式会社東芝 Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
CN113178384B (en) * 2021-06-30 2022-03-18 绍兴中芯集成电路制造股份有限公司 SiC-based ohmic contact structure and method for manufacturing same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551155A (en) * 1978-06-19 1980-01-07 Mitsubishi Electric Corp Method of fabricating semiconductor device
JP3146694B2 (en) * 1992-11-12 2001-03-19 富士電機株式会社 Silicon carbide MOSFET and method of manufacturing silicon carbide MOSFET
JP3567937B2 (en) * 1992-12-26 2004-09-22 株式会社半導体エネルギー研究所 Method for manufacturing thin film transistor
JPH0786199A (en) * 1993-09-16 1995-03-31 Fuji Electric Co Ltd Fabrication of silicon carbide semiconductor device
JP3721588B2 (en) * 1994-10-04 2005-11-30 富士電機デバイステクノロジー株式会社 Method for manufacturing silicon carbide semiconductor device
JP3580052B2 (en) * 1996-10-17 2004-10-20 株式会社デンソー Method for manufacturing silicon carbide semiconductor device
JP3944970B2 (en) * 1997-10-27 2007-07-18 富士電機デバイステクノロジー株式会社 Method for manufacturing silicon carbide semiconductor device
JP3661409B2 (en) * 1998-05-29 2005-06-15 新日本無線株式会社 Method for manufacturing silicon carbide semiconductor device
JP3956487B2 (en) * 1998-06-22 2007-08-08 富士電機デバイステクノロジー株式会社 Method for manufacturing silicon carbide semiconductor device
JP3760688B2 (en) * 1999-08-26 2006-03-29 富士電機ホールディングス株式会社 Method for manufacturing silicon carbide semiconductor device
JP2002016013A (en) * 2000-06-27 2002-01-18 Nissan Motor Co Ltd Method of manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
JP2002314071A (en) 2002-10-25

Similar Documents

Publication Publication Date Title
JP4961633B2 (en) Method for manufacturing silicon carbide semiconductor device
JP4600438B2 (en) Method for manufacturing silicon carbide semiconductor device
US7569496B2 (en) Method for manufacturing SiC semiconductor device
US7718519B2 (en) Method for manufacturing silicon carbide semiconductor element
US8697555B2 (en) Method of producing semiconductor device and semiconductor device
US8377811B2 (en) Method for manufacturing silicon carbide semiconductor device
JP4483900B2 (en) Method for manufacturing silicon carbide semiconductor device
JPS62177909A (en) Manufacture of semiconductor device
JP2005353771A (en) MANUFACTURING METHOD OF SiC SEMICONDUCTOR DEVICE
WO2012120731A1 (en) Production method for semiconductor device
JP3972450B2 (en) Method for manufacturing silicon carbide semiconductor device
JP3956487B2 (en) Method for manufacturing silicon carbide semiconductor device
JP3963154B2 (en) Method for manufacturing silicon carbide Schottky barrier diode
JP5057903B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2009272328A (en) Method and apparatus for manufacturing silicon oxide semiconductor element
JP3944970B2 (en) Method for manufacturing silicon carbide semiconductor device
JP4100070B2 (en) Manufacturing method of semiconductor device
JP3539417B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
KR950027916A (en) Manufacturing Method of Semiconductor Device
JP6686581B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
WO2021161509A1 (en) Method for manufacturing nitride semiconductor device
JP4792645B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6853621B2 (en) Manufacturing method of silicon carbide semiconductor device
JP2017108080A (en) Method of manufacturing nitride semiconductor device
KR100446954B1 (en) Fabrication method of silicon carbide semiconducting devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees