JP3573135B2 - マルチチップモジュールの組立方法 - Google Patents
マルチチップモジュールの組立方法 Download PDFInfo
- Publication number
- JP3573135B2 JP3573135B2 JP2002056491A JP2002056491A JP3573135B2 JP 3573135 B2 JP3573135 B2 JP 3573135B2 JP 2002056491 A JP2002056491 A JP 2002056491A JP 2002056491 A JP2002056491 A JP 2002056491A JP 3573135 B2 JP3573135 B2 JP 3573135B2
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- heat sink
- substrate
- elements
- chip module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、複数個のLSI(Large Scale IntegratedCircuit:集積回路)素子を1枚の基板に実装するマルチチップモジュール、特にベアチップ実装のLSI素子により形成されたマルチチップモジュールと、ヒートシンクとを接続するマルチチップモジュールの組立方法に関する。
【0002】
【従来の技術】
複数個のLSI素子を1枚の基板に実装するマルチチップモジュールは、近時、LSIの集積度の飛躍的な増加に伴い、発熱量も急激に増加している。このため、通常は、ヒートシンクをこのマルチチップモジュールの放熱面(上面)に接合して、このマルチチップモジュールから発生した熱をヒートシンクにより放熱させていた。なお、このLSI素子は、1枚の基板上に複数個配置されているので、1枚のヒートシンクに複数のLSI素子を接合して、ヒートシンクの部品点数の低減を図っている。そして、このヒートシンクによるマルチチップモジュールの冷却効率を上げるために、ヒートシンクの放熱面積を拡大したり、ヒートシンクに当てる風の風速を上げたりして、所謂熱伝達による伝熱を向上させることで対応してきた。しかし、この方式も筐体の小型化の要求及び設置環境条件の緩和の要求に伴って、実装可能なエリアに制限があるため、限界となってきている。そこで、LSI素子からヒートシンクまでの熱伝導による伝熱効率を向上させることにより、マルチチップモジュールの冷却効率を向上させることが必要となってきている。
【0003】
マルチチップモジュールに実装されるLSI素子は、シリコンウエハの厚さのバラツキ、基板に実装する際の製造バラツキ、基板の反り等の要因により、LSI素子の高さ方向のバラツキが0.2乃至0.3mm程度生じる。従来は、これらのLSI素子とヒートシンクとの間隔のバラツキを伝熱部材、例えば熱伝導ラバーシートのような放熱シート又はグリースをLSI素子とヒートシンクとの間に挿入することで解決していた(特開平2−196453号公報、特開平11−135691号公報)。しかし熱伝導ラバーシート及びグリースは熱伝導率が0.8乃至数W/m・Kと金属の熱伝導率の10分の1以下であり、可能な限りこの伝熱部材を薄くしても熱的なロスが無視できないくらい大きくなってしまう。
【0004】
なお、LSIで発生した熱は、LSIの表面からヒートシンクまでは熱伝導で伝熱された後、ヒートシンクから周囲の空気に熱伝達によって放熱するという段階を経るのが一般的である。熱伝達の向上については、ヒートシンクの形状及びファンを含めた通風構造等の工夫が数多く提案されている。しかし熱伝導は伝熱距離/(伝熱面積×熱伝導率)の逆数に比例するものであり、これらは物性値であるため、構造と材料を選択してしまえば決定してしまう。このため冷却効率を向上させるために、LSIとヒートシンクの間に熱伝導率の良い材料を充填する必要がある。
【0005】
そこで、LSI素子とヒートシンクとを例えば半田などの金属で直接接合する方法が考えられ、LSI素子をヒートシンクに直接半田付けする構造が提案されている(特開2000−31360号公報)。半田の量は、通常、同一の量を複数のLSI素子とヒートシンクとの間の接合に使用し、その量は、最もLSI素子とヒートシンクとの間隔が大きい箇所において、充分に接合可能な量に設定される。
【0006】
【発明が解決しようとする課題】
しかしながら、このような方法で、複数個のLSI素子と1枚のヒートシンクとを接合すると、LSI素子とヒートシンクとの間隔が小さい箇所においては、半田の量が余ってしまい、この余った半田がLSI素子の側面にあふれ、基板上の配線に接触して短絡してしまうという問題点があった。
【0007】
LSI素子がケースに入った状態で基板上に実装されている場合は、ケースの高さが2〜3mm程度あるので、複数のLSI素子にこのように一定量の半田を配置したとしても、余った半田はLSI素子のケースの側面に付着し、基板まで半田が垂れて短絡するという不具合は生じない。しかし、近時、信号伝播速度の低減及び半導体装置の小型化を図るために、ケースを使用せずに直接LSI素子を基板に実装するベアチップ実装が主流となってきている。このように、LSI素子がベアチップでマルチチップモジュールに実装される場合は、LSI素子の高さが0.6乃至0.8mmと低く、しかもそのバラツキが前述のように0.2乃至0.3mmとあるので、高さの低いLSI素子に併せて半田を同一量で配置してしまうと、高さの高いLSI素子では、その上面上のヒートシンクとの間隔が短いので、基板まで半田があふれ出してしまう。図10はこのように、基板まで半田があふれた状態を示している。
【0008】
図10に示すように、このマルチチップモジュールは、基板14上に第1のLSI素子11、第2のLSI素子12、第3のLSI素子13が実装され、また、基板14の端部にはヒンジ18が設けられ、このヒンジ18により、各LSI素子11、12、13から発生した熱を放熱する1個のヒートシンク15が各LSI素子1、2、3の上方に、基板14とヒートシンク15が所定の間隔となるように対峙して例えばビス等により着脱可能に支持されている。また、各LSI素子11、12、13とヒートシンク15の間には夫々半田16が配設され、各半導体11、12、13とヒートシンク15とを夫々接続している。この各LSI素子11、12、13は上述のように、LSI素子自身の厚さのバラツキ及び基板実装時のLSI素子の位置のバラツキにより各高さが相違しており、各LSI素子11、12、13の上面とヒートシンク15間の距離は夫々相違する。図示例では、第1のLSI素子11とヒートシンク15間の距離が最も大きく、第2のLSI素子12とヒートシンク15間の距離が最も小さい。各LSI素子11、12、13上に配設した半田16はいずれも同一量であるので、第1のLSI素子11とヒートシンク15を接続するのに最適な量の半田16を他のLSI素子12、13にも配置すると、第2のLSI素子12上の半田16は、ヒートシンク15間との間のスペースが小さいため、余ってしまい、LSI素子12の側方にはみ出し、更には下方へあふれてしまう。このあふれた半田16が、基板14上の配線(図示せず)等と接触し、短絡事故が発生してしまう。
【0009】
図11を用いて、上述の半田のあふれる様子を具体的に詳述する。図11に示すように、高さが0.6mm及び0.8mmで、横断面が1辺長20mmの正方形の2個のLSI素子11、12が混在して基板14上に実装されているマルチモジュールにおいて、0.6mmの高さのLSI素子11に合わせて半田を配置し、ヒートシンク15を各LSI素子11、12に接合すると、必要な半田量は20mm×20mm×0.3mm=120mm3となる。この量を0.8mmの高さのLSI素子12に配置すると、このLSI素子12とヒートシンク15との間には20mm×20mm×0.1mm=40mm3までしか存在できないので、残りの80mm3はLSI周囲に回り込むことになる。このとき、LSI素子11、12の実装ピッチが22mmしかないとすると、22mm×22mm×0.9mm−20mm×20mm×0.9mmの75.6mm3までしか周囲に回り込むことができないので、半田は基板14まで達し、基板14上の配線をショートさせてしまう。
【0010】
本発明はかかる問題点に鑑みてなされたものであり、特にベアチップ実装のLSI素子により形成されたマルチチップモジュールと、ヒートシンクとを半田等の接合材料(金属)で接合する際に、余った半田等の接合材料が基板上の配線に短絡しないようにするマルチチップモジュールの組立方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明に係るマルチチップモジュールの組み立て方法は、基板上に搭載された複数個のLSI素子の各上面に可塑性材料を塗布する第1の工程と、前記LSI素子の上面にヒートシンクを前記基板との間隔が所定値となるように仮配置する第2の工程と、前記ヒートシンクを前記LSI素子上から取り外し、前記LSI素子の上面からはみ出た部分の少なくとも一部の可塑性材料を除去する第3の工程と、前記ヒートシンク及び/又は各LSI素子上面に残った可塑性材料の質量を測定し、その質量に応じて各LSI素子についての適正量を判別し、この適正量の接合材料を各LSI素子上に配置する第4の工程と、ヒートシンクを前記基板との間隔が一様に所定値となるように配置し、更に前記接合材料を溶融凝固させて前記各LSI素子と前記ヒートシンクとを接合する第5の工程と、を有することを特徴とする。
【0012】
また、このマルチチップモジュールの組立方法において、例えば、前記接合材料は、半田である。
【0013】
更に、このマルチチップモジュールの組立方法において、例えば、前記基板上にヒンジが設けられていて、前記ヒートシンクは前記ヒンジに当接することにより、前記基板との間隔が所定値になるように配置される。
【0014】
更に、このマルチチップモジュールの組立方法において、例えば、前記第4の工程は、前記第3の工程により、前記各LSI素子上に残った前記可塑性材料の質量を測定する測定工程と、前記各可塑性材料の質量と同じ体積となる接合材料の質量を計算する計算工程と、この計算結果により求められた質量の接合材料を前記各LSI素子上に配置する配置工程と、を有する。
【0015】
また、本発明に係る他のマルチチップモジュールの組立方法は、基板上に搭載された複数個のLSI素子の各上面に接合材料を塗布する第1の工程と、前記LSI素子の上面にヒートシンクを前記基板との間隔が所定値となるように仮配置する第2の工程と、前記ヒートシンクを前記LSI素子上から取り外し、前記LSI素子の上面からはみ出た部分の少なくとも一部の接合材料を除去する第3の工程と、ヒートシンクを前記基板との間隔が前記所定値となるように配置し、更に前記接合材料を溶融凝固させて前記各LSI素子と前記ヒートシンクとを接合する第4の工程と、を有することを特徴とする。
【0016】
更に、このマルチチップモジュールの組立方法において、例えば、前記接合材料は、可塑性の半田である。
【0017】
更に、このマルチチップモジュールの組立方法において、例えば、前記基板上にヒンジが設けられていて、前記ヒートシンクは前記ヒンジに当接することにより、前記基板との間隔が所定値になるように配置される。
【0018】
【発明の実施の形態】
以下、本発明の実施例について添付の図面を参照して説明する。図1乃至図5は、本発明の第1実施例に係るマルチチップモジュールの組立方法を工程順に示す断面図である。本実施例は、図5に示すように、基板4上に第1のLSI素子1、第2のLSI素子2及び第3のLSI素子3を実装したマルチチップモジュールに、ヒートシンク5を接合するマルチチップモジュールの組立方法についてのものである。
【0019】
図1に示すように、基板4上に設けられた各LSI素子1、2、3が搭載されている。そして、シリコンウエハの厚さのバラツキ、基板に実装する際の製造バラツキ及び基板の反り等の要因により、各LSI素子1、2、3の上面(放熱面)の基板4に対する高さは相違している。なお、各LSI素子1、2、3の上面は半田付け可能なようにメタライズ処理が施されている。また、各LSI素子1、2、3の上面には、剥離材を塗布しておく。
【0020】
先ず、基板4上に実装された第1のLSI素子1、第2のLSI素子2及び第3のLSI素子3の上面に、夫々可塑性材料7を塗布する。この可塑性材料7は粘着性のある粘土、ちょう度の小さいシリコーングリース又はコンパウンド等が用いられる。なお、この可塑性材料7の塗布量は、厳密に管理する必要はない。
【0021】
次に、図2に示すように、ヒートシンク5をヒンジ8に当接するまで下降させて、可塑性材料7を塗布したLSI素子1、2、3にヒートシンク5を仮配置する。そうすると、各LSI素子1、2、3の高さ寸法及び傾き、反り量に合わせて、可塑性材料7が変形し、各LSI素子1、2、3とヒートシンクとの間の隙間を埋め、更に、余剰な可塑性材料7が、各LSI素子1、2、3の上面からはみ出る。
【0022】
次に、ヒートシンク5を各LSI素子1、2、3の上面から取り外す。図3はヒートシンク5の下面の一部を示す。この図3に示すように、ヒートシンク5を取り外すと、ヒートシンク5には、可塑性材料7が貼り付く。例えば、図3に示すように、第2のLSI素子2と第3のLSI素子3の上面に塗布された可塑性材料7が各LSI素子1、2、3から剥れてヒートシンク5に貼りつく。なお、このとき可塑性材料7は各LSI素子1、2、3側に貼り付いてもよいが、前述の如く、各LSI素子1、2、3の上面に可塑性材料7を塗布する前に剥離剤をあらかじめ塗布しておくことにより、一様にヒートシンク5側に可塑性材料7を貼り付かせることができ、その後の工程が容易となる。
【0023】
この可塑性材料7は各LSI素子1、2、3の高さ寸法、傾き及び反り量を転写して、その余剰部分が周囲にはみ出た形に形成される。そして、各LSI素子1、2、3の上面に接触していた部分とはみ出た部分の境界を切取線9として、この切取線9に沿って周辺の4辺を切断し、この可塑性材料7のはみ出た部分を除去する。そうすると、図4に示すように、ヒートシンク5上には、各LSI素子1、2、3の上面と各々同じ面積の可塑性材料7が得られる。この残った可塑性材料7の体積が、夫々のLSI素子1、2、3に対してヒートシンク5との間隙を埋めるに必要な量となる。
【0024】
次に、これらの可塑性材料7の質量を例えば精密秤等にて測定し、各可塑性材料7の質量と、この可塑性材料7の比重より、各可塑性材料7の体積を求める。そして、ヒートシンク5と各LSI素子1、2、3とを接続する半田等の接合材料6の比重と、各可塑性材料7の体積より、各可塑性材料7と同じ体積の接合材料6の質量を計算する。この計算により求められた質量が、各LSI素子1、2、3上に必要な接合材料6の量となる。なお、この接合材料6は、シート状の低融点半田及びクリーム半田等が使用される。
【0025】
次に、前述の計算工程によって求められた量の接合材料6を該当するLSI素子の上面に配置する。この際に、予め、接合材料6は、0.1g又は0.5gといったような単位で仕分しておき、必要な分の接合材料6を選択し、該当するLSI素子上に配置するようにすれば、この配置工程を自動化することができる。
【0026】
図5に示すように、ヒートシンク5をヒンジ8に当接するように基板4上のLSI素子1、2、3上に配置して、マルチチップモジュールを仮組立てし、その後、恒温槽又はオーブンで接合材料6を加熱して溶融させ、更に冷却すれば、LSI素子1、2、3とヒートシンク5が接合される。次に、ヒートシンク5をヒンジ8にネジ止めすることにより、マルチチップモジュールが本組立される。
【0027】
図5は、上述したような組立方法により組み立てられたマルチチップモジュールの断面図を示す。図5に示すように、基板4上に第1のLSI素子1、第2のLSI素子2、第3のLSI素子3が実装され、各LSI素子1、2、3の上方にヒートシンク5が設置されている。この各LSI素子1、2、3とヒートシンク5の間には、接合材料6が設けられ、各LSI素子1、2、3とヒートシンク5とを接合している。なお、各LSI素子1、2、3の上面とヒートシンク5との隙間は夫々相違するが、その隙間にあった量の接合材料6が設けられており、接合材料6の余りが各LSI素子1、2、3の側面に大きくはみ出し、下方へ垂れることはない。
【0028】
次に、本発明の第2の実施例について説明する。本発明の第2の実施例におけるマルチモジュールの組立方法は、先ず、図6に示すように、基板4上に実装された第1のLSI素子1、第2のLSI素子2及び第3のLSI素子3の上面に、剥離剤を塗布し、その上に夫々接合材料6を塗布する。この接合材料6は、例えばクリーム半田のように可塑性のある半田であればよい。なお、この接合材料6の塗布量は、厳密に管理する必要はない。
【0029】
次に、図7に示すように、ヒートシンク5をヒンジ8に当接するまで下降させて、接合材料6を塗布したLSI素子1、2、3にヒートシンク5を仮配置する。そうすると、各LSI素子1、2、3の高さ寸法及び傾き、反り量に合わせて、接合材料6が変形し、各LSI素子1、2、3とヒートシンクとの間の隙間を埋め、更に、余剰な接合材料6が、各LSI素子1、2、3の上面からはみ出る。
【0030】
次に、ヒートシンク5を各LSI素子1、2、3の上面から取り外す。図8はヒートシンク5の下面の一部を示す。この図8に示すように、ヒートシンク5を取り外すと、ヒートシンク5には、接合材料6が貼り付く。例えば、図8に示すように、第2のLSI素子2と第3のLSI素子3の上面に塗布された接合材料6が各LSI素子1、2、3から剥れてヒートシンク5に貼りつく。なお、このとき接合材料6は各LSI素子1、2、3側に貼り付いてもよいが、前述の如く、各LSI素子1、2、3の上面に接合材料6を塗布する前に剥離剤をあらかじめ塗布しておくことにより、一様にヒートシンク5側に接合材料6を貼り付かせることができ、その後の工程が容易となる。
【0031】
この接合材料6は各LSI素子1、2、3の高さ寸法、傾き及び反り量を転写して、その余剰部分が周囲にはみ出た形に形成される。そして、各LSI素子1、2、3の上面に接触していた部分とはみ出た部分の境界を切取線9として、この切取線9に沿って周辺の4辺を切断し、この接合材料6のはみ出た部分を除去する。そうすると、図9に示すように、ヒートシンク5上には、各LSI素子1、2、3の上面と各々同じ面積の接合材料6が得られる。この残った接合材料6の量が、夫々のLSI素子1、2、3に対してヒートシンク5との間隙を埋めるに必要な量となる。
【0032】
図5に示すように、ヒートシンク5をヒンジ8に当接するように基板4上のLSI素子1、2、3上に配置して、マルチチップモジュールを仮組立てし、その後、恒温槽又はオーブンで接合材料6を加熱して、更に冷却すれば、LSI素子1、2、3とヒートシンク5が接合される。次に、ヒートシンク5をヒンジ8にネジ止めすることにより、マルチチップモジュールが本組立される。
【0033】
上述の第2の実施例により得られるマルチチップモジュールは、第1の実施例により得られるマルチチップモジュールと全く同じように、各LSI素子1、2、3の上面とヒートシンク5との隙間にあった量の接合材料6が配置され、接合材料6の余りが各LSI素子1、2、3の側面に大きくはみ出し、下方へ垂れることはない。
【0034】
なお、第1の実施例及び第2の実施例とも、複数のLSI素子の上面が同じ面積である場合について述べたが、LSI素子の上面の面積が相違する場合についても、本発明のいずれの実施例でも対応することが可能である。また、ヒートシンクは空冷式又は水冷式のいずれでも本発明が適用できる。
【0035】
【発明の効果】
以上、詳述したように、本発明のマルチチップモジュールの組立方法によれば、複数のLSI素子の上面(放熱面)の高さにばらつきがあるマルチチップモジュールと1枚のヒートシンクを接合する場合でも、各LSI素子の高さに適した量の接合材料をヒートシンクとLSI素子との間に設けることができるので、余った接合材料がLSI素子の側面に大きくはみ出し、下方に垂れて、基板上の配線に接触し、短絡事故を引き起こすことのないマルチチップモジュールを得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係るマルチチップモジュールの組立方法を工程順に示す断面図である。
【図2】本第1実施例に係るマルチチップモジュールの組立方法を工程順に示す断面図であり、図1の次の工程を示す。
【図3】本第1実施例に係るマルチチップモジュールの組立方法を工程順に示す図であり、図2の次の工程を示す。
【図4】本第1実施例に係るマルチチップモジュールの組立方法を工程順に示す図であり、図3の次の工程を示す。
【図5】本第の実施例により組み立てられたマルチチップモジュールの断面である。
【図6】本発明の第2の実施例に係るマルチチップモジュールの組立方法を工程順に示す断面図である。
【図7】本第2実施例に係るマルチチップモジュールの組立方法を工程順に示す断面図であり、図6の次の工程を示す。
【図8】本第2実施例に係るマルチチップモジュールの組立方法を工程順に示す図であり、図7の次の工程を示す。
【図9】本第2実施例に係るマルチチップモジュールの組立方法を工程順に示す図であり、図8の次の工程を示す。
【図10】従来の組立方法により組み立てられたマルチチップモジュールを示す断面図である。
【図11】従来の組立方法により組み立てられたマルチチップモジュールの半田部分を示す断面図である。
【符号の説明】
1、11;第1のLSI素子
2、12;第2のLSI素子
3、13;第3のLSI素子
4、14;基板
5、15;ヒートシンク
6、16;接合材料(半田)
7;可塑性材料
8、18;ヒンジ
【発明の属する技術分野】
本発明は、複数個のLSI(Large Scale IntegratedCircuit:集積回路)素子を1枚の基板に実装するマルチチップモジュール、特にベアチップ実装のLSI素子により形成されたマルチチップモジュールと、ヒートシンクとを接続するマルチチップモジュールの組立方法に関する。
【0002】
【従来の技術】
複数個のLSI素子を1枚の基板に実装するマルチチップモジュールは、近時、LSIの集積度の飛躍的な増加に伴い、発熱量も急激に増加している。このため、通常は、ヒートシンクをこのマルチチップモジュールの放熱面(上面)に接合して、このマルチチップモジュールから発生した熱をヒートシンクにより放熱させていた。なお、このLSI素子は、1枚の基板上に複数個配置されているので、1枚のヒートシンクに複数のLSI素子を接合して、ヒートシンクの部品点数の低減を図っている。そして、このヒートシンクによるマルチチップモジュールの冷却効率を上げるために、ヒートシンクの放熱面積を拡大したり、ヒートシンクに当てる風の風速を上げたりして、所謂熱伝達による伝熱を向上させることで対応してきた。しかし、この方式も筐体の小型化の要求及び設置環境条件の緩和の要求に伴って、実装可能なエリアに制限があるため、限界となってきている。そこで、LSI素子からヒートシンクまでの熱伝導による伝熱効率を向上させることにより、マルチチップモジュールの冷却効率を向上させることが必要となってきている。
【0003】
マルチチップモジュールに実装されるLSI素子は、シリコンウエハの厚さのバラツキ、基板に実装する際の製造バラツキ、基板の反り等の要因により、LSI素子の高さ方向のバラツキが0.2乃至0.3mm程度生じる。従来は、これらのLSI素子とヒートシンクとの間隔のバラツキを伝熱部材、例えば熱伝導ラバーシートのような放熱シート又はグリースをLSI素子とヒートシンクとの間に挿入することで解決していた(特開平2−196453号公報、特開平11−135691号公報)。しかし熱伝導ラバーシート及びグリースは熱伝導率が0.8乃至数W/m・Kと金属の熱伝導率の10分の1以下であり、可能な限りこの伝熱部材を薄くしても熱的なロスが無視できないくらい大きくなってしまう。
【0004】
なお、LSIで発生した熱は、LSIの表面からヒートシンクまでは熱伝導で伝熱された後、ヒートシンクから周囲の空気に熱伝達によって放熱するという段階を経るのが一般的である。熱伝達の向上については、ヒートシンクの形状及びファンを含めた通風構造等の工夫が数多く提案されている。しかし熱伝導は伝熱距離/(伝熱面積×熱伝導率)の逆数に比例するものであり、これらは物性値であるため、構造と材料を選択してしまえば決定してしまう。このため冷却効率を向上させるために、LSIとヒートシンクの間に熱伝導率の良い材料を充填する必要がある。
【0005】
そこで、LSI素子とヒートシンクとを例えば半田などの金属で直接接合する方法が考えられ、LSI素子をヒートシンクに直接半田付けする構造が提案されている(特開2000−31360号公報)。半田の量は、通常、同一の量を複数のLSI素子とヒートシンクとの間の接合に使用し、その量は、最もLSI素子とヒートシンクとの間隔が大きい箇所において、充分に接合可能な量に設定される。
【0006】
【発明が解決しようとする課題】
しかしながら、このような方法で、複数個のLSI素子と1枚のヒートシンクとを接合すると、LSI素子とヒートシンクとの間隔が小さい箇所においては、半田の量が余ってしまい、この余った半田がLSI素子の側面にあふれ、基板上の配線に接触して短絡してしまうという問題点があった。
【0007】
LSI素子がケースに入った状態で基板上に実装されている場合は、ケースの高さが2〜3mm程度あるので、複数のLSI素子にこのように一定量の半田を配置したとしても、余った半田はLSI素子のケースの側面に付着し、基板まで半田が垂れて短絡するという不具合は生じない。しかし、近時、信号伝播速度の低減及び半導体装置の小型化を図るために、ケースを使用せずに直接LSI素子を基板に実装するベアチップ実装が主流となってきている。このように、LSI素子がベアチップでマルチチップモジュールに実装される場合は、LSI素子の高さが0.6乃至0.8mmと低く、しかもそのバラツキが前述のように0.2乃至0.3mmとあるので、高さの低いLSI素子に併せて半田を同一量で配置してしまうと、高さの高いLSI素子では、その上面上のヒートシンクとの間隔が短いので、基板まで半田があふれ出してしまう。図10はこのように、基板まで半田があふれた状態を示している。
【0008】
図10に示すように、このマルチチップモジュールは、基板14上に第1のLSI素子11、第2のLSI素子12、第3のLSI素子13が実装され、また、基板14の端部にはヒンジ18が設けられ、このヒンジ18により、各LSI素子11、12、13から発生した熱を放熱する1個のヒートシンク15が各LSI素子1、2、3の上方に、基板14とヒートシンク15が所定の間隔となるように対峙して例えばビス等により着脱可能に支持されている。また、各LSI素子11、12、13とヒートシンク15の間には夫々半田16が配設され、各半導体11、12、13とヒートシンク15とを夫々接続している。この各LSI素子11、12、13は上述のように、LSI素子自身の厚さのバラツキ及び基板実装時のLSI素子の位置のバラツキにより各高さが相違しており、各LSI素子11、12、13の上面とヒートシンク15間の距離は夫々相違する。図示例では、第1のLSI素子11とヒートシンク15間の距離が最も大きく、第2のLSI素子12とヒートシンク15間の距離が最も小さい。各LSI素子11、12、13上に配設した半田16はいずれも同一量であるので、第1のLSI素子11とヒートシンク15を接続するのに最適な量の半田16を他のLSI素子12、13にも配置すると、第2のLSI素子12上の半田16は、ヒートシンク15間との間のスペースが小さいため、余ってしまい、LSI素子12の側方にはみ出し、更には下方へあふれてしまう。このあふれた半田16が、基板14上の配線(図示せず)等と接触し、短絡事故が発生してしまう。
【0009】
図11を用いて、上述の半田のあふれる様子を具体的に詳述する。図11に示すように、高さが0.6mm及び0.8mmで、横断面が1辺長20mmの正方形の2個のLSI素子11、12が混在して基板14上に実装されているマルチモジュールにおいて、0.6mmの高さのLSI素子11に合わせて半田を配置し、ヒートシンク15を各LSI素子11、12に接合すると、必要な半田量は20mm×20mm×0.3mm=120mm3となる。この量を0.8mmの高さのLSI素子12に配置すると、このLSI素子12とヒートシンク15との間には20mm×20mm×0.1mm=40mm3までしか存在できないので、残りの80mm3はLSI周囲に回り込むことになる。このとき、LSI素子11、12の実装ピッチが22mmしかないとすると、22mm×22mm×0.9mm−20mm×20mm×0.9mmの75.6mm3までしか周囲に回り込むことができないので、半田は基板14まで達し、基板14上の配線をショートさせてしまう。
【0010】
本発明はかかる問題点に鑑みてなされたものであり、特にベアチップ実装のLSI素子により形成されたマルチチップモジュールと、ヒートシンクとを半田等の接合材料(金属)で接合する際に、余った半田等の接合材料が基板上の配線に短絡しないようにするマルチチップモジュールの組立方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明に係るマルチチップモジュールの組み立て方法は、基板上に搭載された複数個のLSI素子の各上面に可塑性材料を塗布する第1の工程と、前記LSI素子の上面にヒートシンクを前記基板との間隔が所定値となるように仮配置する第2の工程と、前記ヒートシンクを前記LSI素子上から取り外し、前記LSI素子の上面からはみ出た部分の少なくとも一部の可塑性材料を除去する第3の工程と、前記ヒートシンク及び/又は各LSI素子上面に残った可塑性材料の質量を測定し、その質量に応じて各LSI素子についての適正量を判別し、この適正量の接合材料を各LSI素子上に配置する第4の工程と、ヒートシンクを前記基板との間隔が一様に所定値となるように配置し、更に前記接合材料を溶融凝固させて前記各LSI素子と前記ヒートシンクとを接合する第5の工程と、を有することを特徴とする。
【0012】
また、このマルチチップモジュールの組立方法において、例えば、前記接合材料は、半田である。
【0013】
更に、このマルチチップモジュールの組立方法において、例えば、前記基板上にヒンジが設けられていて、前記ヒートシンクは前記ヒンジに当接することにより、前記基板との間隔が所定値になるように配置される。
【0014】
更に、このマルチチップモジュールの組立方法において、例えば、前記第4の工程は、前記第3の工程により、前記各LSI素子上に残った前記可塑性材料の質量を測定する測定工程と、前記各可塑性材料の質量と同じ体積となる接合材料の質量を計算する計算工程と、この計算結果により求められた質量の接合材料を前記各LSI素子上に配置する配置工程と、を有する。
【0015】
また、本発明に係る他のマルチチップモジュールの組立方法は、基板上に搭載された複数個のLSI素子の各上面に接合材料を塗布する第1の工程と、前記LSI素子の上面にヒートシンクを前記基板との間隔が所定値となるように仮配置する第2の工程と、前記ヒートシンクを前記LSI素子上から取り外し、前記LSI素子の上面からはみ出た部分の少なくとも一部の接合材料を除去する第3の工程と、ヒートシンクを前記基板との間隔が前記所定値となるように配置し、更に前記接合材料を溶融凝固させて前記各LSI素子と前記ヒートシンクとを接合する第4の工程と、を有することを特徴とする。
【0016】
更に、このマルチチップモジュールの組立方法において、例えば、前記接合材料は、可塑性の半田である。
【0017】
更に、このマルチチップモジュールの組立方法において、例えば、前記基板上にヒンジが設けられていて、前記ヒートシンクは前記ヒンジに当接することにより、前記基板との間隔が所定値になるように配置される。
【0018】
【発明の実施の形態】
以下、本発明の実施例について添付の図面を参照して説明する。図1乃至図5は、本発明の第1実施例に係るマルチチップモジュールの組立方法を工程順に示す断面図である。本実施例は、図5に示すように、基板4上に第1のLSI素子1、第2のLSI素子2及び第3のLSI素子3を実装したマルチチップモジュールに、ヒートシンク5を接合するマルチチップモジュールの組立方法についてのものである。
【0019】
図1に示すように、基板4上に設けられた各LSI素子1、2、3が搭載されている。そして、シリコンウエハの厚さのバラツキ、基板に実装する際の製造バラツキ及び基板の反り等の要因により、各LSI素子1、2、3の上面(放熱面)の基板4に対する高さは相違している。なお、各LSI素子1、2、3の上面は半田付け可能なようにメタライズ処理が施されている。また、各LSI素子1、2、3の上面には、剥離材を塗布しておく。
【0020】
先ず、基板4上に実装された第1のLSI素子1、第2のLSI素子2及び第3のLSI素子3の上面に、夫々可塑性材料7を塗布する。この可塑性材料7は粘着性のある粘土、ちょう度の小さいシリコーングリース又はコンパウンド等が用いられる。なお、この可塑性材料7の塗布量は、厳密に管理する必要はない。
【0021】
次に、図2に示すように、ヒートシンク5をヒンジ8に当接するまで下降させて、可塑性材料7を塗布したLSI素子1、2、3にヒートシンク5を仮配置する。そうすると、各LSI素子1、2、3の高さ寸法及び傾き、反り量に合わせて、可塑性材料7が変形し、各LSI素子1、2、3とヒートシンクとの間の隙間を埋め、更に、余剰な可塑性材料7が、各LSI素子1、2、3の上面からはみ出る。
【0022】
次に、ヒートシンク5を各LSI素子1、2、3の上面から取り外す。図3はヒートシンク5の下面の一部を示す。この図3に示すように、ヒートシンク5を取り外すと、ヒートシンク5には、可塑性材料7が貼り付く。例えば、図3に示すように、第2のLSI素子2と第3のLSI素子3の上面に塗布された可塑性材料7が各LSI素子1、2、3から剥れてヒートシンク5に貼りつく。なお、このとき可塑性材料7は各LSI素子1、2、3側に貼り付いてもよいが、前述の如く、各LSI素子1、2、3の上面に可塑性材料7を塗布する前に剥離剤をあらかじめ塗布しておくことにより、一様にヒートシンク5側に可塑性材料7を貼り付かせることができ、その後の工程が容易となる。
【0023】
この可塑性材料7は各LSI素子1、2、3の高さ寸法、傾き及び反り量を転写して、その余剰部分が周囲にはみ出た形に形成される。そして、各LSI素子1、2、3の上面に接触していた部分とはみ出た部分の境界を切取線9として、この切取線9に沿って周辺の4辺を切断し、この可塑性材料7のはみ出た部分を除去する。そうすると、図4に示すように、ヒートシンク5上には、各LSI素子1、2、3の上面と各々同じ面積の可塑性材料7が得られる。この残った可塑性材料7の体積が、夫々のLSI素子1、2、3に対してヒートシンク5との間隙を埋めるに必要な量となる。
【0024】
次に、これらの可塑性材料7の質量を例えば精密秤等にて測定し、各可塑性材料7の質量と、この可塑性材料7の比重より、各可塑性材料7の体積を求める。そして、ヒートシンク5と各LSI素子1、2、3とを接続する半田等の接合材料6の比重と、各可塑性材料7の体積より、各可塑性材料7と同じ体積の接合材料6の質量を計算する。この計算により求められた質量が、各LSI素子1、2、3上に必要な接合材料6の量となる。なお、この接合材料6は、シート状の低融点半田及びクリーム半田等が使用される。
【0025】
次に、前述の計算工程によって求められた量の接合材料6を該当するLSI素子の上面に配置する。この際に、予め、接合材料6は、0.1g又は0.5gといったような単位で仕分しておき、必要な分の接合材料6を選択し、該当するLSI素子上に配置するようにすれば、この配置工程を自動化することができる。
【0026】
図5に示すように、ヒートシンク5をヒンジ8に当接するように基板4上のLSI素子1、2、3上に配置して、マルチチップモジュールを仮組立てし、その後、恒温槽又はオーブンで接合材料6を加熱して溶融させ、更に冷却すれば、LSI素子1、2、3とヒートシンク5が接合される。次に、ヒートシンク5をヒンジ8にネジ止めすることにより、マルチチップモジュールが本組立される。
【0027】
図5は、上述したような組立方法により組み立てられたマルチチップモジュールの断面図を示す。図5に示すように、基板4上に第1のLSI素子1、第2のLSI素子2、第3のLSI素子3が実装され、各LSI素子1、2、3の上方にヒートシンク5が設置されている。この各LSI素子1、2、3とヒートシンク5の間には、接合材料6が設けられ、各LSI素子1、2、3とヒートシンク5とを接合している。なお、各LSI素子1、2、3の上面とヒートシンク5との隙間は夫々相違するが、その隙間にあった量の接合材料6が設けられており、接合材料6の余りが各LSI素子1、2、3の側面に大きくはみ出し、下方へ垂れることはない。
【0028】
次に、本発明の第2の実施例について説明する。本発明の第2の実施例におけるマルチモジュールの組立方法は、先ず、図6に示すように、基板4上に実装された第1のLSI素子1、第2のLSI素子2及び第3のLSI素子3の上面に、剥離剤を塗布し、その上に夫々接合材料6を塗布する。この接合材料6は、例えばクリーム半田のように可塑性のある半田であればよい。なお、この接合材料6の塗布量は、厳密に管理する必要はない。
【0029】
次に、図7に示すように、ヒートシンク5をヒンジ8に当接するまで下降させて、接合材料6を塗布したLSI素子1、2、3にヒートシンク5を仮配置する。そうすると、各LSI素子1、2、3の高さ寸法及び傾き、反り量に合わせて、接合材料6が変形し、各LSI素子1、2、3とヒートシンクとの間の隙間を埋め、更に、余剰な接合材料6が、各LSI素子1、2、3の上面からはみ出る。
【0030】
次に、ヒートシンク5を各LSI素子1、2、3の上面から取り外す。図8はヒートシンク5の下面の一部を示す。この図8に示すように、ヒートシンク5を取り外すと、ヒートシンク5には、接合材料6が貼り付く。例えば、図8に示すように、第2のLSI素子2と第3のLSI素子3の上面に塗布された接合材料6が各LSI素子1、2、3から剥れてヒートシンク5に貼りつく。なお、このとき接合材料6は各LSI素子1、2、3側に貼り付いてもよいが、前述の如く、各LSI素子1、2、3の上面に接合材料6を塗布する前に剥離剤をあらかじめ塗布しておくことにより、一様にヒートシンク5側に接合材料6を貼り付かせることができ、その後の工程が容易となる。
【0031】
この接合材料6は各LSI素子1、2、3の高さ寸法、傾き及び反り量を転写して、その余剰部分が周囲にはみ出た形に形成される。そして、各LSI素子1、2、3の上面に接触していた部分とはみ出た部分の境界を切取線9として、この切取線9に沿って周辺の4辺を切断し、この接合材料6のはみ出た部分を除去する。そうすると、図9に示すように、ヒートシンク5上には、各LSI素子1、2、3の上面と各々同じ面積の接合材料6が得られる。この残った接合材料6の量が、夫々のLSI素子1、2、3に対してヒートシンク5との間隙を埋めるに必要な量となる。
【0032】
図5に示すように、ヒートシンク5をヒンジ8に当接するように基板4上のLSI素子1、2、3上に配置して、マルチチップモジュールを仮組立てし、その後、恒温槽又はオーブンで接合材料6を加熱して、更に冷却すれば、LSI素子1、2、3とヒートシンク5が接合される。次に、ヒートシンク5をヒンジ8にネジ止めすることにより、マルチチップモジュールが本組立される。
【0033】
上述の第2の実施例により得られるマルチチップモジュールは、第1の実施例により得られるマルチチップモジュールと全く同じように、各LSI素子1、2、3の上面とヒートシンク5との隙間にあった量の接合材料6が配置され、接合材料6の余りが各LSI素子1、2、3の側面に大きくはみ出し、下方へ垂れることはない。
【0034】
なお、第1の実施例及び第2の実施例とも、複数のLSI素子の上面が同じ面積である場合について述べたが、LSI素子の上面の面積が相違する場合についても、本発明のいずれの実施例でも対応することが可能である。また、ヒートシンクは空冷式又は水冷式のいずれでも本発明が適用できる。
【0035】
【発明の効果】
以上、詳述したように、本発明のマルチチップモジュールの組立方法によれば、複数のLSI素子の上面(放熱面)の高さにばらつきがあるマルチチップモジュールと1枚のヒートシンクを接合する場合でも、各LSI素子の高さに適した量の接合材料をヒートシンクとLSI素子との間に設けることができるので、余った接合材料がLSI素子の側面に大きくはみ出し、下方に垂れて、基板上の配線に接触し、短絡事故を引き起こすことのないマルチチップモジュールを得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係るマルチチップモジュールの組立方法を工程順に示す断面図である。
【図2】本第1実施例に係るマルチチップモジュールの組立方法を工程順に示す断面図であり、図1の次の工程を示す。
【図3】本第1実施例に係るマルチチップモジュールの組立方法を工程順に示す図であり、図2の次の工程を示す。
【図4】本第1実施例に係るマルチチップモジュールの組立方法を工程順に示す図であり、図3の次の工程を示す。
【図5】本第の実施例により組み立てられたマルチチップモジュールの断面である。
【図6】本発明の第2の実施例に係るマルチチップモジュールの組立方法を工程順に示す断面図である。
【図7】本第2実施例に係るマルチチップモジュールの組立方法を工程順に示す断面図であり、図6の次の工程を示す。
【図8】本第2実施例に係るマルチチップモジュールの組立方法を工程順に示す図であり、図7の次の工程を示す。
【図9】本第2実施例に係るマルチチップモジュールの組立方法を工程順に示す図であり、図8の次の工程を示す。
【図10】従来の組立方法により組み立てられたマルチチップモジュールを示す断面図である。
【図11】従来の組立方法により組み立てられたマルチチップモジュールの半田部分を示す断面図である。
【符号の説明】
1、11;第1のLSI素子
2、12;第2のLSI素子
3、13;第3のLSI素子
4、14;基板
5、15;ヒートシンク
6、16;接合材料(半田)
7;可塑性材料
8、18;ヒンジ
Claims (7)
- 基板上に搭載された複数個のLSI素子の各上面に可塑性材料を塗布する第1の工程と、前記LSI素子の上面にヒートシンクを前記基板との間隔が所定値となるように仮配置する第2の工程と、前記ヒートシンクを前記LSI素子上から取り外し、前記LSI素子の上面からはみ出た部分の少なくとも一部の可塑性材料を除去する第3の工程と、前記ヒートシンク及び/又は各LSI素子上面に残った可塑性材料の質量を測定し、その質量に応じて各LSI素子についての適正量を判別し、この適正量の接合材料を各LSI素子上に配置する第4の工程と、ヒートシンクを前記基板との間隔が前記所定値となるように配置し、更に前記接合材料を溶融凝固させて前記各LSI素子と前記ヒートシンクとを接合する第5の工程と、を有することを特徴とするマルチチップモジュールの組立方法。
- 前記接合材料は、半田であることを特徴とする請求項1に記載のマルチチップモジュールの組立方法。
- 前記基板上にヒンジが設けられていて、前記ヒートシンクは前記ヒンジに当接することにより、前記基板との間隔が所定値になるように配置されることを特徴とする請求項1又は2に記載のマルチチップモジュールの組立方法。
- 前記第4の工程は、前記第3の工程により、前記各LSI素子上に残った前記可塑性材料の質量を測定する測定工程と、前記各可塑性材料の質量と同じ体積となる接合材料の質量を計算する計算工程と、この計算結果により求められた質量の接合材料を前記各LSI素子上に配置する配置工程と、を有することを特徴とする請求項1乃至3のいずれか1項に記載のマルチチップモジュールの組立方法。
- 基板上に搭載された複数個のLSI素子の各上面に接合材料を塗布する第1の工程と、前記LSI素子の上面にヒートシンクを前記基板との間隔が所定値となるように仮配置する第2の工程と、前記ヒートシンクを前記LSI素子上から取り外し、前記LSI素子の上面からはみ出た部分の少なくとも一部の接合材料を除去する第3の工程と、ヒートシンクを前記基板との間隔が前記所定値となるように配置し、更に前記接合材料を溶融凝固させて前記各LSI素子と前記ヒートシンクとを接合する第4の工程と、を有することを特徴とするマルチチップモジュールの組立方法。
- 前記接合材料は、可塑性の半田であることを特徴とする請求項5に記載のマルチチップモジュールの組立方法。
- 前記基板上にヒンジが設けられていて、前記ヒートシンクは前記ヒンジに当接することにより、前記基板との間隔が所定値になるように配置されることを特徴とする請求項5又は6に記載のマルチチップモジュールの組立方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002056491A JP3573135B2 (ja) | 2002-03-01 | 2002-03-01 | マルチチップモジュールの組立方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002056491A JP3573135B2 (ja) | 2002-03-01 | 2002-03-01 | マルチチップモジュールの組立方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003258172A JP2003258172A (ja) | 2003-09-12 |
JP3573135B2 true JP3573135B2 (ja) | 2004-10-06 |
Family
ID=28667041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002056491A Expired - Fee Related JP3573135B2 (ja) | 2002-03-01 | 2002-03-01 | マルチチップモジュールの組立方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3573135B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11244885B2 (en) | 2018-09-18 | 2022-02-08 | Samsung Electronics Co., Ltd. | Semiconductor package system |
US11600607B2 (en) | 2019-01-17 | 2023-03-07 | Samsung Electronics Co., Ltd. | Semiconductor module including multiple power management semiconductor packages |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5920077B2 (ja) * | 2012-07-13 | 2016-05-18 | 富士電機株式会社 | 半導体装置の製造方法及び半導体装置 |
JP5907861B2 (ja) * | 2012-12-26 | 2016-04-26 | 株式会社 日立パワーデバイス | 半導体モジュール、及び半導体モジュールの製造方法 |
KR102540050B1 (ko) | 2018-07-05 | 2023-06-05 | 삼성전자주식회사 | 반도체 패키지 |
WO2022254656A1 (ja) * | 2021-06-03 | 2022-12-08 | アピックヤマダ株式会社 | 圧縮成形装置 |
-
2002
- 2002-03-01 JP JP2002056491A patent/JP3573135B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11244885B2 (en) | 2018-09-18 | 2022-02-08 | Samsung Electronics Co., Ltd. | Semiconductor package system |
US11600607B2 (en) | 2019-01-17 | 2023-03-07 | Samsung Electronics Co., Ltd. | Semiconductor module including multiple power management semiconductor packages |
Also Published As
Publication number | Publication date |
---|---|
JP2003258172A (ja) | 2003-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2242234C (en) | Cooling structure of multichip module and method of manufacturing it | |
US5471366A (en) | Multi-chip module having an improved heat dissipation efficiency | |
US6002168A (en) | Microelectronic component with rigid interposer | |
US7413926B2 (en) | Methods of making microelectronic packages | |
US6922339B2 (en) | Heat dissipating structure of printed circuit board and fabricating method thereof | |
US5952712A (en) | Packaged semiconductor device and method of manufacturing the same | |
US5777847A (en) | Multichip module having a cover wtih support pillar | |
US6903271B2 (en) | Electronic assembly with thermally separated support | |
US7485496B2 (en) | Semiconductor device package with a heat sink and method for fabricating the same | |
EP0871352A1 (en) | Integrated circuit device cooling structure | |
US20080157344A1 (en) | Heat dissipation semiconductor pakage | |
JP2001520460A (ja) | マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造 | |
CN101859752A (zh) | 具有内嵌式芯片及硅导通孔晶粒之堆栈封装结构及其制造方法 | |
EP1610381B1 (en) | Electronic package employing segmented connector and solder joint | |
JP2006013080A (ja) | 半導体モジュールおよびその製造方法 | |
JP3573135B2 (ja) | マルチチップモジュールの組立方法 | |
EP0812015A1 (en) | A heat dissipator for integrated circuits | |
US20080295957A1 (en) | Method of making electronic component and heat conductive member and method of mounting heat conductive member for electronic component | |
US20030160319A1 (en) | Solid assembly of flip-chip package attached to heat removal device and method of manufacturing same | |
JP4919689B2 (ja) | モジュール基板 | |
JPH07112029B2 (ja) | 電子部品冷却装置 | |
JPH0974149A (ja) | 小型パッケージ及びその製造方法 | |
US6875636B2 (en) | Wafer applied thermally conductive interposer | |
KR100290785B1 (ko) | 칩 사이즈 패키지의 제조방법 | |
KR20060031343A (ko) | 플렉시블 집적회로 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040608 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040621 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |