JP3564920B2 - 制御装置のインターフェイス回路 - Google Patents

制御装置のインターフェイス回路 Download PDF

Info

Publication number
JP3564920B2
JP3564920B2 JP05322197A JP5322197A JP3564920B2 JP 3564920 B2 JP3564920 B2 JP 3564920B2 JP 05322197 A JP05322197 A JP 05322197A JP 5322197 A JP5322197 A JP 5322197A JP 3564920 B2 JP3564920 B2 JP 3564920B2
Authority
JP
Japan
Prior art keywords
input terminal
input
type
terminal
sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05322197A
Other languages
English (en)
Other versions
JPH10256893A (ja
Inventor
太郎 安藤
克司 池田
洋一 五藤
茂三 栗山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP05322197A priority Critical patent/JP3564920B2/ja
Publication of JPH10256893A publication Critical patent/JPH10256893A/ja
Application granted granted Critical
Publication of JP3564920B2 publication Critical patent/JP3564920B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は制御装置に入力したり、出力したりするインターフェイス回路(I/F回路と称する。)の改良に関するものである。
【0002】
【従来の技術】
制御装置のI/F回路は、向け先が我が国等ではシンク型(電流吸い込み型)と、欧州ではソース型(電流吐き出し型)との二種類を組み込んだものがあり、この制御装置の複数の端子を、向け先に応じて作業者がジャンパー線等で上記シンク型とソース型とを切換えている。
【0003】
かかる従来の制御装置のI/Fの回路を実開昭64−15433号公報に開示された図10により、シンク型を図10(a)で、ソース型を図10(b)によって説明する。まず、シンク型のI/Fの回路を図10(a)によって説明する。図10(a)において、I/Fの回路は、オン・オフの入力信号を発生する指令部10と、この指令部10からのオン・オフ信号に基づいて動作する入力I/F部100とで構成されており、指令部10は、オン・オフの入力信号を発生する入力信号発生部11と、この入力信号発生部11にベースが接続されたトランジスタ13とから成り、トランジスタ13のエミッタが端子T9を介して接地され、コレクタが端子T8に接続されている。なお、電源Eの陽極が端子T7に接続されており、この陰極が接地されている。
【0004】
入力I/F部100は、発光ダイオード103と光結合された受光トランジスタ105とから成るフォトカプラ101と、この発光ダイオード103の陽極に接続された端子T2と、この陰極が抵抗15を介して接続された端子T4と、受光トランジスタ105のコレクタが抵抗70を介して接続された電源Vと、このエミッタが接地されている。また、シンク型とソース型との切換え用の端子T1、T2、T3とが設けられている。
なお、指令部10の端子T7と入力I/F部100の端子T1と、同様に、端子T8と端子T3と、端子T9と端子T5とが電線で接続されている。
【0005】
ここで、シンク型の入力I/F部100を得るために、端子T1と端子T2とをジャンパー線18で、端子T3と端子T4とをジャンパー線19で短絡されている。
【0006】
次に、ソース型のI/Fの回路を図10(b)によって説明する。図10(b)において、I/Fの回路は、オン・オフの入力信号を発生する指令部30と、上記と同様な入力I/F部100とで構成されており、指令部30は、オン・オフの入力信号を発生する入力信号発生部11と、この入力信号発生部11にベースが接続されたトランジスタ23とから成り、トランジスタ23のエミッタが端子T7と、電源Eとを介して接地されている。コレクタが端子T8に接続されている。なお、入力I/F部100は上記と同様に構成されているが、シンク型の入力I/F部100を得るために、端子T2と端子T3とをジャンパー線18で短絡させており、端子T4と端子T5とをジャンパー線19で短絡されている。
【0007】
上記のように構成されたシンク側のI/F回路を含む制御装置の動作を図10(a)によって説明する。まず、入力信号発生部11からトランジスタ13のベースにオン信号(ハイ信号)が発生すると、トランジスタ13がオンし、電源Eから発光ダイオード103→抵抗15→トランジスタ13のコレクタ、エミッタ間を電流が流れ、フォトカプラ101の受光トランジスタ105がオフからオン動作し、電源V→抵抗70→受光トランジスタ105のコレクタ、エミッタ間を電流が流れ、受光トランジスタ105のコレクタ電位Vaがハイからローに変化することを検出して入力信号のオンを判断する。
【0008】
また、上記のように構成されたソース側のI/F回路を含む制御装置の動作を図10(b)によって説明する。まず、入力信号発生部11からトランジスタ23のベースにオン信号(ロー信号)が発生すると、トランジスタ23がオンし、電源Eからトランジスタ23のエミッタ、コレクタ間→発光ダイオード103に電流が流れフォトカプラ101の受光トランジスタ105のコレクタ電位Vaがハイからローに変化することを検出して入力信号のオンを判断する。
【0009】
【発明が解決しようとする課題】
しかしながら、上記のような従来の制御装置のI/F回路では、シンク型とソース型との切換えに、入力I/F部100の端子T1からT5の接続をジャンパー線18、19により接続し直なければならず煩雑であった。殊に、指令部10、30及び入力I/F部100が多数から成る制御装置のI/F回路では、この煩雑さが増大するという問題点があった。
【0010】
加えて、上記従来技術は、出力信号を発生させる出力I/F回路に関するシンク型とソース型との切換えには応用できないという問題点があった。
【0011】
この発明は、上記課題を解決するためになされたもので、多数のシンク型I/F回路とソース型I/F回路との切換えを容易に実現できる制御装置のI/F回路を提供することを目的とするものである。
【0012】
【課題を解決するための手段】
第1の発明に係る制御装置のインターフェイス回路は、入力信号のオン・オフで動作する発光ダイオードと、受光トランジスタとからなる光絶縁素子と、上記発光ダイオードに逆並列に接続される、直列接続された複数のダイオードを有し、シンク型又はソース型の入力のいずれでも上記発光ダイオードに電流を流すことができる半導体スイッチ手段と、シンク型の入力の一方が接続される第1の入力端子と、ソース型の入力の一方が接続される第2の入力端子と、シンク型およびソース型の入力の他方が接続される第3の入力端子と、シンク型の入力またはソース型の入力を選択する選択手段と、を備え、
選択手段は、シンク型の入力が第1の入力端子および第3の入力端子に接続される場合、第2の入力端子の接続を電気的に遮断して、半導体スイッチ手段を介して発光ダイオードに電流が流れるように導通すると共に、ソース型の入力が第2の入力端子および第3の入力端子に接続される場合、第1の入力端子の接続を電気的に遮断して、半導体スイッチ手段を介して発光ダイオードに流れるように導通するようにしたことを特徴とするものである。
【0013】
第2の発明に係る制御装置のインターフェイス回路は、逆並列に接続した、入力信号のオン・オフで動作する複数の発光ダイオードと、受光トランジスタとからなる光絶縁素子と、上記シンク型の入力の一方が接続される第1の入力端子と、上記ソース型の入力の一 方が接続される第2の入力端子と、上記シンク型およびソース型の入力の他方が接続される第3の入力端子と、シンク型の入力またはソース型の入力を選択する選択手段と、を備え、上記選択手段は、上記シンク型の入力が上記第1の入力端子および第3の入力端子に接続される場合、上記第2の入力端子の接続を電気的に遮断して、上記複数の発光ダイオードの一方を介して上記発光ダイオードに電流が流れるように導通すると共に、上記ソース型の入力が上記第2の入力端子および第3の入力端子に接続される場合、上記第1の入力端子の接続を電気的に遮断して、上記複数の発光ダイオードの他方を介して上記発光ダイオードに流れるように導通するようにしたことを特徴とするものである。
【0014】
第3の発明に係る制御装置のインターフェイス回路は、発光ダイオードと受光トランジスタとからなる光絶縁素子と、発光ダイオードに逆並列に接続される直列接続された複数のダイオードと、第1の入力端子を介して発光ダイオードのアノード側に接続された第1のスイッチと、第2の入力端子を介して発光ダイオードのカソード側に接続されると共に、第1のスイッチと逆論理で連動して動作する第2のスイッチと、直列接続された複数のダイオードの接続部に直接又は抵抗を介して接続された第3の入力端子とを備え、
シンク型の入力が第1の入力端子および第3の入力端子に接続される場合、この入力が第3の入力端子に接続され、電源の陽極側が第1の入力端子に接続され、第1のスイッチをオン、第2のスイッチをオフされると共に、ソース型の入力が第2の入力端子および第3の入力端子に接続される場合、この入力が第3の入力端子に接続され、電源の陰極側が第1の入力端子に接続され、第1のスイッチをオフ、第2のスイッチをオンされることを特徴とするものである。
【0015】
【0016】
の発明に係る制御装置のインターフェイス回路は、出力信号を発生するトランジスタと、このトランジスタの出力端子間に電流が流れるように接続されたダイオードブリッジと、このダイオードブリッジを構成するダイオードのアノードと他のダイオードのカソードとの接続点を少なくとも2つ有し、第1の接続点に接続された第1の出力端子と、第2の接続点に接続された第2の出力端子とを備え、
シンク型が接続される場合、第2の出力端子から第1の出力端子に向かって上記ダイオードブリッジに電流が流れると共に、ソース型が接続される場合、第1の出力端子から第2の出力端子に向かってダイオードブリッジに電流が流れるようにしたことを特徴とするものである。
【0017】
【発明の実施の形態】
実施の形態1.
この発明の一実施の形態を図1及び図2に基づいて説明する。図1はシンク型の入力I/F回路を含む制御装置の結線図、図2はソース型の入力I/F回路を含む制御装置の結線図である。図1及び図2において、図中、従来と同一符号は、同一又は相当部分を示し、説明を省略する。
【0018】
図1において、このI/Fの回路は、オン・オフの入力信号を発生する指令部200と、入力I/F部500とで構成されており、指令部200は、オン・オフの入力信号を発生する入力信号発生部11と、この入力信号発生部11にベースが接続されたトランジスタ13a、13b・・・13nとから成り、トランジスタ13a、13b・・・13nはエミッタが接地され、コレクタが端子T8a、T8b・・・T8nにそれぞれ接続されている。なお、電源Eは陽極が端子T7に接続されており、陰極が接地されている。
【0019】
入力I/F部500は、単一の受信部100a、100b・・・100nを複数備え、この受信部100aは、入力信号のオン・オフの条件に基づいてオン・オフするフォトカプラ101aの発光ダイオード103aと、発光ダイオード103aと光結合された受光トランジスタ105aと、半導体スイッチ手段としての二つのダイオード107a、109aとを、備えている。シンク型又はソース型の入力のいずれでも発光ダイオード103aに電流を流すことができるようにするために、発光ダイオード103aの両端に、発光ダイオード103aと逆極性に直列接続された半導体スイッチ手段としての二つのダイオード107a、109aが接続されている。
【0020】
この二つのダイオード107a、109aの接続点が抵抗15aを介して第3の入力端子としての端子T3aに接続されている。受光トランジスタ105aはコレクタが抵抗70aを介して電源Vに接続され、エミッタが接地されており、コレクタの電位Vaのハイ・ローで受光トランジスタ105aのオン・オフを判断するように構成されている。
【0021】
常閉スイッチ150aと連動して動作する常開スイッチ150bとから成る選択手段としてのスイッチ150は、常閉スイッチ150aの一端が第1の入力端子としての端子T1に接続され、他端がダイオード108aを介して発光ダイオード103aのアノードに接続され、常開スイッチ150bの一端が第2の入力端子としての端子T2に接続され、他端がダイオード110aを介して発光ダイオード103aのカソードに接続されている。
【0022】
なお、他の受信部100b・・・100nは、受信部100aと同様な構成であるので、説明を省略する。
【0023】
図2において、図中、入力I/F部は図1と同一構成であるので、説明を省略する。指令部300は、入力信号発生部11にベースが接続されたトランジスタ33a、33b・・・33nとから成り、トランジスタ33a、33b・・・33nはエミッタが抵抗35a、35b・・・35nを介して電源Eの陽極に接続され、コレクタが端子T8a、T8b・・・T8nにそれぞれ接続されている。なお、電源Eの陰極が端子T7に接続されている。
【0024】
上記のように構成された入力I/F回路を含む制御装置の動作を説明する。まず、入力のシンク型回路の動作を図1に基づいて説明する。スイッチ150は、常閉スイッチ150aが閉成しており、常開スイッチ150bが開放しており、入力信号発生部11からの信号はすべてオフになっていて、トランジスタ13aから13nはすべてオフである。この状態において、発光ダイオード103a・・103nはオフであるから、受光トランジスタ105a・・105nもオフのままであるから、接続点Va、Vb・・・Vnの電位はハイである。
【0025】
次に、入力信号発生部11は、トランジスタ13aのベースにオン信号を伝送し、トランジスタ13aがオンし、電源E→端子T7、T1→常閉スイッチ150a→ダイオード108a→発光ダイオード103a→ダイオード109a→抵抗15a→端子T3a、T8a→トランジスタ13aのコレクタ、エミッタ間に電流が流れ、発光トランジスタ103aがオフからオン動作し、受光トランジスタ105aがオン動作して抵抗70aに電流が流れ、接続点Vaの電位ハイからローに変化することによって入力信号のオンを判断する。
【0026】
もう一方のソース型の入力I/F回路の動作を図2に基づいて説明する。最初に、スイッチ150は、常閉スイッチ150aが開放し、常開スイッチ150bが閉成しており、入力信号発生部11からの信号はすべてオフになっているから、トランジスタ33aから33nはすべてオフである。この状態において、発光ダイオード103a・・103nはオフであるから、受光トランジスタ105a・・105nもオフのままであるから、接続点Va、Vb・・・Vnの電位はハイである。
【0027】
次に、入力信号発生部11は、トランジスタ33aのベースにオン信号を伝送し、トランジスタ33aがオンし、電流は、電源Eから抵抗35aを介してトランジスタ33aのエミッタ、コレクタ間に流れ、ダイオード107a→発光ダイオード103a→ダイオード110a→閉成している常開スイッチ150b→端子T2、T7と電流が流れ、発光ダイオード103aがオン動作し、受光トランジスタ105aがオン動作して抵抗70aに電流が流れ、接続点Vaの電位ハイからローに変化することによって入力信号のオンを判断する。
【0028】
なお、図1および図2の入力I/F回路は、指令部200、300に電源Eを備えていたが、図3及び図4に示すように入力I/F部500に電源Eを備え、電源Eは陽極が入力端子T1に接続され、陰極が入力端子T2に接続しても上記実施の形態と同様の作用、効果を奏する。
【0029】
また、図5および図6の入力I/F回路は、図1、図2と同様に、指令部200、300に電源Eを備え、スイッチ150の常閉スイッチ150a、常開スイッチ150bの代わりに、第1のダイオード1150aのアノードおよび第2のダイオード1150bのカソードを端子T1に接続し、ダイオード1150aのカソードをダイオード108aのアノードに接続され、ダイオード1150bのアノードがダイオード110aのカソードに接続しても良い。なお、第1のダイオード1150aと第2のダイオード1150bとで、選択手段を形成している。
【0030】
この実施の形態では、図1および図2に示す入力I/F回路のスイッチ150のような切換え動作をすることなく、ソース型からシンク型の切換えができる。
【0031】
また、図7に示すように図1および図2に示すダイオード107a、109a、発光ダイオード103a、受光トランジスタ105aの代わりに、発光ダイオード103a、104a、受光トランジスタ105aに置換した構成でも良い。
【0032】
実施の形態2.
この発明の、他の実施の形態を図8及び図9によって説明する。図8はシンク型の出力I/F回路を含む制御装置の結線図、図9はソース型の出力I/F回路を含む制御装置の結線図である。図8及び図9において、出力I/F回路を含む制御装置は、オン・オフさせる信号を発生させる出力I/F部400と、出力I/F部400の信号に基づいて駆動されるシンク型の駆動部600またはソース型の駆動部700とから成っている。
【0033】
出力I/F部400は、オン・オフ信号を発生する出力信号発生部51と、複数の個別信号発生部300a、300b・・・300nとから成り、個別信号発生部300aは出力信号発生部51のオン・オフ信号に基づいてオン・オフ動作するトランジスタ53aと、このトランジスタ53aのエミッタにアノード側を、コレクタにカソードを接続されたシンク型またはソース型のいずれでも流すように接続されたブリッジスイッチ手段としてのダイオード352a、354a、356a、358aから成る全波整流ブリッジ350aとから成る。また、この全波整流ブリッジ350aの出力部が第1の出力端子Oa、第2の出力端子O1に接続されている。
【0034】
シンク型の駆動部600は、複数の駆動部600a、600b・・・600nから成り、単一の駆動部600aは、フォトカプラ501aの発光ダイオード503aのカソード側が端子Daに接続され、アノード側が抵抗515aを介して電源Eに接続され、電源Eの陰極が端子D1に接続されている。フォトカプラ501aの受光トランジスタ505aはコレクタが抵抗570aを介して電源Vに接続され、エミッタが接地されており、コレクタの電位Vaのハイ・ローで受光トランジスタ505aのオン・オフを判断するように構成されている。なお、他の駆動部600b・・・600nは、駆動部600aと同様な構成であるので、説明を省略する。
【0035】
一方、ソース型の駆動部700は、複数の駆動部700a、700b・・・700nから成り、単一の駆動部700aは、フォトカプラ501aの発光ダイオード503aのアノード側が抵抗535aを介して端子Daに接続され、カノード側が接地されている。電源Eは陰極が接地され、陽極が端子D1に接続されている。フォトカプラ501aの受光トランジスタ505aはコレクタが抵抗570aを介して電源Vに接続され、エミッタが接地されており、コレクタの電位Vaのハイ・ローで受光トランジスタ505aのオン・オフを判断するように構成されている。なお、他の駆動部700b・・・700nは、駆動部700aと同様な構成であるので、説明を省略する。
【0036】
次に、上記のように構成されたシンク型の出力I/F回路を含む制御装置の動作を図8に基づいて説明する。出力信号発生部51は、トランジスタ53aのベースにオン信号(ハイ信号)を伝送し、トランジスタ53aがオンし、電源Eを介して電流は抵抗515a→発光ダイオード503a→端子Da、Oa→ダイオード356a→トランジスタ53aのコレクタ、エミッタ間→ダイオード352a→端子O1、D1の循環によって電流が流れ、フォトカプラ501aの受光トランジスタ505aがオフからオン動作し、抵抗70aに電流が流れ、接続点Vaの電位ハイからローに変化することによって出力信号のオンを判断する。
【0037】
また、上記のように構成されたソース型の出力I/F回路を含む制御装置の動作を図9に基づいて説明する。出力信号発生部51は、トランジスタ53aのベースにオン信号(ハイ信号)を伝送し、トランジスタ53aがオンし、電源Eを介して電流は端子Da、Oa→ダイオード354a→トランジスタ53aのコレクタ、エミッタ間→ダイオード358a→端子Oa、Da→抵抗535aを介して発光ダイオード503aの循環によって電流が流れ、フォトカプラ501aの受光トランジスタ505aがオフからオン動作し、抵抗570aに電流が流れ、接続点Vaの電位ハイからローに変化することによって出力信号のオンを判断する。
【0038】
【発明の効果】
以上説明したように第1の発明によれば、シンク型又はソース型が入力されても、選択手段で切換えるのみ対応できるので、簡易な構成でシンク型およびソース型のI/F回路を得ることができるという効果がある。
【0039】
第2の発明によれば、第1の発明の効果に加え、光絶縁素子に半導体スイッチ手段の機能を包含させたので、半導体スイッチ手段を削減できるので、簡易な構成でシンク型およびソース型のI/F回路を得ることができるという効果がある。
【0040】
第3の発明によれば、第1のスイッチおよびこのスイッチに連動する第2のスイッチの一方のスイッチを動作させるのみで、シンク型およびソース型のI/F回路に、容易に対応することができるという効果がある。
【0041】
【0042】
第4の発明によれば、人為的手段を介さずに、ダイオードブリッジで、シンク型またはソース型を自動的選択することができるので、簡易な構成で両者のI/F回路を容易に得ることができるという効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態を示すシンク型の入力I/F回路を含む制御装置の結線図である。
【図2】この発明の実施の形態を示すソース型の入力I/F回路を含む制御装置の結線図である。
【図3】この発明の、他の実施の形態を示すシンク型の入力I/F回路を含む制御装置の結線図である。
【図4】この発明の、他の実施の形態を示すソース型の入力I/F回路を含む制御装置の結線図である。
【図5】この発明の、他の実施の形態を示すシンク型の入力I/F回路を含む制御装置の結線図である。
【図6】この発明の、他の実施の形態を示すソース型の入力I/F回路を含む制御装置の結線図である。
【図7】この発明の、他の実施の形態を示すシンク型の入力I/F回路を含む制御装置の結線図である。
【図8】この発明の実施の形態を示すシンク型の出力I/F回路を含む制御装置の結線図である。
【図9】この発明の実施の形態を示すソース型の出力I/F回路を含む制御装置の結線図である。
【図10】従来入力I/F回路を含む制御装置である。
【符号の説明】
13a,13b,13n トランジスタ、 33a,33b,33n トランジスタ、 35a,35b,35n 抵抗、 53a,53b,53n トランジスタ、 70a,70b,70n 抵抗、 100a,100b,100n 受信部、 101a,101b,101n 光絶縁素子、 103a,103b,103n 発光ダイオード、 104a,104b,104n 発光ダイオード、 105a,105b,105n 受光トランジスタ、 107a、107b,107n 半導体スイッチ手段、 108a,108b,108n ダイオード、 109a、109b,109n 半導体スイッチ手段、 110a,110b,110n ダイオード、 200 指令部、 150 選択手段、 150a 常閉スイッチ、 150b 常開スイッチ、 300 指令部、300a,300b,300n 個別信号発生部、 350a,350b,350n ブリッジスイッチ手段、 352a,352b,352n ダイオード、 354a,354b,354n ダイオード、 356a,356b,356n ダイオード、 358a,358b,358n ダイオード、 400 出力I/F部、 500 入力I/F部、 501a,501b,501n フォトカプラ、 503a,503b,503n 発光ダイオード、 505a,505b,505n 受光トランジスタ、 515a,515b,515n 抵抗、 535a,535b,535n 抵抗、 570a,570b,570n 抵抗、 600,600a,600b,600n 駆動部、 700,700a,700b,700n 駆動部、 1150a 第1のダイオード、 1150b 第2のダイオード、 T1 第1の入力端子、 T2 第2の入力端子、 T3 第3の入力端子、 T3a,T3b,T3n 入力端子、 T7 端子、 T8a,T8b,T8n 端子、 Va,Vb,Vn 接続点、 O1 第1の出力端子、 Oa,Ob,On 第2の出力端子 、 D1,Da,Db,Dn 端子。

Claims (4)

  1. 入力信号のオン・オフで動作する発光ダイオードと、受光トランジスタとからなる光絶縁素子と、
    上記発光ダイオードに逆並列に接続される、直列接続された複数のダイオードを有し、シンク型又はソース型の入力のいずれでも上記発光ダイオードに電流を流すことができる半導体スイッチ手段と、
    上記シンク型の入力の一方が接続される第1の入力端子と、
    上記ソース型の入力の一方が接続される第2の入力端子と、
    上記シンク型およびソース型の入力の他方が接続される第3の入力端子と、
    シンク型の入力またはソース型の入力を選択する選択手段と、を備え、
    上記選択手段は、
    上記シンク型の入力が上記第1の入力端子および第3の入力端子に接続される場合、上記第2の入力端子の接続を電気的に遮断して、上記半導体スイッチ手段を介して上記発光ダイオードに電流が流れるように導通すると共に、
    上記ソース型の入力が上記第2の入力端子および第3の入力端子に接続される場合、上記第1の入力端子の接続を電気的に遮断して、上記半導体スイッチ手段を介して上記発光ダイオードに流れるように導通するようにしたことを特徴とする制御装置のインターフェイス回路。
  2. 入力信号のオン・オフで動作する複数の発光ダイオードを逆並列に接続すると共に、上記複数の発光ダイオードと光結合される受光トランジスタとからなる光絶縁素子と、
    上記シンク型の入力の一方が接続される第1の入力端子と、
    上記ソース型の入力の一方が接続される第2の入力端子と、
    上記シンク型およびソース型の入力の他方が接続される第3の入力端子と、
    シンク型の入力またはソース型の入力を選択する選択手段と、を備え、
    上記選択手段は、
    上記シンク型の入力が上記第1の入力端子および第3の入力端子に接続される場合、上記第2の入力端子の接続を電気的に遮断して、上記複数の発光ダイオードの一方を介して上記発光ダイオードに電流が流れるように導通すると共に、
    上記ソース型の入力が上記第2の入力端子および第3の入力端子に接続される場合、上記第1の入力端子の接続を電気的に遮断して、上記複数の発光ダイオードの他方を介して上記発光ダイオードに流れるように導通するようにしたことを特徴とする制御装置のインターフェイス回路。
  3. 発光ダイオードと受光トランジスタとからなる光絶縁素子と、上記発光ダイオードに逆並列に接続される直列接続された複数のダイオードと、
    第1の入力端子を介して上記発光ダイオードのアノード側に接続された第1のスイッチと、
    第2の入力端子を介して上記発光ダイオードのカソード側に接続されると共に、上記第1のスイッチと逆論理で連動して動作する第2のスイッチと、
    上記直列接続された複数のダイオードの接続部に直接又は抵抗を介して接続された第3の入力端子とを備え、
    シンク型の入力が上記第1の入力端子および第3の入力端子に接続される場合、この入力が上記第3の入力端子に接続され、電源の陽極側が上記第1の入力端子に接続され、上記第1のスイッチをオン、第2のスイッチをオフされると共に、
    ソース型の入力が上記第2の入力端子および第3の入力端子に接続される場合、この入力が上記第3の入力端子に接続され、電源の陰極側が上記第1の入力端子に接続され、上記第1のスイッチをオフ、第2のスイッチをオンされることを特徴とする制御装置のインターフェイス回路。
  4. 出力信号を発生するトランジスタと、このトランジスタの出力端子間に電流が流れるように接続されたダイオードブリッジと、
    このダイオードブリッジを構成するダイオードのアノードと他のダイオードのカソードとの接続点を少なくとも2つ有し、
    上記第1の接続点に接続された第1の出力端子と、上記第2の接続点に接続された第2の出力端子とを備え、
    シンク型が接続される場合、上記第2の出力端子から上記第1の出力端子に向かって上記ダイオードブリッジに電流が流れると共に、ソース型が接続される場合、上記第1の出力端子から上記第2の出力端子に向かって上記ダイオードブリッジに電流が流れるようにしたことを特徴とする制御装置のインターフェイス回路。
JP05322197A 1997-03-07 1997-03-07 制御装置のインターフェイス回路 Expired - Lifetime JP3564920B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05322197A JP3564920B2 (ja) 1997-03-07 1997-03-07 制御装置のインターフェイス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05322197A JP3564920B2 (ja) 1997-03-07 1997-03-07 制御装置のインターフェイス回路

Publications (2)

Publication Number Publication Date
JPH10256893A JPH10256893A (ja) 1998-09-25
JP3564920B2 true JP3564920B2 (ja) 2004-09-15

Family

ID=12936779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05322197A Expired - Lifetime JP3564920B2 (ja) 1997-03-07 1997-03-07 制御装置のインターフェイス回路

Country Status (1)

Country Link
JP (1) JP3564920B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4862912B2 (ja) * 2009-03-30 2012-01-25 ブラザー工業株式会社 出力インタフェース回路
JP4807431B2 (ja) * 2009-03-30 2011-11-02 ブラザー工業株式会社 入力インタフェース回路
JP5506937B2 (ja) * 2010-08-24 2014-05-28 三菱電機株式会社 電力変換装置
JP5459161B2 (ja) * 2010-09-24 2014-04-02 ブラザー工業株式会社 入力回路及び入力装置
JP5459168B2 (ja) * 2010-09-29 2014-04-02 ブラザー工業株式会社 出力回路及び出力装置

Also Published As

Publication number Publication date
JPH10256893A (ja) 1998-09-25

Similar Documents

Publication Publication Date Title
US6255786B1 (en) Light emitting diode lighting device
US6707651B2 (en) ARC fault or ground fault or ARC fault/ground fault trip signal generator and trip unit employing the same
JP3564920B2 (ja) 制御装置のインターフェイス回路
JP2007174409A (ja) 2線式電子スイッチ
CN103777128B (zh) 具有时钟电源的电子装置和测试该电子装置的电源的方法
WO1997005494A1 (en) Lan tester
WO1998044563A1 (fr) Dispositif a circuit integre de conversion photoelectrique
KR101563357B1 (ko) 전력소자 구동모듈, 그리고 이를 이용한 전력 변환 시스템
US7982410B2 (en) Electronic dimmer circuit
JP3830775B2 (ja) 車両用発電機の制御装置
US20190327800A1 (en) HIGH FREQUENCY MULTl-VOLTAGE AND MULTl-BRIGHTNESS LED LIGHTING DEVICES
JP2015033322A (ja) 電力素子駆動モジュール、及びこれを利用した電力変換システム
US7804191B2 (en) Method and system for collective control of lights
JPH10233668A (ja) 電子装置のディジタル信号入力装置
JPS6019395Y2 (ja) 開閉回路
JP2012205001A (ja) 信号出力装置及びロボットコントローラー
JP4083305B2 (ja) リレー選択回路
CN114299677B (zh) 门铃控制电路
US20030030463A1 (en) Circuit configuration and display element
JP2000354339A (ja) 遠方監視制御装置
JPH10290183A (ja) インピーダンス整合装置
JP3723928B2 (ja) 機能選択型入出力回路
JP2567502B2 (ja) 検出スイッチ回路
JP2007173654A (ja) 光送信デバイス及びそれを備えた光伝送装置
JP2001015795A (ja) 光結合装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term